CN102468172B - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN102468172B
CN102468172B CN201010543458.3A CN201010543458A CN102468172B CN 102468172 B CN102468172 B CN 102468172B CN 201010543458 A CN201010543458 A CN 201010543458A CN 102468172 B CN102468172 B CN 102468172B
Authority
CN
China
Prior art keywords
semiconductor substrate
self
semi
device manufacturing
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010543458.3A
Other languages
English (en)
Other versions
CN102468172A (zh
Inventor
徐伟中
叶彬
马桂英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010543458.3A priority Critical patent/CN102468172B/zh
Publication of CN102468172A publication Critical patent/CN102468172A/zh
Application granted granted Critical
Publication of CN102468172B publication Critical patent/CN102468172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件制造方法,包括:提供半导体衬底,所述半导体衬底上形成有栅极,所述栅极两侧的半导体衬底中形成有源极和漏极,所述源极和漏极两侧形成有浅沟槽隔离结构;执行前非晶化离子注入工艺;执行氧离子处理工艺;湿法清洗所述半导体衬底;在所述栅极、源极和漏极表面形成自对准硅化物。该氧离子处理工艺可修复由前非晶化离子注入工艺导致的浅沟槽隔离结构的损伤,使得在进行湿法清洗步骤时,该浅沟槽隔离结构的边缘不会被损失掉,能够避免漏电流的增加,提高半导体器件的性能。

Description

半导体器件制造方法
技术领域
本发明涉及集成电路制造领域,特别是涉及一种半导体器件制造方法。
背景技术
金属硅化物在VLSI/ULSI器件技术中起着非常重要的作用。自对准硅化物(Salicide)工艺已经成为近期在超高速CMOS逻辑大规模集成电路中形成金属硅化物的关键制造工艺之一,它给高性能逻辑器件的制造提供了诸多好处。该工艺同时减小了源/漏极和栅极的薄膜电阻,降低了接触电阻,并缩短了与栅极相关的RC延迟。在自对准技术中,在栅极、源极和漏极上形成金属,金属与半导体例如硅的反应生成物即金属硅化物。但是,传统的金属硅化物形成方法有一些缺点,例如在形成高性能PMOS装置时,源极和漏极通常由硅锗构成,由于硅锗金属化合物的形成不均匀,经常出现锗聚集(aggregation)现象,形成于硅化物上的硅化物区通常比较粗糙:并且,使金属与硅发生反应的快速热退火的工艺过高。为此,业界通常在栅极、源极和漏极表面形成自对准硅化物步骤之前,增加前非晶化注入(Pre-amorphization implantation,PAI)工艺。
具体请参考图1A至图1C,其为现有的半导体器件制造方法的各步骤相应结构的剖面示意图。
参照图1A,首先,提供半导体衬底100,所述半导体衬底100上形成有栅极110,所述栅极110两侧的半导体衬底中形成有源极120和漏极130,所述源极120和漏极130两侧形成有浅沟槽隔离结构(STI)140,所述栅极110包括栅极氧化层111以及覆盖栅极氧化层111的栅极电极112。
接着,可在半导体衬底100上形成了自对准阻挡层(未图示),所述自对准阻挡层会将栅极、源极和漏极暴露出来,并且覆盖能够与金属反应但却不希望形成自对准硅化物的区域,以防止该区域与金属发生反应。
参照图1B,然后,执行前非晶化离子注入工艺150,该前非晶化注入工艺150可以提供分散锗的功能,并使得由硅锗形成的源漏极表面的一部分转变为非晶态,即在源极120中形成非晶区121、在漏极130中形成非晶区131;此外,该前非晶化注入步骤还可降低后续进行的快速热退火工艺的温度,使得快速热退火工艺顺利进行,进而提高产品的性能。
随后,需湿法清洗所述半导体衬底100,该湿法清洗工艺也被称为预清洗工艺,该湿法清洗工艺可将半导体衬底100上形成的自然氧化层全部去除,确保最终形成的金属硅化物的质量。
参照图1C,最后,在栅极110、源极120和漏极130表面形成自对准硅化物160。通常可利用以下步骤形成自对准硅化物:首先,在半导体衬底100上沉积金属,由于自对准阻挡层起到掩膜的作用,因此所述金属只会与栅极110、源极120、漏极130发生反应;然后,执行快速热退火工艺,使得与栅极110、源极120和漏极130接触的金属与下方的硅发生反应,进而在栅极110、源极120和漏极130表面形成自对准硅化物160;接下来,去除未与硅发生反应的剩余金属以及自对准阻挡层。
然而,现有的半导体器件制造方法存在以下缺点:该前非晶化注入工艺将源极和漏极表面的一部分转变为非晶态的同时,也使得浅沟槽隔离结构140被非晶化,导致该浅沟槽隔离结构140非常薄弱,使得进行湿法清洗工艺时,浅沟槽隔离结构140的刻蚀速率加快,导致该浅沟槽隔离结构被过度的腐蚀,将导致漏电流增加,影响半导体器件的性能。
发明内容
本发明提供一种半导体器件制造方法,以解决现有的浅沟槽隔离结构被过度腐蚀,导致漏电流增加的问题。
为解决上述技术问题,本发明提供一种半导体器件制造方法,包括:提供半导体衬底,所述半导体衬底上形成有栅极,所述栅极两侧的半导体衬底中形成有源极和漏极,所述源极和漏极两侧形成有浅沟槽隔离结构;执行前非晶化离子注入工艺;执行氧离子处理工艺;湿法清洗所述半导体衬底;在所述栅极、源极和漏极表面形成自对准硅化物。
可选的,在所述的半导体器件制造方法中,所述氧离子处理工艺的氧离子是由氧气、臭氧、一氧化氮或一氧化二氮中一种或其组合产生的。
可选的,在所述的半导体器件制造方法中,在执行前非晶化离子注入工艺之前,还包括:在半导体衬底上形成自对准阻挡层,所述自对准阻挡层具有暴露所述栅极、源极和漏极的开口。在所述半导体衬底上形成自对准阻挡层的步骤包括:形成覆盖所述半导体衬底表面的自对准阻挡层薄膜;刻蚀所述自对准阻挡层薄膜以形成自对准阻挡层。所述自对准阻挡层薄膜的材料为硅氧化物、硅氮化物中的一种或其组合。
可选的,在所述的半导体器件制造方法中,所述前非晶化离子注入工艺的注入离子选自氖、氩、氪、氙、锑、硅、锗、氮、氟或碳中的一种或其组合。
可选的,在所述的半导体器件制造方法中,采用稀释的氢氟酸溶液湿法清洗所述半导体对底。
可选的,在所述的半导体器件制造方法中,在所述栅极、源极和漏极表面形成自对准硅化物的步骤包括:在所述半导体衬底上沉积金属;执行快速热退火工艺,以在所述栅极、源极和漏极表面形成自对准硅化物。所述金属的材料选自镍、铂、钯、钒、钛、钽、镱以及锆中的一种或其组合。在所述半导体衬底上沉积金属之前,还包括:干法清洗所述半导体衬底。
与现有技术相比,本发明具有以下优点:本发明在执行前非晶化离子注入工艺之后、在湿法清洗半导体衬底之前,增加了氧离子处理的步骤,该氧离子处理工艺可修复由前非晶化离子注入工艺导致的浅沟槽隔离结构的损伤,使得在进行湿法清洗工艺时,浅沟槽隔离结构的不会被过度的腐蚀,能够避免漏电流的增加,提高半导体器件的性能。
附图说明
图1A~1C为现有半导体器件制造方法的各步骤相应结构的剖面示意图;
图2为本发明实施例的半导体器件制造方法的流程图;
图3A~3D为本发明实施例的半导体器件制造方法的各步骤相应结构的剖面示意图。
具体实施方式
本发明的核心思想在于,提供一种半导体器件制造方法,该方法在执行前非晶化离子注入工艺之后,在湿法清洗所述半导体衬底之前,增加了氧离子处理的步骤,该氧离子处理工艺可修复由前非晶化离子注入工艺导致的浅沟槽隔离结构的损伤,使得在进行湿法清洗步骤时,该浅沟槽隔离结构的边缘不会被过度的损失,能够避免漏电流的增加,提高半导体器件的性能。
请参考图2,其为本发明实施例的半导体器件制造方法的流程图,结合该图,该方法包括以下步骤:
步骤S200,提供半导体衬底,所述半导体衬底上形成有栅极,所述栅极两侧的半导体衬底中形成有源极和漏极,源极和漏极两侧形成有浅沟槽隔离结构;
步骤S210,执行前非晶化离子注入工艺;
步骤S220,执行氧离子处理工艺;
步骤S230,湿法清洗所述半导体衬底;
步骤S240,在所述栅极、源极和漏极表面形成自对准硅化物。
本发明提供的半导体器件制造方法特别适用于特征尺寸在90nm及以下的半导体器件的制造,所述半导体器件不仅是MOS晶体管,还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管。
下面将结合剖面示意图对本发明的半导体器件制造方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
参照图3A,并结合步骤S200,首先,提供半导体衬底300,所述半导体衬底300上形成有栅极310,所述栅极310两侧的半导体衬底中形成有源极320和漏极330,所述源极320和漏极330两侧形成有浅沟槽隔离结构340。
其中,半导体衬底300可以是单晶结构的硅或硅锗,也可以是绝缘体上硅(SOI),或者还可以包括其它材料。所述栅极310可包括在半导体衬底300表面形成的栅极氧化层311以及覆盖栅极氧化层311的栅极电极312。所述栅极310侧壁还可形成有间隙壁。在本实施例中,源极320和漏极330可由硅锗组成,浅沟槽隔离结构340的材质例如是氧化硅。
在执行前非晶化离子注入工艺之前,可先在半导体衬底300上形成自对准阻挡层(未图示),所述自对准阻挡层具有暴露所述栅极、源极和漏极的开口,所述自对准阻挡层可将不需要形成金属硅化物但却会与金属反应的区域遮挡住,防止该区域与金属发生不希望的反应。进一步的,可通过以下步骤形成自对准阻挡层:首先,形成覆盖半导体衬底300表面的自对准阻挡层薄膜;然后,刻蚀所述自对准阻挡层薄膜,以形成具有开口的自对准阻挡层,所述开口将需要形成金属硅化物的区域暴露出来。在本实施例中,所述自对准阻挡层薄膜的材料可以为硅氧化物、硅氮化物中的一种或其组合,可采用化学气相沉积或热氧化方式形成,其厚度例如在之间。
参照图3B,并结合步骤S210,接着,执行前非晶化离子注入工艺350,该前非晶化注入工艺使得由硅锗形成的源极和漏极表面的一部分区域转变为非晶态,即在源极320中形成非晶区321,并在漏极330中形成非晶区331;并且,该前非晶化注入工艺还可降低后续进行的快速热退火工艺的温度,使得快速热退火工艺顺利进行,进而提高产品的性能。
然而,经本申请的发明人长期实验发现,在进行该非晶化离子注入工艺时,不可避免的,浅沟槽隔离结构340也会被损伤到,若不进行有效地修复,在后续的湿法清洗步骤中,该浅沟槽隔离结构340的刻蚀速率将大大增加,使得浅沟槽隔离结构340被过分的损失,增加漏电流,影响半导体器件的性能。
其中,该前非晶化离子注入工艺的注入离子可以选自氖、氩、氪、氙、锑、硅、锗、氮、氟或碳中的一种或其组合。该前非晶化离子注入工艺所形成的非晶化区域的厚度优选为与后续的金属硅化物形成步骤中金属与硅反应的厚度接近,例如,可以在之间。该前非晶化离子注入工艺的注入能量可以在5KeV至30KeV之间,注入剂量可以大于1015原子/平方厘米。可以理解的是,上述数值并不用于限定本发明,本领域技术人员可根据实际的器件要求做相应的调整。
参照图3C,并结合步骤S220,接着,执行氧离子处理工艺370,该氧离子处理工艺可修复由前非晶化离子注入工艺导致的浅沟槽隔离结构的损伤,使得在进行湿法清洗时,浅沟槽隔离结构340不会被过分腐蚀,减少浅沟槽隔离结构340的损失,避免漏电流的增加,提高半导体器件的性能。
其中,所述氧离子处理工艺的氧离子可由氧气(O2)、臭氧(O3)、一氧化氮(NO)或一氧化二氮(N2O)气体中一种或其任意组合产生,当然,本发明并不局限于上述描述的气体,本领域技术人员可以根据上述描述,对本发明进行修改、替换和变形。
可利用射频(RF)或直流(DC)的方式,或者电子回旋共振(ECR)离子源来产生氧离子。其中,该氧离子处理工艺的处理时间可以在5秒至300秒之间,进行氧离子处理时半导体衬底的温度可以在0度至600度之间。需要说明的是,本发明不对上述氧离子处理工艺的氧离子产生方式及具体工艺参数做限定,本领域技术人员可根据半导体衬底的尺寸、产生氧离子机台的实际情况、所使用的气体源等情况,根据实验获知相应的工艺参数。
随后,执行步骤S230,即湿法清洗半导体衬底300,该湿法清洗工艺可将半导体衬底上形成的自然氧化层全部去除,确保后续形成的金属硅化物的质量;由于本发明执行了离子处理工艺,修复了浅沟槽隔离结构的损伤,在进行该步骤时,不会过分腐蚀掉浅沟槽隔离结构。在本实施例中,可采用稀释的氢氟酸溶液湿法清洗半导体衬底,该稀释的氢氟酸溶液的浓度和湿法清洗的时间可根据要去除的氧化层厚度来确定。
参照图3D,并结合步骤S240,随后,在栅极310、源极320和漏极330表面形成自对准硅化物360。
优选的,可通过以下步骤形成自对准硅化物:首先,在半导体衬底300上沉积金属,由于自对准阻挡层起到掩膜的作用,金属只会与栅极310、源极320、漏极330发生反应,其余的金属仅覆盖自对准阻挡层以及不会与金属反应的区域;之后,执行快速热退火工艺,使得与栅极310、源极320和漏极330接触的金属与下方的硅发生反应,进而在栅极310、源极320和漏极330表面形成自对准硅化物;其后,去除未发生反应的剩余金属,并对半导体衬底表面进行清洗,在栅极310、源极320和漏极330表面形成自对准硅化物360。其中,所述金属的材料可选自镍、铂、钯、钒、钛、钽、镱以及锆中的一种或其组合。
可选的,在半导体衬底300上沉积金属之前,还可先干法原位清洗半导体衬底300,以确保半导体衬底300表面的洁净度,进而确保沉积的金属的质量。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体器件制造方法,包括:
提供半导体衬底,所述半导体衬底上形成有栅极,所述栅极两侧的半导体衬底中形成有源极和漏极,所述源极和漏极两侧形成有浅沟槽隔离结构;
执行前非晶化离子注入工艺;
执行氧离子处理工艺;
湿法清洗所述半导体衬底;
在所述栅极、源极和漏极表面形成自对准硅化物。
2.如权利要求1所述的半导体器件制造方法,其特征在于,所述氧离子处理工艺的氧离子是由氧气、臭氧、一氧化氮或一氧化二氮中一种或其组合产生的。
3.如权利要求1所述的半导体器件制造方法,其特征在于,在执行前非晶化离子注入工艺之前,还包括:在所述半导体衬底上形成自对准阻挡层,所述自对准阻挡层具有暴露所述栅极、源极和漏极的开口。
4.如权利要求3所述的半导体器件制造方法,其特征在于,在所述半导体对底上形成自对准阻挡层的步骤包括:
形成覆盖所述半导体衬底表面的自对准阻挡层薄膜;
刻蚀所述自对准阻挡层薄膜以形成自对准阻挡层。
5.如权利要求4所述的半导体器件制造方法,其特征在于,所述自对准阻挡层薄膜的材料为硅氧化物、硅氮化物中的一种或其组合。
6.如权利要求1所述的半导体器件制造方法,其特征在于,所述前非晶化离子注入工艺的注入离子选自氖、氩、氪、氙、锑、硅、锗、氮、氟或碳中的一种或其组合。
7.如权利要求1所述的半导体器件制造方法,其特征在于,采用稀释的氢氟酸溶液湿法清洗所述半导体衬底。
8.如权利要求1所述的半导体器件制造方法,其特征在于,在所述栅极、源极和漏极表面形成自对准硅化物的步骤包括:
在所述半导体衬底上沉积金属;
执行快速热退火工艺,以在所述栅极、源极和漏极表面形成自对准硅化物。
9.如权利要求8所述的半导体器件制造方法,其特征在于,所述金属的材料选自镍、铂、钯、钒、钛、钽、镱以及锆中的一种或其组合。
10.如权利要求8所述的半导体器件制造方法,其特征在于,在所述半导体衬底上沉积金属之前,还包括:干法原位清洗所述半导体衬底。
CN201010543458.3A 2010-11-12 2010-11-12 半导体器件制造方法 Active CN102468172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010543458.3A CN102468172B (zh) 2010-11-12 2010-11-12 半导体器件制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010543458.3A CN102468172B (zh) 2010-11-12 2010-11-12 半导体器件制造方法

Publications (2)

Publication Number Publication Date
CN102468172A CN102468172A (zh) 2012-05-23
CN102468172B true CN102468172B (zh) 2015-05-20

Family

ID=46071647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010543458.3A Active CN102468172B (zh) 2010-11-12 2010-11-12 半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN102468172B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241131B (zh) * 2013-06-09 2017-08-25 中芯国际集成电路制造(上海)有限公司 金属栅极晶体管的形成方法
CN103972147A (zh) * 2014-05-08 2014-08-06 上海华力微电子有限公司 一种窄沟槽制作方法
CN107437525B (zh) * 2016-05-25 2020-11-20 世界先进积体电路股份有限公司 半导体装置及其形成方法
CN110473781A (zh) * 2019-08-13 2019-11-19 上海华力集成电路制造有限公司 镍硅化物的制造方法
CN114242656A (zh) * 2021-12-20 2022-03-25 上海功成半导体科技有限公司 P型mosfet器件及其制备方法
CN116314234B (zh) * 2023-05-19 2023-08-01 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及cmos图像传感器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077750A (en) * 1998-10-27 2000-06-20 Lg Semicon Co., Ltd. Method for forming epitaxial Co self-align silicide for semiconductor device
CN1889246A (zh) * 2005-06-29 2007-01-03 上海华虹Nec电子有限公司 Sti的填充方法
CN101159237A (zh) * 2006-10-08 2008-04-09 上海华虹Nec电子有限公司 改善高压栅氧均匀性的预非晶化离子注入工艺
CN101350308A (zh) * 2007-07-17 2009-01-21 台湾积体电路制造股份有限公司 金氧半导体场效应电晶体及源/漏极区中降低损坏的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716561A (zh) * 2004-06-30 2006-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
US20070166936A1 (en) * 2006-01-19 2007-07-19 Po-Chao Tsao Pre-amorphization implantation process and salicide process
US7892935B2 (en) * 2006-11-30 2011-02-22 United Microelectronics Corp. Semiconductor process
CN101777510A (zh) * 2009-01-09 2010-07-14 中芯国际集成电路制造(上海)有限公司 修复浅沟道隔离槽边角损伤的方法
CN101783312A (zh) * 2009-01-19 2010-07-21 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077750A (en) * 1998-10-27 2000-06-20 Lg Semicon Co., Ltd. Method for forming epitaxial Co self-align silicide for semiconductor device
CN1889246A (zh) * 2005-06-29 2007-01-03 上海华虹Nec电子有限公司 Sti的填充方法
CN101159237A (zh) * 2006-10-08 2008-04-09 上海华虹Nec电子有限公司 改善高压栅氧均匀性的预非晶化离子注入工艺
CN101350308A (zh) * 2007-07-17 2009-01-21 台湾积体电路制造股份有限公司 金氧半导体场效应电晶体及源/漏极区中降低损坏的方法

Also Published As

Publication number Publication date
CN102468172A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
CN102468172B (zh) 半导体器件制造方法
US7422967B2 (en) Method for manufacturing a semiconductor device containing metal silicide regions
KR100875164B1 (ko) 웨이퍼의 세정 방법
US6855592B2 (en) Method for manufacturing semiconductor device
CN102983104B (zh) Cmos晶体管的制作方法
US20070202695A1 (en) Method for fabricating a semiconductor device
KR100562310B1 (ko) 실리사이드 형성 방법 및 이 방법에 의해 제조된실리사이드를 갖는 반도체 소자
US8835265B1 (en) High-k dielectric device and process
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
KR100628225B1 (ko) 반도체 소자의 제조방법
KR100724185B1 (ko) 반도체 장치의 세정 방법
KR20070013743A (ko) 반도체 소자의 제조방법
CN109346409B (zh) 半导体器件与其制作方法
KR100685904B1 (ko) 풀리 실리사이드 게이트 및 그것을 가진 반도체 소자의제조 방법
CN1312747C (zh) 金属氧化物半导体晶体管的制造方法
KR100630769B1 (ko) 반도체 소자 및 그 소자의 제조 방법
KR101199437B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR100481381B1 (ko) 반도체 소자 제조 방법
KR100443793B1 (ko) 반도체 소자의 제조 방법
KR100940996B1 (ko) 반도체 소자의 실리사이드층 형성 방법
KR100660331B1 (ko) 반도체 소자의 제조방법
US20070148940A1 (en) Method for manufacturing a semiconductor device
KR100604916B1 (ko) 물리기상증착 코발트 샐리사이드막의 형성방법 및 그형성방법을 이용한 반도체 소자의 제조방법
KR101004808B1 (ko) 반도체 소자의 실리사이드 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130619

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130619

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130619

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant