CN102437850A - 高精度数据转换的电荷补偿校准 - Google Patents

高精度数据转换的电荷补偿校准 Download PDF

Info

Publication number
CN102437850A
CN102437850A CN2011104008511A CN201110400851A CN102437850A CN 102437850 A CN102437850 A CN 102437850A CN 2011104008511 A CN2011104008511 A CN 2011104008511A CN 201110400851 A CN201110400851 A CN 201110400851A CN 102437850 A CN102437850 A CN 102437850A
Authority
CN
China
Prior art keywords
capacitor
array
calibration
low
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104008511A
Other languages
English (en)
Other versions
CN102437850B (zh
Inventor
温锦泉
王一涛
温皓明
陈桂枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Kong Applied Science and Technology Research Institute ASTRI
Original Assignee
Hong Kong Applied Science and Technology Research Institute ASTRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Kong Applied Science and Technology Research Institute ASTRI filed Critical Hong Kong Applied Science and Technology Research Institute ASTRI
Publication of CN102437850A publication Critical patent/CN102437850A/zh
Application granted granted Critical
Publication of CN102437850B publication Critical patent/CN102437850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一个校准模数转换器(ADC)有一X侧阵列的二进制加权电容器，电容器连接到X侧线，Y侧阵列有相同排列的二进制加权电容器，其连接到Y侧线。每个阵列都有从最高有效比特(MSB)到最低有效比特(MSB)的二进制加权电容器，但是LSB电容器被复制成终止电容器，而较高和较低组之间的中间电容器被复制成代理电容器。在校准时，较低组电容器被切换至低，而X和Y阵列的较高组电容器被温度计码驱动。对于X阵列，温度计值被反转，但是对于Y阵列，温度计值保持不反转。较低阵列被校验以找到一使X和Y侧电压平衡的校准值。当校准X阵列时，通过温度计码驱动Y阵列，减小了开关馈通干扰。

Description

高精度数据转换的电荷补偿校准
【技术领域】
本发明涉及模数转换器(ADC)，特别涉及用于提高逐次逼近寄存器(SAR)ADC精度的校准方法。
【背景技术】
在系统芯片内常有各种模拟和数字电路。信号从数字域到模拟域转变，或者相反。模拟信号转换成数字信号用于复杂的数字处理，例如数字信号处理器(DSP)。
有多种类型的模数转换器(ADC)已经广泛用于各种应用当中。闪速式(flash)ADC在一瞬间比较模拟信号电压和多个电压电平，产生一个代表该模拟电压的多比特数字值。逐次逼近ADC使用一系列阶段将一个模拟电压转换成数字比特。每个阶段比较一个模拟电压和一个参考电压，产生一个数字比特。在分级比较(sub-ranging)ADC中，每个阶段比较一个模拟电压和几个电压电平，所以每个阶段产生几个比特。在管线中，随后的阶段比在前的阶段产生更低的有效数字比特。
算法、循环型ADC使用一个环路去转换模拟电压。该模拟电压被取样和比较以产生一个最高有效数字比特。然后该数字比特被转换回模拟的并从原模拟电压中减去，产生一个残余电压。然后该残余电压乘以2，再返回比较器以产生下一个数字比特。所以数字比特是在同一个比较器阶段里的多个循环里产生的。
图1是一个逐次逼近式寄存器ADC。逐次逼近寄存器SAR 102接收一个时钟CLK并包含一个寄存器值，其不断改变而逐渐接近模拟输入电压VIN。例如，当和VIN 0.312伏特比较时，在SAR 102中的值可以开始是0.5，然后是0.25，然后是0.375，然后0.312，然后0.281，然后0.296，然后0.304，然后0.308，然后0.31，然后0.311，最后是0.312。SAR 102输出当前寄存器值到数模转换器(DAC)100，其接收一个参考电压VREF，并将寄存器值转换成一个模拟电压VA。
输入模拟电压VIN被施加在取样保持电路104上，其取样并保持VIN值。例如，一个电容器可以由VIN充电，然后该电容器和VIN隔离，保持该模拟电压。被取样保持电路104取样的输入电压施加在比较器106的反相输入上。被转换的模拟电压VA施加在比较器106的非反相输入上。
比较器106比较转换的模拟电压VA和取样的输入电压，当转换的模拟电压高于取样的VIN时，产生一高输出，SAR 102内的寄存器值就太高。然后SAR 102内的寄存器值就降低。
当转换的模拟电压VA低于取样的输入电压时，比较器106就产生一低输出到SAR 102。SAR 102内的寄存器值就太低，然后SAR 102内的寄存器值就升高用于下一循环。
SAR 102中的寄存器值是N比特的二进制值，其中D(N-1)是最高有效比特(MSB)，D0是最低有效比特(LSB)。SAR 102可以首先设置MSB D(N-1)然后比较转换的模拟电压VA和输入电压VIN，然后基于比较而调整MSB和/或设置下一个MSB D(N-2)。重复该设置和比较循环，直到N次循环后设置LSB。在最后一个循环后，循环结束信号EOC被激活，指示完成。一个状态机或其他控制器可以与SAR一起使用或包含在SAR内，以控制顺序。
DAC 100或取样保持电路104可以有一电容器阵列。电容有二进制加权值，如1，2，4，8，16，32，...乘以一最小电容尺寸。例如，一个6比特DAC可以有一排1，2，4，8，16，32乘以一最小电容C的电容。较高精度的DAC如11比特DAC有较大的电容器值，如2N-1＝1024。
图2显示SAR ADC解析一个输入电压。SAR 102的寄存器值初始被设置为1/2，或10000。比较器106确定输入电压VIN低于来自SAR 102的转换值，所以在下一循环，SAR 102被设置为1/4，或01000。比较器106确定输入电压VIN高于来自SAR 102的转换值，所以在第三循环，SAR 102被设置为3/8，或01100。比较器106确定输入电压VIN低于来自SAR 102的转换值，所以在第四循环，SAR 102被设置为5/6，或01010。现在比较器106确定输入电压VIN高于来自SAR 102的转换值，所以在第五循环，SAR 102被设置为9/32，或01011。最后的比较是VIN高于转换值，因此最终结果是01011。
虽然这样的电容器阵列DAC是有用的，但是大尺寸的MSB电容器需要大量的电荷转移。可以缩小最小电容器尺寸C以减小电容器阵列的总电容，因此降低动态功率需求。最小电容器尺寸是由加工技术限制的。例如，对于一个金属-金属电容器，亚微米技术可以允许4x4μm2的最小物理尺寸，其电容值大概是16fF。
对于要得到精确结果，在二进制加权阵列里匹配电容值是非常重要的。在深亚微米加工中，固有的设备和阻抗不匹配限制了转换器精度大概是10比特左右。
精度可以通过校准而得到提高。在输入电压被转换成数字值之前，可以执行一系列称为校准的步骤。校准可以通过和其他阵列电容器共享电荷，来测量每个电容器的不匹配。连接和断开其他阵列电容器，直到出现一个电压匹配。一旦出现最终的电压匹配，通过记录该电容器的使能信号(enable signal)，得到一个不匹配值。
然后对主阵列里的下一个电容器，重复该程序，存储其不匹配值。一旦该校准程序已经对主阵列里所有电容器都执行过了，那么这些每一个电容器的不匹配值就存储为电容系数。然后当处理模拟输入电压VIN时，这些电容系数可以规划第二阵列，以减去这些不匹配误差。接下来较小的电容器在主阵列里也被评估，它们存储的电容系数将被应用到第二电容器阵列。
ADC误差测量，如积分非线性(INL)和微分非线性(DNL)，可以通过校准来提高。其他误差源是由开关连接和断开电容而引起的电荷注入和时钟馈通。对于主阵列和校准阵列电容的时钟馈通是不同的，因此引入电压不平衡和测量误差。当开关顺序不同时，可能会出现误差测量。
期望的ADC，其有一个校准子DAC用于测量电容不匹配误差。期望有一种方法可以运行具有校准子DAC的SAR ADC，以得到校准系数和提高的精度。也期望有一个校准程序用于一个高精度ADC。
【附图说明】
图1是一个逐次逼近式寄存器ADC。
图2显示SAR ADC解析一个输入电压。
图3是一个具有二进制加权电容器阵列和校准子DAC电容器阵列的SAR ADC的示意图。
图4A-D突出显示图3中的SAR ADC的校准。
图5显示一减小的失调电压，其提供更准确的校准。
图6显示现有技术ADC的信噪比。
图7显示使用了图4A-D的校准程序后的ADC的信噪比。
图8A-B显示将误差获取阶段分成两个阶段。
【具体实施方式】
本发明涉及一个改进的校准SAR ADC。以下描述使本领域技术人员能够依照特定应用及其要求制作和使用在此提供的本发明。所属领域的技术人员将明了对优选实施例的各种修改，且本文所界定的一般原理可应用于其它实施例。因此，本发明不希望限于所展示和描述的特定实施例，而是应被赋予与本文所揭示的原理和新颖特征一致的最广范围。
图3是一个具有二进制加权电容器阵列和校准子DAC电容器阵列的SAR ADC的示意图。二进制加权X侧电容器阵列40有电容器22-28，其连接节点VX，节点VX载有电压VX并连接至比较器20的反相输入。
比较器20的非反相输入连接到Y侧电容器阵列，其逻辑上分成两部分。Y侧最高有效比特(MSB)Y4:Y2和代理比特YS应用于二进制加权Y侧电容器阵列42的开关68-65上，而最低有效比特(LSB)Y1、Y0和终止比特(termination bit)YT应用于子DAC阵列44的开关64-62上。
二进制加权Y侧电容器阵列42有电容器55-58，其连接到节点VY，节点VY载有电压VY并连接至比较器20的非反相输入。校准子DAC阵列44有三个额外的电容器52-54，其也连接到节点VY。
二进制加权X侧电容器阵列40比ADC的精度多2个比特，由于代理电容器25和终止电容器22。ADC的精度比存储在逐次逼近式寄存器(SAR)206里的二进制比特数要少2个。除了二进制比特X4:X0，SAR 206还存储有代理比特XS和终止比特XT。SAR 206还存储有Y侧比特Y4:Y0、YS、YT。
在差分模拟输入电压VINP、VINN被转换为数字值之前，执行一个校准程序。校准程序首先为二进制加权X侧电容器阵列40里的每个电容器28-22找到不匹配误差，并为每个X侧电容器存储该误差系数。然后对于二进制加权Y侧电容器阵列42和校准子DAC阵列44里的每个电容器58-52，校准程序执行一遍，并为每个Y侧电容器存储Y侧误差系数。
一旦完成校准，就执行正常运行，模拟电压被转换成数字值。这些误差系数被用来继续规划校准子DAC阵列44里的开关54-52，以减去这些不匹配误差，因为每个X侧电容器28-25都被评估了。
在正常运行期间，二进制加权X侧电容器阵列40有开关32-38，在VIN取样阶段S1，它们将输入电压VINP切换到电容器22-28的底板，在转换阶段，它们切换来自SAR 206的比特X4:X0、XS、XT。在取样阶段S1，接地开关112闭合，在转换阶段，接地开关112断开。电容器22-28的顶板连接到比较器20的反相输入，产生电压VX。
电容器22-28增加最小电容尺寸C/32的二进制权数或倍数，终止电容器22和23的电容是C/32，电容器24的电容是C/16，电容器26和代理电容器25的电容是C/8。电容器28和27的电容是C/2和C/4。二进制加权X侧电容器阵列40在X侧的电容尺寸和安排，和二进制加权Y侧电容器阵列42以及校准子DAC阵列44在Y侧的电容尺寸和安排是匹配的。
在转换阶段，来自SAR 206的X侧比特X4:X0、XS、XT应用于二进制加权X侧电容器阵列40里的电容器22-28的底板上。在正常运行的取样阶段S1，底板接地。可以使用开关(图中未显示)，或者SAR 206在取样阶段S1可以为X4:X0、XS、XT输出接地信号。控制逻辑204可以产生控制信号如S1，并调整SAR 206里的值，以响应来自比较器20的比较结果。一旦SAR 206里的所有比特都被调整了，使忙信号为负，表示转换结束。
二进制加权Y侧电容器阵列42以及校准子DAC阵列44有开关62-68，在第一取样阶段，它们将输入电压VINN切换到电容器62-68的底板，在正常运行的转换阶段，它们切换来自SAR 206的比特Y4:Y0、YS、YT。在取样阶段S1，接地开关114闭合，在转换阶段，接地开关114断开。电容器52-58的顶板连接到比较器20的反相输入，产生电压VY。
在正常运行期间，一个差分模拟输入电压应用到输入VINP、VINN。如果使用的是一个单端模拟输入电压，那么它将应用到VINP，而一个固定电压如接地电压或VDD/2可以应用到VINN。二进制加权X侧电容器阵列40可以作为取样保持电路，而二进制加权Y侧电容器阵列42以及校准子DAC阵列44可以作为图1中的DAC 100。
SAR 206可以存储每个MSB的两个备份，如X4和Y4，或者这些可以是同一比特，或者可以被误差系数(校准值)调整。Y4和X4在转换时可以是相同值，但是，在控制逻辑已经做了比较决定之后，Y4和X4将变成1和0对，或者0和1对。这是因为此结构是用于全差分输入(fullydifferential inputs)，其中有一对不同输入。
图4A-D突出显示图3中的SAR DAC的校准。图4A显示预充电阶段。图4B显示底板取样阶段。图4C显示误差获取阶段，图4D显示子DAC搜索阶段。然后重复这四个阶段，交换X和Y侧以校准Y侧电容。在任一校准阶段，差分输入VINP、VINN都没有被取样，但是被开关32-38和62-68与电容保持隔离。
在图4A，校准预充电阶段，接地开关112、114由阶段信号S1闭合，将电荷共享线(charge-sharing line)VX、VY接地。这些线可以通过一个晶体管或之间的其他开关(如果需要的话，图中未显示)而被均衡。
SAR 206的值预设为0111000，然后应用到X和Y侧，以X4:X2、XS、X1:X0、XT去控制二进制加权X侧电容器阵列40里的开关28-22，以Y4:Y2、YS、Y1:Y0、YT去控制二进制加权Y侧电容器阵列42和校准子DAC阵列44里的开关68-62。
在图4B，在校准底板取样阶段，S1是低，接地开关112、114断开，浮起节点VX、VY，允许其电压改变，因为电荷是共享的。SAR 206的值保持在和前一阶段(图4A)相同的数值上，或0111000。
接地开关112、114的断开使得一些电荷被注入到线VX、VY上。这些来自开关112、114的注入电荷会导致一个误差，其降低正常运行时的精度。但是，这里描述的校准程序尝试去获取并校准这个开关-注入误差。
在图4C，在校准误差获取阶段，S1保持低，接地开关112、114保持断开，浮起节点VX、VY。从SAR 206到开关28-25的值从0111转换成1000，以从节点VX推或拉电荷通过电容28-25。这允许计算在MSB和(MSB-1到LSB)电容之间的不匹配误差。到开关24-22的控制值不改变，Y值也不改变。
改变的高和低电压的二进制值X4:X2和XS导致电荷在电容器之间移动或共享，电容器连接有电荷共享线VX。电压VX改变，以响应该二进制值。在此期间，电容不匹配和开关馈通误差被获取在线VX上。
在图4D，在前面的误差获取阶段里在线VX上获取的误差的数字值，被转换成一数字值。
SAR 206的数值接连改变，以检验数字值，直到找到一个最佳匹配。例如，首先设置校准子DAC阵列44里的MSB，比特Y1，所有的LSB(Y0，YT)被清为零。当比较器20显示VX大于VY，模拟电压被超出，MSBY1被清除，存储为校准系数C1，设置下一个MSB Y0，重复比较。当比较器20显示VX没有大于VY，那么MSB Y2被保留设置(C1＝1)，检验下一个MSB Y1。最低有效比特连续被检验，直到LSB YT被检验，而SAR 206的最终值被找到。校准误差系数C1、C0被存储为电容28的误差系数。
然后对二进制加权X侧电容器阵列40里下一个更小的电容器27，重复图4A-D的过程，以确定其误差系数。在图4A-B，值0011000被应用到X和Y侧，而不是0111000。在先校准的较高比特X4保持高，但是下几个较高比特X3:X2、XS在图4C里被反转，然后Y1、Y0、YT的值按顺序来直到比较器20找到VX＝VY。以找到第二个电容器27的误差系数。
然后第三次重复图4A-D的过程，以确定二进制加权X侧电容器阵列40里下一个更小的电容器26的误差系数。在图4A-B，温度计码值0001000应用在X和Y侧。X4、X3保持高，因为它们的电容器已经被校准了。剩下的较高比特X2、XS在图4C里被反转，然后Y1、Y0、YT值被改变，以找到第三个电容器26的误差系数。
对所有剩下的电容器，重复图4A-D的过程，直到包括代理电容器25，总共4个循环，或N-1个，其中N是ADC的精度。应用到二进制加权X侧电容器阵列40里较高阵列的温度计码值初始是0111，然后是0011，然后0001，然后0000，以校准二进制X侧电容器阵列40的较高阵列里的四个电容器。
也对较低电容器24、23、22进行误差系数计算。对二进制加权X侧电容器阵列40里每个电容器，都存储有误差系数。
然后重复整个过程，但是X侧和Y侧交换。这次是首先得到二进制加权Y侧电容器阵列42里的电容器68的误差系数，然后是第二个电容器67，一直到二进制加权Y侧电容器阵列42里的代理电容器65。
图5显示一个降低的失调电压(offset voltage)，其提供更准确的校准。一个大约16.2mV的输入电压施加在线VX上，并逐步转换成一个数字值，如前所述地连续切换更小的电容器。使用新的校准过程，会得到更准确的校准系数，导致更少的电荷注入到VY。由于接地的门开关，注入电荷有更好的阻抗匹配，导致总精度提高1/4而不是1/2的LSB值。
图6显示一个现有技术的ADC的信噪比。信噪比大约56.3dB，对于9比特SAR-DAC，有效比特数是9.1，它可以与一个12比特SAR-ADC一起使用。没有阻抗匹配，信噪比是高的。
图7显示使用图4校准程序的ADC的信噪比。信噪比大约67.9dB，ENOB是11.0。这是一个很大的提高，由于阻抗匹配。一个11比特SAR-DAC可以由一个14比特SAR-ADC来支持。
图8A-B显示将误差获取阶段分成两个阶段。底板二极管(bottom plate diode)上的体二极管(body diode)可以防止瞬间的打开(通过先切换MSB到高，然后切换LSB到地)。图4C的误差获取阶段分成两个阶段C1、C2，由图8A、8B显示。
在图8A中，误差获取阶段中的阶段C1，MSB、X4从0切换到1。LSB的X3:X2、XS保持为高。当MSB从低切换到高时，通过MSB电容器28，电荷共享可以将节点VX上的电压推到更高。这提供一个高于地电压的电压裕度(voltage margin)，在下一个阶段当3个LSB切换到低时，防止体二极管打开。
在图8B，误差获取阶段中的阶段C2，LSB的X3:X2、XS从高切换到低。通过在分开的阶段里切换MSB和LSB，噪声降低了。
【替代实施例】
发明人还想到一些其他的实施例。例如不是一个完全的二进制加权电容器阵列，而是一个二进制加权电容器阵列和一个非加权电容器阵列的组合，也可以提供期望的精度，而仍然减少总电容和动态功率。虽然描述了在SAR ADC里的应用，但是该电路和校准步骤可以用于其他应用和系统中。
不是有一个分开的阶段来断开接地开关112、114，如图4B、4C所示，底板取样阶段可以与误差获取阶段组合起来，因此接地开关112、114在同一时间断开，X4:X2、XS、X1:X0、XT的值改变了。这个实施例也许对噪声较少免疫力，但是从控制观点来看，更简单。
二进制加权X侧电容器阵列40，二进制加权Y侧电容器阵列42，校准子DAC阵列44的比特数是可以调整的。例如，一个具有9比特精度的15比特ADC可以有9个电容器Y13:6和YS在二进制加权Y侧电容器阵列42中，和7个电容器Y4:0、YT在校准子DAC阵列44中。二进制加权X侧电容器阵列40可以有电容器X13:X6、XS、X5:0、XT，具有尺寸1/2，1/4，1/8，1/16，1/32，1/64，1/128，1/256，1/256(代理电容器)，1/512，1/1024，1/2048，1/4096，1/8192，1/16384，和1/16384(终止电容器)。可以为每个较高电容器存储一个6比特的校准系数。最小的系数，为终止电容器的控制，在某些实施例中可以丢弃。
二进制加权X侧电容器阵列40可以看成包含两个阵列，一个二进制加权X侧电容器阵列和一个X侧校准子DAC阵列。类似地，二进制加权Y侧电容器阵列42和校准子DAC阵列44可以看成是单个Y侧阵列。
不是一个自上而下的方法，其中首先校准MSB电容器，然后下一个MSB，重复直到校准最后的LSB电容器，可以代替为一个自下而上的顺序，其中首先校准LSB电容器，最后校准MSB电容器。
差分和单端模拟电压可以互换。单端模拟电压可以施加在一个差分输入上，而参考电压可以施加在另一个差分输入上。
二进制加权电容器阵列可以是温度计加权或使用格雷码，或其他加权安排。来自SAR 206的二进制比特可以和其他控制或计时信息合并，如来自控制逻辑204或序列发生器或多阶段非重叠时钟的信息。
可以调整SAR 206里的寄存器值的比特数来达到期望的精度。例如，当N是16比特，VREF是2伏特时，LSB代表30微伏，其是ADC的精度。不同的比特数可以代替不同的精度，比特数可以是固定的，或者是可变的。校准子DAC可以处理电容器阵列的最大误差，校准子DAC的最小LSB可以是ADC转换器的1/4LSB。在例子里，2比特存储为校准码，但是其他数目的校准比特可以代替为不同的精度。
一些实施例不一定使用所有的元件。例如，在一些实施例里可以增加或删除开关。可以使用不同的开关，如两路开关或三路开关。多路复用器也可以用做开关。输入电阻也可以增加到VINP、VINN，或者使用更多的复杂的输入滤波器。可以使用多级开关，如两路开关用做开关，然后一个总开关连接VDD或GND到这些两路开关。
虽然已经描述了二进制加权电容器，但是可以使用其他加权，例如十进制加权电容器、质数加权电容器，或线性加权电容器，或八进制加权电容器。数字值可以是这些其他数字系统，如八进制数字，而不是二进制数字。
通过互换反相和非反相输入，可以增加逆变，但是不改变整个功能，因此可以看成是等同的。在转换阶段，穿过开关的数字值可以直接应用到开关上，作为通过该开关的数据，或者作为该开关的控制。更多复杂的开关可以使用该数字值去产生高或低的电压，其通过该复杂开关施加在电容器上。通过开关连接该数字值到电容器的其他实施例，也是有可能的。
电阻和电容值可以一不同的方式变化。可以增加电容器、电阻器和其他滤波元件。开关可以是n沟道晶体管、p沟道晶体管，或具有并联的n沟道和p沟道晶体管的传输门，或更复杂的电路，可以是无源的或有源的，放大的或非放大的。
可在各种节点处添加额外组件，例如电阻器、电容器、电感器、晶体管等，且还可存在寄生组件。启用和停用所述电路可用额外晶体管或以其它方式实现。可添加传送门晶体管或传输门以用于隔离。
可添加反相或额外缓冲。晶体管和电容器的最终大小可在电路模拟或现场测试之后选择。金属掩模选项或其它可编程组件可用以选择最终电容器、电阻器或晶体管大小。电容器可以并联连接在一起以产生更大的电容器。
可以比较一个参考电压和一个单独的模拟电压，或者可以比较一个差分模拟电压。差分输入电压可以被锁存，然后该锁存单端电压与DAC电压比较。第一电压可以被一个电容器取样，然后第二电压可以被同一电器取样。差分电荷通过放大器的反馈存储在另一电容器里。比较差分模拟电压的另一个方法是将一个差分放大器置于具有确定增益的输入上。虽然可以使用一个运算放大器，也可以使用其他类型的放大器，如非放大比较缓存器。
可以添加一个均衡开关在VX和VY之间。两个接地开关可以用在比较器20输入的真补输入线上。不是接地，一些开关可以连接到另一个固定电压上，如VDD或VDD/2。
本发明背景技术部分可含有关于本发明的问题或环境的背景信息而非描述其它现有技术。因此，在背景技术部分中包括材料并不是申请人承认现有技术。
本文中所描述的任何方法或工艺为机器实施或计算机实施的，且既定由机器、计算机或其它装置执行且不希望在没有此类机器辅助的情况下单独由人类执行。所产生的有形结果可包括在例如计算机监视器、投影装置、音频产生装置和相关媒体装置等显示装置上的报告或其它机器产生的显示，且可包括也为机器产生的硬拷贝打印输出。对其它机器的计算机控制为另一有形结果。
已出于说明和描述的目的呈现了对本发明实施例的先前描述。其不希望为详尽的或将本发明限于所揭示的精确形式。鉴于以上教示，许多修改和变型是可能的。希望本发明的范围不受此详细描述限制，而是由所附权利要求书限制。

Claims (21)

1.一种校准DAC的方法，包括：
在预充电阶段：
将X线和Y线接地，X线和Y线连接到一个比较器的输入；
所有与X线连接的电容器为X侧阵列，所有与Y线连接的电容器为Y侧阵列；对X侧阵列和Y侧阵列，将温度计码驱动给较高的一组二进制加权电容器和一个代理电容器，代理电容器的电容值等于较高组里最小电容器的电容值；
其中，当校准目标电容器时，温度计码驱动目标电容器至低，并驱动较高组里的较低电容器至高；
其中，温度计码也驱动任何较大电容器至低，较大电容器是指比目标电容器有更大的电容值；
对X侧阵列和Y侧阵列，驱动较低的一组二进制加权电容器中所有电容器至低，并驱动一个终止电容器至低，终止电容器的电容值等于较低组里最小电容器的电容值；
在底板取样阶段：
浮起X线和Y线，允许比较器比较X和Y侧电压；
在误差获取阶段：
反转应用到较高组的温度计码，使得X侧阵列里的目标电容器和任何较大电容器都驱动至高，较低电容器都驱动至低；
其中在通过X线连接的目标电容器和较低电容器之间出现电荷共享；
继续驱动温度计码到Y侧阵列里较高组；
在校准搜索阶段：
驱动一具有高和低数值的检验序列到Y侧阵列里较低的那组二进制加权电容器；
继续驱动X侧阵列里较低的那组二进制加权电容器和终止电容器至低；
比较X线和Y线的电压，调整应用到较低组的高和低数值，直到比较器检测到最小电压差；
将应用到Y侧阵列里较低组的高和低数值存储为目标电容器的校准值，其产生最小电压差。
2.如权利要求1所述的方法，其中驱动一具有高和低数值的检验序列到Y侧阵列里较低的那组二进制加权电容器，还包括：
应用高和低数值到终止电容器；其中校准值包括应用到终止电容器上的高或低数值。
3.如权利要求1所述的方法，还包括：
选择X侧阵列里较高组里的一个不同的电容器作为目标电容器，重复从预充电阶段到校准搜索阶段，获得该不同电容器的校准值；
选择该较高组里的另一个电容器，直到该较高组里的所有电容器的校准值都存储下来了。
4.如权利要求3所述的方法，还包括：
选择X侧阵列里较高组里的代理电容器作为目标电容器，重复从预充电阶段到校准搜索阶段，获得该代理电容器的校准值。
5.如权利要求4所述的方法，还包括：
通过重复所有步骤，校准Y侧阵列里较高组里的所有电容器。
6.如权利要求3所述的方法，还包括：
减小选作为目标电容器的每个电容器的温度计码，其中温度计码是一个递减码。
7.如权利要求3所述的方法，还包括：
其中在误差获取阶段，起初驱动较高组里所有电容器至高，然后将反转的温度计码应用到该较高组；
其中X侧阵列里目标电容器和任何较大电容器都被驱动至高，然后较低电容器被驱动至低；
因此降低了开关馈通的干扰。
8.如权利要求3所述的方法，其中
底板取样阶段和误差获取阶段作为一个阶段同时发生。
9.如权利要求3所述的方法，其中
当校准一个最大电容器时，在每个阵列里，温度计码驱动目标电容器至高，驱动较低电容器至低。
10.如权利要求3所述的方法，还包括：
在存储校准值之后，将一个模拟输入转换成一个数字值，是通过以下步骤完成的：在取样阶段，将该模拟输入应用到X侧阵列里的二进制加权电容器，在评估阶段，将校准值应用到Y侧阵列的较低组；
因此，应用到较低组电容器上的校准值调整该模拟输入到数字值的转换。
11.如权利要求3所述的方法，其中驱动至高包括：驱动到第一电压；其中驱动至低包括：驱动到第二电压；其中第一电压是一高电压，第二电压是地电压，其中高和低是反转的。
12.一个校准ADC，包括：
逐次逼近式寄存器装置SAR，用于存储一个M+N+2有效比特的数字值；
其中M和N是整数，M至少是4；
第一模拟输入装置，用于接收第一模拟输入电压；
第一共享节点装置，用于产生第一比较电压；
第一较高二进制加权电容器阵列装置，用于将电荷切换到第一共享节点装置，以响应来自SAR装置的M+1比特的数字值，其应用于电容值为2i+N×C的电容器上，其中C是最小电容值，i是在0到M之间的一个整数；
第一较高开关装置，在取样阶段，其用于连接第一模拟输入装置到第一较高二进制加权电容器阵列装置里的电容器；取样阶段之后，在转换阶段，其用于连接来自SAR装置的M+1数字值到第一较高二进制加权电容器阵列装置的电容器；
其中第一较高二进制加权电容器阵列装置还包括两个电容器，每个都有最低的较高电容值2N×C，但是被来自SAR装置的不同的有效比特而控制；
第一较低二进制加权电容器阵列装置，用于将电荷切换到第一共享节点装置，以响应来自SAR装置的N+1比特的数字值，其应用于电容值为2i×C的电容器上，其中C是最小电容值，i是在0到N之间的一个整数；
第一较低开关装置，在取样阶段，其用于连接第一模拟输入装置到第一较低二进制加权电容器阵列装置里的电容器；取样阶段之后，在转换阶段，其用于连接来自SAR装置的N+1数字值到第一较低二进制加权电容器阵列装置的电容器；
其中第一较低二进制加权电容器阵列装置还包括两个电容器，每个都有最小电容值C，但是被来自SAR装置的不同的有效比特而控制；
第一接地开关装置，用于在取样阶段将第一共享节点装置接地；
第二模拟输入装置，用于接收第二模拟电压；
第二共享节点装置，用于产生第二比较电压；
第二较高二进制加权电容器阵列装置，用于将电荷切换到第二共享节点装置，以响应来自SAR装置的M+1比特的数字值，其应用于电容值为2i+N×C的电容器上，其中C是最小电容值，i是在0到M之间的一个整数；
第二较高开关装置，在取样阶段，其用于连接第二模拟输入装置到第二较高二进制加权电容器阵列装置里的电容器；取样阶段之后，在转换阶段，其用于连接来自SAR装置的M+1数字值到第二较高二进制加权电容器阵列装置的电容器；
其中第二较高二进制加权电容器阵列装置还包括两个电容器，每个都有最低的较高电容值2N×C，但是被来自SAR装置的不同的有效比特而控制；
第二较低二进制加权电容器阵列装置，用于将电荷切换到第二共享节点装置，以响应来自SAR装置的N+1比特的数字值，其应用于电容值为2i×C的电容器上，其中C是最小电容值，i是在0到N之间的一个整数；
第二较低开关装置，在取样阶段，其用于连接第二模拟输入装置到第二较低二进制加权电容器阵列装置里的电容器；取样阶段之后，在转换阶段，其用于连接来自SAR装置的N+1数字值到第二较低二进制加权电容器阵列装置的电容器；
其中第二较低二进制加权电容器阵列装置还包括两个电容器，每个都有最小电容值C，但是被来自SAR装置的不同的有效比特而控制；
第二接地开关装置，用于在取样阶段将第二共享节点装置接地；
比较装置，用于比较第一比较电压和第二比较电压，产生一个比较输出；
顺序装置，用于调整存储在SAR装置中的数字值，以响应该比较输出。
13.如权利要求12所述的校准ADC，还包括：
第一校准装置，用于为第一较高二进制加权电容器阵列装置中每个电容器产生第一校准值，在取样阶段，第一校准值被应用到第二较低开关装置，以抵消电容值和开关噪声之间的不匹配；
第二校准装置，用于为第二较高二进制加权电容器阵列装置中每个电容器产生第二校准值，在取样阶段，第二校准值被应用到第一较低开关装置，以抵消电容值和开关噪声之间的不匹配；
因此，产生和应用校准值是为抵消不匹配的。
14.如权利要求13所述的校准ADC，还包括：
预充电校准装置，用于在预充电校准阶段，将一个步进码应用到第一较高开关装置和第二较高开关装置，在预充电校准阶段，将一个固定电压应用到与第一较低开关装置和第二较低开关装置连接的电容器上，用于控制第一和第二接地开关装置，以将第一共享节点装置和第二共享节点装置接地；
误差获取校准装置，在误差获取校准阶段，用于控制第一和第二接地开关装置，以浮起第一共享节点装置和第二共享节点装置，用于反转应用到第一较高开关装置的步进码，但是仍然应用该步进码到第二较高开关装置；
其中当步进码被反转时，第一较高二进制加权电容器阵列装置里的目标电容器被一反转的电压驱动；
搜索校准装置，用于将一系列校验码应用到第二较低开关装置上，比较第一共享节点装置和第二共享节点装置上的电压，以找出产生第一共享节点装置和第二共享节点装置之间最小电压差的校验码，并存储该校验码为目标电容器的第一校准值；
因此，通过将步进码应用到第一和第二较高二进制加权电容器阵列装置，但是反转该步进码只应用到第一较高二进制加权电容器阵列装置，而产生校准值。
15.根据权利要求14的校准ADC，其中步进码是温度计码或walking-zeros码或walking ones码。
16.如权利要求14所述的校准ADC，其中M+N+2至少是10，其中校准ADC有至少10比特的精度。
17.一个校准转换器，包括：
第一电荷共享线；
第一接地开关，其将第一电荷线接地；
多个第一开关；
第一阵列电容器，其有加权电容值，其中第一阵列中的电容器与第一电荷共享线连接，与第一开关连接；
第一阵列电容器中的第一终止电容器，第一终止电容器的电容值与最小电容器的相等，其中第一阵列电容器中的两个电容器有相同的最小电容值；
第一阵列电容器中的第一代理电容器，第一代理电容器有中间电容值，第一中间电容器有中间电容值，其中第一阵列电容器中的两个电容器有中间电容值；
第一阵列电容器中的第一较高组电容器，第一较高组包括第一代理电容器和第一阵列电容器中电容值高于中间电容值的所有电容器；
第一阵列电容器中的第一较低组电容器，第一较低组包括第一终止电容器和第一阵列电容器中电容值低于中间电容值的所有电容器；
第一模拟输入，其有一模拟输入电压；
多个第一数字值；
其中在正常运行的取样阶段，多个第一开关连接第一模拟输入到第一阵列电容器；
其中在正常运行的取样阶段后，在转换阶段，多个第一开关连接第一数字值到第一阵列电容器；
第二电荷共享线；
第二接地开关，其将第二电荷共享线接地；
多个第二开关；
第二阵列电容器，其有加权电容值，其中第二阵列中的电容器与第二电荷共享线连接，与第二开关连接；
第二阵列电容器中的第二终止电容器，第二终止电容器的电容值与最小电容器的相等，其中第二阵列电容器中的两个电容器有相同的最小电容值；
第二阵列电容器中的第二代理电容器，第二代理电容器有中间电容值，第二中间电容器有中间电容值，其中第二阵列电容器中的两个电容器有中间电容值；
第二阵列电容器中的第二较高组电容器，第二较高组包括第二代理电容器和第二阵列电容器中电容值高于中间电容值的所有电容器；
第二阵列电容器中的第二较低组电容器，第二较低组包括第二终止电容器和第二阵列电容器中电容值低于中间电容值的所有电容器；
第二模拟输入，其有一模拟输入电压；
多个第二数字值；
其中在正常运行的取样阶段，多个第二开关连接第二模拟输入到第二阵列电容器；
其中在正常运行的取样阶段后，在转换阶段，多个第二开关连接第二数字值到第二阵列电容器；
比较器，其接收第一比较电压，并比较该第一比较电压和第二比较器输入，以产生一个比较输出；
控制逻辑，用于调整到多个第一开关的第一数字值，用于调整到多个第二开关的第二数字值。
18.如权利要求17所述的校准转换器，还包括：
校准控制器，用于为第一阵列中的第一较高组电容器中每个电容器产生校准值，校准值代表电容值不匹配；
其中校准控制器还包括：预充电校准阶段装置，用于闭合第一和第二接地开关，并应用隔离码通过多个第一开关到第一较高组电容器，并应用隔离码通过多个第二开关到第二较高组电容器；
其中隔离码将目标电容器隔离用于校准；
底板取样阶段装置，用于断开第一和第二接地开关；
误差获取阶段装置，用于反转隔离码而产生反转的隔离码，应用反转的隔离码通过多个第一开关到第一较高组电容器，但仍然应用原隔离码通过多个第二开关到第二较高组电容器；
其中多个第二开关施加一电压变化到目标电容器，以响应原隔离码转变成反转的隔离码；
搜索阶段装置，用于应用一系列校验码通过多个第二开关到第二较低组电容器，为目标电容器存储校准值，校准值即由比较器检测到的一系列校验码中产生最小电压差的那个校验码。
19.如权利要求18所述的校准转换器，还包括：
逐次逼近式寄存器SAR，其存储第一数字值和第二数值；
其中在正常运行中的第一序列比较运行时，控制逻辑更新SAR中的第一数字值；
其中SAR输出第一数字值作为最终数字值，其代表最终序列比较运行时的模拟输入电压。
20.如权利要求18所述的校准转换器，其中隔离码是递减的温度计码或上升的温度计码。
21.如权利要求18所述的校准转换器，其中
多个第一开关包括M+N+2个开关；
其中第一阵列电容器包括：M+1个电容器在第一较高组中，N+1个电容器在第一较低组中；
其中多个第二开关包括M+N+2个开关；
其中第二阵列电容器包括：M+1个电容器在第二较高组中，N+1个电容器在第二较低组中；
其中M是一个至少为5的整数；
其中N是一个至少为1的整数。
CN201110400851.1A 2011-09-28 2011-11-30 高精度数据转换的电荷补偿校准 Active CN102437850B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/247,119 2011-09-28
US13/247,119 US8416107B1 (en) 2011-09-28 2011-09-28 Charge compensation calibration for high resolution data converter

Publications (2)

Publication Number Publication Date
CN102437850A true CN102437850A (zh) 2012-05-02
CN102437850B CN102437850B (zh) 2014-10-15

Family

ID=45985745

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110400851.1A Active CN102437850B (zh) 2011-09-28 2011-11-30 高精度数据转换的电荷补偿校准

Country Status (2)

Country Link
US (1) US8416107B1 (zh)
CN (1) CN102437850B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104038222A (zh) * 2013-03-06 2014-09-10 英飞凌科技奥地利有限公司 用于校准电路的系统和方法
CN104283562A (zh) * 2013-07-12 2015-01-14 上海明波通信技术股份有限公司 逐次逼近型模数转换装置
CN104811203A (zh) * 2015-05-19 2015-07-29 中国电子科技集团公司第二十四研究所 一种2bits per circle高速逐次逼近型模数转换器
CN106506006A (zh) * 2016-12-20 2017-03-15 合肥芯福传感器技术有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN107171668A (zh) * 2016-03-07 2017-09-15 瑞萨电子株式会社 半导体装置
CN108023593A (zh) * 2016-11-04 2018-05-11 亚德诺半导体集团 用于模拟转换器的参考预充电技术
CN108449087A (zh) * 2018-03-21 2018-08-24 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN111478704A (zh) * 2020-04-17 2020-07-31 北方工业大学 低功耗模拟数字转换器

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508400B2 (en) * 2011-06-24 2013-08-13 Mediatek Inc. Successive approximation register analog to digital converter and conversion method thereof
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
TWI497918B (zh) * 2012-12-28 2015-08-21 Ind Tech Res Inst 類比數位轉換器及其數位類比轉換器的電容權重估算方法
US9495285B2 (en) 2014-09-16 2016-11-15 Integrated Device Technology, Inc. Initiating operation of a timing device using a read only memory (ROM) or a one time programmable non volatile memory (OTP NVM)
US9219492B1 (en) 2014-09-19 2015-12-22 Hong Kong Applied Science & Technology Research Institute Company, Limited Loading-free multi-stage SAR-assisted pipeline ADC that eliminates amplifier load by re-using second-stage switched capacitors as amplifier feedback capacitor
US9553570B1 (en) 2014-12-10 2017-01-24 Integrated Device Technology, Inc. Crystal-less jitter attenuator
EP3059867B1 (en) * 2015-02-19 2020-07-08 Stichting IMEC Nederland Circuit and method for dac mismatch error detection and correction in an adc
US9455045B1 (en) 2015-04-20 2016-09-27 Integrated Device Technology, Inc. Controlling operation of a timing device using an OTP NVM to store timing device configurations in a RAM
US9584150B2 (en) * 2015-07-07 2017-02-28 Infineon Technologies Ag Gain calibration for ADC with external reference
US9954516B1 (en) 2015-08-19 2018-04-24 Integrated Device Technology, Inc. Timing device having multi-purpose pin with proactive function
US9590637B1 (en) 2015-08-28 2017-03-07 Integrated Device Technology, Inc. High-speed programmable frequency divider with 50% output duty cycle
CN105245231B (zh) * 2015-10-08 2018-07-27 电子科技大学 一种流水线型逐次逼近模数转换器的前后级交换方法
US9847869B1 (en) 2015-10-23 2017-12-19 Integrated Device Technology, Inc. Frequency synthesizer with microcode control
US9614508B1 (en) 2015-12-03 2017-04-04 Integrated Device Technology, Inc. System and method for deskewing output clock signals
WO2017101998A1 (en) * 2015-12-16 2017-06-22 Huawei Technologies Co., Ltd. Calibratable data converter
US10075284B1 (en) 2016-01-21 2018-09-11 Integrated Device Technology, Inc. Pulse width modulation (PWM) to align clocks across multiple separated cards within a communication system
US9852039B1 (en) 2016-02-03 2017-12-26 Integrated Device Technology, Inc Phase locked loop (PLL) timing device evaluation system and method for evaluating PLL timing devices
US9859901B1 (en) 2016-03-08 2018-01-02 Integrated Device Technology, Inc. Buffer with programmable input/output phase relationship
CN107196656B (zh) * 2016-03-15 2020-11-06 联发科技（新加坡）私人有限公司 一种信号校准电路及信号校准方法
US9553602B1 (en) * 2016-03-21 2017-01-24 Integrated Device Technology, Inc. Methods and systems for analog-to-digital conversion (ADC) using an ultra small capacitor array with full range and sub-range modes
US9692394B1 (en) 2016-03-25 2017-06-27 Integrated Device Technology, Inc. Programmable low power high-speed current steering logic (LPHCSL) driver and method of use
US9698787B1 (en) 2016-03-28 2017-07-04 Integrated Device Technology, Inc. Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US9954541B1 (en) 2016-03-29 2018-04-24 Integrated Device Technology, Inc. Bulk acoustic wave resonator based fractional frequency synthesizer and method of use
US9581973B1 (en) 2016-03-29 2017-02-28 Integrated Device Technology, Inc. Dual mode clock using a common resonator and associated method of use
US9654121B1 (en) 2016-06-01 2017-05-16 Integrated Device Technology, Inc. Calibration method and apparatus for phase locked loop circuit
TWI594579B (zh) * 2016-06-13 2017-08-01 瑞昱半導體股份有限公司 連續逼近暫存器類比數位轉換器及其類比至數位訊號轉換方法
EP3334050A1 (en) * 2016-12-08 2018-06-13 Stichting IMEC Nederland A method of offset calibration in a successive approximation register analog-to-digital converter and a successive approximation register analog-to-digital converter
US10230384B2 (en) 2016-12-09 2019-03-12 Rambus Inc. Variable resolution digital equalization
US10103742B1 (en) 2018-01-23 2018-10-16 Hong Kong Applied Science and Technology Research Institute Company, Limited Multi-stage hybrid analog-to-digital converter
TWI698091B (zh) * 2018-12-12 2020-07-01 瑞昱半導體股份有限公司 連續逼近式類比數位轉換器及其操作方法
DE102019102132B4 (de) * 2019-01-29 2020-08-06 Infineon Technologies Ag Schaltung mit Kondensatoren und entsprechendes Verfahren
CN110504967B (zh) * 2019-08-30 2022-04-22 电子科技大学 一种流水线adc的级间增益失配校正方法
US10897267B1 (en) * 2019-12-31 2021-01-19 Texas Instruments Incorporated Multi-output digital to analog converter
US10972115B1 (en) * 2020-02-17 2021-04-06 Movellus Circuits, Inc. Methods and apparatus for calibrating a regulated charge sharing analog-to-digital converter (ADC)
CN111181564B (zh) * 2020-03-12 2023-02-21 西安微电子技术研究所 一种sar型adc的增益误差的校准装置及其校准方法
KR20220017291A (ko) * 2020-08-04 2022-02-11 삼성전기주식회사 커패시터 회로 및 이를 포함하는 가변 커패시턴스 시스템
TWI739722B (zh) * 2021-04-08 2021-09-11 瑞昱半導體股份有限公司 類比數位轉換器及其操作方法
CN114614821B (zh) * 2022-03-30 2023-10-20 广东齐芯半导体有限公司 基于差分结构的sar adc失调误差校正方法及电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
CN101951262A (zh) * 2010-09-03 2011-01-19 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
CN201766572U (zh) * 2010-09-03 2011-03-16 英特格灵芯片(天津)有限公司 一种dac校准电路
CN102075188A (zh) * 2010-12-31 2011-05-25 北京时代民芯科技有限公司 一种dac数字静态校准电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684487A (en) 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
US7741981B1 (en) 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812757B1 (en) * 2009-06-12 2010-10-12 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
CN101951262A (zh) * 2010-09-03 2011-01-19 英特格灵芯片(天津)有限公司 Dac校准电路及校准方法
CN201766572U (zh) * 2010-09-03 2011-03-16 英特格灵芯片(天津)有限公司 一种dac校准电路
CN102075188A (zh) * 2010-12-31 2011-05-25 北京时代民芯科技有限公司 一种dac数字静态校准电路

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104038222A (zh) * 2013-03-06 2014-09-10 英飞凌科技奥地利有限公司 用于校准电路的系统和方法
CN104038222B (zh) * 2013-03-06 2017-07-14 英飞凌科技奥地利有限公司 用于校准电路的系统和方法
CN104283562A (zh) * 2013-07-12 2015-01-14 上海明波通信技术股份有限公司 逐次逼近型模数转换装置
CN104811203A (zh) * 2015-05-19 2015-07-29 中国电子科技集团公司第二十四研究所 一种2bits per circle高速逐次逼近型模数转换器
WO2016183839A1 (zh) * 2015-05-19 2016-11-24 中国电子科技集团公司第二十四研究所 一种2bits per circle高速逐次逼近型模数转换器
CN104811203B (zh) * 2015-05-19 2017-10-13 中国电子科技集团公司第二十四研究所 一种2bits per circle高速逐次逼近型模数转换器
CN107171668A (zh) * 2016-03-07 2017-09-15 瑞萨电子株式会社 半导体装置
CN107171668B (zh) * 2016-03-07 2022-07-22 瑞萨电子株式会社 半导体装置
CN108023593A (zh) * 2016-11-04 2018-05-11 亚德诺半导体集团 用于模拟转换器的参考预充电技术
CN108023593B (zh) * 2016-11-04 2021-11-16 亚德诺半导体国际无限责任公司 用于模拟转换器的参考预充电技术
CN106506006A (zh) * 2016-12-20 2017-03-15 合肥芯福传感器技术有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN106506006B (zh) * 2016-12-20 2023-11-14 合肥芯福科技有限公司 一种生物电传感器的专用采样误差校准电路及其校准方法
CN108449087A (zh) * 2018-03-21 2018-08-24 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN108449087B (zh) * 2018-03-21 2021-05-11 西安电子科技大学 一种超低功耗异步逐次逼近寄存器型模数转换器
CN111478704A (zh) * 2020-04-17 2020-07-31 北方工业大学 低功耗模拟数字转换器

Also Published As

Publication number Publication date
US8416107B1 (en) 2013-04-09
US20130076546A1 (en) 2013-03-28
CN102437850B (zh) 2014-10-15

Similar Documents

Publication Publication Date Title
CN102437850B (zh) 高精度数据转换的电荷补偿校准
CN104320140B (zh) 无负载多级逐次逼近寄存器辅助的流水线式模数转换器
CN102427368B (zh) 一种高速的逐次逼近寄存器模数转换器
CN103684459B (zh) 连续渐进式模拟数字转换器及模拟数字转换方法
US7812757B1 (en) Hybrid analog-to-digital converter (ADC) with binary-weighted-capacitor sampling array and a sub-sampling charge-redistributing array for sub-voltage generation
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
CN110247658B (zh) 通过动态元素匹配来线性化传递特性的方法
CN108574487B (zh) 逐次逼近寄存器模数转换器
JP7444772B2 (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
US8659459B2 (en) Digital-to-analog converter, analog-to-digital converter including same, and semiconductor device
CN107046424A (zh) 具有双转换的adc后台校准
WO2015027758A1 (zh) 一种分段电容阵列结构数模转换器
EP1949538A1 (en) Analog to digital converter
KR101478544B1 (ko) 아날로그 디지털 변환기의 커패시터 부정합 효과를 줄이기 위한 커패시터 분할 및 교환을 통한 디지털 배경 보정 장치 및 방법.
KR20180122235A (ko) 연속적인 근사 레지스터 아날로그 디지털 변환 장치
JP4428349B2 (ja) デジタル／アナログ変換回路
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN108990427B (zh) 模数转换电路和方法
CN106998206A (zh) 电荷再分配连续逼近式模拟数字转换器及其控制方法
CN102474264A (zh) 流水线型ad变换器及其输出校正方法
US20120133541A1 (en) Analog-digital converter
CN1671054B (zh) 用于低非线性度模－数转换器的器件与方法
US8421666B2 (en) Analog to digital converter with adjustable conversion window
CN111342843B (zh) 电压信号生成

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant