CN102280444A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102280444A
CN102280444A CN2011100719444A CN201110071944A CN102280444A CN 102280444 A CN102280444 A CN 102280444A CN 2011100719444 A CN2011100719444 A CN 2011100719444A CN 201110071944 A CN201110071944 A CN 201110071944A CN 102280444 A CN102280444 A CN 102280444A
Authority
CN
China
Prior art keywords
region
base region
source
base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100719444A
Other languages
English (en)
Other versions
CN102280444B (zh
Inventor
平早水启史
出口公彦
小畠万司
末代知子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102280444A publication Critical patent/CN102280444A/zh
Application granted granted Critical
Publication of CN102280444B publication Critical patent/CN102280444B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

根据实施方式，提供一种半导体装置，具备有选择地设置在半导体层表面的第1基极区域和第2基极区域；设置在各个基极区域表面的第1源极区域与第2源极区域和背栅区域；由第1基极区域与第2基极区域夹持的漂移区域；从漂移区域的表面到内部地设置、彼此对置的第1绝缘体层和第2绝缘体层；和由第1绝缘体层与第2绝缘体层夹持地设置在漂移区域表面的第2导电型的漏极区域，由第1基极区域与第1绝缘体层夹持的漂移区域的部分的距离，比由第2基极区域与第2绝缘体层夹持的漂移区域的部分的距离短。

Description

半导体装置
相关申请的交叉参考
本申请基于并主张2010年6月10日提交的在先日本专利申请2010-133426号的优先权，这里引入参考其全部内容。
技术领域
本实施方式涉及一种半导体装置。
背景技术
作为功率MOS(Metal Oxide Semicoductor，金属氧化物半导体)场效应晶体管的一种，存在横向型DMOS(Double Diffused Metal OxideSemiconductor，扩散金属氧化半导体)场效应晶体管。
作为使这种DMOS场效应晶体管的耐压提高的手段，一般有通过延长漂移区域的长度(漂移长度)来使元件的耐压提高的方案。但是，若延长漂移长度，则存在横向型DMOS场效应晶体管的元件面积增加的问题。
另外，在DMOS场效应晶体管中，为了使因雪崩击穿引起的元件破坏难以发生，一般采取如下措施，即在源极区域设置与源极区域相反的导电型的背栅(back gate)区域，从背栅区域排出因雪崩击穿而产生的载流子。
为了从背栅区域有效地排出因雪崩击穿而产生的载流子，期望在全部源极区域中设置背栅区域。但是，若在全部源极区域中设置背栅区域，则存在如下问题，即元件长度A(源极-漏极间距离)变长，源极-漏极间的导通电阻(RonA)增加，元件面积增加等。
针对于此，有如下措施，即通过局部设置不具有背栅区域的源极区域，抑制元件面积的增加，使RonA降低。但是，此时，存在不具有背栅区域的元件区域中雪崩击穿时的元件破坏的危险性变高的课题。
发明内容
本发明的目的在于，提供一种半导体装置，能够抑制元件面积的增大且提高雪崩耐量。
实施方式的半导体装置，其特征在于，
具备：
半导体层；
第1导电型的第1基极区域，有选择地设置在所述半导体层表面；
第2导电型的第1源极区域，有选择地设置在所述第1基极区域表面；
第1导电型的第2基极区域，与所述第1基极区域隔开地、有选择地设置在所述半导体层表面；
第2导电型的第2源极区域，有选择地设置在所述第2基极区域表面；
第1导电型的背栅区域，有选择地设置在所述第2基极区域表面，接近所述第2源极区域；
第2导电型的漂移区域，由所述第1基极区域与所述第2基极区域夹持，有选择地设置在所述半导体层表面；
第2导电型的漏极区域，有选择地设置在所述漂移区域表面；
第1绝缘体区域，从所述漂移区域的表面到内部地设置，隔着所述漂移区域的一部分与所述第1基极区域对置；
第2绝缘体区域，从所述漂移区域的表面到内部地设置，以与所述第1绝缘体区域夹持所述漏极区域，隔着所述漂移区域的一部分与所述第2基极区域对置；
第1栅极氧化膜，设置在所述第1基极区域表面；
第2栅极氧化膜，设置在所述第2基极区域表面；
第1栅极电极，隔着所述第1栅极氧化膜，设置在所述第1基极区域及所述漂移区域上；
第2栅极电极，隔着所述第2栅极氧化膜，设置在所述第2基极区域及所述漂移区域上；
第1主电极，连接于所述第1源极区域、所述第2源极区域和所述背栅区域；和
第2主电极，连接于所述漏极区域，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离小于等于1.8μm，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离，比隔着所述漂移区域的一部分而对置的所述第2基极区域与所述第2绝缘体区域之间的距离短。
另一半导体装置，其特征在于，
具备：
半导体层；
第1导电型的第1基极区域，有选择地设置在所述半导体层表面；
第2导电型的第1源极区域，有选择地设置在所述第1基极区域表面；
第1导电型的第2基极区域，与所述第1基极区域隔开地、有选择地设置在所述半导体层表面；
第2导电型的第2源极区域，有选择地设置在所述第2基极区域表面；
第1导电型的背栅区域，有选择地设置在所述第2基极区域表面，接近所述第2源极区域；
第2导电型的漂移区域，由所述第1基极区域与所述第2基极区域夹持，有选择地设置在所述半导体层表面；
第2导电型的漏极区域，有选择地设置在所述漂移区域表面；
第1绝缘体区域，从所述漂移区域的表面到内部地设置，隔着所述漂移区域的一部分与所述第1基极区域对置；
第2绝缘体区域，从所述漂移区域的表面到内部地设置，以与所述第1绝缘体区域夹持所述漏极区域，隔着所述漂移区域的一部分与所述第2基极区域对置；
第1栅极氧化膜，设置在所述第1基极区域表面；
第2栅极氧化膜，设置在所述第2基极区域表面；
第1栅极电极，隔着所述第1栅极氧化膜，设置在所述第1基极区域及所述漂移区域上；
第2栅极电极，隔着所述第2栅极氧化膜，设置在所述第2基极区域及所述漂移区域上；
第1主电极，连接于所述第1源极区域、所述第2源极区域和所述背栅区域；和
第2主电极，连接于所述漏极区域，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离、和隔着所述漂移区域的一部分而对置的所述第2基极区域与所述第2绝缘体区域之间的距离小于等于1.8μm，
接近所述第1源极区域的所述漂移区域与所述漏极区域之间的所述第1绝缘体区域的距离，比接近所述第2源极区域的所述漂移区域与所述漏极区域之间的所述第2绝缘体区域的距离长。
根据上述结构的半导体装置，能够抑制元件面积的增大且提高雪崩耐量。
附图说明
图1是根据第1实施方式的半导体装置的主要部分剖视图。
图2是根据第1实施方式的半导体装置的主要部分平面图。
图3是说明源极-漏极间耐压(BVdss)、与由基极区域与绝缘体层夹持的漂移区域的部分的长度的关系的图。
图4是根据第2实施方式的半导体装置的主要部分剖视图。
图5是根据第3实施方式的半导体装置的主要部分剖视图。
图6是说明源极-漏极间耐压(BVdss)、与由基极区域与绝缘体层夹持的漂移区域的部分的杂质浓度的关系的图。
图7是根据第4实施方式的半导体装置的主要部分剖视图。
图8是根据第5实施方式的半导体装置的主要部分剖视图。
图9是根据第6实施方式的半导体装置的主要部分剖视图。
图10是根据第6实施方式的半导体装置的主要部分平面图。
图11是用于说明半导体装置的制造方法的主要部分剖视图。
图12是用于说明半导体装置的制造方法的主要部分剖视图。
图13是用于说明半导体装置的制造方法的主要部分剖视图。
图14是用于说明半导体装置的制造方法的主要部分剖视图。
图15是用于说明半导体装置的其他制造方法的主要部分剖视图。
图16是用于说明半导体装置的其他制造方法的主要部分剖视图。
图17是用于说明半导体装置的其他制造方法的主要部分剖视图。
具体实施方式
实施方式的半导体装置，具备：半导体层；
第1导电型的第1基极区域，有选择地设置在所述半导体层表面；
第2导电型的第1源极区域，有选择地设置在所述第1基极区域表面；
第1导电型的第2基极区域，与所述第1基极区域隔开地、有选择地设置在所述半导体层表面；
第2导电型的第2源极区域，有选择地设置在所述第2基极区域表面；
第1导电型的背栅区域，接近所述第2源极区域；
第2导电型的漂移区域，由所述第1基极区域与所述第2基极区域夹持，有选择地设置在所述半导体层表面；
第2导电型的漏极区域，有选择地设置在所述漂移区域表面；
第1绝缘体区域，从所述漂移区域的表面到内部地设置，隔着所述漂移区域的一部分与所述第1基极区域对置；
第2绝缘体区域，从所述漂移区域的表面到内部地设置，以与所述第1绝缘体区域夹持所述漏极区域，隔着所述漂移区域的一部分与所述第2基极区域对置；
实施的半导体装置，还具备
栅极氧化膜，设置在所述第1基极区域表面及所述第2基极区域表面；
第1栅极电极，隔着所述第1栅极氧化膜，设置在所述第1基极区域及所述漂移区域上；
第2栅极电极，隔着所述第2栅极氧化膜，设置在所述第2基极区域及所述漂移区域上；
第1主电极，连接于所述第1源极区域、所述第2源极区域和所述背栅区域；和
第2主电极，连接于所述漏极区域，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离小于等于1.8μm，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离，比隔着所述漂移区域的一部分而对置的所述第2基极区域与所述第2绝缘体区域之间的距离短。
以下，参照附图说明本实施方式。
(第1实施方式)
图1是根据第1实施方式的半导体装置的主要部分剖视图。
图2是根据第1实施方式的半导体装置的主要部分平面图。
图1中示出图2的A-A’剖面。图2中，为了便于说明半导体装置1的栅极氧化膜60下侧的构造，未显示图1所示的源极电极80A、80B、漏极电极90和层间绝缘膜95。半导体装置1例如用作功率用设备同步整流电路装置等)的元件。对于半导体的导电型，例如将p型设为第1导电型，将n型设为第2导电型。
图1所示的半导体装置是横向型DMOS，具备：第2导电型的半导体层11n；有选择地设置在半导体层11n的表面的第1导电型的第1基极区域21；有选择地设置在第1基极区域21的表面的第2导电型的第1源极区域31；第1导电型的第2基极区域22，与第1基极区域21隔开地、有选择地设置在半导体层11n表面；有选择地设置在第2基极区域22的表面的、第2导电型的第2源极区域32a(或源极区域32b)；和接近第2源极区域32a的第1导电型的背栅区域33。所谓‘接近’是指，除了在源极区域的附近配置背栅区域外，还包含与源极区域相邻配置背栅区域的情况。其他部件间的配置关系也一样。
半导体装置1中，半导体层11n也可置换为n-型阱区域。在基极区域21、22的表面，为了调整DMOS的阈值电压(Vth)，也可设置将杂质调整成规定浓度的注入区域(未图示)。基极区域21、22也可称为p型体(body)区域或p型阱区域。
半导体装置1具备：第2导电型的漂移区域40，由第1基极区域21与第2基极区域22夹持而有选择地设置在半导体层11n的表面；有选择地设置在漂移区域40的表面的第2导电型的漏极区域51；第1绝缘体层(绝缘体区域)50a，从漂移区域40的表面到内部地设置，隔着漂移区域40的一部分而与第1基极区域21对置；和第2绝缘体层(绝缘体区域)50b，从漂移区域40的表面到内部地设置，以与第1绝缘体层50a夹持漏极区域51，隔着漂移区域40的一部分而与第2基极区域22对置。在半导体层11n的表面，与基极区域21、22隔开地设有n+型漏极区域51。另外，从漂移区域40的表面到内部地设有作为STI区域的第1绝缘体层50a、与同样作为STI区域的第2绝缘体层50b。
半导体装置1具备设置在第1基极区域21的表面、第2基极区域22的表面和漂移区域40的表面的栅极氧化膜60。半导体装置1具备隔着栅极氧化膜60设置在第1基极区域21和漂移区域40上的第1栅极电极71、和隔着栅极氧化膜60设置在第2基极区域22和漂移区域40上的第2栅极电极72。
半导体装置1具备连接于第1源极区域31上的源极电极80A；连接于第1源极区域31、第2源极区域32a(或源极区域32b)、和背栅区域33的源极电极80B；与连接于漏极区域51上的漏极电极90。源极电极80A与源极电极80B是共通的源极电极，源极电极80A与源极电极80B均构成半导体装置1的第1主电极。漏极电极90构成半导体装置1的第2主电极。
源极区域31经由源极接触区域81连接于源极电极80A。源极区域32a经由源极接触区域82a连接于源极电极80B。源极区域32b经由源极接触区域82b连接于源极电极80B。背栅区域33经由背栅接触区域83连接于源极电极80B。漏极区域51经由漏极接触区域91连接于漏极电极90。
半导体装置1中，可以使接触区域85介于源极接触区域81与源极区域31之间。另外，半导体装置1中，也可使接触区域86介于源极接触区域82a与源极区域32a之间，以及源极接触区域82b与源极区域32b之间，以及背栅接触区域83与背栅区域33之间。另外，半导体装置1中，也可使接触区域93介于漏极接触区域91与漏极区域51之间。根据需要也可去除接触区域85、86、93。
在本实施方式中，将从各个源极电极80A、80B朝向漏极电极90的方向的各个栅极电极71、72的长度设为栅极长度。将与栅极长度大致正交方向的栅极长度设为栅极宽度。半导体装置1的栅极长度例如小于等于10μm。
另外，在图2所示的半导体装置1的平面内，第1源极区域31与第2源极区域32a(或源极区域32b)以线状延伸。并且，在源极区域32a与源极区域32b之间，设有导电型与源极区域32a、32b不同的背栅区域33。背栅区域33与源极区域32a(或源极区域32b)大致平行地配置。
另外，在半导体装置1的平面内，与源极区域31且与源极区域32a(或源极区域32b)对置地设有漏极区域51。漏极区域51与源极区域31及源极区域32a(或源极区域32b)大致平行地以线状延伸。在半导体装置1的平面内，重复配置有如下结构，即在第1源极区域31与第2源极区域32a(或源极区域32b)之间设有漏极区域51。
在半导体装置1中，为了抑制元件面积的增加，在第1源极区域31中不配置背栅区域。即，在夹持漏极区域51的源极区域中，背栅区域33接近一侧的源极区域32a、32b，背栅区域不接近另一侧的源极区域31。由于背栅区域不接近源极区域31，所以可将源极区域31与漏极区域51之间的元件长度A设计得短。
在本实施方式中，将隔着漂移区域40的一部分而对置的第1基极区域21与第1绝缘体层50a之间的距离设为距离d1。将隔着漂移区域40的一部分而对置的第2基极区域22与第2绝缘体层50b之间的距离设为距离d2。距离d1是由基极区域21与绝缘体层50a所夹持的漂移区域40的部分的长度。距离d2是由基极区域22与绝缘体层50b所夹持的漂移区域40的部分的长度。另外，距离d1与距离d2因后述的理由，被设计成距离d1比距离d2短(d2＞d1)。另外，在半导体装置1中，从基极区域21起朝向基极区域22的方向上的绝缘体层50a的宽度S1与绝缘体层50b的宽度S2大致相等。
另外，在栅极电极71、72的上侧、从栅极电极71、72露出的栅极氧化膜60的上侧设有层间绝缘膜95。源极电极80A、80B、漏极电极90从层间绝缘膜95露出。
在半导体装置1中，各个源极区域31、32a、32b由共通的源极电极并联连接，各个漏极区域51由共通的漏极电极并联连接。并且，在源极区域31的一侧配置有一组源极区域32a(32b)及漏极区域51，在源极区域31的另一侧配置有另外一组源极区域32a(32b)及漏极区域51。
下面，说明半导体装置1的作用效果。
将半导体装置1的源极区域31与栅极电极71的电位差设为比阈值低的电压(例如0V)，相对于源极区域31，向漏极区域51施加正的电压(逆偏置电压)。则，耗尽层从栅极电极71下侧的基极区域21与漂移区域40的接合部分(pn结界面)向基极区域21侧和漂移区域40侧延伸。同时，将半导体装置1的源极区域32a、32b与栅极电极72的电位差设为比阈值低的电压(例如0V)，相对于源极区域32a、32b，向漏极区域51施加正的电压(逆偏置电压)。则，耗尽层从栅极电极72下侧的基极区域22与漂移区域40的接合部分(pn结界面)向基极区域22侧和漂移区域40侧延伸。
在半导体装置1中，若施加上述逆偏置电压，则调整漂移区域40内的杂质浓度(剂量)，以使由基极区域21与绝缘体层50a夹持的漂移区域40的部分(距离d1的部分)与由基极区域22与绝缘体层50b夹持的漂移区域40的部分(距离d2的部分)完全耗尽。完全耗尽后的耗尽层可近似作为电介质层。
因此，施加于源极区域31与漏极区域51上的逆偏置电压被由基极区域21与绝缘体层50a夹持的漂移区域40的部分(距离d1的部分)中产生的耗尽层和绝缘体层50a分担。另外，施加于源极区域32a、32b与漏极区域51的逆偏置电压被由基极区域22与绝缘体层50b夹持的漂移区域40的部分(距离d2的部分)中产生的耗尽层和绝缘体层50b分担。
此时，基极区域与绝缘体层对置的距离d变得越短，则使绝缘体层负担的逆偏置电压的比例越高。即，在耗尽层接近绝缘体层的情况下，基极区域与绝缘体层对置的距离d变得越短，则使绝缘体层负担的电压的分担比例越高。这里，绝缘体层的耐压比半导体层高。
在半导体装置1中，延长由基极区域21与绝缘体层50a夹持的漂移区域40的部分的距离d1，不会使耐压提高，以由基极区域21与绝缘体层50a夹持的漂移区域40的部分可完全耗尽的距离，将基极区域21与绝缘体层50a对置的距离d1设为比距离d2短，使源极区域31与漏极区域51之间的源极-漏极间耐压(BVdss)增加。
图3是说明源极-漏极间耐压(BVdss)、与由基极区域与绝缘体层夹持的漂移区域的部分的长度的关系的图。该结果由发明人通过实验模拟求出。
图3的横轴是由基极区域与绝缘体层夹持的漂移区域40的部分的距离d(d1、d2)，纵轴是源极-漏极间耐压(BVdss)。
图3(a)是对将漂移区域40的杂质剂量设为(1)：1.0×1012(/cm2)、(2)：3.0×1012(/cm2)、(3)：5.5×1012(/cm2)、(4)：9.0×1012(/cm2)时的距离d与BVdss的关系进行仿真的结果。
根据图3(a)的结果可知，无论漂移区域40的杂质剂量如何，至少在长度小于等于1.8μm的区域中，距离d(d1、d2)越变短，则BVdss越变大。作为一例，示例d1＝0.2μm，d2＝0.3μm。这是因为至少在距离d小于等于1.8μm的区域中，由基极区域与绝缘体层所夹持的漂移区域40的部分完全耗尽，从而由于上述逆偏置电压的施加比例由耗尽层(电介质层)与绝缘体层分担，所以距离d越变短，则使绝缘体层负担的逆偏置电压的比例越变高。结果，认为BVdss增加。在半导体装置1中，在距离d1和距离d2中，至少将距离d1设定为小于等于1.8μm。为了进一步减少元件面积，期望距离d1和距离d2均小于等于1.8μm。
以前，作为使BVdss提高的手段，采用延长由基极区域与绝缘体层夹持的漂移区域40的部分的距离d的方案。这是利用如下作用的方法，即通过进一步延长由基极区域与绝缘体层夹持的漂移区域40的部分的距离d，缓和由基极区域与绝缘体层夹持的漂移区域40的部分内的电压梯度，使BVdss增加。但是，该方案中存在对应于距离d延长、元件面积必然增大的弊端。
对此，在半导体装置1中，如图3(b)所示，使由基极区域21与绝缘体层50a夹持的漂移区域40的部分的距离d1比由基极区域22与绝缘体层50b夹持的漂移区域40的部分的距离d2短(d2＞d1)，使源极区域31与漏极区域51之间的源极-漏极间耐压(BVdss)增加。
结果，半导体装置1不会为了使耐压提高使元件面积增加，源极区域31与漏极区域51之间的BVdss变得比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高。
在从基极区域21朝向基极区域22的方向上的绝缘体层50a的宽度S1与绝缘体层50b的宽度S2大致相等。作为一例，设S1＝S2＝0.5μm。其中，S1、S2不限于该值。
根据这种半导体装置1，与以前构造相比，能够不使元件面积增加(莫如使其减少)，使背栅区域不接近的源极区域31与漏极区域51之间的雪崩耐量高于背栅区域33接近的源极区域32a、32b与漏极区域51之间的雪崩耐量。即，在源极区域31与漏极区域51之间难以先于源极区域32a、32b与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32a、32b与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，但背栅区域33接近源极区域32a、32b。
因此，即便在源极区域31与漏极区域51之间引起雪崩击穿之前，源极区域32a、32b与漏极区域51之间引起了雪崩击穿，源极区域32a、32b与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，源极区域32a、32b与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32a、32b与漏极区域51之间的耐性均提高。因此，半导体装置1整体的雪崩耐量进一步提高。
另外，因为源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间更易引起雪崩击穿，所以可利用源极区域32a、32b与漏极区域51之间的耐性来控制半导体装置1的源极-漏极间耐压。
另外，若将半导体装置1的源极区域31与栅极电极71的电位差设为比阈值高的电压，将源极区域32a、32b与栅极电极72之间的电位差设为比阈值高的电压，则在基极区域21、22的表面形成沟道，在源极-漏极间流过电流。
通过这种作用效果，半导体装置1进行动作。
下面，说明实施方式的变形例。在下面的说明中，向相同部件附加相同位置的符号，对已经说明了的部件、该部件的作用效果，根据需要省略说明。详细说明实施方式的变形部分。
(第2实施方式)
图4是根据第2实施方式的半导体装置的主要部分剖视图。
半导体装置2的基本构成与半导体装置1的基本构成一样。半导体装置2中，由基极区域21与绝缘体层50a夹持的漂移区域40的部分是可完全耗尽的距离(小于等于1.8μm)，基极区域21与绝缘体层50a对置的距离d1比基极区域22与绝缘体层50b对置的距离d2短(d2＞d1)。
并且，在半导体装置2中，在从基极区域21朝向基极区域22的方向上，绝缘体层50a的宽度S 1比绝缘体层50b的宽度S2长。即，接近基极区域21的漂移区域40与漏极区域51之间的绝缘体层50a的距离(宽度S1)比接近基极区域22的漂移区域40与漏极区域51之间的绝缘体层50b的距离(宽度S2)长。
半导体装置2中，作为一例，设d1＝0.2μm，d2＝0.3μm，S 1＝0.6μm，S2＝0.5μm。并且，d1、d2、S1、S2不限于上述值。
在半导体装置2中，若施加上述逆偏置电压，则由基极区域21与绝缘体层50a夹持的漂移区域40的部分(距离d1的部分)与由基极区域22与绝缘体层50b夹持的漂移区域40的部分(距离d2的部分)完全耗尽。
施加于源极区域31与漏极区域51的逆偏置电压被由基极区域21与绝缘体层50a夹持的漂移区域40的部分(距离d1的部分)中产生的耗尽层和绝缘体层50a分担。另外，施加于源极区域32a、32b与漏极区域51的逆偏置电压被由基极区域22与绝缘体层50b夹持的漂移区域40的部分(距离d2的部分)中产生的耗尽层和绝缘体层50b分担。
半导体装置2中，除设置距离d2＞距离d1外，由于绝缘体层50a的宽度S1比绝缘体层50b的宽度S2长，所以与第1实施方式中的半导体装置1相比，可使绝缘体层50a所负担的逆偏置电压的比例高于绝缘体层50b所负担的逆偏置电压的比例。这里，绝缘体层的耐压比半导体层高。
因此，源极区域31与漏极区域51之间的BVdss比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高。
根据这种半导体装置2，背栅区域不接近的源极区域31与漏极区域51之间的雪崩耐量高于背栅区域33接近的源极区域32a、32b与漏极区域51之间的雪崩耐量。即，源极区域31与漏极区域51之间难以先于源极区域32a、32b与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32a、32b与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间更易引起雪崩击穿，但背栅区域33接近源极区域32a、32b。
因此，即便在源极区域31与漏极区域51之间引起雪崩击穿之前，源极区域32a、32b与漏极区域51之间引起了雪崩击穿，源极区域32a、32b与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，源极区域32a、32b与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32a、32b与漏极区域51之间的耐性均提高。
另外，因为源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，所以可利用源极区域32a、32b与漏极区域51之间的耐性来控制半导体装置2的源极-漏极间耐压。
根据这种结构，与现有构造相比，可进一步减小元件面积的同时，源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。因此，半导体装置2整体的雪崩耐量进一步提高。
另外，在图中示出了d2＞d1，S2＜S1的实例，但作为半导体装置2，还考虑设为以下方式，即距离d1与距离d2均是可完全耗尽的距离且相等(例如d1＝d2＝0.2μm)，S1＝0.6μm，S2＝0.5μm。这种尺寸的半导体装置2与现有构造相比，也可抑制元件面积的增加。另外，d1、d2、S1、S2不限于上述值。
(第3实施方式)
图5是根据第3实施方式的半导体装置的主要部分剖视图。
半导体装置3的基本构成与半导体装置1的基本构成一样。半导体装置3中，由基极区域21与绝缘体层50a夹持的漂移区域40的部分是可完全耗尽的距离(小于等于1.8μm)，基极区域21与绝缘体层50a对置的距离d1比基极区域22与绝缘体层50b对置的距离d2短(d2＞d1)。
并且，在半导体装置3中，设计为如下方式，即使作为漂移区域40的一部分的、由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1(第1杂质浓度)与作为漂移区域40的另一部分的、由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2(第2杂质浓度)不同。例如，图中示出Qd2＜Qd1的实例，但基于后述的理由，也可以是Qd2＞Qd1。
这里，杂质浓度Qd1是指，在施加上述逆偏置电压的情况下，由基极区域21与绝缘体层50a夹持的漂移区域40的部分(距离d1的部分)可完全耗尽的浓度。杂质浓度Qd2是指，在施加上述逆偏置电压的情况下，由基极区域22与绝缘体层50b夹持的漂移区域40的部分(距离d2的部分)可完全耗尽的浓度。
下面说明半导体装置3中改变Qd1与Qd2的值的理由。
图6是说明源极-漏极间耐压(BVdss)、与由基极区域与绝缘体层夹持的漂移区域的部分的杂质浓度的关系的图。
图6(a)的横轴是由基极区域与绝缘体层夹持的漂移区域40的部分杂质浓度Qd(/cm3)，图6(b)的横轴是杂质的剂量(/cm2)，图6(a)、(b)的纵轴是源极-漏极间耐压(BVdss)。杂质浓度Qd例如通过适当调整离子注入的剂量和活性化条件，来调整为目的值。图6(a)中，源极-漏极间耐压(BVdss)最高的杂质浓度Qd用‘Qd’’图示，‘Qd’’左侧图示为A区域，‘Qd’’右侧图示为B区域。
就A区域而言，以向源极区域31与漏极区域51之间施加逆偏置电压的情况为例进行说明。
将半导体装置3的源极区域31与栅极电极71的电位差设为比阈值低的电压(例如0V)，相对于源极区域31，向漏极区域51施加正的电压(逆偏置电压)的情况下，耗尽层从栅极电极71下侧的基极区域21与漂移区域40的接合部分(pn结界面)向基极区域21侧和漂移区域40侧延伸。A区域是该耗尽层完全耗尽的区域。
A区域中，杂质浓度Qd越变低，则耗尽层变得越易扩展。例如，从pn结界面向基极区域21侧延伸的耗尽层的终端当杂质浓度Qd越变低时，越易到达源极区域31。另外，从pn结界朝向漂移区域40侧延伸的耗尽层的终端当杂质浓度Qd越变低时，越易到达漏极区域51。因此，A区域中，杂质浓度Qd越变低，源极区域31与漏极区域51越易变为由连续的耗尽层连接。即，A区域中，杂质浓度Qd越变低，越易引起源极-漏极间的穿通。由此，A区域中，杂质浓度Qd越变低，半导体装置3的耐压越变低。
但是，A区域中，杂质浓度Qd越变高，则越抑制耗尽层的扩展。这里，期望从基极区域21与漂移区域40的接合部分向基极区域21侧延伸的耗尽层的终端不到达源极区域31，而在源极区域31之前停住。另外，还期望从基极区域21与漂移区域40的接合部分向漂移区域40侧延伸的耗尽层的终端不到达漏极区域51，而在漏极区域51之前停住。此时，源极-漏极间的电压梯度最平缓，半导体装置3维持高耐压。因此，A区域中，杂质浓度Qd越高，半导体装置3的耐压越增加。
另一方面，在杂质浓度比‘Qd’’高的B区域中，由于杂质浓度更高，所以相比A区域耗尽层难以进一步延伸。由此，源极-漏极间会形成施加电压的梯度比A区域陡峭的部分。杂质浓度越高，施加电压的梯度越陡峭。即，杂质浓度越高，实质的元件长度越变短，源极-漏极间易引起雪崩击穿。结果，半导体装置3的耐压变低。
例如，图6(b)示出B区域中源极-漏极间耐压(BVdss)、与由基极区域与绝缘体层夹持的漂移区域的部分的杂质剂量的关系。该结果由发明人通过实验模拟求出。如图6(b)所示，得到如下结果：杂质剂量越低，则源极-漏极间耐压(BVdss)越高。
同样的现象也在源极区域32a、32b与漏极区域51之间产生。
对于半导体装置3，在图6所示的A区域中设计半导体装置的情况下，设计为，由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1比由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2高。另外，在B区域中设计半导体装置的情况下，设计为，由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1比由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2低。
因此，源极区域31与漏极区域51之间的BVdss比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高。
根据这种半导体装置3，背栅区域不接近的源极区域31与漏极区域51之间的雪崩耐量高于背栅区域33接近的源极区域32a、32b与漏极区域51之间的雪崩耐量。即，源极区域31与漏极区域51之间难以先于源极区域32a、32b与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32a、32b与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，但背栅区域33接近源极区域32a、32b。
因此，即使在源极区域31与漏极区域51之间引起雪崩击穿之前源极区域32a、32b与漏极区域51之间引起了雪崩击穿，源极区域32a、32b与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，在源极区域32a、32b与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32a、32b与漏极区域51之间的耐性均提高。
另外，因为源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，所以可利用源极区域32a、32b与漏极区域51之间的耐性来控制半导体装置3的源极-漏极间耐压。
另外，为了使源极区域31与漏极区域51之间的BVdss比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高，也可使绝缘体层50a的宽度S1比绝缘体层50b的宽度S2长。
根据这种结构，与现有构造相比，在元件面积能够进一步减小的同时，使源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。因此，半导体装置3整体的雪崩耐量进一步提高。
(第4实施方式)
图7是根据第4实施方式的半导体装置的主要部分剖视图。
半导体装置4的基本构成与半导体装置1的基本构成相同。半导体装置4中，由基极区域21与绝缘体层50a夹持的漂移区域40的部分是可完全耗尽的距离(小于等于1.8μm)，基极区域21与绝缘体层50a对置的距离d1比基极区域22与绝缘体层50b对置的距离d2短(d2＞d1)。
并且，在半导体装置4中，栅极氧化膜60上的栅极电极73从基极区域21向漏极区域51的方向延伸到绝缘体层50a上。或者，在半导体装置4中，栅极氧化膜60上的栅极电极74在从基极区域22向漏极区域51的方向上延伸到绝缘体层50b上。延伸的栅极电极73、74作为场板(field plate)电极发挥作用。为了防止栅极-漏极间短路，栅极电极73和栅极电极74不到达漏极区域51的上侧。
通过使栅极氧化膜60上的栅极电极73在从基极区域21向漏极区域51的方向上延伸到绝缘体层50a上，从而漂移区域40内，耗尽层易于延伸，施加于基极区域21端部的电场集中有所缓和。或者，通过使栅极氧化膜60上的栅极电极74在从基极区域22向漏极区域51的方向上延伸到绝缘体层50b上，漂移区域40内，耗尽层易于进一步延伸，施加于基极区域22端部的电场集中有所缓和。
栅极电极作为场板电极发挥作用的上述效果，较之栅极电极74侧，更通过栅极电极73侧促进。其调整通过调整栅极电极73与栅极电极74各自的长度来进行。
根据这种半导体装置4，背栅区域不接近的源极区域31与漏极区域51之间的雪崩耐量高于背栅区域33接近的源极区域32a、32b与漏极区域51之间的雪崩耐量。即，源极区域31与漏极区域51之间难于先于源极区域32a、32b与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32a、32b与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，但背栅区域33接近源极区域32a、32b。
因此，即使在源极区域31与漏极区域51之间引起雪崩击穿之前，源极区域32a、32b与漏极区域51之间引起了雪崩击穿，源极区域32a、32b与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，在源极区域32a、32b与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32a、32b与漏极区域51之间的耐性均提高。
另外，因为源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，所以可利用源极区域32a、32b与漏极区域51之间的耐性来控制半导体装置4的源极-漏极间耐压。
另外，为了使源极区域31与漏极区域51之间的BVdss比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高，可使绝缘体层50a的宽度S 1比绝缘体层50b的宽度S2长。
或者，也可如半导体装置3那样，设计为，改变由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1、和由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2。
根据这种结构，与现有构造相比，可在元件面积减小时，使源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。因此，半导体装置4整体的雪崩耐量进一步提高。
(第5实施方式)
图8是根据第5实施方式的半导体装置的主要部分剖视图。
半导体装置5的基本构成与半导体装置1的基本构成相同。半导体装置5中，由基极区域21与绝缘体层50a夹持的漂移区域40的部分是可完全耗尽的距离(小于等于1.8μm)，基极区域21与绝缘体层50a对置的距离d1比基极区域22与绝缘体层50b对置的距离d2短(d2＞d1)。
并且，在半导体装置5中，代替n-型半导体层11n设有p-型半导体层11p。半导体层11p也可作为阱区域。在半导体装置5中，漂移层40作为RESURF(RESURF：Reduced Surface Field，降低表面电场)层发挥作用。
根据具有这种RESURF构造的半导体装置5，漂移区域40的距离d1、距离d2的部分中形成的耗尽层比半导体装置1-4易于扩展。
例如，将半导体装置5的源极区域31与栅极电极71的电位差设为比阈值低的电压(例如0V)，相对于源极区域31，向漏极区域51施加正的电压(逆偏置电压)。则，耗尽层从栅极电极71下侧的基极区域21与漂移区域40的接合部分(pn结界面)向基极区域21侧和漂移区域40侧延伸，并且，耗尽层还从绝缘体层50a下方的漂移区域40与绝缘体层50a下方的半导体层11p的接合部分向漂移区域40侧和半导体层11p侧延伸。另外，将半导体装置5的源极区域32a(或源极区域32b)与栅极电极72的电位差设为比阈值低的电压(例如0V)，相对于源极区域32a(或源极区域32b)，向漏极区域51施加正的电压(逆偏置电压)。则，耗尽层从栅极电极72下侧的基极区域22与漂移区域40的接合部分(pn结界面)向基极区域22侧和漂移区域40侧延伸，并且，耗尽层还从绝缘体层50b下方的漂移区域40与绝缘体层50b下方的半导体层11p的接合部分向漂移区域40侧和半导体层11p侧延伸。
根据这种半导体装置5，背栅区域不接近的源极区域31与漏极区域51之间的雪崩耐量高于背栅区域33接近的源极区域32a、32b与漏极区域51之间的雪崩耐量。即，源极区域31与漏极区域51之间难以先于源极区域32a、32b与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32a、32b与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，但背栅区域33接近源极区域32a、32b。
因此，即使在源极区域31与漏极区域51之间引起雪崩击穿之前源极区域32a、32b与漏极区域51之间引起了雪崩击穿，源极区域32a、32b与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，源极区域32a、32b与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32a、32b与漏极区域51之间的耐性均提高。
另外，因为源极区域32a、32b与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，所以可利用源极区域32a、32b与漏极区域51之间的耐性来控制半导体装置5的源极-漏极间耐压。
另外，为了使源极区域31与漏极区域51之间的BVdss比源极区域32a(或源极区域32b)与漏极区域51之间的BVdss高，可使绝缘体层50a的宽度S1比绝缘体层50b的宽度S2长。
或者，也可如半导体装置3那样，设计为，改变由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1、和由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2。
或者，栅极电极作为场板电极发挥作用的效果，较之栅极电极74侧，更可通过栅极电极73侧促进。
根据这种结构，与现有构造相比，在元件面积能够减小的同时，使源极区域32a、32b与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。因此，半导体装置5整体的雪崩耐量进一步提高。
尤其是在半导体装置5中，由于通过RESURF构造使得耗尽层较之半导体装置1-4更易扩展，所以可使漂移区域40的杂质浓度高于半导体装置1-4。由此，半导体装置5中可使源极-漏极间的导通电阻进一步降低。
(第6实施方式)
图9是根据第6实施方式的半导体装置的主要部分剖视图。
图10是根据第6实施方式的半导体装置的主要部分平面图。
图9中示出图10的A-A’剖面。另外，图9中，为了便于说明半导体装置6的栅极氧化膜60下侧的构造，显示了图10中未图示的源极电极80A、80B、漏极电极90和层间绝缘膜95。
半导体装置6是横向型DMOS，具备，第2导电型的半导体层11n；设置在半导体层11n的表面的第1导电型的第1基极区域21；设置在第1基极区域21的表面的第2导电型的第1源极区域31；设置在半导体层11n的表面的第1导电型的第2基极区域22；设置在第2基极区域22的表面的第2导电型的第2源极区域32；以及接近第2源极区域32的第1导电型的背栅区域33(参照图10)。
半导体装置6具备，连接于第1源极区域31的源极电极80A；连接于第1源极区域31、第2源极区域32和背栅区域33的源极电极80B；以及连接于漏极区域51的漏极电极90。源极电极80A与源极电极80B是共通的源极电极，源极电极80A与源极电极80B均构成半导体装置6的第1主电极。漏极电极90构成半导体装置6的第2主电极。
源极区域31经由源极接触区域81连接于源极电极80A。源极区域32经由源极接触区域82连接于源极电极80B。背栅区域33经由背栅接触区域(未图示)连接于源极电极80B。
另外，在图10所示的半导体装置6的平面内，第1源极区域31与第2源极区域32以线状延伸。并且，导电型与源极区域32不同的背栅区域33接近源极区域32。
另外，在半导体装置6的平面内，设有漏极区域51，以使源极区域31与源极区域32对置。漏极区域51与源极区域31及源极区域32及背栅区域33大致平行地以线状延伸。在半导体装置6的平面内，重复配置有在第1源极区域31与第2源极区域32之间设置漏极区域51的构造。
在半导体装置6中，为了抑制元件面积的增加，背栅区域不接近第1源极区域31。即，在夹持漏极区域51的源极区域中，背栅区域33接近一侧的源极区域32，背栅区域33不接近另一侧的源极区域31。在半导体装置6中，为了使元件面积比半导体装置1-5进一步减少，形成由源极区域32和背栅区域33构成一列的结构。
在半导体装置6中，设计成，由基极区域21与绝缘体层50a夹持的漂移区域40的部分是可完全耗尽的距离(小于等于1.8μm)，基极区域21与绝缘体层50a对置的距离d1比基极区域22与绝缘体层50b对置的距离d2短(d2＞d1)。
或者，在半导体装置6中，在从基极区域21朝向基极区域22的方向上，绝缘体层50a的宽度S1与绝缘体层50b的宽度S2既可设计成大致相等，或者也可设计成S1＞S2。
即，在半导体装置6中，设计成d2＞d1、或S2＜S1、或d2＞d1且S2＜S1。
根据这种半导体装置6，源极区域31与漏极区域51之间的雪崩耐量高于源极区域32与漏极区域51之间的雪崩耐量。即，源极区域31与漏极区域51之间难于先于源极区域32与漏极区域51之间引起元件破坏(雪崩击穿)。换言之，由于源极区域32与漏极区域51之间的雪崩耐量比源极区域31与漏极区域51之间的雪崩耐量低，故源极区域32与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。
另一方面，虽然源极区域32与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，但背栅区域33接近源极区域32。
因此，即便在源极区域31与漏极区域51之间引起雪崩击穿之前，源极区域32与漏极区域51之间引起了雪崩击穿，源极区域32与漏极区域51之间产生的载流子(例如空穴)也能够有效地从背栅区域33排出到源极电极80B。因此，源极区域32与漏极区域51之间，雪崩耐量的余裕度扩大，结果，具有高的雪崩耐量。即，源极区域31与漏极区域51之间的耐性和源极区域32与漏极区域51之间的耐性均提高。
另外，因为源极区域32与漏极区域51之间比源极区域31与漏极区域51之间易于引起雪崩击穿，所以可利用源极区域32与漏极区域51之间的耐性来控制半导体装置6的源极-漏极间耐压。
另外，为了使源极区域31与漏极区域51之间的BVdss比源极区域32与漏极区域51之间的BVdss高，除设d2＞d1外，也可如上所述，使绝缘体层50a的宽度S1比绝缘体层50b的宽度S2长。
或者，也可如半导体装置3那样，设计为，改变由基极区域21与绝缘体层50a夹持的漂移区域40的部分的杂质浓度Qd1、和由基极区域22与绝缘体层50b夹持的漂移区域40的部分的杂质浓度Qd2。
或者，栅极电极作为场板电极发挥作用的效果，较之栅极电极74侧，更可通过栅极电极73侧促进。
根据这种结构，与现有构造相比，在元件面积能够减小的同时，使接近背栅区域33一侧的源极区域32与漏极区域51之间易于先于源极区域31与漏极区域51之间引起雪崩击穿。因此，半导体装置6整体的雪崩耐量进一步提高。另外，背栅区域33的配置方式不限于图6所示的配置，例如也可如图2所示配置成与源极区域32并列的条状。
(第7实施方式)
说明根据本实施方式的半导体装置的制造方法。
图11-图14是用于说明半导体装置的制造方法的主要部分剖视图。
另外，在图11之后，作为半导体装置的基底示例为半导体层11n，但置换为半导体层11p来替代半导体层11n的制造方法也包含于本实施方式中。
首先，如图11(a)所示，在半导体层11n上形成已成形图案的掩膜96，对从掩膜96露出的半导体层11n实施蚀刻处理。由此，在形成绝缘体层50a、50b的位置形成沟槽97。
接着，如图11(b)所示，在上述沟槽97内，形成绝缘体层50a、50b。接着，在半导体层11n上形成掩膜98，该掩膜98在形成漂移区域的位置有选择地开口，将该掩膜98作为遮蔽膜，向半导体层11n中注入n型杂质。由此，在半导体层11n的表面有选择地形成漂移区域40。在漂移区域40内有选择地设置绝缘体层50a、50b。
在掩膜98的开口部分中，为了在上述距离d1、d2有差别，而使接近绝缘体层50a的半导体层11n的开口面积与接近绝缘体层50b的半导体层11n的开口面积有差别。例如，接近绝缘体层50a的半导体层11n的开口区域(距离d1的区域)比接近绝缘体层50b的半导体层11n的开口面积(距离d2的区域)开口得窄。由此，在注入杂质而形成漂移区域40之后，距离d1与距离d2成d2＞d1的关系。对掩膜98的开口部分控制为使距离d1和距离d2中至少距离d1小于等于1.8μm地实施开口。
接着，如图12(a)所示，在半导体层11n的上侧形成掩膜99，该掩膜99在形成n型阱区域的位置有选择地开口，将该掩膜99作为遮蔽膜，向半导体层11n中注入n型杂质。由此，在漂移区域40下方形成n型阱区域40w。该n型阱区域40w例如在图1中未显示，但可如图12(a)所示，在漂移区域40下形成n型阱区域40w。这种方式也包含于本实施方式中。
接着，如图12(b)所示，在半导体层11n的上侧形成掩膜100，该掩膜100在形成基极区域的位置有选择地开口，将该掩膜100作为遮蔽膜，向半导体层11n中注入p型杂质。由此，在半导体层11n的表面有选择地形成基极区域21、22。
接着，如图13(a)所示，在基极区域21、基极区域22的表面和漂移区域40的表面有选择地形成栅极氧化膜60。并且，在基极区域21和漂移区域40上设置的栅极氧化膜60上形成栅极电极71，在基极区域22和漂移区域40上设置的栅极氧化膜60上形成栅极电极72。栅极电极和栅极氧化膜的有选择的形成是通过光刻法实现的。另外，如图所示，栅极电极71也可经由栅极氧化膜60延伸到绝缘体层50a之上。栅极电极72也可经由栅极氧化膜60延伸到绝缘体层50b之上。
接着，如图13(b)所示，在半导体层11n的上侧形成掩膜101，该掩膜101在形成源极区域和漏极区域的位置有选择地开口，将该掩膜101作为遮蔽膜，向半导体层11n注入n型杂质。由此，在基极区域21内有选择地形成源极区域31，在基极区域22内有选择地形成源极区域32a、32b。在漂移区域40内的绝缘体层50a与绝缘体层50b之间有选择地形成漏极区域51。
接着，如图14所示，在半导体层11n的上侧形成掩膜102，该掩膜102在形成背栅区域的位置有选择地开口，将该掩膜102作为遮蔽膜，向半导体层11n中注入p型杂质。由此，在基极区域22的表面有选择地形成背栅区域33。之后，例如，如图1所示地形成源极接触区域81、82、82a、82b、背栅接触区域83、漏极接触区域91、源极电极80A、80B、漏极电极90、层间绝缘膜95等而形成半导体装置。
(第8实施方式)
为了使上述距离d1、d2有差别，可以通过如下示例的制造方法来形成半导体装置。
图15和图16是用于说明半导体装置的其他制造方法的主要部分剖视图。
如图15(a)所示，在半导体层11n上形成掩膜103，该掩膜在形成漂移区域的位置有选择地开口。就开口而言，在以绝缘体层50a、50b为一组的情况下，对每组的每个区域开口。其中，在根据本实施方式的制造方法中，不使接近绝缘体层50a的半导体层11n的开口面积与接近绝缘体层50b的半导体层11n的开口面积有差别。例如，如箭头所示，就接近绝缘体层50a的半导体层11n的开口区域α与接近绝缘体层50b的半导体层11n的开口区域β而言，各自的开口面积大致相等地构成。
接着，如图15(b)所示，将掩膜103作为遮蔽膜，对开口的半导体层11n实施n型杂质的倾斜离子注入。例如，将从相对半导体层11n的主面的法线向开口区域β侧倾斜的离子束照射于开口的半导体层11n。由此，就掩膜103的端部的遮蔽效果而言，开口区域β侧比开口区域α侧高，而开口区域α侧注入比开口区域β侧更多的杂质。因此，在形成漂移区域40之后，距离d1与距离d2成d2＞d1的关系。对于离子束，控制倾斜角度以使距离d1和距离d2中至少距离d1小于等于1.8μm地实施注入。
接着，为了在形成的漂移区域40之间进一步形成漂移区域，如图16(a)所示，在半导体层11n上形成掩膜104，该掩膜104在形成漂移区域的位置有选择地开口。形成的漂移区域40由掩膜104覆盖。在根据本实施方式的制造方法中，不使接近绝缘体层50a的半导体层11n的开口面积与接近绝缘体层50b的半导体层11n的开口面积有差别。例如，如箭头所示，就接近绝缘体层50a的半导体层11n的开口区域α与接近绝缘体层50b的半导体层11n的开口区域β而言，各自的开口面积大致相等地构成。
接着，如图16(b)所示，将掩膜104作为遮蔽膜，对开口的半导体层11n实施n型杂质的倾斜离子注入。例如，将从相对半导体层11n的主面的法线向开口区域α侧倾斜的离子束照射于开口的半导体层11n。由此，就掩膜104的端部的遮蔽效果而言，开口区域α侧比开口区域β侧高，而开口区域β侧注入比开口区域α侧更多的杂质。因此，在该漂移区域40中，距离d1与距离d2也成d2＞d1的关系。对于离子束，控制倾斜角度以使距离d1和距离d2中至少距离d1小于等于1.8μm地实施注入。
(第9实施方式)
在第8实施方式中，已示例了倾斜离子注入的角度从开口区域α侧与开口区域β侧两个方向注入的方法，但倾斜离子注入的角度从1个方向注入来制造半导体装置的方法也包含于本实施方式中。
图17是用于说明半导体装置的其他制造方法的主要部分剖视图。
例如，第9实施方式中最终形成的半导体装置7具有如下结构，即周期地配置了多个图17(a)示例的半导体装置的单元7U。各个单元7U由STI55区分(划定)元件区域。根据这种构造的半导体装置7，通过使倾斜离子注入的角度从1个方向注入，可使上述距离d1、d2具有差别。
例如图17(b)所示，在半导体层11n上形成掩膜105A、105B，该掩膜105A、105B在形成漂移区域的位置有选择地开口。在根据本实施方式的制造方法中，接近绝缘体层50a的半导体层11n的开口面积与接近绝缘体层50b的半导体层11n的开口面积大致相等地构成。
接着，将掩膜105A、105B作为遮蔽膜，对开口的半导体层11n实施n型杂质的倾斜离子注入。例如，将从相对半导体层11n的主面的法线向掩膜105A侧倾斜的离子束照射于开口的半导体层11n。由此，就掩膜端的遮蔽效果而言，掩膜105A侧比掩膜105B侧高，而掩膜105B侧的半导体层11n内注入比掩膜105A侧更多的杂质。因此，在形成漂移区域40之后，距离d1与距离d2成d2＞d1的关系。对于离子束，控制倾斜角度以使距离d1和距离d2中至少距离d1小于等于1.8μm地实施注入。半导体装置7由于周期地配置有单元7U，所以在形成与d2＞d1有关系的漂移区域40的情况下，如上所述，1个方向的倾斜离子注入即可。根据这种制造过程，可实现制造工序的缩短。
以上参照具体例说明了实施方式。根据本实施方式的半导体装置1-7，抑制了元件面积的增大，且使雪崩耐量耐压提高。本实施方式不限于这些具体例。即，这些具体例中，本领域技术人员适当加入设计变更后的具体例只要具备本实施方式的特征，则包含于本实施方式的范围中。例如，上述各具体例具备的各要素及其配置、材料、条件、形状、尺寸等不限于示例，可适当变更。
另外，在本实施方式中，对将第1导电型设为p型、将第2导电型设为n型的情况进行了说明，但将第1导电型设为n型、将第2导电型设为p型的构造也包含于实施方式中，得到同样的效果。另外，本实施方式在不脱离其要旨的范围下可以各种变形地实施。例如，可在半导体基板上设置半导体层11n、11p。此时，半导体层11n、11p既可在半导体基板上通过外延生长形成，也可由半导体基板内设置的阱层或深阱层构成。
另外，上述各实施方式具备的各要素只要技术上可行，则可组合，组合这些要素后的方式只要包含本实施方式的特征，也包含于本实施方式的范围中。
另外，在本实施方式的思想范畴中，作为本领域技术人员可想到的各种变更例及修正例也属于本实施方式的范围。
虽然说明了本发明的几个实施例，但这些实施例仅作为例子而提出，并不意在限定发明的范围。这些新的实施例能够以其他各种形态来实施，在不脱离发明主旨的范围内可以进行各种省略、替换及变更。这些实施例及其变形包含在发明范围及主旨中，并且包含在权利要求范围所记载的发明与其等同的范围中。

Claims (20)

1.一种半导体装置，其特征在于，
具备：
半导体层；
第1导电型的第1基极区域，有选择地设置在所述半导体层表面；
第2导电型的第1源极区域，有选择地设置在所述第1基极区域表面；
第1导电型的第2基极区域，与所述第1基极区域隔开地、有选择地设置在所述半导体层表面；
第2导电型的第2源极区域，有选择地设置在所述第2基极区域表面；
第1导电型的背栅区域，有选择地设置在所述第2基极区域表面，接近所述第2源极区域；
第2导电型的漂移区域，由所述第1基极区域与所述第2基极区域夹持，有选择地设置在所述半导体层表面；
第2导电型的漏极区域，有选择地设置在所述漂移区域表面；
第1绝缘体区域，从所述漂移区域的表面到内部地设置，隔着所述漂移区域的一部分与所述第1基极区域对置；
第2绝缘体区域，从所述漂移区域的表面到内部地设置，以与所述第1绝缘体区域夹持所述漏极区域，隔着所述漂移区域的一部分与所述第2基极区域对置；
第1栅极氧化膜，设置在所述第1基极区域表面；
第2栅极氧化膜，设置在所述第2基极区域表面；
第1栅极电极，隔着所述第1栅极氧化膜，设置在所述第1基极区域及所述漂移区域上；
第2栅极电极，隔着所述第2栅极氧化膜，设置在所述第2基极区域及所述漂移区域上；
第1主电极，连接于所述第1源极区域、所述第2源极区域和所述背栅区域；和
第2主电极，连接于所述漏极区域，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离小于等于1.8μm，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离，比隔着所述漂移区域的一部分而对置的所述第2基极区域与所述第2绝缘体区域之间的距离短。
2.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域和所述第2基极区域对置的方向大致垂直的方向上，所述第1源极区域与所述第2源极区域大致平行地延伸。
3.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在所述第1基极区域与所述第2基极区域对置的方向上，所述背栅区域接近所述第2源极区域地配置。
4.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域和所述第2基极区域对置的方向大致垂直的方向上，所述背栅区域与所述第2源极区域大致平行地配置。
5.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域与所述第2基极区域对置的方向大致垂直的方向上，所述漏极区域与所述第1源极区域和所述第2源极区域大致平行地延伸。
6.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，一组的所述第2源极区域与所述漏极区域配置于所述第1源极区域的一侧，另一组的所述第2源极区域与所述漏极区域配置在所述第1源极区域的另一侧。
7.根据权利要求1所述的半导体装置，其特征在于，
接近所述第1基极区域的所述漂移区域与所述漏极区域之间的所述第1绝缘体区域的距离大致等于接近所述第2基极区域的所述漂移区域与所述漏极区域之间的所述第2绝缘体区域的距离。
8.根据权利要求1所述的半导体装置，其特征在于，
接近所述第1基极区域的所述漂移区域与所述漏极区域之间的所述第1绝缘体区域的距离比接近所述第2基极区域的所述漂移区域与所述漏极区域之间的所述第2绝缘体区域的距离长。
9.根据权利要求1所述的半导体装置，其特征在于，
由所述第1基极区域与所述第1绝缘体层夹持的所述漂移区域的杂质浓度与由所述第2基极区域与所述第2绝缘体层夹持的所述漂移区域的杂质浓度不同。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第1栅极电极在从所述第1基极区域朝向所述漏极区域的方向上，从所述第1栅极氧化膜上延伸到所述第1绝缘体区域上。
11.根据权利要求1所述的半导体装置，其特征在于，
所述背栅区域配置为与所述第2源极区域接近，不配置为与所述第1源极区域接近。
12.根据权利要求1所述的半导体装置，其特征在于，
所述半导体层的导电型为第1导电型。
13.根据权利要求1所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域与所述第2基极区域对置的方向大致垂直的方向上，所述背栅区域接近所述第2源极区域地配置。
14.一种半导体装置，其特征在于，
具备：
半导体层；
第1导电型的第1基极区域，有选择地设置在所述半导体层表面；
第2导电型的第1源极区域，有选择地设置在所述第1基极区域表面；
第1导电型的第2基极区域，与所述第1基极区域隔开地、有选择地设置在所述半导体层表面；
第2导电型的第2源极区域，有选择地设置在所述第2基极区域表面；
第1导电型的背栅区域，有选择地设置在所述第2基极区域表面，接近所述第2源极区域；
第2导电型的漂移区域，由所述第1基极区域与所述第2基极区域夹持，有选择地设置在所述半导体层表面；
第2导电型的漏极区域，有选择地设置在所述漂移区域表面；
第1绝缘体区域，从所述漂移区域的表面到内部地设置，隔着所述漂移区域的一部分与所述第1基极区域对置；
第2绝缘体区域，从所述漂移区域的表面到内部地设置，以与所述第1绝缘体区域夹持所述漏极区域，隔着所述漂移区域的一部分与所述第2基极区域对置；
第1栅极氧化膜，设置在所述第1基极区域表面；
第2栅极氧化膜，设置在所述第2基极区域表面；
第1栅极电极，隔着所述第1栅极氧化膜，设置在所述第1基极区域及所述漂移区域上；
第2栅极电极，隔着所述第2栅极氧化膜，设置在所述第2基极区域及所述漂移区域上；
第1主电极，连接于所述第1源极区域、所述第2源极区域和所述背栅区域；和
第2主电极，连接于所述漏极区域，
隔着所述漂移区域的一部分而对置的所述第1基极区域与所述第1绝缘体区域之间的距离、和隔着所述漂移区域的一部分而对置的所述第2基极区域与所述第2绝缘体区域之间的距离小于等于1.8μm，
接近所述第1源极区域的所述漂移区域与所述漏极区域之间的所述第1绝缘体区域的距离，比接近所述第2源极区域的所述漂移区域与所述漏极区域之间的所述第2绝缘体区域的距离长。
15.根据权利要求14所述的半导体装置，其特征在于，
由所述第1基极区域与所述第1绝缘体层夹持的所述漂移区域的杂质浓度与由所述第2基极区域与所述第2绝缘体层夹持的所述漂移区域的杂质浓度不同。
16.根据权利要求14所述的半导体装置，其特征在于，
所述第1栅极电极在从所述第1基极区域朝向所述漏极区域的方向上，从所述第1栅极氧化膜上延伸到所述第1绝缘体区域上。
17.根据权利要求14所述的半导体装置，其特征在于，
所述背栅区域配置为与所述第2源极区域接近，不配置为与所述第1源极区域接近。
18.根据权利要求14所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域和所述第2基极区域对置的方向大致垂直的方向上，所述背栅区域与所述第2源极区域大致平行地配置。
19.根据权利要求14所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在所述第1基极区域与所述第2基极区域对置的方向上，所述背栅区域接近所述第2源极区域地配置。
20.根据权利要求14所述的半导体装置，其特征在于，
从与所述半导体层的主面垂直的方向看，在与所述第1基极区域和所述第2基极区域对置的方向大致垂直的方向上，所述背栅区域接近所述第2源极区域地配置。
CN201110071944.4A 2010-06-10 2011-03-18 半导体装置 Expired - Fee Related CN102280444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP133426/2010 2010-06-10
JP2010133426A JP5455801B2 (ja) 2010-06-10 2010-06-10 半導体装置

Publications (2)

Publication Number Publication Date
CN102280444A true CN102280444A (zh) 2011-12-14
CN102280444B CN102280444B (zh) 2014-02-05

Family

ID=45095543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110071944.4A Expired - Fee Related CN102280444B (zh) 2010-06-10 2011-03-18 半导体装置

Country Status (4)

Country Link
US (1) US8507985B2 (zh)
JP (1) JP5455801B2 (zh)
CN (1) CN102280444B (zh)
TW (1) TW201208068A (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5150675B2 (ja) * 2010-03-25 2013-02-20 株式会社東芝 半導体装置
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
US9450074B1 (en) * 2011-07-29 2016-09-20 Maxim Integrated Products, Inc. LDMOS with field plate connected to gate
JP2013187263A (ja) 2012-03-06 2013-09-19 Canon Inc 半導体装置、記録装置及びそれらの製造方法
ITMI20121244A1 (it) 2012-07-17 2014-01-18 St Microelectronics Srl Transistore con contatti di terminale auto-allineati
JP5904905B2 (ja) * 2012-08-23 2016-04-20 株式会社東芝 半導体装置
JP6252022B2 (ja) * 2013-08-05 2017-12-27 セイコーエプソン株式会社 半導体装置
US10340266B2 (en) * 2017-10-02 2019-07-02 Globalfoundries Singapore Pte. Ltd. ESD protection circuit and method of making the same
US11610978B2 (en) * 2021-03-11 2023-03-21 Nxp B.V. LDMOS with an improved breakdown performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094063A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
CN1564318A (zh) * 2004-03-26 2005-01-12 清华大学 0.35μm LDMOS高压功率显示驱动器件的设计方法
US20060125000A1 (en) * 2003-06-12 2006-06-15 Karlheinz Muller Field effect transistor and fabrication method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310380B1 (en) * 2000-03-06 2001-10-30 Chartered Semiconductor Manufacturing, Inc. Electrostatic discharge protection transistor structure with a trench extending through the source or drain silicide layers
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US6900101B2 (en) * 2003-06-13 2005-05-31 Texas Instruments Incorporated LDMOS transistors and methods for making the same
JP2007088369A (ja) 2005-09-26 2007-04-05 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置の製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002094063A (ja) * 2000-09-11 2002-03-29 Toshiba Corp 半導体装置
US20060125000A1 (en) * 2003-06-12 2006-06-15 Karlheinz Muller Field effect transistor and fabrication method
CN1564318A (zh) * 2004-03-26 2005-01-12 清华大学 0.35μm LDMOS高压功率显示驱动器件的设计方法

Also Published As

Publication number Publication date
JP2011258840A (ja) 2011-12-22
JP5455801B2 (ja) 2014-03-26
CN102280444B (zh) 2014-02-05
US8507985B2 (en) 2013-08-13
US20110303979A1 (en) 2011-12-15
TW201208068A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
CN102280444B (zh) 半导体装置
KR100761825B1 (ko) 횡형 디모스 (ｌｄｍｏｓ) 트랜지스터 및 그 제조 방법
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
JP5423882B2 (ja) 超接合半導体装置
DE112014000679T5 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
US9859414B2 (en) Semiconductor device
KR102144625B1 (ko) 측면 확산 금속 산화물 반도체 전계 효과 트랜지스터
DE102006046853A1 (de) Randkonstruktion für ein Halbleiterbauelement
CN108701709A (zh) 用于垂直功率晶体管的终端区域架构
CN105206671A (zh) 具有不同局部跨导的半导体开关器件
JP6237064B2 (ja) 半導体装置
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
CN113658999B (zh) 具有无结终端技术功率半导体器件及制造方法和应用
DE102015109329B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
KR101539880B1 (ko) 전력 반도체 소자
US20020125530A1 (en) High voltage metal oxide device with multiple p-regions
US20020130361A1 (en) Semiconductor device with laterally varying p-top layers
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
JP2006261562A (ja) 半導体装置
CN102790092A (zh) 一种横向高压dmos器件
DE10223699B4 (de) MOS-Transistoreinrichtung vom Trenchtyp
WO2017167469A1 (de) Vertikaler sic-mosfet
RU2650814C1 (ru) Структура кристалла высоковольтного полупроводникового прибора, высоковольтной интегральной микросхемы (варианты)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140205

Termination date: 20160318

CF01 Termination of patent right due to non-payment of annual fee