CN102246310A - 薄膜晶体管及显示装置 - Google Patents

薄膜晶体管及显示装置 Download PDF

Info

Publication number
CN102246310A
CN102246310A CN2009801500308A CN200980150030A CN102246310A CN 102246310 A CN102246310 A CN 102246310A CN 2009801500308 A CN2009801500308 A CN 2009801500308A CN 200980150030 A CN200980150030 A CN 200980150030A CN 102246310 A CN102246310 A CN 102246310A
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
layer
thin
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801500308A
Other languages
English (en)
Other versions
CN102246310B (zh
Inventor
乡户宏充
小林聪
宫入秀和
伊佐敏行
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102246310A publication Critical patent/CN102246310A/zh
Application granted granted Critical
Publication of CN102246310B publication Critical patent/CN102246310B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

减少利用栅电极对半导体层进行遮光的底栅型薄膜晶体管的截止电流。一种薄膜晶体管包括：栅电极层；第一半导体层；设置在所述第一半导体层上并与其接触的第二半导体层；在所述栅电极层和所述第一半导体层之间并与它们接触的栅极绝缘层；接触于所述第二半导体层的杂质半导体层；以及部分地接触于所述杂质半导体层和所述第一及第二半导体层的源电极层及漏电极层。由所述栅电极层覆盖所述第一半导体层在栅电极层一侧上的整个表面，并且所述第一半导体层和所述源电极层及漏电极层接触的部分的势垒为0.5eV以上。

Description

薄膜晶体管及显示装置
技术领域
本发明涉及一种薄膜晶体管及显示装置。
背景技术
近年来，在具有绝缘表面的衬底(例如，玻璃衬底)上包括半导体薄膜(厚度近似为几nm至几百nm左右)的薄膜晶体管受到注目。薄膜晶体管已被广泛地应用于IC(集成电路)及电光装置那样的电子设备。尤其，正在加快开发作为以液晶显示装置等为代表的图像显示装置的开关元件的薄膜晶体管。在诸如液晶显示装置之类的图像显示装置中，利用非晶半导体膜或多晶半导体膜的薄膜晶体管被主要用作开关元件。进一步地，使用微晶半导体膜的薄膜晶体管已是众所周知(例如，专利文献1)。
当栅极电压变化时流过源极和漏极之间的电流的变化量越大，薄膜晶体管的性能越优越。用来表示当栅极电压变化时流过源极和漏极之间的电流的变化量，亚阈值已被广泛地知道。
另外，在薄膜晶体管中，需要减少光漏电流的量。光漏电流是指：当通过对薄膜晶体管的半导体层照射光而在该半导体层中引起光伏效应时产生的电流，该电流流过源极和漏极之间。因此，对于将薄膜晶体管的半导体层进行遮光的技术已经进行了很多研究(例如，专利文献2及专利文献3)。
〔参考〕
〔专利文献〕
[专利文献1]美国专利第4409134号
[专利文献2]日本已公开专利申请第H10-20298号
[专利文献3]日本已公开专利申请第H7-122754号
发明内容
例如，在应用于显示装置的薄膜晶体管中，通过光对半导体层进行照射，产生光漏电流。当产生光漏电流时，例如，显示装置的对比率会降低，这会使显示品质降低。为了抑制这种光漏电流，较佳地对半导体层进行遮光。例如，在光入射的一侧设置栅电极以重叠于所述半导体层。
但是，例如，在将非晶半导体层层叠于微晶半导体层上且栅电极重叠于这些半导体层的薄膜晶体管中，截止电流有增大的趋势。特别地，在Vgs＜0的情况下，随着栅极电压的降低，截止电流就显著地增大，换言之，截止电流发生明显的跳升。
鉴于上述问题，本发明的目的在于提供一种即使在利用栅电极对半导体层进行遮光的情况下截止电流也不会明显跳升的薄膜晶体管。
本发明的一个实施例是一种底栅型薄膜晶体管，其包括在载流子迁移率高的半导体层上层叠有载流子迁移率低的半导体层的半导体层。用栅电极对该半导体层的整个表面进行遮光，并且在载流子迁移率高的半导体层与漏电极彼此接触的部分处的势垒是高的。具体而言，使用功函数低的材料形成在上述部分处的漏电极。
本发明的一个实施例是一种薄膜晶体管，其包括：栅电极层；第一半导体层；载流子迁移率低于所述第一半导体层的第二半导体层，该第二半导体层设置在所述第一半导体层上并与该第一半导体层接触；设置在所述栅电极层和所述第一半导体层之间并与该栅电极层和第一半导体层相接触的栅极绝缘层；设置为接触于所述第二半导体层的杂质半导体层；以及设置为部分地接触于所述杂质半导体层和所述第一及第二半导体层的源电极层及漏电极层，其中所述第一半导体层在栅电极层一侧上的整个表面重叠于所述栅电极层；并且其中所述第一半导体层与所述源电极层及漏电极层相接触的部分的势垒大于等于0.5eV。
本发明的另一个实施例是一种薄膜晶体管，其包括：栅电极层；第一半导体层；载流子迁移率低于所述第一半导体层的第二半导体层，该第二半导体层设置在所述第一半导体层上并与该第一半导体层相接触；设置在所述栅电极层和所述第一半导体层之间并与该栅电极层和第一半导体层相接触的栅极绝缘层；设置为接触于所述第二半导体层的杂质半导体层；以及设置为部分地接触于所述杂质半导体层和所述第一及第二半导体层的源电极层及漏电极层，其中所述第一半导体层在栅电极层一侧上的整个表面重叠于所述栅电极层，并且其中形成所述源电极层及所述漏电极层的材料的功函数为φ，所述第一半导体层的电子亲和势(真空能级和所述第一半导体层的迁移率边缘的底部之间的差异)为χ，所述第一半导体层的禁带宽度为Eg，并且Eg+χ-φ大于等于0.5eV。
在具有上述结构的薄膜晶体管中，优选利用所述栅电极层对所述第一半导体层进行遮光。因此，栅电极层优选使用遮光材料形成。
在具有上述结构的薄膜晶体管中，所述第二半导体层的禁带宽度优选为大于所述源电极层及漏电极层所接触的所述第一半导体层的禁带宽度。这是因为如下缘故：当将第二半导体层的禁带宽度设定为大于第一半导体层的禁带宽度时，只需要至少考虑第一半导体层的势垒。
在具有上述结构的薄膜晶体管中，所述第一半导体层包括结晶性半导体，并且所述第二半导体层包括非晶半导体。
在底栅型薄膜晶体管中，通过在第一半导体层上设置第二半导体层，当所述晶体管导通时电流主要流过第一半导体层，而在所述晶体管截止时电流主要流过第二半导体层。因此，通过使用载流子迁移率高的半导体形成第一半导体层，并且使用载流子迁移率低的半导体形成第二半导体层，由此可以得到导通电流大且截止电流小(即，开/关比高)的薄膜晶体管。另外，使栅电极层重叠于所述半导体层，从而可对所述半导体层进行遮光，且可以减少光漏电流。换言之，通过采用本发明一个实施例的薄膜晶体管的结构，可以得到光漏电流小且开/关比高的薄膜晶体管。
通过将光漏电流小且开/关比高的薄膜晶体管应用于显示装置，该显示装置可具有高对比度和低功耗。
附图说明
图1A和1B用于说明薄膜晶体管结构的一个例子。
图2A和2B用于说明薄膜晶体管结构的一个例子。
图3A和3B示出薄膜晶体管的电特性。
图4A和4B分别用于说明薄膜晶体管结构的一个例子。
图5A和5B分别用于说明薄膜晶体管中截止电流的路径。
图6用于说明能带结构。
图7A和7B示出薄膜晶体管的电特性。
图8示出薄膜晶体管的电特性。
图9A和9B示出薄膜晶体管的电特性。
图10A和10B示出薄膜晶体管的电特性。
图11A和11B示出薄膜晶体管的电特性。
图12A至12C用于说明薄膜晶体管的制造方法。
图13用于说明薄膜晶体管的制造方法。
图14A至14C用于说明薄膜晶体管的制造方法。
图15A至15C用于说明薄膜晶体管的制造方法。
图16是用于说明显示装置结构的框图。
图17A和17B是分别用于说明液晶显示面板的俯视图和截面图。
图18A和18B是分别用于说明发光显示面板的俯视图和截面图。
图19A至19D用于分别说明使用显示装置的电子设备。
图20A和20B用于分别说明薄膜晶体管结构的一个例子。
具体实施方式
以下，参照附图对本发明的实施方式进行详细的说明。但是，本发明并不局限于以下的说明，而且所属本技术领域的普通技术人员容易理解：本发明的方式和细节可以在不脱离本发明的宗旨及范围的条件下以各种方式进行变换。因此，本发明不应该被解释为仅限于以下所示的实施方式的描述。需要注意的是，所有附图中使用相同的附图标记来表示相同的部分，用以参考附图对本发明的结构进行描述。此外，在一些情况下，将相同的阴影线应用于相同的部分，而不特别用附图标记来表示该相同部分。另外，在一些情况下，绝缘层并未在俯视图中示出。
实施方式1
在本实施方式中，将参照附图描述根据本发明一个实施例的薄膜晶体管。
图1A和1B用于说明本实施方式的薄膜晶体管的一个例子。
图1A和1B所示的薄膜晶体管包括：栅电极层102、半导体层(第一半导体层106及第二半导体层108)、设置在栅电极层102和半导体层之间且与栅电极层102和半导体层相接触的栅极绝缘层104、接触于半导体层进行设置的杂质半导体层110、部分接触于杂质半导体层110及半导体层进行设置的源电极层及漏电极层112。半导体层的整个表面重叠于栅电极层102。另外，该薄膜晶体管优选由保护层114覆盖。在将该薄膜晶体管用作显示装置的像素晶体管的情况下，如图1A和1B所示，可在保护层114中设置开口116，并且可设置像素电极层118以使其通过该开口116连接到源电极层或漏电极层112。注意，设置第二半导体层108以使其接触于第一半导体层106，并且优选地使用载流子迁移率低于第一半导体层106的材料来形成第二半导体层108。
如图1A和1B所示，薄膜晶体管的半导体层的整个表面重叠于栅电极层102，由此可以减少来自衬底100一侧的光漏电流。
另外，在图1A和1B所示的薄膜晶体管中，以层叠第一半导体层106和第二半导体层108的方式形成半导体层。为了减少截止电流，设置第二半导体层108。设置第二半导体层108以使其接触于第一半导体层106，并且优选地使用载流子迁移率低于第一半导体层106的材料形成第二半导体层108。例如，可形成结晶性半导体层作为第一半导体层106，并且形成后面将描述到的“包含非晶半导体的层”(能够缓和电场的半导体层)作为第二半导体层108。当薄膜晶体管导通时，电流主要流过第一半导体层106。当薄膜晶体管截止时，电流主要流过第二半导体层108。另外，通过形成具有后面将描述到的“包含非晶半导体的层”的第二半导体层108，可以防止因设置第二半导体层108而导致的导通电流的减少。因此，当形成结晶性半导体层作为第一半导体层106且形成后面将描述到的“包含非晶半导体的层”作为第二半导体层108时，可以得到开/关比高的薄膜晶体管。注意，第二半导体层108不局限于“包含非晶半导体的层”，例如也可以使用非晶半导体形成第二半导体层108。
在此，将描述包括在薄膜晶体管中的每一个层。
衬底100并不局限于使用特定材料形成的衬底，只要其具有足以承受用于形成薄膜(晶体硅等)的工序的耐热性、耐化学性等即可，该薄膜形成在衬底100上。具体而言，例如，可以使用玻璃衬底、石英衬底、不锈钢衬底和硅衬底。注意，在将图1A和1B所示的薄膜晶体管用于显示装置的情况下，作为衬底100，可以使用诸如玻璃衬底或石英衬底之类的透光性衬底。当衬底100是样品玻璃时，所述衬底可具有从第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)的任何尺寸；但是，所述衬底并不局限于此。
可以通过使用诸如钼、钛、铬、钽、钨、铝、铜、钕或钪之类的金属材料或包含任何这些材料作为主要成分的合金材料来形成栅电极层102。栅电极层102可以是这些材料的单层或叠层。注意，栅电极层102也构成栅极布线。
栅极绝缘层104可以使用氧化硅、氮化硅、氧氮化硅或氮氧化硅形成。栅极绝缘层104可以是上述材料的单层或叠层。当第一半导体层106是结晶性半导体层时，采用氧化硅层来形成至少接触于第一半导体层106的栅极绝缘层104，由此可以改进第一半导体层106的结晶性。氧化硅层优选使用作为源气体的正硅酸乙酯(TEOS：Si(OC2H5)4)来形成。
如上所述，第一半导体层106优选地使用结晶性半导体形成。结晶性半导体包括多晶半导体、微晶半导体等。优选使用不需要晶化工序的微晶半导体来形成第一半导体层106。
第二半导体层108优选地具有非晶半导体和微小半导体晶粒，且与传统的非晶半导体相比，通过恒定光电流法(CPM)或光致发光光谱测量出的Urbach边缘的能量较低，且缺陷吸收光谱的量较少。换言之，与传统的非晶半导体相比，这种半导体层是晶序良好的半导体层，其具有较少的缺陷，且其在价电子带中的带边缘(迁移率边缘)处的能级的尾部倾斜是陡峭的。在本说明书中将这种半导体层称为“包含非晶半导体的层”。
注意，第二半导体层108不局限于上述描述，而也可以使用非晶半导体形成。第二半导体层108可使用至少载流子迁移率比第一半导体层106的载流子迁移率低的材料形成。
以下将描述第一半导体层106和第二半导体层108中每一个的优选方式。
第一半导体层106优选例如使用微晶半导体形成。在此，微晶半导体是指具有在非晶体和晶体结构(包括单晶结构和多晶结果)之间的中间结构的半导体。微晶半导体是具有自由能稳定的第三状态的半导体，并且是具有短程有序和晶格畸变的结晶性的半导体，其中晶粒大小是2nm以上且200nm以下，优选是10nm以上且80nm以下，更优选是20nm以上且50nm以下的柱状晶体或针状晶体相对于衬底表面在法线方向上生长。因此，在柱状晶体或针状晶体的界面有时形成晶粒边界。
微晶半导体之一的微晶硅所具有的拉曼光谱峰值比表示单晶硅的520cm-1更向低波数一侧移动。即，微晶硅的拉曼光谱峰值位于表示单晶硅的520cm-1和表示非晶硅的480cm-1之间。另外，微晶硅包括至少1原子％的氢或卤族元素，用以使悬空键(dangling bond)端接(termination)。再者，微晶硅包含如氦、氩、氪或氖等的稀有气体元素，以进一步促进晶格畸变，从而能够提高稳定性并可获得良好的微晶半导体。例如，在专利文献1(美国专利4,409,134号)中公开了这种微晶半导体。
另外，当包含在第一半导体层106中的氧及氮浓度(利用二次离子质谱分析法测量得到的值)低于1×1018atoms/cm3，可以改进第一半导体层106的结晶性。
第二半导体层108优选使用“包含非晶半导体的层”、含有卤素的“包含非晶半导体的层”、含有氮的“包含非晶半导体的层”，最好含有NH基的“包含非晶半导体的层”来形成。但是，第二半导体层108并不局限于上述材料。
第一半导体层106和第二半导体层108之间的界面区域具有微晶半导体区域以及设置在该微晶半导体区域之间的非晶半导体。具体而言，第一半导体层106和第二半导体层108之间的界面区域包括从第一半导体层106以凸状延伸的微晶半导体区域和与第二半导体层108相似的“包含非晶半导体的层”。
当例如使用“包含非晶半导体的层”、含有卤素的“包含非晶半导体的层”、含有氮的“包含非晶半导体的层”或含有NH基的“包含非晶半导体的层”来形成第二半导体层108时，可以降低薄膜晶体管的截止电流。另外，因为上述界面区域具有圆锥形或棱椎形的微晶半导体区域，所以可以降低纵方向(膜厚度方向)的电阻，即第二半导体层108和由杂质半导体层110形成的源区或漏区之间的电阻，由此可以提高薄膜晶体管的导通电流。
或者，也可以采用没有第二半导体层108的结构。在此情况下，可将上述界面区域设置在第一半导体层106和杂质半导体层110之间。在该界面区域具有微晶半导体区域和设置在该微晶半导体区域之间的非晶半导体区域。微晶半导体区域由从第一半导体层106延伸的微晶半导体形成。此时，优选该界面区域中微晶半导体区域相对于非晶半导体区域所占的比率小。并且，优选在一对杂质半导体层110之间(源区和漏区之间)，即在载流子流过的区域中，微晶半导体区域所占的比率小。这是因为可以降低薄膜晶体管的截止电流。另外，因为在上述界面区域中纵方向(膜厚度方向)的电阻低，所以可以使薄膜晶体管的导通电流变大。
注意，当第一半导体层106为薄时，导通电流降低，当第一半导体层106为厚时，第一半导体层106和源电极层及漏电极层112的接触面积增大，并且当源电极层及漏电极层112具有高的功函数时，如后面所述地，截止电流增大。
优选上述微晶半导体区域的大部分包括具有头端从栅极绝缘层104向第二半导体层108变窄的凸状的晶粒。或者，上述微晶半导体区域的大部分也可以包括具有头端从栅极绝缘层104向第二半导体层108变宽的凸状的晶粒。
在上述界面区域中，当微晶半导体区域包括具有头端从栅极绝缘层104向第二半导体层108变窄的凸状的晶粒时，在第一半导体层106一侧与在第二半导体层108一侧相比，微晶半导体区域所占的比率高。微晶半导体区域从第一半导体层106的表面沿着膜厚度方向生长。当在原料气体中氢相对于硅烷的流量比减小(即，稀释率降低)时，或者当包含氮的原料气体的浓度增加时，抑制微晶半导体区域的结晶生长，并由此晶粒变成为圆锥形或棱椎形，并且通过沉积形成的半导体的大部分成为非晶。
另外，上述界面区域优选包括氮、特别是NH基。这是因为如下缘故：当在包括于微晶半导体区域中的晶体之间的界面，或微晶半导体区域和非晶半导体区域之间的界面，氮、特别是NH基与硅原子的悬空键结合时，减少缺陷而使载流子容易流过。因此，通过将氮，优选是NH基的浓度设定为1×1020cm-3至1×1021cm-3，容易使硅原子的悬空键与氮、优选是NH基进行交联，从而使载流子容易流过。其结果，在晶粒边界或缺陷中形成促进载流子移动的结合，由此上述界面区域的载流子迁移率上升。因此，薄膜晶体管的场效应迁移率得到了改进。
另外，通过降低上述界面区域的氧浓度，可以减少微晶半导体区域和非晶半导体区域之间的界面或晶粒之间的界面处的缺陷以及阻碍载流子移动的结合。
当将从栅极绝缘层104的界面到第二半导体层108的凸部的头端的距离设定为3nm以上且80nm以下时，优选设定为5nm以上且30nm以下时，可以有效地减少薄膜晶体管的截止电流。
杂质半导体层110是以使半导体层和源电极层及漏电极层112实现互相欧姆接触为目的而设置的层，并且可以通过使用包含赋予一种导电型的杂质元素的源气体来形成该杂质半导体层110。在形成n-沟道薄膜晶体管的情况下，代表性地，可添加磷作为杂质元素；例如，可将诸如磷化氢(PH3)之类的包含赋予n型导电型的杂质元素的气体添加进氢化硅。在形成p-沟道薄膜晶体管的情况下，代表性地，可添加硼作为杂质元素；例如，可将诸如乙硼烷(B2H6)之类的包含赋予p型导电型的杂质元素的气体添加进氢化硅。对杂质半导体层110的结晶性没有特别的限制。可以使用结晶性半导体或非晶半导体来形成杂质半导体层110，但是优选使用结晶性半导体来形成。这是因为：当使用结晶性半导体来形成杂质半导体层110时，导通电流会增大。
源电极层及漏电极层112可以由使用导电材料的单层或层叠的多个层来形成，但是如后面所描述地，需要使用具有的低功函数至少在一部分上接触于第一半导体层106的材料来形成。
保护层114可以以与栅极绝缘层104相似的方式形成，且优选使用氮化硅形成。特别地，优选采用致密的氮化硅层作为保护层114，从而可防止包含在大气中的诸如有机物、金属或水蒸气之类的污染物杂质元素的侵入。例如，可以通过利用频率大于等于1GHz的等离子体的等离子体CVD法来形成致密的氮化硅层。
像素电极层118可以使用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物。作为导电高分子，可以使用所谓的π电子共轭导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物以及这些材料中的两种或两种以上的共聚物。
或者，也可以例如使用如下材料形成像素电极层118：包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下记载为ITO)、铟锌氧化物、添加氧化硅的铟锡氧化物等。
为了进行比较，参照图2A和2B说明利用栅电极只对半导体层的一部分进行遮光的薄膜晶体管。
图2A和2B所示的薄膜晶体管包括：栅电极层202、半导体层(第一半导体层206及第二半导体层208)、设置在栅电极层202和半导体层之间且与它们相接触的栅极绝缘层204、接触于半导体层设置的杂质半导体层210、以及其一部分接触于杂质半导体层210及半导体层设置的源电极层及漏电极层212。栅电极层只重叠于半导体层的一部分。另外，与图1A和1B所示的薄膜晶体管相类似地，图2A和2B所示的薄膜晶体管由保护层214覆盖，并且设置像素电极层218以使其通过形成在保护层214中的开口216连接到源电极层或漏电极层212。设置第二半导体层208以使其接触于第一半导体层206，并且优选地使用载流子迁移率低于第一半导体层206的材料来形成第二半导体层208。
如图2A和2B所示，当只有薄膜晶体管中半导体层的一部分重叠于栅电极层202时，半导体层的不重叠于栅电极层202的一部分暴露于光(主要从衬底200一侧入射的光)，从而无法减少光漏电流。
图3A和3B示出表示图4A和4B所示的薄膜晶体管的漏电流相对于栅极电压(以下，记载为I-V曲线)的电流-电压特性的曲线。图3A表示图4A所示的薄膜晶体管的I-V曲线，而图3B表示图4B所示的薄膜晶体管的I-V曲线。如图3A和3B所示，截止电流没有大的差异，这意味着在图4A所示的薄膜晶体管和图4B所示的薄膜晶体管之间截止电流没有大的差异。图1A和1B所示的薄膜晶体管和图4A所示的薄膜晶体管的不同之点是：是否形成第一半导体层，该第一半导体层优选由接触于源电极层及漏电极层的结晶性半导体形成。该不同可能导致截止电流的差异。
参照图5A和5B，对图1A和1B所示的薄膜晶体管和图2A和2B所示的薄膜晶体管进行比较。
图5A是图1A和1B所示薄膜晶体管的一部分的放大图。图5B是图2A和2B所示的薄膜晶体管的一部分的放大图。图5A和5B中的箭头分别指示截止电流的主要路径。
如上所述，当第一半导体层106为薄时，导通电流下降，当第一半导体层106为厚时，第一半导体层106和源电极层及漏电极层112的接触面积增大，并当源电极层及漏电极层112具有高的功函数时，截止电流上升。在本发明一个实施方式的薄膜晶体管中，由于使用功函数低的材料来形成源电极层及漏电极层112，所以第一半导体层106具有的厚度能够足以使薄膜晶体管获得充分的导通电流。因此，可以使导通电流相比传统的薄膜晶体管被增大。
在图5A中，存在有第一半导体层106的一部分和源电极层或漏电极层112(漏电极一侧)的一部分互相接触的部分130。从该部分130注入空穴，而电流流过第一半导体层106。可以想象的到，该电流大致分为向用作源区的杂质半导体层110流过部分131的电流和流向部分132的电流，在该部分132中，第一半导体层106的一部分与源电极层或漏电极层112的一部分互相接触，主要是这两种电流流过。此外，可能在部分131中，从部分130注入的空穴和从源极注入的电子重新结合。
在图5B中，可以想象的到，在第二半导体层208的漏极附近的部分230中产生载流子，而且主要是由于该载流子导致的截止电流流过。在部分230中，产生空穴和电子并由此形成耗尽层，且电子流向漏极，空穴流向第一半导体层206，由此电流流过。可能的是，空穴流过第一半导体层206而在部分231中与来自源极的电子重新结合。
考虑第一半导体层106的一部分和源电极层或漏电极层112的一部分相接触的部分130的能带结构。图6是部分130的能带结构的示意图。
在图6中，φ是用于形成源电极层及漏电极层112的材料的功函数。χ是第一半导体层106的电子亲和势(真空能级和第一半导体层106的迁移率边缘的底部之间的差异)。Eg是第一半导体层106的禁带宽度。第一半导体层106和源电极层及漏电极层112之间的边界处的势垒的级别为E。它们满足如下的等式(1)。
等式(1)
E＝χ+Eg-φ
边界处的势垒的等级E越小，越多的空穴容易注入到第一半导体层106，而电流越容易流过。因此，当第一半导体层106的禁带宽度Eg宽的时候，第一半导体层106的电子亲和势χ就大，并且用于形成源电极层及漏电极层112的材料的功函数φ就低，边界处的势垒的等级E增大，这意味着不容易发生通过部分130的传导，在部分130中，第一半导体层106的一部分和源电极层或漏电极层112的一部分互相接触。
因此，为了使流过第一半导体层106的一部分和源电极层或漏电极层112的一部分互相接触的部分130的电流减小，优选用功函数φ低的材料形成源电极层及漏电极层112。为了确认这一点，在如下条件下进行计算，即：将图5A结构中的用于形成源电极层及漏电极层112的材料的功函数φ设定为3.9eV、4.2eV和4.5eV。其他参数不变。图7A和7B及图8示出该结果。注意，在此，沟道长度L(用一对杂质半导体层110形成的源区和漏区之间的距离)为4μm，沟道宽度W(杂质半导体层110的宽度)为20μm，并且将漏极电压Vd设定为1V和10V。
图7A示出φ＝3.9eV时的I-V曲线。图7B示出φ＝4.2eV时的I-V曲线。图8示出φ＝4.5eV时的I-V曲线。由图7A和7B及图8可清楚地知道，有如下的趋势：功函数φ越高，截止电流就越大。
图9A和9B分别示出Eg＝1.1eV至1.3eV时相对于势垒(也称为肖特基势垒)E(横轴)的截止电流Ioff(纵轴)。在此，漏极电压Vd＝10V，栅极电压Vg是Vth-10V。图9A是在27℃下的图表，图9B是在85℃下的图表。根据图9A和9B，无论温度如何，势垒E大于等于0.5eV，就足以减少截止电流。注意，在此，沟道长度L(用一对杂质半导体层110形成的源区和漏区之间的距离)为4μm，沟道宽度W(杂质半导体层110的宽度)为20μm。图9A和9B中的1.1eV至1.3eV的Eg与微晶半导体的能隙大致相对应。
在表1中示出多种材料的功函数，但不局限于这些。
表1
  元素   功函数(eV)   元素   功函数(eV)
  铝   4.25   钇   3.3
  硅   4.8   钼   4.3
  钛   3.45   钽   4.12
  铬   4.58   钨   4.54
  镍   4.5   铋   4.4
  铜   4.4   氮化钛   2.92
作为用于源电极层及漏电极层112的至少一部分的材料，在表1所列的材料中优选钇、钛或作为钛的氮化物的氮化钛。或者可以使用它们的混合物。特别优选包含稀土元素的钛。最优选的是使用包含0.2重量％以上且20重量％以下的钇及锆中一方或双方的钛。这是因为：钇具有极低的功函数，锆具有低的功函数，且其物理特性和化学特性类似于钛。通过将钇及锆的一方或双方混合到钛，与只使用钇及锆的一方或双方的情况相比，可以降低成本。
通过使用这种功函数低的材料，可以使薄膜晶体管的导通电流增大。这并不仅仅应用于图1A和1B所示的薄膜晶体管。在图2A和2B及图4A和4B所示的薄膜晶体管中，也可以通过使用功函数低的材料使薄膜晶体管的导通电流增大。
图10A和10B及图11A和11B分别示出使用钛或钼来形成源电极层及漏电极层的薄膜晶体管的I-V曲线。就是说，图10A示出图2A和2B所示的薄膜晶体管的I-V曲线，其中使用钼来形成源电极层及漏电极层212。图10B示出图1A和1B所示的薄膜晶体管的I-V曲线，其中使用钼来形成源电极层及漏电极层112。图11A示出图2A和2B所示的薄膜晶体管的I-V曲线，其中使用钛来形成源电极层及漏电极层212。图11B示出图1A和1B所示的薄膜晶体管的I-V曲线，其中使用钛来形成源电极层及漏电极层112。
比较图10A和10B可知，在使用钼来形成源电极层及漏电极层的情况下，图1A和1B所示的薄膜晶体管的截止电流大于图2A和2B所示的薄膜晶体管的截止电流。
比较图11A和11B可知，在使用钛来形成源电极层及漏电极层的情况下，图1A和1B所示的薄膜晶体管的截止电流与图2A和2B所示的薄膜晶体管的截止电流之间没有大的差异。因此，即使在能够将半导体层进行遮光的图1A和1B所示的薄膜晶体管中，也可以抑制截止电流。就是说，可以获得光漏电流小且截止电流小的薄膜晶体管。
如上所述，当通过使用功函数低的金属材料来形成源电极层及漏电极层112(具体而言，接触于第一半导体层106的源电极层或漏电极层112的一部分)时，可以防止在用栅电极层重叠半导体层整个表面的情况下发生的泄漏电流，该泄漏电流通过第一半导体层106的一部分和源电极层或漏电极层112的一部分互相接触的部分130。而且，因为通过用栅电极层102重叠半导体层的整个表面，可以减少光漏电流，可以获得光漏电流小且截止电流小的薄膜晶体管。
接着，将描述分别用于制造第一半导体层106及第二半导体层108的优选方式的方法。
通过在混合氢和包含硅的沉积气体(诸如硅烷(SiH4))的等离子体CVD装置的反应室内使用辉光放电等离子体，来形成将成为第一半导体层106的半导体膜。或者，借助于混合包含硅的沉积气体、氢和如氦、氖、氪等稀有气体，通过使用辉光放电等离子体，来形成所述半导体膜。氢的流量为包含硅的沉积气体的流量的10倍至2000倍，优选为10倍至200倍。形成将成为第一半导体层106的半导体膜，使其厚度为1nm以上且20nm以下，优选3nm以上且10nm以下。
或者，也可以使用如锗烷(GeH4)或乙锗烷(Ge2H6)等的沉积气体，且可使用锗来形成将成为第一半导体层106的半导体膜。
在形成将成为第一半导体层106的半导体膜之前，通过导入包含硅或锗的沉积气体，对等离子体CVD装置的反应室内进行排气，从而去除反应室内的杂质元素，由此可以减少形成的膜的界面处的杂质元素。因此，可以提高薄膜晶体管的电特性。
通过在混合氢和包含硅的沉积气体的等离子体CVD装置的反应室内使用辉光放电等离子体，来形成将成为第二半导体层108的半导体膜。此时，与将成为第一半导体层106的半导体膜的沉积条件相比，相对于包含硅的沉积气体，氢的流量减少了(即，降低了稀释率)。因此，抑制了结晶生长，并且随着膜的沉积，形成将成为不包含微晶半导体区域的第二半导体层108的半导体膜。
在将成为第二半导体层108的半导体膜的沉积初期，与将成为第一半导体层106的半导体膜的沉积条件相比，氢相对于包含硅的沉积气体，的流量减少了(即，降低了稀释率)，由此微晶半导体区域可保留在将成为第二半导体层108的半导体膜中。另外，与上述条件相比，进一步减少了氢相对于包含硅的沉积气体的流量(即，进一步降低稀释率)，从而将成为第二半导体层108的半导体膜可以为是“包含非晶半导体的层”的半导体膜。此外，与上述条件相比，进一步减少了氢相对于包含硅的沉积气体的流量(即，进一步降低稀释率)，且混合包含氮的气体，从而可以将第二半导体层108中的非晶半导体区域扩大。将成为第二半导体层108的半导体膜也可以使用锗形成。
另外，在将成为第二半导体层108的半导体膜的沉积初期，将要成为第一半导体层106的半导体膜用作为晶种，在整个表面上沉积膜。然后，部分地抑制结晶生长，而圆锥形或棱锥形的微晶半导体区域生长(沉积中期)。进而，抑制圆锥形或棱锥形的微晶半导体区域的结晶生长，而在上层中形成将成为不包含微晶半导体区域的第二半导体层108的半导体膜(沉积后期)。
注意，第一半导体层106不局限于结晶性半导体层，例如，只要采用载流子迁移率高于第二半导体层108的载流子迁移率的半导体层即可。
有这样的趋势：栅电极层102和源电极层及漏电极层112互相重叠的区域的宽度越大，截止电流越增加。
接着，将参照附图描述图1A和1B所示的薄膜晶体管的制造方法。
首先，在衬底100上形成栅电极层102。作为衬底100，可以使用以下衬底中的任何一种：由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、铝硅酸盐玻璃等通过熔化法或浮标法(float method)形成的无碱玻璃衬底；陶瓷衬底；具有足以承受本制造工序处理温度的耐热性的塑料衬底等。或者，还可以使用在表面上设置有绝缘层的不锈钢合金等的金属衬底。换言之，将具有绝缘表面的衬底用作衬底100。当衬底100是样品玻璃时，该衬底可以具有第一代(例如，320mm×400mm)至第十代(例如，2950mm×3400mm)中的任何尺寸。
可通过使用钼、钛、铬、钽、钨、铝、铜、钕或钪等的金属材料或包含这些材料中任何作为主要成分的合金材料，以单层或多个层叠的层来形成栅电极层102。例如，优选采用在铝层上层叠有钼层或钛层的两层结构。当在由低电阻材料形成的层上层叠用作阻挡层的金属层时，可以降低电阻，并且可以防止来自金属层的金属元素扩散到半导体层。例如，当在Al-Nd合金层上层叠钼层时，可以形成具有优异耐热性且电阻低的导电层。或者，也可以采用三层或三层以上的叠层结构。
通过利用溅射法或真空蒸镀法在衬底100上形成导电膜，利用光刻法或喷墨法等在该导电膜上形成抗蚀剂掩模，并且随后使用该抗蚀剂掩模对导电膜进行蚀刻，由此可以形成栅电极层102(参照图12A)。另外，也可以通过利用喷墨法将银、金、铜等的导电纳米膏排放到衬底上且焙烧该导电纳米膏，来形成栅电极层102。注意，作为提高栅电极层102和衬底100之间的附着性且/或防止用于栅电极层102的材料的扩散的阻挡层金属，也可以将上述金属材料中任何的氮化物层设置在衬底100和栅电极层102之间。在此，通过在衬底100上形成导电膜且利用使用光掩模形成的抗蚀剂掩模对该导电膜进行蚀刻，来形成栅电极层102。
因为在后面的工序中在栅电极层102上形成半导体层以及源极布线(信号线)，所以优选将该栅电极层102的侧面形成为锥形形状，由此所述半导体层和在其上的源极布线不会在台阶部分断开连接。此外，在该工序可以同时形成栅极布线(扫描线)。再者，也可以形成像素部中所包括的电容线。注意，“扫描线”是指选择像素的布线。
接着，形成栅极绝缘层104以覆盖栅电极层102，并且在栅极绝缘层104上依次层叠将成为第一半导体层106的第一半导体膜150、将成为第二半导体层108的第二半导体膜152及将成为杂质半导体层110的杂质半导体膜154。注意，优选至少连续形成栅极绝缘层104、第一半导体膜150及第二半导体膜152。更优选连续形成直到杂质半导体膜154为止的膜。通过至少连续形成栅极绝缘层104、第一半导体膜150及第二半导体膜152而不使其暴露于空气，可以在不受到因大气成分或包含在大气中的杂质元素导致的对这些层的污染的情况下，形成叠层膜的各个界面。因此，可以降低薄膜晶体管的电特性的多变性，从而可以以高成品率制造可靠性高的薄膜晶体管。
通过利用CVD法、溅射法等使用氧化硅、氮化硅、氧氮化硅或氮氧化硅，可以形成栅极绝缘层104。优选使用氧化硅形成栅极绝缘层104。特别地，当利用氧化硅层形成栅极绝缘层104且接触于栅极绝缘层104形成的半导体层具有结晶性时，可以提高该半导体层的结晶性，使用正硅酸乙酯(TEOS)(Si(OC2H5)4)作为源气体来形成所述氧化硅层。栅极绝缘层104可以具有上述材料的单层结构或层叠层的结构。例如，形成所述栅极绝缘层104以具有厚度大于等于50nm，优选50nm以上且400nm以下，更优选150nm以上且300nm以下。使用氮氧化硅层可以防止包含在衬底100中的碱金属等进入到第一半导体层106。另外，使用氧氮化硅层可以防止在将铝用作栅电极层102的情况下产生的小丘，也可以防止栅电极层102的氧化。优选使用频率大于等于1GHz的等离子体CVD装置来形成栅极绝缘层104。
可以在形成栅极绝缘层104之后且在形成第一半导体膜150之前，在栅极绝缘层104上形成用于提高附着性和/或防止氧化的层。作为这种用于防止氧化和/或等的层，例如可以举出在氮化硅层之间插入氧氮化硅层的叠层结构的层。
第一半导体层106用作薄膜晶体管的沟道形成区域。在此，第一半导体层106是结晶性半导体层。换言之，在此，第一半导体膜150是结晶性半导体膜。结晶性半导体膜可以通过使用等离子体CVD法等利用微晶硅来形成。
本实施方式中，结晶性半导体层的载流子迁移率是非晶半导体层的载流子迁移率的大约2倍到20倍。因此，与使用非晶半导体层形成的薄膜晶体管相比，由结晶性半导体层形成的薄膜晶体管的I-V曲线的上升点处的倾斜更陡峭。在此，“栅极电压”是指源电极的电位与栅电极的电位之间的电位差，并且“漏电流”是指流过源电极和漏电极之间的电流。因此，将结晶性半导体层用于沟道形成区域的薄膜晶体管有高的作为开关元件的响应特性，并且其能够进行高速工作。由此，通过作为显示装置的开关元件而使用的将结晶性半导体层用于沟道形成区域的薄膜晶体管，可以缩小沟道形成区域的面积，即，薄膜晶体管的面积。另外，当将驱动电路的一部分或全部形成在与像素部相同的衬底上时，可获得系统型面板(system-on-panel)。
另外，即使当不添加用于控制价电子的杂质元素，结晶性半导体层经常也显示低n型导电型。由此，可以在形成用作薄膜晶体管的沟道形成区域的结晶性半导体层的同时或之后，通过向该结晶性半导体层添加赋予p型导电型的杂质元素(例如，硼)来控制薄膜晶体管的阈值电压Vth。赋予p型导电型杂质元素的典型例子是硼，并且可将诸如乙硼烷(B2H6)或三氟化硼(BF3)之类的杂质气体以1ppm至1000ppm，优选以1ppm至100ppm的比率混合进氢化硅中。优选将结晶性半导体层中的硼浓度设定为1×1014atoms/cm3至6×1016atoms/cm3。
以2nm以上且60nm以下，优选以10nm以上且30nm以下的厚度形成结晶性半导体层。例如，用形成结晶性半导体膜的工序中的硅烷流量和沉积时间，可以控制结晶性半导体层的厚度。具体而言，减少以氧或氮为代表的阻碍晶化的成分，且相对于硅烷等的沉积气体的流量，氢等的稀释气体的流量增多了。此时，稀释气体的流量为沉积气体流量的10倍到2000倍，优选为50倍到200倍。以这种方式，形成所谓的微晶半导体层。
第二半导体层108用作减少截止电流的缓冲层。在此，将说明采用“包含非晶半导体的层”形成第二半导体层108的情况，该“包含非晶半导体的层”即晶序良好的半导体，且相比传统的非晶半导体，其具有较少的缺陷且其价电子带中带边缘(迁移率边缘)处的能级的尾部的倾斜是陡峭的。这种半导体膜以如下方法形成：例如，与第一半导体膜150的沉积条件相比，在用于形成结晶性半导体膜的源气体中，降低相对于沉积气体的氢流量(即，降低稀释率)，并且使用等离子体CVD法，从而抑制结晶生长。另外，当在结晶性半导体膜的源气体中包含氮时，可以容易地形成这种半导体膜。优选在第二半导体膜152中包含1×1020cm-3至1×1021cm-3的氮。此时，氮优选以NH基的状态存在。这是因为如下缘故：利用氮或NH基容易对半导体原子的悬空键进行交联，而容易使载流子流过。其结果，在晶粒界面或缺陷中形成促进载流子移动的结合，从而提高了第二半导体层108的载流子迁移率。因此，薄膜晶体管的场效应迁移率和导通电流可以充分高。注意，氮不仅可以以NH基的状态存在，而且可以以NH2基的状态存在。此时，稀释气体的流量为沉积气体流量的10倍到2000倍，优选为50倍到200倍。优选使稀释气体的流量小于形成第一半导体层106时的稀释气体的流量。
优选第二半导体膜152的氧浓度为低。通过降低第二半导体膜152中的氧浓度，可以减少微晶半导体区域和非晶半导体区域之间的界面或微晶半导体区域间的界面处阻碍载流子移动的结合。
可以通过如下的方式来形成杂质半导体层110：形成杂质半导体膜154，并且对杂质半导体膜154进行蚀刻。在形成n沟道薄膜晶体管的情况下，可添加磷作为典型的杂质元素，例如可以对氢化硅添加包含磷化氢(PH3)的气体来形成杂质半导体层110。为了形成p沟道薄膜晶体管，可将硼用作典型的杂质元素，例如可以对氢化硅添加包含乙硼烷(B2H6)的气体。此外，作为杂质半导体膜154，既可以使用结晶性半导体，又可以使用非晶半导体，但是优选使用结晶性半导体。将成为杂质半导体层110的杂质半导体膜154可具有的厚度使第二半导体层108和源电极层及漏电极层112之间实现欧姆接触，而以大约2nm以上且60nm以下的厚度形成杂质半导体膜154。当将杂质半导体膜154设定得尽可能地薄，可以提高处理能力。当使用结晶性半导体形成杂质半导体层110时，减少了以氧或氮为代表的阻碍晶化的成分，并且相对于硅烷等沉积气体的流量，氢等稀释气体流量增大了。此时，当使用非晶半导体形成杂质半导体层110时，稀释气体的流量为沉积气体流量的1倍到10倍，优选为1倍到5倍，而当使用结晶性半导体形成杂质半导体层110时，稀释气体的流量为沉积气体流量的10倍到2000倍，优选为50倍到200倍。以这样的方式，形成了所谓的微晶半导体层。
如上所述，优选连续形成栅极绝缘层104至杂质半导体膜154的层(参照图12B)。通过使用具备多个反应室的多室型CVD装置，可以为每种沉积膜设置反应室，且可以不暴露于空气地连续形成多个不同膜。
图13是具备多个反应室的多室型等离子体CVD装置的一个例子的俯视截面示意图。该装置具备公共室272、装载/卸载室270、第一反应室250a、第二反应室250b、第三反应室250c及第四反应室250d。当在装载/卸载室270的卡匣中设置衬底100之后，用公共室272的传送单元276将衬底100转移出或转移入各反应室。在公共室272和各反应室之间以及公共室272和装载/卸载室之间配备有闸门阀274，以避免在各反应室中进行的处理彼此干扰。可根据所形成的薄膜的种类使用各反应室，用于不同的用途。例如，在第一反应室250a中形成绝缘膜；在第二反应室250b及第四反应室250d中形成半导体膜；并且在第三反应室250c中形成添加有赋予一种导电型的杂质元素的半导体膜。因为最佳沉积温度根据所形成的薄膜而变化，所以将反应室分开，以便于控制沉积温度，而且由此可以以最佳温度形成各薄膜。此外，可以重复沉积相同种类的膜，因此可以避免由先前形成的膜所带来的残留杂质的影响。既可以采用一个反应室形成一个膜，又可以采用一个反应室形成如结晶性半导体膜和非晶半导体膜那样其组成彼此相似的多个膜。
涡轮分子泵264和干燥泵266连接于各反应室作为排气单元。排气单元不局限于这些真空泵的组合，而可以使用其他真空泵，只要它们能够将反应室排气到大约10-5Pa至10-1Pa的真空度。注意，第二反应室250b优选连接有低温泵268，以便使反应室内的压力减小到大约10-5Pa或更小。在这些排气单元和各反应室之间设置有蝶阀260和/或导气阀262。蝶阀260可以阻断排气单元和反应室之间的路径。并且，导气阀262可以控制抽气速度并调节各反应室中的压力。
连接到第二反应室250b的低温泵268也可以将反应室内的压力降低到低于10-5Pa(例如超高真空)。在本实施方式中，将反应室250b排气到低于10-5Pa的压力，由此防止在半导体膜中混入氧等的大气成分。其结果，可以使半导体膜中的氧浓度等于或低于1×1016cm-3。
气体供给单元258包括填充有原料气体的汽缸、停止阀、质量流量控制器等。气体供给单元258a连接到第一反应室250a且供给用于形成绝缘膜的气体。气体供给单元258b连接到第二反应室250b且供给用于形成半导体膜的气体。气体供给单元258c连接到第三反应室250c且供给例如添加有赋予n型导电型的杂质元素的半导体原料气体。气体供给单元258d连接到第四反应室250d，且供给用于形成半导体膜的气体。气体供给单元258e供给氩。气体供给单元258f供给用于反应室内的清洗的蚀刻气体(在此例子中为NF3气体)。因为在所有反应室中使用氩气体和用于清洗的蚀刻气体，所以优选气体供给单元258e和气体供给单元258f连接到所有反应室。
各反应室连接有用于产生等离子体的高频电力供给单元。高频电力供给单元包括高频电源252和匹配箱254。但是不局限于此，各反应室也可以连接有微波产生器。例如，产生RF(13.56MHz)等离子体、VHF(30MHz至300MHz)等离子体或微波(2.45GHz)等离子体。注意，通过同时产生RF等离子体和VHF等离子体(双频激励)，可以提高沉积率。
在此使用的等离子体优选是脉冲调制等离子体。通过使用脉冲调制等离子体，成膜时的沉积率可被提高，且可抑制成膜时微粒的产生，而且可以提高所形成的半导体膜的质量及厚度的均匀性。另外，可以抑制产生等离子体时的紫外线的产生量，而且可以减少形成的半导体膜中的缺陷数。
可以在一个反应室内连续形成结晶性半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的杂质半导体膜。具体而言，将设置有栅极绝缘膜的衬底放入到反应室内，并且在该反应室中连续形成结晶性半导体膜、非晶半导体膜及添加有赋予一种导电型的杂质元素的半导体膜(杂质半导体膜)。通过在一个反应室内连续形成结晶性半导体膜及非晶半导体膜，可以形成结晶畸变少的界面。因此，可以防止界面处预期能级的形成。另外，可以减少有可能混入到界面中的大气成分。
另外，虽然未示出，但是也可以将备用室连接到图13所示的多室型等离子体CVD装置。当在进行成膜之前在备用室中预热衬底时，可以缩短各反应室中在膜沉积之前所需要的加热时间，从而可以提高处理能力。
通过如上所述的连续沉积，可以在没有污染物杂质元素对其界面造成污染的情况下层叠多个膜。因此，可以降低薄膜晶体管电特性的变化。
当使用上述等离子体CVD装置时，可以在各反应室中连续形成一种膜或其组成相似的多种膜，且可以不使其暴露于空气。因此，可以在没有已形成的膜的残留物或包含在大气中的杂质元素对其界面进行污染的条件下层叠多个膜。
可使用氟自由基对等离子体CVD装置的反应室内进行清洗。另外，优选在形成膜之前在反应室内形成保护膜。
可以使用的装置不局限于上述图13所示的装置。例如，也可以使用设置有两个反应室的CVD装置。在这种情况下，可使用一个反应室(第一反应室)来形成使用正硅酸乙酯(TEOS：Si(OC2H5)4)作为源气体的氧化硅膜，并且使用另一反应室(第二反应室)来形成氮化硅膜、硅膜及包含赋予一种导电型的杂质元素的硅膜。或者，也可以使用只设置有一个反应室的装置。
接着，在将成为杂质半导体层110的杂质半导体膜154上形成抗蚀剂掩模156(参照图12C)。通过光刻法，可以形成抗蚀剂掩模156。或者，也可以使用喷墨法等形成抗蚀剂掩模156。还或者，为了降低成本，可以通过印刷法形成抗蚀剂掩模156，也可以在通过印刷法形成抗蚀剂掩模156之后对其进行激光加工。
接着，使用抗蚀剂掩模156对第一半导体膜150、第二半导体膜152及杂质半导体膜154进行蚀刻。通过该蚀刻，可对应于每个元件分离这些膜，而形成第一半导体层106、第二半导体层158及杂质半导体层160(参照图14A)。然后，去除抗蚀剂掩模156。
优选进行该蚀刻处理，以使包括有第一半导体层106、第二半导体层158及杂质半导体层160的叠层体162的侧面具有锥形的形状。锥形角为30°以上且90°以下，优选为40°以上且80°以下。当叠层体162的侧面为锥形的时候，可以提高在后面的工序中形成在这些层上的膜(例如，导电膜164)的覆盖性，且可以防止布线断裂等。
接着，在叠层体162上形成导电膜164(参照图14B)。在此形成的导电膜164成为源电极层及漏电极层112，并由此，至少接触于第一半导体层106的部分通过使用功函数低的金属材料形成。就是说，当导电膜164为单层时，使用功函数低的金属材料形成导电膜164。当通过层叠多个层来形成导电膜164时，至少导电膜164的最下层通过使用功函数低的金属材料形成。
可使用溅射法、真空蒸镀法等形成导电膜164。另外，也可以通过使用丝网印刷法、喷墨法等排放银、金、铜等的导电纳米膏并对其进行焙烧，从而形成导电膜164。
接着，在导电膜164上形成抗蚀剂掩模166(参照图14C)。可以以与抗蚀剂掩模156相似的方式，通过光刻法或喷墨法形成抗蚀剂掩模166。或者，为了降低成本，可通过印刷法形成抗蚀剂掩模166，或可以在通过印刷法形成抗蚀剂掩模166之后对其进行激光加工。另外，也可以通过氧等离子体进行灰化，以便控制抗蚀剂掩模的尺寸。
接着，使用抗蚀剂掩模166对导电膜164进行蚀刻以对导电膜164进行图案形成，从而形成源电极层及漏电极层112。在本实施方式中，蚀刻例如可以是湿蚀刻。通过使用湿蚀刻，对没有用抗蚀剂掩模166覆盖的导电膜164的部分进行各向同性蚀刻。其结果，导电层退回到比抗蚀剂掩模166更内侧，而由此形成源电极层及漏电极层112。该源电极层及漏电极层112不仅作为源电极及漏电极，而且还作为信号线。注意，不局限于湿蚀刻，也可以使用干蚀刻。
接着，在其上形成有抗蚀剂掩模166的状态下，对第二半导体层158及杂质半导体层160进行蚀刻，从而形成背沟道部。通过该蚀刻，第二半导体层158的一部分被蚀刻掉，以形成第二半导体层108及杂质半导体层110。
在此时，作为蚀刻工艺，优选采用干蚀刻，特别地，采用使用包含氧的气体进行的干蚀刻。通过使用包含氧的气体，可通过蚀刻形成杂质半导体层110和第二半导体层108，而同时使抗蚀剂在尺寸上减小，从而可以将杂质半导体层110的侧面和作为非晶半导体层的第二半导体层108的侧面形成为锥形。作为蚀刻气体，例如使用使四氟甲烷(CF4)被混合入氧的蚀刻气体或使氯被混合入氧的蚀刻气体。杂质半导体层110的侧面和作为非晶半导体层的第二半导体层108的侧面的锥形形状可以防止电场的集中且可以减少截止电流。
第二半导体层108具有一凹部，当第二半导体层108的一部分被蚀刻掉时形成了该凹部。优选形成第二半导体层108的厚度以使第二半导体层108至少重叠于凹部的一部分在蚀刻后保留。在形成源区及漏区的工序中，重叠于杂质半导体层110的第二半导体层108的部分不受到蚀刻，并且该部分的厚度可大约为80nm以上且500nm以下，优选是150nm以上且400nm以下，更优选是200nm以上且300nm以下。如上所述，通过形成第二半导体层108具有充分的厚度，可以防止杂质元素等混入到第一半导体层106。如此，第二半导体层108也用作第一半导体层106的保护层。
接着，去除抗蚀剂掩模166。
在上述工序中产生的在背沟道部中的残渣及用于去除抗蚀剂掩模166的抗蚀剂剥离液的成分等经常对电特性造成不良影响。因此，为了去除这种成分、残渣等，在去除抗蚀剂掩模166之后进一步进行蚀刻、等离子体处理及清洗中的一个或多个工序，从而可以制造高电特性(例如，截止电流小)的薄膜晶体管。
或者，也可以在形成源电极层及漏电极层112之后，去除抗蚀剂掩模166，并可以通过将源电极层及漏电极层112用作掩模来进行蚀刻，从而可形成第二半导体层108和杂质半导体层110。
通过上述工序，可以制造图1A和1B所示的底栅型薄膜晶体管(图15A)。图2A和2B所示的底栅型薄膜晶体管也可通过与上述制造工序类似的工序进行制造。
接着，形成保护层114以覆盖如上所述那样制造的薄膜晶体管(图15B)。保护层114可以以与栅极绝缘层104相类似的方式形成。优选使用氮化硅形成保护层114。特别地，该保护层114优选为致密的氮化硅层，以便能够防止诸如包含在大气中的有机物、金属或水蒸气之类的污染物杂质元素的侵入。
注意，可以将图1A和1B所示的薄膜晶体管用作像素晶体管，且由此，源电极和漏电极中的一方连接到像素电极。在图1A和1B所示的薄膜晶体管中，源电极和漏电极中的一方通过设置在保护层114中的开口部116连接到像素电极层118。
通过使用溅射法等利用包含具有透光性的导电高分子(也称为导电聚合物)的导电组成物，可以形成像素电极层118。在该实施例中，可通过溅射法形成ITO。
可以与源电极层及漏电极层112等相类似的方式来形成像素电极层118，换言之，在整个表面上形成导电膜并使用抗蚀剂掩模等对其进行蚀刻，从而对其进行图案形成(图15C)。
虽然未图示，但是也可以利用旋涂法等在保护层114和像素电极层118之间形成有机树脂层，从而使形成像素电极层118的表面为平坦的。
注意，在上述描述中，在相同工序中形成栅电极和扫描线，且在相同工序中形成源电极及漏电极和信号线。但是，本发明并不局限于此。也可以在不同工序中形成电极和连接到该电极的布线。
在本实施方式中，描述了具有叠层结构的半导体层，但是本发明并不局限于此。半导体层也可以是一个结晶性半导体层。
在以上的方式中，可以得到光漏电流小且截止电流小的薄膜晶体管。而且，也可以获得光漏电流小且开/关比高的薄膜晶体管。
实施方式2
在本实施方式中，参照附图对包括根据本发明一个实施方式的实施方式1中所描述的薄膜晶体管的显示装置或发光装置进行描述。
在根据本实施方式的显示装置或发光装置中，信号线驱动电路及扫描线驱动电路可以形成在不同的衬底(例如，半导体衬底或者SOI衬底)上并随后连接到像素部，或可以在与像素电路相同的衬底上形成。
注意，对于另行形成的衬底的连接方法没有特别的限制：可以使用诸如COG法、引线键合法或TAB法之类的已知方法。此外，连接位置并不局限于特定的位置，只要可以实现电连接就行。另外，也可以另行形成控制器、CPU、存储器等并将其连接到像素电路。
图16是本实施方式中显示装置的框图的一个例子。图16所示的显示装置包括：包括多个分别具备显示元件的像素的像素部400、选择像素部400中包括的各像素的扫描线驱动电路402以及控制视频信号对被选择像素的输入的信号线驱动电路403。
注意，本实施方式中的显示装置不局限于图16所示的方式。换言之，信号线驱动电路不局限于只包括移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关以外，还可以包括缓冲器、电平转移器或源极跟随器等的其他电路。此外，不必须设置移位寄存器及模拟开关。例如，可以使用如译码电路那样能够选择信号线的其他电路来代替移位寄存器，也可以使用锁存器等代替模拟开关。
图16所示的信号线驱动电路403包括移位寄存器404和模拟开关405。对移位寄存器404输入时钟信号(CLK)和起始脉冲信号(SP)。当输入时钟信号(CLK)和起始脉冲信号(SP)时，在移位寄存器404中产生时序信号，并将该时序信号输入到模拟开关405。
对模拟开关405提供视频信号。模拟开关405根据从移位寄存器404输入的时序信号对视频信号进行采样，然后将该采样的信号提供给后级的信号线。
图16所示的扫描线驱动电路402包括移位寄存器406以及缓冲器407。此外，也可以包括电平转移器。在扫描线驱动电路402中，当对移位寄存器406输入时钟信号(CLK)及起始脉冲信号(SP)时，产生选择信号。产生了的选择信号被缓冲器407缓冲并放大，且该被缓冲并放大的信号被提供给对应的扫描线。一线的所有像素晶体管的栅极连接到一个扫描线。并且，由于在工作中需要使一线的像素晶体管同时导通，因此使用能够提供大电流的缓冲器407。
在全彩色的显示装置中，当对对应于R(红)、G(绿)和B(蓝)的视频信号按顺序进行采样而供应给对应的信号线时，用于连接移位寄存器404和模拟开关405的端子数相应于用于连接模拟开关405和像素部400的信号线的端子数的1/3左右。因此，与将模拟开关405和像素部400形成在不同衬底上的情况相比，当将模拟开关405和像素部400形成在一个衬底上时，可以抑制用于连接另行形成的衬底的端子数。由此，可以抑制坏连接的产生，并提高成品率。
注意，虽然图16中的扫描线驱动电路402包括移位寄存器406和缓冲器407，但是本发明不局限于此。可以只利用移位寄存器406来形成扫描线驱动电路402。
注意，信号线驱动电路和扫描线驱动电路的结构并不局限于图16所示的结构，其只是显示装置的一个方式。
接着，将参照图17A和17B以及图18A和18B来描述分别为显示装置的一个方式的液晶显示装置及发光装置的外观。图17A是如下显示装置的俯视图：利用密封剂415将形成在第一衬底411上的包括结晶性半导体层的薄膜晶体管420及液晶元件423密封在第一衬底411和第二衬底416之间。图17B是沿着图17A中线K-L的截面图。图18A和18B示出发光装置。在图18A和18B中，只对与图17A和17B不同的部分标上附图标记。
在图17A和17B以及图18A和18B中，围绕设置在第一衬底411上的像素部412和扫描线驱动电路414来设置密封剂415。在像素部412及扫描线驱动电路414上设置有第二衬底416。因此，像素部412及扫描线驱动电路414，与液晶层418(或在图18A和18B中的填充料431)一起，用第一衬底411、密封剂415以及第二衬底416(进行密封。另外，在与第一衬底411上的由密封材料415围绕的区域不同的区域中安装有信号线驱动电路413。此外，在第一衬底411上的区域安装设置信号线驱动电路413，其与被密封剂415围绕的区域不同。注意，利用在另行准备的衬底上形成的具有结晶性半导体层的薄膜晶体管来形成信号线驱动电路413，但是不局限于此。注意，虽然在本实施方式中描述了将包括使用结晶性半导体层的薄膜晶体管的信号线驱动电路413贴合到第一衬底411的例子，但是优选采用使用单晶半导体的薄膜晶体管来形成信号线驱动电路，并且将其贴合到第一衬底411。图17B示出了包括在信号线驱动电路413中的使用结晶性半导体层形成的薄膜晶体管419。
设置在第一衬底411上的像素部412包括多个薄膜晶体管，并且在图17B中，例示了包括在像素部412中的薄膜晶体管420。此外，信号线驱动电路413也包括多个薄膜晶体管，并且在图17B中，例示了包括在信号线驱动电路413中的薄膜晶体管419。在本实施方式的发光装置中，薄膜晶体管420可以是驱动晶体管、电流控制晶体管或擦除晶体管。薄膜晶体管420相应于实施方式1中所说明的包括结晶性半导体层的薄膜晶体管。
此外，液晶元件423的像素电极422通过布线428电连接到薄膜晶体管420。液晶元件423的对置电极427形成在第二衬底416上。液晶元件423对应于像素电极422、对置电极427以及液晶层418互相重叠的部分。
在图18A和18B中，发光元件430所包括的像素电极通过布线电连接到薄膜晶体管420的源电极或漏电极。而且，在本实施方式中，发光元件430的公共电极和具有透光性的导电层互相电连接。发光元件430的结构不局限于本实施方式所示的结构。可以根据从发光元件430取出的光的方向、薄膜晶体管420的极性等，决定发光元件430的结构。
第一衬底411以及第二衬底416可以使用玻璃、金属(典型的例子是不锈钢)、陶瓷、塑料等来形成。作为塑料，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、丙烯酸树脂膜等。此外，也可以采用使用PVF膜或聚酯膜夹住铝箔的薄片。
隔离物421是珠状隔离物，并且设置隔离物421以控制像素电极422和对置电极427之间的距离(单元间隙)。此外，也可以使用通过选择性地对绝缘层进行蚀刻来得到的隔离物(支柱隔离物)。
提供给另行形成的信号线驱动电路413、扫描线驱动电路414以及像素部412的各种信号(电位)从FPC(柔性印刷电路)417通过引导布线424以及引导布线425提供。
在图17A和17B中，连接端子426使用与液晶元件423中所包括的像素电极422相同的导电层来形成。此外，引导布线424以及引导布线425使用与布线428相同的导电层来形成。但是，本发明不局限于此。
连接端子426通过各向异性导电层429电连接到FPC417中所包括的端子。
虽然未图示，但是本实施方式中所描述的液晶显示装置包括取向膜以及偏振片，还可以包括滤色器、遮光层等。
在图18A和18B中，连接端子426使用与发光元件430中所包括的像素电极相同的导电层来形成。另外，引导布线425通过使用与布线428相同的导电层来形成。但是，本发明不局限于此。
作为位于在从发光元件430提取光的方向上的第二衬底，使用透光衬底。在此情况下，使用通过采用玻璃板、塑料板、聚酯膜或丙烯酸膜等的具有透光性的材料形成的衬底。当从发光元件430以第一衬底的方向提取光时，使用透光衬底作为第一衬底。
作为填充料431，除了可以使用氮或氩等的惰性气体，还可以使用紫外线固化树脂、热固化树脂等。例如，可以使用聚氯乙烯(PVC)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或者乙烯-醋酸乙烯酯(EVA)。在本实施方式中，例如可以使用氮。
可以在发光元件的发射表面上适当地设置偏振片、圆偏振片(包括椭圆偏振片)、延迟板(四分之一波板或半波板)或者滤色器等的光学膜。此外，也可以在偏振片或圆偏振片上设置反射防止层。
如上所述，通过使用在实施方式1中描述的薄膜晶体管，可以制造显示装置。
实施方式3
在本实施方式中，将参照附图描述安装有在实施方式2中所描述的显示装置的电子设备。这种电子设备的例子包括电视机(也称为电视或电视接收机)、计算机的监视器、电子纸、诸如数码照相机或数码摄像机的摄影机、数码相框、移动电话机(也称为移动电话或移动电话装置)、便携式游戏机、便携式信息终端、音频再现装置、诸如弹珠机之类的大型游戏机等。
作为电子设备的例子，可以举出电子纸。电子纸可以用于各种领域的电子设备，只要它们能显示数据。例如，能够将电子纸应用于电子书设备(电子书)、招贴、火车等交通工具中的广告、信用卡等各种卡片上的数据显示等。图19A示出电子设备的一例。
图19A示出电子书设备的一个例子。图19A所示的电子书设备包括两个框体500及501。框体500及501由铰链504连接，从而使电子书设备可以进行开闭。通过采用这种结构，可以如纸的书籍那样运用电子书设备。
框体500和框体501分别组装有显示部502和显示部503。显示部502及显示部503可以显示一个图像或多个图像。在显示部显示彼此不同图像的结构中，例如在右边的显示部(图19A中的显示部502)能够显示文字，而在左边的显示部(图19A中的显示部503)能够显示图像。可以将实施方式2中所描述的显示装置应用于显示部502及503。
此外，图19A示出框体500具备操作部等的例子。例如，框体500设置有电源输入端子505、操作键506、扬声器507等。利用操作键506例如能够翻页。注意，也可以在其上设置有显示部的框体的表面上设置键盘及定位装置等。另外，也可以在框体的背面或侧面设置外部连接用端子(耳机端子、USB端子及可以与USB电缆等各种电缆连接的端子等)、记录介质插入部等。再者，图19A所示的电子书设备也可以具有电子词典的功能。
此外，图19A所示的电子书设备也能够以无线方式收发数据。通过无线通信，可从电子书服务器购买并下载所希望的书籍数据等。
图19B示出数码相框的一个例子。例如，在图19B所示的数码相框中，框体511组装有显示部512。显示部512可以显示各种图像。例如，显示部512可显示由数码相机等拍摄的图像的数据，从而发挥一般相框的功能。可以将实施方式2中所描述的显示装置应用于显示部512。
注意，图19B所示的数码相框具备操作部、外部连接用端子、记录介质插入部等。虽然这些结构可以设置在与显示部相同的面，但是优选将它们设置在侧面或背面，以用于数码相框的设计。例如，对数码相框的记录介质插入部插入储存有由数码相机拍摄的图像的数据的存储器，由此可下载图像数据，并将其显示在显示部512上。
图19B所示的数码相框可以被配置为以无线方式收发数据。通过无线通信，可下载所希望的图像数据用于显示。
图19C示出电视机的一个例子。在图19C所示的电视机中，框体521组装有显示部522。图像可显示在显示部522上。在此，利用支架523支撑框体521。实施方式2中所描述的显示装置可应用于显示部522。
通过框体521的操作开关或遥控器可对图19C中所示的电视机进行操作。通过遥控器的操作键能够对频道及音量进行控制，由此能够控制在显示部522上显示的图像。此外，也可以在遥控器中设置用于显示从该遥控器输出的数据的显示部。可以将实施方式2中所描述的显示装置应用于该遥控器的显示部。
注意，图19C所示的电视机具备接收机及调制解调器等。通过利用接收机，可接收一般的电视广播。再者，当经调制解调器通过有线或无线连接连接到通信网络时，可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的数据通信。
图19D示出移动电话机的一个例子。图19D所示的移动电话机设置有安装在框体531中的显示部532、操作按钮533和537、外部连接端口534、扬声器535及麦克风536等。实施方式2中所描述的显示装置可应用于显示部532。
图19D所示的移动电话机的显示部532也可以是触摸面板。当用手指等触摸显示部532时，可控制显示部532上显示的内容。在此情况下，通过用手指等触摸显示部532，能够进行打电话或撰写邮件等。
显示部532主要有三种屏幕模式。第一种模式是以显示图像为主的显示模式。第二种模式是以输入文字等数据为主的输入模式。第三种模式是混合有显示模式和输入模式这两种模式的显示与输入模式。
例如，在打电话或撰写邮件的情况下，为显示部532选择以文字输入为主的文字输入模式，由此可输入在屏幕上显示的文字。在此情况下，优选的是，在显示部532的屏幕的大部分区域上显示键盘或号码按钮。
当在图19D所示的移动电话机的内部设置包括陀螺仪或加速度传感器等检测倾斜度的传感器的检测装置时，通过判断移动电话机的方向(移动电话机是水平放置用于风景画模式还是竖直放置用于描写模式)，能够对显示部532的显示数据进行自动切换。
通过触摸显示部532或操作框体531的操作按钮537可对屏幕模式进行切换。此外，可根据显示在显示部532上的图像种类切换屏幕模式。例如，当显示在显示部上的图像的信号为一种动态图像数据时，将屏幕模式切换成显示模式。当所述信号为一种文字数据时，将屏幕模式切换成输入模式。
另外，在输入模式中，当在检测出显示部532中的光学传感器所检测的信号的同时在一定期间中没有通过触摸显示部532来进行输入时，可以控制屏幕模式以从输入模式切换成显示模式。
还能够将显示部532用作图像传感器。例如，通过用手掌或手指触摸显示部532，利用图像传感器获得掌纹、指纹等的图像，由此能够进行个人认证。此外，通过为显示部提供发射近红外光的背光灯或感测光源，也能获得手指静脉、手掌静脉等的图像。
例1
在本例中，将描述根据实施方式1那样制造的薄膜晶体管的电特性的测量结果等。
图10A和10B表示如下曲线(以下，记载为I-V曲线)：示出图1A和1B以及图2A和2B所示的薄膜晶体管的漏电流相对于栅极电压的电流-电压特性。如在上述实施方式中说明地，使用为高功函数材料的钼形成源电极层及漏电极层。图10A表示图2A和2B所示的薄膜晶体管的I-V曲线，而图10B表示图1A和1B所示的薄膜晶体管的I-V曲线。薄膜晶体管的尺寸为图20A和20B所示的。
如上述实施方式所说明地，对图10A和10B进行的比较说明，在使用钼形成源电极层及漏电极层的情况下，图1A和1B所示的薄膜晶体管的截止电流比图2A和2B所示的薄膜晶体管的截止电流大很多，由此使薄膜晶体管作为开关元件进行正常工作是很困难的。当对图11A和11B进行比较时，图1A和1B所示的薄膜晶体管的截止电流与图2A和2B所示的薄膜晶体管的截止电流之间没有大的差异。因此，使用功函数低的材料形成图1A和1B所示的薄膜晶体管的源电极层及漏电极层是特别有效的。
图3A和3B表示图4A和4B所示的薄膜晶体管的I-V曲线。图4A所示的薄膜晶体管没有包括第一半导体层106，但其其他组成与图1A和1B所示的薄膜晶体管类似。注意，第二半导体层108使用非晶半导体形成。图4B的薄膜晶体管没有包括第一半导体层206，但其其他组成与图2A和2B所示的薄膜晶体管类似。注意，第二半导体层208使用非晶半导体形成。就是说，图4A和4B所示的薄膜晶体管分别是沟道形成区使用非晶半导体层形成的薄膜晶体管。如图10A和10B那样，使用钼形成源电极层及漏电极层。薄膜晶体管的尺寸如图20A和20B所示。
根据图3A和3B，在使用非晶半导体层形成沟道形成区的薄膜晶体管中，栅电极层重叠于半导体层整个表面的结构(图4A所示的结构)和栅电极层仅重叠于半导体层一部分的结构(图4B所示的结构)之间，I-V曲线中没有大的差异。因此，在第一半导体层使用结晶性半导体层形成的情况下，使用功函数低的材料形成源电极层及漏电极层是特别有效的。
本申请基于2008年12月11日在日本专利局提交的日本专利申请序列号2008-316196及2009年5月28日在日本专利局提交的日本专利申请序列号2009-128675，在此引用其全部内容作为参考。

Claims (18)

1.一种薄膜晶体管，包括：
栅电极层；
第一半导体层；
设置在所述第一半导体层上并与所述第一半导体层相接触的第二半导体层，其中，所述第二半导体层的载流子迁移率低于所述第一半导体层的载流子迁移率；
设置在所述栅电极层和所述第一半导体层之间并与它们相接触的栅极绝缘层；
设置为接触于所述第二半导体层的杂质半导体层；
设置为部分接触于所述杂质半导体层中的一个、所述第一半导体层以及所述第二半导体层的源电极层；以及
设置为部分接触于所述杂质半导体层中的另一个、所述第一半导体层以及所述第二半导体层的漏电极层，
其中，所述第一半导体层在所述栅电极层上的整个表面重叠于所述栅电极层，且
其中，所述第一半导体层和所述源电极层或所述漏电极层相接触的部分的势垒大于等于0.5eV。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二半导体层的禁带宽度大于与所述源电极层及所述漏电极层相接触的所述第一半导体层的禁带宽度。
3.根据权利要求1所述的薄膜晶体管，
其特征在于，所述第一半导体层包括结晶性半导体，且所述第二半导体层包括非晶半导体。
4.根据权利要求3所述的薄膜晶体管，
其特征在于，所述第一半导体层使用微晶半导体来形成，且该微晶半导体包括晶粒尺寸大于等于2nm且小于等于200nm的晶粒。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第二半导体层包括所述非晶半导体和微小半导体晶粒。
6.根据权利要求5所述的薄膜晶体管，其特征在于，所述非晶半导体包括NH基。
7.根据权利要求1所述的薄膜晶体管，其特征在于，将从所述栅极绝缘层和所述第一半导体层之间的界面到所述第二半导体层的凸部的头端的距离设定为大于等于3nm且小于等于80nm。
8.根据权利要求1所述的薄膜晶体管，其特征在于，所述杂质半导体层使用结晶性半导体形成。
9.根据权利要求1所述的薄膜晶体管，其特征在于，用于所述源电极层及所述漏电极层的至少一部分的材料包括钇、锆、钛和氮化钛中的至少一种。
10.一种薄膜晶体管，包括：
栅电极层；
第一半导体层；
设置在所述第一半导体层上并与所述第一半导体层相接触的第二半导体层，其中，所述第二半导体层的载流子迁移率低于所述第一半导体层的载流子迁移率；
设置在所述栅电极层和所述第一半导体层之间并与它们相接触的栅极绝缘层；
设置为接触于所述第二半导体层的杂质半导体层；
设置为部分接触于所述杂质半导体层中的一个、所述第一半导体层以及所述第二半导体层的源电极层；以及
设置为部分接触于所述杂质半导体层中的另一个、所述第一半导体层以及所述第二半导体层的漏电极层，
其中，所述第一半导体层在所述栅电极层上的整个表面重叠于所述栅电极层，且
其中，用于形成所述源电极层及所述漏电极层的材料的功函数为φ，真空能级和所述第一半导体层的迁移率边缘的底部之间的差异为χ，所述第一半导体层的禁带宽度为Eg，并且Eg+χ-φ大于等于0.5eV。
11.根据权利要求10所述的薄膜晶体管，其特征在于，所述第二半导体层的禁带宽度大于与所述源电极层及所述漏电极层相接触的所述第一半导体层的禁带宽度。
12.根据权利要求10所述的薄膜晶体管，其特征在于，所述第一半导体层包括结晶性半导体，且所述第二半导体层包括非晶半导体。
13.根据权利要求12所述的薄膜晶体管，其特征在于，所述第一半导体层通过使用微晶半导体而形成，该微晶半导体包括晶粒尺寸大于等于2nm且小于等于200nm的晶粒。
14.根据权利要求13所述的薄膜晶体管，其特征在于，所述第二半导体层包括所述非晶半导体和微小半导体晶粒。
15.根据权利要求14所述的薄膜晶体管，其特征在于，所述非晶半导体包括NH基。
16.根据权利要求10所述的薄膜晶体管，其特征在于，将从所述栅极绝缘层和所述第一半导体层之间的界面到所述第二半导体层的凸部的头端的距离设定为大于等于3nm且小于等于80nm。
17.根据权利要求10所述的薄膜晶体管，其特征在于，所述杂质半导体层使用结晶性半导体形成。
18.根据权利要求10所述的薄膜晶体管，其特征在于，用于所述源电极层及所述漏电极层的至少一部分的材料包括钇、锆、钛和氮化钛中的至少一种。
CN200980150030.8A 2008-12-11 2009-11-17 薄膜晶体管及显示装置 Expired - Fee Related CN102246310B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008-316196 2008-12-11
JP2008316196 2008-12-11
JP2009128675 2009-05-28
JP2009-128675 2009-05-28
PCT/JP2009/069752 WO2010067698A1 (en) 2008-12-11 2009-11-17 Thin film transistor and display device

Publications (2)

Publication Number Publication Date
CN102246310A true CN102246310A (zh) 2011-11-16
CN102246310B CN102246310B (zh) 2013-11-06

Family

ID=42239432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980150030.8A Expired - Fee Related CN102246310B (zh) 2008-12-11 2009-11-17 薄膜晶体管及显示装置

Country Status (6)

Country Link
US (1) US8120030B2 (zh)
JP (1) JP5613404B2 (zh)
KR (1) KR101667622B1 (zh)
CN (1) CN102246310B (zh)
TW (1) TWI470807B (zh)
WO (1) WO2010067698A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN106249495A (zh) * 2016-08-25 2016-12-21 厦门天马微电子有限公司 显示面板及其阵列基板
CN111081753A (zh) * 2019-12-03 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制备方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100067612A (ko) * 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치
US8735231B2 (en) 2010-08-26 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of dual-gate thin film transistor
JP5687133B2 (ja) * 2010-11-05 2015-03-18 三菱電機株式会社 半導体装置及び表示装置
US8629445B2 (en) * 2011-02-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic appliance
TWI489560B (zh) * 2011-11-24 2015-06-21 Au Optronics Corp 畫素結構及其製作方法
US9507968B2 (en) * 2013-03-15 2016-11-29 Cirque Corporation Flying sense electrodes for creating a secure cage for integrated circuits and pathways
KR102206377B1 (ko) 2014-01-24 2021-01-22 삼성디스플레이 주식회사 액정 표시 장치
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10349167B2 (en) * 2015-05-18 2019-07-09 Apple Inc. Audio speaker with back volume containing adsorptive material
US10224382B2 (en) * 2017-07-25 2019-03-05 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing an OLED display screen integrated with touch function
JP7037649B2 (ja) * 2018-06-18 2022-03-16 日立Astemo株式会社 半導体装置
US10727284B2 (en) * 2018-11-15 2020-07-28 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of fabricating organic light-emitting diode touch display screen

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS6098680A (ja) 1983-11-04 1985-06-01 Seiko Instr & Electronics Ltd 電界効果型薄膜トランジスタ
JPS6187371A (ja) 1984-10-05 1986-05-02 Hitachi Ltd 薄膜半導体装置
EP0473988A1 (en) 1990-08-29 1992-03-11 International Business Machines Corporation Method of fabricating a thin film transistor having amorphous/polycrystalline semiconductor channel region
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JP2814319B2 (ja) * 1991-08-29 1998-10-22 株式会社日立製作所 液晶表示装置及びその製造方法
JPH0563196A (ja) * 1991-09-04 1993-03-12 Hitachi Ltd 薄膜半導体装置及びその製造方法並び液晶表示装置
JPH05267662A (ja) * 1992-03-19 1993-10-15 Hitachi Ltd 相補型薄膜半導体装置およびそれを用いた画像情報処理装置
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP3373620B2 (ja) 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
JP2938351B2 (ja) 1994-10-18 1999-08-23 株式会社フロンテック 電界効果トランジスタ
JPH08195492A (ja) 1995-01-13 1996-07-30 Matsushita Electric Ind Co Ltd 多結晶薄膜の形成方法および薄膜トランジスタの製造方法
TW303526B (zh) 1994-12-27 1997-04-21 Matsushita Electric Ind Co Ltd
JPH1020298A (ja) 1996-07-03 1998-01-23 Sharp Corp 液晶表示装置
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JPH11223505A (ja) * 1997-12-03 1999-08-17 Mitsutoyo Corp 誘導型位置測定装置
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JP2002246605A (ja) 2001-02-20 2002-08-30 Matsushita Electric Ind Co Ltd 液晶表示用薄膜トランジスタの製造方法
TW577176B (en) 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
TWI399580B (zh) * 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
TWI234288B (en) 2004-07-27 2005-06-11 Au Optronics Corp Method for fabricating a thin film transistor and related circuits
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4577114B2 (ja) 2005-06-23 2010-11-10 ソニー株式会社 薄膜トランジスタの製造方法および表示装置の製造方法
JP2007035964A (ja) 2005-07-27 2007-02-08 Sony Corp 薄膜トランジスタとその製造方法、及び表示装置
EP1914669B1 (en) * 2006-10-18 2011-04-20 Semiconductor Energy Laboratory Co., Ltd. RFID tag
JP2008124392A (ja) * 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
JP2008218796A (ja) * 2007-03-06 2008-09-18 Kobe Steel Ltd 薄膜トランジスタの製造装置及びその製造方法
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI464510B (zh) 2007-07-20 2014-12-11 Semiconductor Energy Lab 液晶顯示裝置
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
US8030655B2 (en) 2007-12-03 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
KR20100067612A (ko) 2008-12-11 2010-06-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터 및 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985761A (zh) * 2013-02-07 2014-08-13 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN103985761B (zh) * 2013-02-07 2017-04-12 群创光电股份有限公司 薄膜晶体管元件与薄膜晶体管显示装置
CN106249495A (zh) * 2016-08-25 2016-12-21 厦门天马微电子有限公司 显示面板及其阵列基板
CN111081753A (zh) * 2019-12-03 2020-04-28 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及薄膜晶体管的制备方法

Also Published As

Publication number Publication date
KR101667622B1 (ko) 2016-10-28
KR20110094212A (ko) 2011-08-22
WO2010067698A1 (en) 2010-06-17
TW201030984A (en) 2010-08-16
US8120030B2 (en) 2012-02-21
JP5613404B2 (ja) 2014-10-22
TWI470807B (zh) 2015-01-21
JP2011009689A (ja) 2011-01-13
US20100148175A1 (en) 2010-06-17
CN102246310B (zh) 2013-11-06

Similar Documents

Publication Publication Date Title
CN102246310B (zh) 薄膜晶体管及显示装置
CN101752427B (zh) 薄膜晶体管及显示装置
CN101847662B (zh) 薄膜晶体管
CN101765917B (zh) 显示器件及具有该显示器件的电子设备及其制造方法
CN101527260B (zh) 结晶半导体膜的形成方法、晶体管及显示装置的制造方法
CN101521233B (zh) 薄膜晶体管及显示装置
TWI437339B (zh) 液晶顯示裝置和具有該液晶顯示裝置的電子裝置
JP5700638B2 (ja) トランジスタ
JP2011151379A (ja) 薄膜トランジスタ
JP2016026403A (ja) 半導体装置の作製方法
JP5759833B2 (ja) 半導体装置及びその作製方法
JP5878603B2 (ja) 半導体装置の作製方法
JP5938179B2 (ja) 半導体装置の作製方法、及び半導体装置
JP5711463B2 (ja) 薄膜トランジスタ
JP5767073B2 (ja) エッチング方法及び半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131106

Termination date: 20211117