TWI437339B - 液晶顯示裝置和具有該液晶顯示裝置的電子裝置 - Google Patents

液晶顯示裝置和具有該液晶顯示裝置的電子裝置 Download PDF

Info

Publication number
TWI437339B
TWI437339B TW097127808A TW97127808A TWI437339B TW I437339 B TWI437339 B TW I437339B TW 097127808 A TW097127808 A TW 097127808A TW 97127808 A TW97127808 A TW 97127808A TW I437339 B TWI437339 B TW I437339B
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
island
conductive
layer
shaped semiconductor
Prior art date
Application number
TW097127808A
Other languages
English (en)
Other versions
TW200916931A (en
Inventor
Atsushi Miyaguchi
Satohiro Okamoto
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200916931A publication Critical patent/TW200916931A/zh
Application granted granted Critical
Publication of TWI437339B publication Critical patent/TWI437339B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134318—Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

液晶顯示裝置和具有該液晶顯示裝置的電子裝置
本發明係關於一種液晶顯示裝置及使用該液晶顯示裝置的電子裝置。本發明特別關於將薄膜電晶體用於像素部的液晶顯示裝置及使用該液晶顯示裝置的電子裝置。
近年來，使用形成於具有絕緣表面的基板上的半導體薄膜(厚度為幾nm至幾百nm左右)構成薄膜電晶體的技術實際應用到很多電子裝置中。特別作為液晶顯示裝置的像素部中的開關元件，薄膜電晶體正在進行實用化且其研究開發盛行。
在大型面板中，將使用非晶半導體膜的薄膜電晶體用作液晶顯示裝置的開關元件，而在小型面板中，將使用多晶半導體膜的薄膜電晶體用作液晶顯示裝置的開關元件。作為多晶半導體膜的形成方法，已知如下技術，即藉由光學系統將脈衝振盪的受激準分子雷射光束加工成線狀，對非晶半導體膜掃描並照射線狀光束，以使非晶半導體膜結晶化。
另外，將使用微晶半導體膜的薄膜電晶體用作影像顯示裝置的開關元件(專利文獻1至3)。另外，作為以提高非晶半導體膜的特性為目的的薄膜電晶體的製造方法，已知如下方法，即在閘極絕緣膜上形成非晶矽膜，然後在其上面形成金屬膜，並且對該金屬膜照射二極體雷射，以 將非晶矽膜改進為微晶矽膜(非專利文獻1)。在該方法中，形成在非晶矽膜上的金屬膜是為了將二極體雷射的光能變換為熱能而提供的。因此，之後必須去除該金屬膜，以完成薄膜電晶體。換言之，該方法是非晶半導體膜只受到來自金屬膜的傳導加熱而被加熱，以形成作為微晶半導體膜的微晶矽膜的方法。 [專利文獻1]日本專利申請特開第Hei4－242724號公報 [專利文獻2]日本專利申請特開第2005－49832號公報 [專利文獻3]美國專利第5591987號
[非專利文獻1]Toshiaki Arai和其他，SID 07 DIGEST,2007,p.1370－1373
使用多晶半導體膜的薄膜電晶體具有如下優點：與使用非晶半導體膜的薄膜電晶體相比，其遷移率高2位數以上，並且可以在同一個基板上整合地形成液晶顯示裝置的像素部和其週邊驅動電路。然而，與使用非晶半導體膜的情況相比，因為要使半導體膜結晶化，所以多晶半導體膜的製程變複雜，因而有降低成品率並提高成本的問題。
另外，還有微晶半導體膜的表面容易被氧化的問題。因此，存在如下問題：若通道形成區域的微晶顆粒被氧化，則在微晶顆粒的表面形成氧化膜，而且該氧化膜阻礙載流子的移動，從而薄膜電晶體的電特性降低。
另外，因為容易製造反交錯結構的薄膜電晶體，所以 它作為提供在液晶顯示裝置的像素部中的開關元件很有希望。因為要提高像素的開口率，所以反交錯結構的薄膜電晶體被期待實現高功能化及小型化。但是，另一方面，存在如下問題，即在薄膜電晶體處於截止狀態時，流過源區和汲區之間的漏電流(也稱為截止電流)增加。由此，存在難以減小薄膜電晶體的尺寸而難以實現保持電容的小型化及耗電量的降低的問題。
鑒於上述問題，本發明的目的在於提供一種包括薄膜電晶體的液晶顯示裝置，該薄膜電晶體可以抑製成品率的降低、抑制製造成本的增加，並且其電特性高而可以降低截止電流。
本發明的液晶顯示裝置中的薄膜電晶體包括提供在基板上的閘極電極；以覆蓋基板和閘極電極的方式提供的閘極絕緣膜；中間夾著閘極絕緣膜提供在閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層中按順序層疊有微晶半導體層和其上表面有凹部的緩衝層；提供在緩衝層上的導電半導體層；以及提供為與導電半導體層接觸的導電層，其中導電半導體層不提供在凹部上，導電半導體層與閘極絕緣膜接觸地提供在第一島狀半導體膜及第二島狀半導體膜之間。
注意，液晶顯示裝置包括液晶元件。另外，液晶顯示裝置包括液晶元件被密封的狀態的面板、以及該面板安裝 有包括控制器的IC等的狀態的模組。而且本發明係關於相當於在製造該液晶顯示裝置的過程中完成液晶元件前的一個方式的元件基板，該元件基板在多個像素中分別具備對液晶元件供給電壓的單元。具體而言，元件基板既可以是僅形成液晶元件的像素電極的狀態，又可以是形成成為像素電極的導電膜後且藉由蝕刻形成像素電極前的狀態，無論是任何狀態都可以。
注意，本說明書中的液晶顯示裝置是指影像顯示裝置、液晶顯示裝置、或光源(包括照明裝置)。另外，液晶顯示裝置還包括安裝有連接器諸如FPC(撓性印刷電路)、TAB(載帶自動鍵合)膠帶或TCP(帶載封裝)的模組；在TAB膠帶或TCP端部上提供有印刷線路板的模組；以及IC(積體電路)藉由COG(玻璃上晶片)方式直接安裝在液晶元件的模組。
藉由本發明，可以提供包括薄膜電晶體的液晶顯示裝置，該薄膜電晶體可以抑製成品率的降低、製造成本的增加，並且其電特性高而可以降低截止電流。
下面，將參照附圖說明本發明的實施例模式。但是，本發明可以藉由多種不同的方式來實施，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式和詳細內容在不脫離本發明的宗旨及其範圍下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在本 實施例模式所記載的內容中。
實施例模式1
在本實施例模式中，以下使用附圖說明用於液晶顯示裝置的多通道型薄膜電晶體(以下稱為多通道TFT)的製造方法。圖1A至圖4B為表示多通道TFT的製造方法的截面圖，圖5A至圖9B為在一個像素中的多通道TFT及像素電極的連接區域的俯視圖。注意，在本說明書中所記載的“多通道型”是指在電晶體的源區和汲區之間串聯電連接有多個通道區域的結構。也將多通道型電晶體稱為多通道型薄膜電晶體。
對於具有微晶半導體膜的多通道TFT而言，由於n通道型多通道TFT的遷移率比p通道型多通道TFT的遷移率高，所以n通道型多通道TFT更佳的用於驅動電路。較佳的、使形成在同一個基板上的所有多通道TFT的極性一致，以便抑制處理步驟數量。在此，使用n通道型多通道TFT進行說明。
如圖1A所示，在基板100上形成閘極電極101。作為基板100，可以使用藉由熔化法或浮法製造的無鹼玻璃基板例如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃等；或陶瓷基板，還可以使用具有可承受本製造方法的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置絕緣膜的基板。在基板100為母玻璃的情況下，基板100的尺寸可以採用第一代 (320mm×400mm)、第二代(400mm×500mm)、第三代(550mm×650mm)、第四代(680mm×880mm或730mm×920mm)、第五代(1000mm×1200mm或1100mm×1250mm)、第六代(1500mm×1800mm)、第七代(1900mm×2200mm)、第八代(2160mm×2460mm)、第九代(2400mm×2800mm或2450mm×3050mm)、第十代(2950mm×3400mm)等。
使用鈦、鉬、鉻、鉭、鎢、鋁等金屬材料或它們的合金材料來形成閘極電極101。可以藉由濺射法或真空蒸鍍法在基板100上形成導電膜，藉由光微影技術或噴墨法在該導電膜上形成掩模，並且使用該掩模蝕刻導電膜，來形成閘極電極101。另外，作為為了提高閘極電極101的緊密性的阻擋金屬，也可以在基板100和閘極電極101之間提供上述金屬材料的氮化物膜。作為一例，閘極電極由鋁和鉬的疊層結構、銅和鉬的疊層結構、銅和氮化鈦或氮化鉭的疊層結構構成。在本實施例模式中，利用使用第一光掩模形成的抗蝕劑掩模蝕刻形成在基板100上的導電膜來形成閘極電極101。
注意，在閘極電極101上形成半導體膜或佈線，因此其端部較佳的加工為錐形形狀，以便防止斷開。此外，雖然未圖示，但是在該處理步驟中也可以同時形成連接到閘極電極的佈線。
接著，在閘極電極101上按順序形成閘極絕緣膜102、微晶半導體膜103、以及緩衝層104。接著，在緩衝 層104上塗敷抗蝕劑151。另外，較佳的、連續形成閘極絕緣膜102、微晶半導體膜103、以及緩衝層104。藉由不暴露於大氣地連續形成閘極絕緣膜102、微晶半導體膜103、以及緩衝層104，能夠在不受到大氣成分或大氣中懸浮的污染雜質元素污染的情況下形成各個疊層的介面，因此，能夠降低薄膜電晶體特性的不均勻性。
閘極絕緣膜102可以藉由CVD法或濺射法等並使用氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜形成。另外，閘極絕緣膜102可以藉由按順序層疊氧化矽膜或氧氮化矽膜和氮化矽膜或氮氧化矽膜的兩層來形成，而不是單層。另外，可以從基板一側按順序層疊氮化矽膜或氮氧化矽膜、氧化矽膜或氧氮化矽膜、以及氮化矽膜或氮氧化矽膜的三層來形成閘極絕緣膜，而不層疊兩層。
在此，氧氮化矽膜是其組成為如下的一種膜，即氧的含量高於氮，當使用盧瑟福背散射光譜學法(RBS：Rutherford Backscattering Spectrometry)及氫前方散射法(HFS：Hydrogen Forward Scattering)測量時，作為濃度範圍，包含50原子%至70原子%的氧、0.5原子%至15原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫。另外，氮氧化矽膜是其組成為如下的一種膜，即氮的含量高於氧，當使用RBS及HFS測量時，作為濃度範圍，包含5原子%至30原子%的氧、20原子%至55原子%的氮、25原子%至35原子%的矽、10原子%至30原子%的氫。注意，在將構成氧氮化矽或氮氧化矽的原 子的總計設定為100原子%的情況下，氮、氧、矽、以及氫的含量比包括在上述範圍內。
微晶半導體膜103是包括具有非晶體和晶體結構(包括單晶、多晶)的中間結構的半導體的膜。該半導體是具有在自由能方面很穩定的第三狀態的半導體，並且是具有短程有序且具有晶格畸變的晶體，其中粒徑為0.5nm至20nm的柱狀或針狀晶體向相對於基板表面法線方向生長。另外，微晶半導體和非單晶半導體混合存在。作為微晶半導體的代表實例的微晶矽的拉曼光譜偏移到低於表示單晶矽的521cm－1 的波數一側。亦即，在表示單晶矽的521cm－1 和表示非晶矽的480cm－1 之間有微晶矽的拉曼光譜的高峰。此外，使該半導體膜包含至少1原子%或更多的氫或鹵素，以便終結懸空鍵。進而，藉由使該半導體包含氦、氬、氪、氖等稀有氣體元素，進一步促進其晶格畸變，而可以獲得增加穩定性而良好的微晶半導體膜。例如在美國專利4,409,134號公開中有關於這種微晶半導體膜的記載。
該微晶半導體膜可以藉由頻率為幾十MHz至幾百MHz的高頻電漿CVD法或頻率為1GHz以上的微波電漿CVD裝置形成。典型地說，可以使用氫稀釋SiH4 、Si2 H6 等的氫化矽來形成微晶半導體膜。另外，可以對氫化矽及氫添加選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行稀釋來形成微晶半導體膜。將相對於此時的氫化矽的氫的流量比設定為50倍以上1000倍以下，較佳的為 50倍以上200倍以下，更佳的為100倍。另外、可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等而代替氫化矽。
另外，由於微晶半導體膜在有意地不添加以價電子控制為目的的雜質元素時呈現微弱的n型導電性，所以可以藉由在進行成膜的同時或在進行成膜後對用作多通道TFT的通道形成區域的微晶半導體膜添加賦予p型的雜質元素來控制臨界值。作為賦予p型的雜質元素，典型有硼，較佳的將B2 H6 、BF3 等的雜質氣體以1ppm至1000ppm，較佳的以1ppm至100ppm的比率混入氫化矽中。並且，較佳的將硼濃度例如設定為1×1014 atoms/cm3 至6×1016 atoms/cm3 。
此外，微晶半導體膜的氧濃度設定為5×1019 atoms/cm3 以下，較佳的為1×1019 atoms/cm3 以下，並且氮及碳的濃度較佳的分別設定為3×1018 atoms/cm3 以下。藉由降低混入到微晶半導體膜中的氧、氮、及碳的濃度，可以防止微晶半導體膜成為n型。
微晶半導體膜103以200nm以下，較佳的以1nm以上100nm以下，更較佳的以5nm以上50nm以下的厚度形成。微晶半導體膜103用作之後形成的多通道TFT的通道形成區域。藉由將微晶半導體膜103的厚度設定為5nm以上50nm以下，之後形成的多通道TFT成為完全耗盡型TFT。另外，由於微晶半導體膜103的成膜速度很慢，它為非晶半導體膜的成膜速度的1/10至1/100，所以藉由減少其厚度，可以提高處理量。由於微晶半導體膜由微晶構 成，因此其電阻比非晶半導體膜低。由此，在將微晶半導體膜用於通道形成區域的多通道TFT中，表示電流電壓特性的曲線的上升部分的傾斜陡峭，其作為開關元件的回應性優良且可以進行高速驅動。此外，藉由將微晶半導體膜用於多通道TFT的通道形成區域，可以抑制多通道TFT的臨界值變動。因此，可以製造電特性的不均勻性少的液晶顯示裝置。
另外，微晶半導體膜的遷移率比非晶半導體膜高。因此，藉由使用其通道形成區域由微晶半導體膜形成的多通道TFT作為液晶元件的開關元件，可以縮小通道形成區域的面積，即多通道TFT的面積。由此，在每一個像素中的多通道TFT所占的面積縮小，從而可以提高像素的開口率。
另外，也可以以提高微晶半導體膜的電特性為目的，將雷射光束照射到閘極絕緣膜上的微晶半導體膜的表面。以微晶半導體膜不熔化的能量密度照射雷射光束。換言之，對微晶半導體膜進行的雷射處理是利用固相晶體生長來進行的，其中不使微晶半導體膜受輻射加熱而熔化。換言之，該雷射處理是利用沉積的微晶半導體膜不成為液相的臨界區域的，因此，也可以稱為“臨界生長”。
可以使雷射光束作用到微晶半導體膜和閘極絕緣膜的介面。由此，可以將在微晶半導體膜的表面的晶體作為核，從該表面向其與閘極絕緣膜的介面進行固相晶體生長而出現大致柱狀的晶體。藉由雷射處理的固相晶體生長不 是擴大晶體粒徑的，而是改善在膜厚度方向上的結晶性的。在雷射處理中，藉由將雷射光束集聚為超長矩形(線狀雷射光束)，可以進行一次雷射光束掃描來處理例如在730mm×920mm的玻璃基板上的微晶半導體膜。在此情況下，重疊線狀雷射光束的比率(重疊率)設定為0%至90%(較佳的為0%至67%)來進行。由此，每一個基板的處理時間縮短，而可以提高成品率。雷射光束的形狀不局限於線狀，面狀的雷射光束也可以同樣處理。另外，該雷射處理不局限於上述玻璃基板的尺寸，可以適於各種尺寸。藉由雷射處理，改善閘極絕緣膜和微晶半導體膜的介面區域的結晶性，而發揮提高具有底閘極結構的電晶體的電特性的作用。這種臨界生長的特徵之一如下，即不形成在常規的低溫多晶矽中存在的表面凹凸(也稱為皺紋的凸狀體)，在雷射處理後的半導體膜表面保持平坦性。如本實施例模式所示，對成膜後的微晶半導體膜直接照射雷射光束而獲得的具有微晶性的半導體膜與沉積的微晶半導體膜及藉由傳導加熱改變性質的微晶半導體膜(記載於非專利文獻1中)在其生長機理及膜性質上顯然不同。
可以藉由使用SiH4 、Si2 H6 等的氫化矽並採用電漿CVD法形成緩衝層104。此外，可以對上述氫化矽添加選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進行稀釋來形成非晶半導體膜。可以藉由使用其流量為氫化矽的流量的1倍以上20倍以下，較佳的為1倍以上10倍以下，更較佳的為1倍以上5倍以下的氫，來形成包含氫的 非晶半導體膜。此外，藉由使用上述氫化矽和氮或氨，可以形成包含氮的非晶半導體膜。另外，藉由使用上述氫化矽和包含氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)，可以形成包含氟、氯、溴、或碘的非晶半導體膜。另外，可以使用SiH2 Cl2 、SiHCl3 、SiCl4 、SiF4 等代替氫化矽。
此外，作為緩衝層104，可以將非晶半導體用作靶子並使用氫或稀有氣體進行濺射來形成非晶半導體膜。此時，藉由將氨、氮、或N2 O包含在氣氛中，可以形成含有氮的非晶半導體膜。另外，藉由將含有氟、氯、溴、或碘的氣體(F2 、Cl2 、Br2 、I2 、HF、HCl、HBr、HI等)包含在氣氛中，可以形成含有氟、氯、溴、或碘的非晶半導體膜。
此外，作為緩衝層104，也可以在微晶半導體膜103的表面上採用電漿CVD法或濺射法形成非晶半導體膜，然後使用氫電漿、氮電漿、或鹵素電漿對非晶半導體膜的表面進行處理，來使非晶半導體膜的表面氫化、氮化、或鹵化。或者，也可以使用氦電漿、氬電漿、氪電漿、氖電漿等對非晶半導體膜的表面進行處理。
較佳的使用不包含微晶顆粒的非晶半導體膜形成緩衝層104。因此，在採用頻率為幾十MHz至幾百MHz的高頻電漿CVD法、或微波電漿CVD法形成非晶半導體膜的情況下，較佳的控制成膜條件以使它成為不包含微晶顆粒的非晶半導體膜。
緩衝層104的一部分有時在之後的形成源區及汲區的步驟中被蝕刻。較佳的此時以殘留緩衝層104的一部分的厚度形成緩衝層104。典型地，較佳的以150nm以上400nm以下的厚度形成。在使用多通道TFT的外加電壓高(例如15V左右)的液晶顯示裝置中，若將緩衝層104的厚度形成得像上述範圍所示那樣厚，則絕緣耐壓性提高，而即使對多通道TFT施加高電壓，也可以避免多通道TFT退化。
藉由在微晶半導體膜103的表面形成非晶半導體膜、以及包含氫、氮或鹵素的非晶半導體膜，可以防止包含在微晶半導體膜103中的微晶顆粒的表面自然氧化。特別地，在非晶半導體膜和微晶半導體膜103的微晶顆粒接觸的區域中，因局部應力而容易產生裂縫。當該裂縫與氧氣接觸時，微晶顆粒氧化，而形成氧化矽。然而，藉由在微晶半導體膜103的表面形成緩衝層，可以防止微晶顆粒氧化。另外，藉由形成緩衝層，可以防止之後形成源區及汲區時產生的蝕刻殘渣混入到微晶半導體膜中。
另外，緩衝層104為非晶半導體膜或者包含氫、氮或鹵素的非晶半導體膜。非晶半導體膜的能隙比微晶半導體膜大(非晶半導體膜的能隙為1.1eV至1.5eV，微晶半導體膜的能隙為1.6eV至1.8eV)，並且非晶半導體膜的電阻高且遷移率低，它為微晶半導體膜的1/5至1/10。由此，之後形成的多通道TFT的形成在源區及汲區和微晶半導體膜之間的緩衝層用作高電阻區域，並且微晶半導體 膜用作通道形成區域。由此，可以降低多通道TFT的截止電流。在使用該多通道TFT作為液晶顯示裝置的開關元件的情況下，可以提高液晶顯示裝置的對比度。
另外，也可以在形成微晶半導體層後，藉由電漿CVD法以300℃至400℃的溫度形成氫化非晶矽膜作為緩衝層。藉由該成膜處理，氫供給到微晶半導體膜，而可以獲得與使微晶半導體膜氫化時相同的效果。換言之，藉由在微晶半導體膜上沉積氫化非晶矽層，在微晶半導體膜中擴散氫，以終結懸空鍵。
這裏，使用圖10說明能夠連續形成從閘極絕緣膜102直到緩衝層104的電漿CVD裝置。圖10為示出電漿CVD裝置的俯視截面的示意圖，該電漿CVD裝置具有在公共室1020周圍具備裝載室1010、卸載室1015、反應室(1)1011、反應室(2)1012、反應室(3)1013的結構。在公共室1020和各個處理室之間具備閘閥1022、閘閥1023、閘閥1024、閘閥1025、閘閥1026，以防止在各個處理室進行的處理互相干涉。基板裝載在裝載室1010、卸載室1015的盒子1028、盒子1029，然後由公共室1020的傳送單元1021傳送到反應室(1)1011至反應室(3)1013。該裝置能夠按每個堆積膜種類分配反應室，從而可以在不與大氣接觸的狀態下連續形成多個不同的覆蓋膜。作為一例，可以採用在反應室(1)1011中形成閘極絕緣膜102，在反應室(2)1012中層疊形成微晶半導體膜103及緩衝層104，反應室(3)1013是備用室 的結構。
像這樣，由於可以使用連接有多個處理室的微波電漿CVD裝置同時形成閘極絕緣膜102、微晶半導體膜103、以及緩衝層104，因此可以提高批量生產性。此外，即使在某個反應室中進行維護或清洗，也可以在其他反應室中形成膜，從而可以提高成膜的節拍時間。另外，因為可以在不被大氣成分或懸浮在大氣中的污染雜質元素污染的狀態下形成各個疊層的介面，所以可以減少電晶體的特性的不均勻性。
注意，雖然在圖10A和10B所示的電漿CVD裝置中分別設置有裝載室及卸裝室，但是也可以設置一個裝載/卸裝室。此外，在電漿CVD裝置中也可以設置多個備用室。由於可以藉由在備用室中對基板進行預熱而縮短各個反應室中的到成膜以前的加熱時間，因此可以提高處理量。
返回對於圖1A的說明。在圖1A中的抗蝕劑可以使用正型抗蝕劑或負型抗蝕劑。在本實施例模式中使用正型抗蝕劑。然後，使用第二光掩模形成抗蝕劑掩模151。如圖1B所示，藉由利用形成在緩衝層上的抗蝕劑掩模151蝕刻微晶半導體膜103及緩衝層104，在閘極電極101上形成島狀半導體膜105a(也稱為第一島狀半導體膜)及島狀半導體膜105b(也稱為第二島狀半導體膜)。另外，圖1B相當於圖5A的沿虛線A－B的截面圖(但是，閘極絕緣膜102除外)。
另外，藉由使島狀半導體膜105a及島狀半導體膜105b的端部側面傾斜，可以防止形成在島狀半導體膜105a及島狀半導體膜105b上的源區及汲區和位於島狀半導體膜105a及島狀半導體膜105b底部的微晶半導體膜之間產生漏電流。島狀半導體膜105a及島狀半導體膜105b的端部側面的傾斜度為90度至30度，較佳的為80度至45度。藉由採用這樣的角度，可以防止起因於步階形狀的源極電極或汲極電極的斷開。
接著，以覆蓋島狀半導體膜105a及島狀半導體膜105b的方式形成導電半導體膜106。此時，重要的是，導電半導體膜106提供為如圖2A所示那樣在島狀半導體膜105a和島狀半導體膜105b之間與閘極絕緣膜接觸。以接觸於在島狀半導體膜105a和島狀半導體膜105b之間存在的閘極絕緣膜102的方式形成的導電半導體膜106是用作之後形成的多通道TFT中的電流通路。
在形成n通道型多通道TFT的情況下，對導電半導體膜106添加磷作為典型的雜質元素即可，即對氫化矽添加PH3 等的雜質氣體即可。另外，在形成p通道型多通道TFT的情況下，作為典型的雜質元素添加硼即可，即對氫化矽添加B2 H6 等的雜質氣體即可。導電半導體膜106可以由微晶半導體或非晶半導體形成。再者，導電半導體膜106也可以由添加有賦予一種導電類型的雜質的非晶半導體膜和添加有賦予一種導電類型的雜質的微晶半導體膜的疊層形成。藉由在緩衝層104一側形成添加有賦予一種導 電類型的雜質的非晶半導體膜，並且在其上形成添加有賦予一種導電類型的雜質的微晶半導體膜，電阻逐漸變化，載流子容易流過，而可以提高遷移率。以2nm以上50nm以下的厚度形成導電半導體膜106。藉由將導電半導體膜的厚度形成得薄，可以提高處理量。
另外，在緩衝層104中較佳的不添加磷或硼等的賦予一種導電類型的雜質。特別地，為了控制臨界值包含在微晶半導體膜中的硼或包含在導電半導體膜中的磷較佳的不混入到緩衝層104中。結果，由於沒有因雜質產生漏電流的區域，所以可以降低漏電流。另外，藉由在導電半導體膜和微晶半導體膜之間形成不添加有磷或硼等的賦予一種導電類型的雜質的非晶半導體膜，可以防止分別包含在微晶半導體膜和源區及汲區中的雜質擴散。
接著，在導電半導體膜106上形成導電膜107。較佳的使用鋁、銅、或者添加有矽、鈦、釹、鈧、鉬等提高耐熱性的元素或防止小丘產生的元素的鋁合金的單層或疊層形成導電膜107。此外，也可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物形成與導電半導體膜接觸一側的膜，並且在其上形成鋁或鋁合金。再者，還可以採用如下疊層結構：使用鈦、鉭、鉬、鎢或上述元素的氮化物夾住鋁或鋁合金的上面及下面。在此，作為導電膜107示出具有層疊有三層導電膜的結構的導電膜，例如有使用鉬膜夾鋁膜的疊層導電膜、使用鈦膜夾鋁膜的疊層導電膜作為其一例。藉由濺射法或真空蒸鍍法形成導電膜。
接著，如圖2B所示，在導電膜107上塗敷抗蝕劑並且使用第三光掩模，來形成抗蝕劑掩模152。作為第三光掩模，可以使用多級灰度掩模。作為多級灰度掩模，可以舉出灰色調掩模或半色調掩模。藉由在使用多級灰度掩模曝光後進行顯影，可以形成具有不同厚度區域的抗蝕劑掩模。
接著，藉由利用使用光掩模152形成的抗蝕劑掩模，蝕刻導電半導體膜106及導電膜107以使它們分離。結果，可以形成如圖3A所示的在多通道型的電晶體結構中的成為源區或汲區的區域108a、區域108b、以及區域108c。另外，在該蝕刻處理中，還蝕刻島狀半導體膜105a及島狀半導體膜105b的緩衝層104的一部分。另外，圖3A相當於圖5B中的沿虛線A－B的截面圖(但是，閘極絕緣膜102除外)。
藉由上述處理，可以形成多通道TFT109。另外，可以使用三個光掩模形成薄膜電晶體。另外，在本說明書中的“多通道型薄膜電晶體”是指對於一對源區及汲區具有多個通道的薄膜電晶體。在圖3A所示的多通道TFT109中，若區域108a為源區，載流子(電子)則經過第一島狀半導體膜105a的通道區域、區域108b、以及第二島狀半導體膜105b的通道區域而流到用作汲區的區域108c中。
在本實施例模式所示的反交錯型的多通道型薄膜電晶體中，在閘極電極上層疊閘極絕緣膜、微晶半導體膜、緩 衝層、源區及汲區、以及源極電極及汲極電極，並且緩衝層覆蓋用作通道形成區域的微晶半導體膜的表面。另外，在緩衝層的一部分形成有凹部，該凹部以外的區域被源區及汲區覆蓋。換言之，由於在緩衝層形成有凹部，所以源區及汲區隔開，而可以降低在源區及汲區之間的漏電流。另外，由於藉由蝕刻緩衝層的一部分來形成凹部，所以可以去除在形成源區及汲區的處理中產生的蝕刻殘渣，而可以避免藉由殘渣在源區及汲區之間產生漏電流(寄生通道)。
另外，在用作通道形成區域的微晶半導體膜和源區及汲區之間形成有緩衝層。另外，微晶半導體膜的表面被緩衝層覆蓋。形成為比微晶半導體膜高電阻的緩衝層延伸到微晶半導體膜和源區及汲區之間，因而可以降低在薄膜電晶體中產生的漏電流，並且可以降低因為施加高電壓而導致的退化。另外，在微晶半導體膜上作為緩衝層形成有由氫終結其表面(上表面)的非晶半導體膜，因而可以防止微晶半導體膜的氧化，並且可以防止在形成源區及汲區的處理中產生的蝕刻殘渣混入微晶半導體膜中。因此，可以形成電特性好且耐壓性好的薄膜電晶體。
接著，如圖3B所示，在多通道TFT109上形成絕緣膜110。絕緣膜110可以與閘極絕緣膜102同樣形成。另外，絕緣膜110是為了防止大氣中懸浮的有機物、金屬物或水蒸氣等的污染雜質的侵入而提供的，因此，較佳的很緻密。另外，藉由將氮化矽膜用作絕緣膜110，可以將緩 衝層104中的氧濃度設定為5×1019 atoms/cm3 以下，較佳的為1×1019 atoms/cm3 以下。
接著，如圖4A所示，在絕緣膜110中形成接觸孔111。然後，如圖4B所示，形成在接觸孔111中與區域108c接觸的像素電極112。另外，圖4B相當於圖5C中的沿虛線A－B的截面圖。
像素電極112可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(以下稱為ITO)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。
此外，也可以使用包含導電高分子(也稱為導電聚合體)的導電組成物形成像素電極112。使用導電組成物形成的像素電極較佳的具有如下條件：薄層電阻為10000 Ω/□以下，當波長為550nm時的透光率為70%以上。另外，包含在導電組成物中的導電高分子的電阻率較佳的為0.1 Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質中的兩種以上而構成的共聚體等。
以上述方式可以形成可用於液晶顯示裝置的元件基板。
接著，使用附圖詳細說明本發明的多通道TFT的特 徵，所述附圖對應於本發明的圖1A至圖5C所說明的多通道TFT的俯視圖及截面圖。
圖6A所示的俯視圖相當於圖5C所示的俯視圖。另外，圖6B相當於圖4B所示的截面圖，圖6B為圖6A所示的俯視圖中的沿虛線A－B的截面圖。圖6A所示的俯視圖示出掃描線601、信號線602、第一島狀半導體膜603、第一島狀電極604、第二島狀半導體膜605、第二島狀電極606、以及像素電極607的佈置。
另外，圖6B中的各個佈線及電極層疊提供有構成上述多通道TFT的導電膜及絕緣膜等。若如圖1A至圖5C所說明那樣，在從掃描線601延伸提供的閘極電極651上層疊提供有閘極絕緣膜652、微晶半導體膜653、緩衝層654、導電半導體膜656、導電膜657、絕緣膜660、以及像素電極662。另外，閘極電極提供為與微晶半導體膜653的通道區域重疊即可，還可以將閘極電極分支成多個而佈置。
當圖6A所示的多通道TFT為n通道型電晶體時，載流子經過第一島狀半導體膜603、第一島狀電極604、第二島狀半導體膜605、以及第二島狀電極606流過信號線602和像素電極607之間。換言之，載流子在圖6A所示的第一島狀半導體膜603的通道區域及第二島狀半導體膜605的通道區域的兩個部分中移動。由此，可以大幅度地抑制從像素電極607到信號線602的漏電流的產生。另外，當多通道TFT導通時流過信號線602和像素電極607 之間的電流經過在第一島狀半導體膜603及第二島狀半導體膜605的微晶半導體膜653中而流通，因此可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。
另外，本實施例模式所述的多通道TFT為反交錯型的薄膜電晶體。由於制造反交錯型的薄膜電晶體的處理步驟數量少，所以可以減少成本。進而，藉由使用微晶半導體膜構成通道區域，可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。因此，可以將該薄膜電晶體用作像素部的像素的開關元件，而且還可以用作形成掃描線(閘極線)一側的驅動電路的元件。
藉由本實施例模式，可以製造電特性的可靠性高的薄膜電晶體。
實施例模式2
在本實施例模式中，對於與上述實施例模式1所說明的多通道TFT的俯視圖及截面圖對應的附圖進行詳細說明，該附圖的俯視結構與圖6A及6B所示的結構不同。
圖7A所示的俯視圖示出掃描線701、信號線702、第一島狀半導體膜703、第一島狀電極704、第二島狀半導體膜705、第二島狀電極706、以及像素電極707的佈置。
另外，圖7A中的各個佈線及電極如圖6B所示同樣層疊提供有構成多通道TFT的導電膜及絕緣膜等。若如上述實施例模式1的圖1A至圖5C所說明那樣，在從掃 描線701延伸提供的閘極電極751上層疊提供有閘極絕緣膜752、微晶半導體膜753、緩衝層754、導電半導體膜756、導電膜757、絕緣膜760、以及像素電極762。
圖7A的與圖6A不同之處在於：第一島狀電極704的俯視形狀具有由從信號線702延伸的導電膜及作為連接到像素電極的導電膜的第二島狀電極706圍繞的形狀。具體而言，從信號線702延伸的導電膜及作為連接到像素電極的導電膜的第二島狀電極706的俯視形狀為類似於C字形(或類似於U字形)。此時，第一島狀電極704的俯視形狀由於採用將導電膜及作為連接到像素電極的導電膜的第二島狀電極706的形狀為類似於C字形並由它們圍繞的結構，所以第一島狀電極704較佳的形成為圓形、橢圓形或矩形。另外，如圖9A所示，藉由將第一島狀電極704和從信號線702延伸的導電膜之間的距離及第一島狀電極704和作為連接到像素電極的導電膜的第二島狀電極706之間的距離佈置得差不多一樣，可以降低流過通道區域的載流子的移動距離的不均勻。藉由將從信號線702延伸的導電膜及第二島狀電極706形成為類似於C字形，可以增加載流子移動的多通道TFT的通道區域的面積，因此，可以增加電流量並縮小多通道TFT的面積。
當圖7A所示的多通道TFT為n通道型電晶體時，作為載流子的電子如圖6A同樣經過第一島狀半導體膜703、第一島狀電極704、第二島狀半導體膜705、以及第二島狀電極706流過信號線702和像素電極707之間。換 言之，與圖6B同樣，載流子在圖7B所示的第一島狀半導體膜703的通道區域及第二島狀半導體膜705的通道區域的兩個部分中移動。由此，可以大幅度地抑制從像素電極707到信號線702的漏電流的產生。另外，當多通道TFT導通時流過信號線702和像素電極707之間的電流經過在第一島狀半導體膜703及第二島狀半導體膜705的微晶半導體膜753中而流通，因此可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。
另外，本實施例模式所述的多通道TFT為反交錯型的薄膜電晶體。由於制造反交錯型的薄膜電晶體的處理步驟數量少，所以可以減少成本。進而，藉由使用微晶半導體膜構成通道形成區域，可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。因此，可以將該薄膜電晶體用作像素部的像素的開關元件，而且還可以用作形成掃描線(閘極線)一側的驅動電路的元件。
藉由本實施例模式，可以製造電特性的可靠性高的薄膜電晶體。
實施例模式3
在本實施例模式中，對於與上述實施例模式1及實施例模式2所說明的多通道TFT的俯視圖及截面圖對應的附圖進行詳細說明，該附圖的俯視結構與圖6A及6B、以及圖7A及7B所示的結構不同。
圖8A所示的俯視圖示出掃描線801、信號線802、 第一島狀半導體膜803、第一島狀電極804、第二島狀半導體膜805、第二島狀電極806、以及像素電極807的佈置。
另外，圖8A中的各個佈線及電極如圖6B同樣層疊提供有構成多通道TFT的導電膜及絕緣膜等。若如上述實施例模式1的圖1A至圖5C所說明那樣，在從掃描線801延伸提供的閘極電極851上層疊提供有閘極絕緣膜852、微晶半導體膜853、緩衝層854、導電半導體膜856、導電膜857、絕緣膜860、以及像素電極862。
圖8A的與圖6A不同之處在於：第一島狀電極804的俯視形狀為圍繞從信號線802延伸的導電膜及作為連接到像素電極807的導電膜的第二島狀電極806的一部分的形狀。具體而言，第一島狀電極804的俯視形狀為X字形。兩個具有類似於C字形(或U字形)的導電膜如圖8A所示那樣相鄰提供以成為大致類似於X字形即可。此時，由於從信號線802延伸的導電膜及作為連接到像素電極的導電膜的第二島狀電極806的俯視形狀為被第一島狀電極圍繞的結構，因此，被類似於X字形的第一島狀電極圍繞的導電膜的一部分較佳的提供為橢圓形或矩形的突起部。另外，如圖9B所示，藉由以與從信號線802延伸的導電膜的距離及與連接到像素電極的導電膜的距離大致相等的方式佈置第一島狀電極804，可以降低流過通道區域的載流子的移動距離的不均勻。藉由將第一島狀電極804形成為類似於X字形，可以增加載流子移動的多通道 TFT的通道區域的面積，因此，可以增加電流量並縮小多通道TFT的面積。
當圖8A所示的多通道TFT為n通道型電晶體時，作為載流子的電子如圖6A同樣經過第一島狀半導體膜803、第一島狀電極804、第二島狀半導體膜805、以及第二島狀電極806流過信號線802和像素電極807之間。換言之，與圖6B同樣，載流子在圖8B所示的第一島狀半導體膜803的通道區域及第二島狀半導體膜805的通道區域的兩個部分中移動。由此，可以大幅度地抑制從像素電極807到信號線802產生的漏電流。另外，當多通道TFT導通時流過信號線802和像素電極807之間的電流經過在第一島狀半導體膜803及第二島狀半導體膜805的微晶半導體膜853中而流通，因此可以獲得1cm2 /V．sec至20cm2 /V．Sec的電場效應遷移率。
另外，本實施例模式所述的多通道TFT為反交錯型的薄膜電晶體。由於制造反交錯型的薄膜電晶體的處理步驟數量少，所以可以減少成本。進而，藉由使用微晶半導體膜構成通道形成區域，可以獲得1cm2 /V．sec至20cm2 /V．sec的電場效應遷移率。因此，可以將該薄膜電晶體用作像素部的像素的開關元件，而且還可以用作形成掃描線(閘極線)一側的驅動電路的元件。
藉由本實施例模式，可以製造電特性的可靠性高的薄膜電晶體。
實施例模式4
在本實施例模式中，以下示出包括實施例模式1所示的多通道TFT的液晶顯示裝置。
首先，示出VA(垂直取向)型液晶顯示裝置。VA型液晶顯示裝置是控制液晶面板的液晶分子的排列的方式之一種。VA型液晶顯示裝置是當不施加電壓時液晶分子朝向對於面板表面垂直的方向的方式。在本實施例模式中，尤其設法將像素分割為幾個區域(亞像素)，使分子倒向不同的方向。上述方法稱為多域化或多域設計。在下面的說明中，說明採用多域設計的液晶顯示裝置。
圖12及圖13分別示出像素電極及相對電極。注意，圖12是形成有像素電極的基板的俯視圖，並且圖11示出對應於沿著圖12所示的截斷線A－B的截面結構。此外，圖13是形成有相對電極的基板的俯視圖。另外，圖14是構成液晶顯示裝置的像素的電路圖。在下面的說明中，參照上述附圖進行說明。
圖11示出層疊形成有多通道TFT1128、與其連接的像素電極1124、以及保持電容部1130的基板1100和形成有相對電極1140等的相對基板1101並注入有液晶的狀態。
在相對基板1101的形成隔離物1142的位置形成有遮光膜1132、第一彩色膜1134、第二彩色膜1136、第三彩色膜1138(另外，彩色膜也被稱為彩色濾光片)、以及相對電極1140。藉由採用該結構，使用來控制液晶的取 向的突起1144和隔離物1142的高度為不同。在像素電極1124上形成取向膜1148，在相對電極1140上也同樣地形成取向膜1146。其間形成有液晶層1150。
在此，使用柱狀隔離物示出隔離物1142，但是也可以散佈珠狀隔離物。再者，也可以在形成在基板1100上的像素電極1124上形成隔離物1142。
在基板1100上形成多通道TFT1128、與其連接的像素電極1124、以及保持電容部1130。像素電極1124在接觸孔1123中與佈線1118連接，該接觸孔1123貫通覆蓋多通道TFT1128、佈線1118、以及保持電容部1130的絕緣膜1120和覆蓋絕緣膜1120的絕緣膜1122。作為多通道TFT1128，可以適當地使用實施例模式1至3所示的多通道TFT。此外，保持電容部1130由與多通道TFT1128的閘極佈線1102同樣形成的第一電容佈線1104、閘極絕緣膜1106、以及與佈線1116、佈線1118同樣形成的第二電容佈線1117構成。
藉由重疊像素電極1124、液晶層1150、以及相對電極1140，形成液晶元件。
圖12示出基板1100上的結構。使用實施例模式1所示的材料形成像素電極1124。在像素電極1124中設置槽縫1125。槽縫1125是用來控制液晶的取向的。
圖12所示的多通道TFT1129、與其連接的像素電極1126及保持電容部1131可以分別與多通道TFT1128、像素電極1124及保持電容部1130同樣地形成。多通道 TFT1128和多通道TFT1129都與佈線1116連接。其液晶面板的像素由像素電極1124和像素電極1126構成。像素電極1124和像素電極1126是亞像素。
圖13示出相對基板的結構。在遮光膜1132上形成有相對電極1140。相對電極1140較佳的使用與像素電極1124同樣的材料形成。在相對電極1140上形成有控制液晶的取向的突起1144。此外，根據遮光膜1132的位置形成有隔離物1142。
圖14示出該像素結構的電路圖。多通道TFT1128和多通道TFT1129都連接到閘極佈線1102、佈線1116。在此情況下，藉由使電容佈線1104和電容佈線1105的電位為不同，可以使液晶元件1151的工作和液晶元件1152的工作為不同。就是說，藉由分別控制電容佈線1104和電容佈線1105的電位，精密地控制液晶的取向來擴大視角。
當對設置有槽縫1125的像素電極1124施加電壓時，在槽縫1125的近旁產生電場應變(傾斜電場)。藉由將該槽縫1125和相對基板1101的突起1144配置為相互咬合，有效地產生傾斜電場而控制液晶的取向。由此，在每個部分中使液晶取向的方向為不同。就是說，進行多域化來擴大液晶面板的視角。
接著，使用圖15至圖18說明與上述不同的VA型液晶顯示裝置。
圖15和圖16示出VA型液晶面板的像素結構。圖16 是基板1100的俯視圖，而圖15示出對應於沿著圖16所示的截斷線A－B的截面結構。在下面的說明中，參照上述兩個附圖進行說明。
在圖15至圖18說明的像素結構中，一個像素包括多個像素電極，並且每個像素電極與TFT連接。每個多通道TFT構成為由不同的閘極信號驅動。就是說，在多域設計的像素中具有獨立地控制施加到各個像素電極的信號的結構。
像素電極1124在接觸孔1123中藉由佈線1118連接到多通道TFT1128。此外，像素電極1126在接觸孔1127中藉由佈線1119連接到多通道TFT1129。多通道TFT1128的閘極佈線1102和多通道TFT1129的閘極佈線1103彼此分離，以可以接收不同的閘極信號。另一方面，多通道TFT1128和多通道TFT1129共同使用用作資料線的佈線1116。多通道TFT1128和多通道TFT1129可以適當地使用實施例模式1至3所示的多通道TFT。
像素電極1124和像素電極1126的形狀不同，並且由槽縫分離。像素電極1126以圍繞舒展為V字形的像素電極1124的外側的方式形成。藉由根據多通道TFT1128和多通道TFT1129使施加到像素電極1124和像素電極1126的電壓的時序為不同，控制液晶的取向。圖18示出該像素結構的電路圖。多通道TFT1128與閘極佈線1102連接，而多通道TFT1129與閘極佈線1103連接。附圖標記1190為電容佈線。藉由將不同的閘極信號提供到閘極佈 線1102和閘極佈線1103，可以使多通道TFT1128和多通道TFT1129的工作時序為不同。
在相對基板1101上形成有遮光膜1132、第二彩色膜1136、相對電極1140。此外，在第二彩色膜1136和相對電極1140之間形成平坦化膜1137，以防止液晶的取向無序。圖17示出相對基板的結構。相對電極1140是在不同的像素之間共同使用的電極，其中形成有槽縫1141。藉由將該槽縫1141和像素電極1124及像素電極1126一側的槽縫1125配置為相互咬合，可以有效地產生傾斜電場而控制液晶的取向。由此，可以在每個部分中使液晶取向的方向為不同，以擴大視角。
藉由重疊像素電極1124、液晶層1150、以及相對電極1140，形成第一液晶元件1151。此外，藉由重疊像素電極1126、液晶層1150、以及相對電極1140，形成第二液晶元件1152。這是一個像素中設置有第一液晶元件和第二液晶元件的多域結構。
接著，示出水平電場方式的液晶顯示裝置。水平電場方式是藉由對於單元內的液晶分子在水平方向上施加電場驅動液晶來進行灰度級表達的方式。藉由該方式，可以將視角擴大為大約180度。在下面的說明中，說明採用水平電場方式的液晶顯示裝置。
圖19示出重疊基板1100和相對基板1101並注入有液晶的狀態，所述基板1100形成有多通道TFT1128和與其連接的像素電極1124。相對基板1101形成有遮光膜 1132、第二彩色膜1136、平坦化膜1137等。像素電極1124、1107位於基板1100上，而不設置在相對基板1101上。在基板1100和相對基板1101之間形成有液晶層1150。
在基板1100上形成第一像素電極1107、連接到第一像素電極1107的電容佈線1104、以及實施例模式1至3所示的多通道TFT1128。第一像素電極1107可以使用與實施例模式1至3所示的像素電極相同的材料。此外，第一像素電極1107以大致區分為像素形狀的形狀而形成。注意，在第一像素電極1107及電容佈線1104上形成閘極絕緣膜1106。
多通道TFT1128的佈線1116、佈線1118形成在閘極絕緣膜1106上。佈線1116是在液晶面板中傳送視頻信號的資料線，且是在一個方向上延伸的佈線，同時，還與源區連接而成為源極及汲極中的一方電極。佈線1118是成為源極及汲極中的另一方電極，且是與第二像素電極1124連接的佈線。
在佈線1116、佈線1118上形成第二絕緣膜1120。此外，在絕緣膜1120上形成第二像素電極1124，該第二像素電極1124在形成於絕緣膜1120中的接觸孔1123中與佈線1118連接。第二像素電極1124使用與實施例模式1至3所示的像素電極相同的材料形成。
藉由上述方法，在基板1100上形成多通道TFT1128和與其連接的第二像素電極1124。注意，保持電容形成 在第一像素電極1107和第二像素電極1124之間。
圖20是示出像素電極的結構的俯視圖。在像素電極1124、1107中設置槽縫1125。槽縫1125是用來控制液晶取向的。在此情況下，電場產生在第一像素電極1107和第二像素電極1124之間。在第一像素電極1107和第二像素電極1124之間形成有閘極絕緣膜1106，該閘極絕緣膜1106的厚度為50nm至200nm，比厚度為2μm至10μm的液晶層十分薄，因此實際上在與基板1100平行的方向(水平方向)上產生電場。由該電場控制液晶的取向。藉由利用該大致平行於基板的方向的電場使液晶分子在水平方向上旋轉。在此情況下，由於液晶分子在任何狀態下都處於水平狀態，所以因觀看角度的對比度等的影響很少，從而擴大視角。此外，因為第一像素電極1107和第二像素電極1124都是透光電極，所以可以提高開口率。
接著，說明水平電場方式的液晶顯示裝置的其他例子。
圖21和圖22示出IPS型液晶顯示裝置的像素結構。圖22是俯視圖，而圖21示出對應於沿著圖22所示的截斷線A－B的截面結構。在下面的說明中，參照上述兩個附圖進行說明。
圖21示出重疊基板1100和相對基板1101並注入有液晶的狀態，所述基板1100形成有多通道TFT1128和與其連接的像素電極1124。相對基板1101形成有遮光膜1132、彩色膜1136、平坦化膜1137等。像素電極位於基 板1100上，而不設置在相對基板1101上。在基板1100和相對基板1101之間形成有液晶層1150。另外，附圖標記1146、1148為取向膜。
在基板1100上形成共同電位線1109、以及實施例模式1至3所示的多通道TFT1128。共同電位線1109可以與多通道TFT1128的閘極佈線1102同時形成。此外，像素電極1124以區分為像素形狀的形狀而形成。
多通道TFT1128的佈線1116、佈線1118形成在閘極絕緣膜1106上。佈線1116是在液晶面板中傳送視頻信號的資料線，且是在一個方向上延伸的佈線，同時，還與源區連接而成為源極及汲極中的一方電極。佈線1118是成為源極及汲極中的另一方電極，且是與像素電極1124連接的佈線。
在佈線1116、佈線1118上形成絕緣膜1120。此外，在絕緣膜1120上形成像素電極1124，像素電極1124在絕緣膜1120中形成的接觸孔1123中與佈線1118連接。像素電極1124使用與實施例模式1至3所示的像素電極相同的材料形成。注意，如圖22所示，像素電極1124被形成為和與共同電位線1109同時形成的梳形電極之間產生水平電場。像素電極1124的梳齒部以和與共同電位線1109同時形成的梳形電極相互咬合的方式形成。附圖標記1108為信號線。
當在施加到像素電極1124的電位與共同電位線1109的電位之間產生電場時，由該電場控制液晶的取向。藉由 利用該大致平行於基板的方向的電場使液晶分子在水平方向上旋轉。在此情況下，由於液晶分子在任何狀態下都處於水平狀態，所以因觀看角度的對比度等的影響很少，從而擴大視角。
像這樣，在基板1100上形成多通道TFT1128以及與其連接的像素電極1124。保持電容藉由在共同電位線1109和電容電極1115之間設置閘極絕緣膜1106而形成。電容電極1115和像素電極1124藉由接觸孔1133相互連接。
藉由上述處理步驟，可以製造液晶顯示裝置。由於本實施例模式的液晶顯示裝置使用截止電流少且電特性的可靠性高的薄膜電晶體，因此成為對比度高且可見度高的液晶顯示裝置。另外，由於採用使用不需要雷射晶化處理的微晶半導體膜的薄膜電晶體，所以可以生產率高地製造可見度高的液晶顯示裝置。
另外，在本發明的液晶顯示裝置中，藉由使用包括微晶半導體形成的多通道TFT作為像素中的電晶體，可以使像素進行高速驅動。例如，當對於使用非晶半導體膜的情況和使用微晶半導體膜的情況進行比較時，由於使用微晶半導體膜時的電晶體的遷移率高，所以可以使電晶體的開關進行高速驅動。另外，也可以提高框頻或插入黑色畫面等。
在提高框頻的情況下，較佳的根據影像的運動方向產生畫面的資料。換言之，較佳的進行運動補償來內插資 料。像這樣，藉由提高框頻並內插圖像資料，改善動態影像的顯示特性，而可以進行平滑的顯示。例如，藉由將框頻成為兩倍(例如，120Hz、100Hz)以上，較佳的為四倍(例如，240Hz、200Hz)以上，可以降低動態影像的影像模糊或殘像。在此情況下，還提高掃描線驅動電路的驅動頻率並使它驅動，可以提高框頻。
在插入黑色畫面的情況下，要將圖像資料和進行黑色顯示的資料供應給像素部。結果，其驅動成為近於脈衝驅動，而可以降低殘像。在此情況下，還提高掃描線驅動電路的驅動頻率並使它驅動，可以插入黑色畫面。
實施例模式5
接著，下面示出本發明的液晶顯示裝置的一個方式的顯示面板的結構。
圖23A至23C示出一種顯示面板的方式，其中僅將信號線驅動電路6013另行形成，且使該信號線驅動電路6013與形成在基板6011上的像素部6012連接。像素部6012及掃描線驅動電路6014採用使用微晶半導體膜的薄膜電晶體形成。藉由採用可獲得比使用微晶半導體膜的多通道TFT高的遷移率的電晶體形成信號線驅動電路，可以使被要求比掃描線驅動電路高的驅動頻率的信號線驅動電路的驅動穩定。注意，信號線驅動電路6013也可以是使用包括半導體的電晶體、包括多晶半導體的薄膜電晶體、或使用SOI基板的電晶體。對於像素部6012、信號 線驅動電路6013、掃描線驅動電路6014分別藉由FPC6015供給電源電位、各種信號等。
此外，信號線驅動電路及掃描線驅動電路也可以一起形成在與像素部相同的基板上。
另外，在另行形成驅動電路的情況下，不一定需要將形成有驅動電路的基板貼附在形成有像素部的基板上，例如也可以貼附在FPC上。圖23B示出一種液晶顯示裝置面板的方式，其中僅將信號線驅動電路6023另行形成，且使該信號線驅動電路6023與形成在基板6021上的像素部6022及掃描線驅動電路6024連接。像素部6022及掃描線驅動電路6024採用包括微晶半導體膜的薄膜電晶體形成。信號線驅動電路6023藉由FPC6025與像素部6022連接。對於像素部6022、信號線驅動電路6023、掃描線驅動電路6024分別藉由FPC6025供給電源電位、各種信號等。
此外，也可以採用包括微晶半導體膜的多通道TFT僅將信號線驅動電路的一部分或掃描線驅動電路的一部分形成在與像素部相同的基板上，並且另行形成其他部分並使它電連接到像素部。圖23C示出一種液晶顯示面板的方式，將信號線驅動電路所具有的類比開關6033a形成在與像素部6032、掃描線驅動電路6034相同的基板6031上，並且將信號線驅動電路所具有的移位暫存器6033b另行形成在不同的基板上並使它們彼此貼合。像素部6032及掃描線驅動電路6034採用包括微晶半導體膜的多通道 TFT形成。信號線驅動電路所具有的移位暫存器6033b藉由FPC6035與像素部6032連接。對於像素部6032、信號線驅動電路、掃描線驅動電路6034分別藉由FPC6035供給電源電位、各種信號等。
如圖23A至23C所示，在本發明的液晶顯示裝置中，可以採用使用微晶半導體膜的多通道TFT，將驅動電路的一部分或全部形成在與像素部相同的基板上。
注意，對於另行形成的基板的連接方法沒有特別的限制，可以使用已知的COG方法、引線鍵合方法、或TAB方法等。此外，若是能夠電連接，則連接位置不局限於圖23A至23C所示的位置。另外，也可以另行形成控制器、CPU、記憶體等而連接。
注意，用於本發明的信號線驅動電路不局限於只有移位暫存器和類比開關的方式。除了移位暫存器和類比開關之外，也可以具有其他電路如緩衝器、位準轉移器、源極跟隨器等。此外，無須設置移位暫存器和類比開關，例如既可以使用如解碼器電路的能夠選擇信號線的其他電路代替移位暫存器，又可以使用鎖存器等代替類比開關。
圖24表示本發明的液晶顯示裝置的方塊圖。圖24所示的液晶顯示裝置包括具有液晶元件的多個像素的像素部501、選擇每個像素的掃描線驅動電路502和控制視頻信號輸入到被選擇的像素的信號線驅動電路503。
在圖24中，信號線驅動電路503包括移位暫存器504和類比開關505。時鐘信號(CLK)和起始脈衝信號 (SP)輸入到移位暫存器504。當輸入時鐘信號(CLK)和起始脈衝信號(SP)時，時序信號在移位暫存器504中產生並輸入到類比開關505。
另外，將視頻信號輸入到類比開關505。根據輸入的時序信號，視頻信號在類比開關505中被取樣，並被提供給後級的信號線。
接著，將說明掃描線驅動電路502的結構。掃描線驅動電路502包括移位寄存器506和緩衝器507。在某些情況下，掃描線驅動電路502還可以包含位準轉移器。藉由將時鐘信號(CLK)及起始脈衝信號(SP)輸入到移位暫存器506中，在掃描線驅動電路502中產生選擇信號。所產生的選擇信號藉由緩衝器507緩衝並放大，並且提供到對應的掃描線。其中一條線上的像素的電晶體的閘極連接到掃描線。因為必須使一條線上的像素的電晶體同時導通，從而，使用能夠流過大電流的緩衝器507。
全彩色液晶顯示裝置中，在將對應於R(紅)、G(綠)、B(藍)的視頻信號按順序取樣而供給給對應的信號線的情況下，用於連接移位暫存器504和類比關關505的端子數目相當於用於連接類比開關505和像素部501的信號線的端子數目的1/3左右。因此，藉由將類比開關505形成在與像素部501相同的基板上，與將類比開關505形成在與像素部501不同的基板上時相比，可以減少用於連接另行形成的基板的端子數目，並且抑制連接不良的發生比率，以可以提高成品率。
另外，圖24的掃描線驅動電路502包括移位暫存器506及緩衝器507，也可以由移位暫存器506構成掃描線驅動電路502。
另外，圖24所示的結構只示出本發明的液晶顯示裝置的一個方式而已，信號線驅動電路和掃描線驅動電路的結構不局限於此。
本實施例模式可以與其他實施例模式所記載的結構組合來實施。
實施例模式6
本發明獲得的液晶顯示裝置可以使用於主動矩陣型液晶模組。就是說，可以在將該模組安裝到顯示部中的所有電子裝置中實施本發明。
作為這種電子裝置的例子，可以舉出影像拍攝裝置如視頻相機和數位相機等；頭戴式顯示器(護目鏡型顯示器)；汽車導航系統；投影機；汽車音響；個人電腦；可擕式資訊終端(可擕式電腦、行動電話、或電子書等)等。圖25A至25C示出它們的一個例子。
圖25A示出電視裝置。如圖25A所示，可以將顯示模組嵌入到框體中來完成電視裝置。還安裝有FPC的顯示面板也稱為顯示模組。由顯示模組形成主螢幕2003，並且作為其他輔助設備還具有揚聲器部2009、操作開關等。像這樣，可以完成電視裝置。
如圖25A所示，將利用液晶元件的顯示用面板2002 安裝在框體2001中，可以由接收器2005接收普通的電視廣播。而且，可以藉由經由數據機2004連接到採用有線或無線方式的通信網路，進行單方向(從發送者到接收者)或雙方向(在發送者和接收者之間或在接收者之間)的資訊通信。可以使用安裝在框體中的開關或另行形成的遙控裝置2006來操作電視裝置。也可以在該遙控裝置中設置用於顯示輸出資訊的顯示部2007。
另外，在電視裝置中，除了主螢幕2003之外，還可以使用第二顯示用面板形成子螢幕2008來附加顯示頻道或音量等的結構。在該結構中，可以使用視角優越的液晶顯示面板形成主螢幕2003，並且使用可以以低耗電量進行顯示的液晶顯示面板形成子螢幕2008。另外，為了優先低耗電量化，也可以採用如下結構：使用液晶顯示面板形成主螢幕2003，使用液晶顯示面板形成子螢幕2008，並且子螢幕2008可以閃爍。
圖26示出表示電視裝置的主要結構的方塊圖。在顯示面板900中形成有像素部921。信號線驅動電路922和掃描線驅動電路923也可以以COG方式安裝到顯示面板900上。
作為其他外部電路的結構，在影像信號的輸入一側包括影像信號放大電路925、影像信號處理電路926、以及控制電路927等，該影像信號放大電路925放大由調諧器924接收的信號中的影像信號，該影像信號處理電路926將從影像信號放大電路925輸出的信號轉換為對應於紅、 綠、藍各種顏色的顏色信號，該控制電路927將信號轉換為驅動器IC的輸入規格。控制電路927將信號分別輸出到掃描線一側和信號線一側。在進行數位驅動的情況下，也可以具有如下結構，即在信號線一側設置信號分割電路928，並且將輸入數位信號分成m個來供給。
由調諧器924接收的信號中的音頻信號被傳送到音頻信號放大電路929，並且其輸出經過音頻信號處理電路930供給到揚聲器933。控制電路931從輸入部932接收接收站(接收頻率)和音量的控制資訊，並且將信號傳送到調諧器924、音頻信號處理電路930。
當然，本發明不局限於電視裝置，而可以適用於各種各樣的用途，如個人電腦的監視器、尤其是大面積的顯示媒體如火車站或機場等的資訊顯示板或者街頭上的廣告顯示板等。
圖25B示出行動電話2301的一個例子。該行動電話2301包括顯示部2302、操作部2303等構成。在顯示部2302中，藉由應用上述實施例模式所說明的液晶顯示裝置可以提高批量生產性。
此外，圖25C所示的可擕式電腦包括主體2401、顯示部2402等。藉由將上述實施例模式所示的液晶顯示裝置應用於顯示部2402，可以提高批量生產性。
實施例1
圖27A和27B示出形成微晶矽膜並藉由拉曼光譜法 測定該膜的結晶性而獲得的結果。
微晶矽膜的成膜條件為如下：RF電源頻率為13.56 MHz，成膜溫度為280℃，氫流量和矽烷氣體流量的比率為100：1，壓力為280Pa。另外，圖27A是拉曼散射光譜，其示出對於將成膜時的RF電源的電力設定為100W的微晶矽膜和將成膜時的RF電源的電力設定為300W的微晶矽膜進行比較時的測定結果。
另外，單晶矽的結晶峰位為521cm－1 。另外，對於非晶矽而言，當然不能觀察到可以說是結晶峰值的部分，如圖27B所示那樣在481cm－1 只觀察到緩坡的山。本說明書的微晶矽膜是指藉由拉曼光譜器的測定，在481cm－1 以上520cm－1 以下的範圍中可確認結晶峰位的膜。
將成膜時的RF電源的電力設定為100W的微晶矽膜的結晶峰位為518.6cm－1 ，半高寬(FWHM)為11.9cm－1 ，結晶/非晶峰值強度比(Ic/Ia)為4.1。
另外，將成膜時的RF電源的電力設定為300W的微晶矽膜的結晶峰位為514.8cm－1 ，半高寬(FWHM)為18.7cm－1 ，結晶/非晶峰值強度比(Ic/Ia)為4.4。
如圖27A所示，根據RF電力，峰值遷移和半高寬有很大差異。可以認為，這是因為如下緣故：若是大電力，離子衝擊增加並顆粒生長被障礙，而結晶容易形成為小粒徑。另外，由於用於圖27A的測定的形成微晶矽膜的CVD裝置的電源頻率為13.56MHz，所以結晶/非晶峰值強度比(Ic/Ia)為4.1或4.4。但是，還確認如下情況，即 若RF電源頻率為27MHz，則可以將結晶/非晶峰值強度比(Ic/Ia)成為6。因此，藉由將RF電源頻率設定為高於27MHz，例如為2.45GHz，可以提高結晶/非晶峰值強度比(Ic/Ia)。
100‧‧‧基板
101‧‧‧閘極電極
102‧‧‧閘極絕緣膜
103‧‧‧微晶半導體層
104‧‧‧緩衝層
106‧‧‧導電半導體膜
107‧‧‧導電膜
109‧‧‧多通道TFT
110‧‧‧絕緣膜
111‧‧‧接觸孔
112‧‧‧像素電極
151‧‧‧抗蝕劑
152‧‧‧抗蝕劑掩模
501‧‧‧像素部
502‧‧‧掃描線驅動電路
503‧‧‧信號線驅動電路
504‧‧‧移位暫存器
505‧‧‧類比開關
506‧‧‧移位暫存器
507‧‧‧緩衝器
601‧‧‧掃描線
602‧‧‧信號線
603‧‧‧島狀半導體膜
604‧‧‧島狀電極
605‧‧‧島狀半導體膜
606‧‧‧島狀電極
607‧‧‧像素電極
701‧‧‧掃描線
702‧‧‧信號線
703‧‧‧島狀半導體膜
704‧‧‧島狀電極
705‧‧‧島狀半導體膜
706‧‧‧島狀電極
707‧‧‧像素電極
801‧‧‧掃描線
802‧‧‧信號線
803‧‧‧島狀半導體膜
804‧‧‧島狀電極
805‧‧‧島狀半導體膜
806‧‧‧島狀電極
807‧‧‧像素電極
900‧‧‧顯示面板
921‧‧‧像素部
922‧‧‧信號線驅動電路
923‧‧‧掃描線驅動電路
924‧‧‧調諧器
925‧‧‧影像信號放大電路
926‧‧‧影像信號處理電路
927‧‧‧控制電路
928‧‧‧信號分隔電路
929‧‧‧信號放大電路
930‧‧‧音頻信號處理電路
931‧‧‧控制電路
932‧‧‧輸入部
933‧‧‧揚聲器
105a‧‧‧島狀半導體膜
105b‧‧‧島狀半導體膜
108a‧‧‧區域
108b‧‧‧區域
108c‧‧‧區域
1100‧‧‧基板
1101‧‧‧相對基板
1102‧‧‧閘極佈線
1103‧‧‧閘極佈線
1104‧‧‧電容佈線
1105‧‧‧電容佈線
1106‧‧‧閘極絕緣膜
1107‧‧‧像素電極
1109‧‧‧共同電位線
1010‧‧‧裝載室
1011‧‧‧反應室(1)
1012‧‧‧反應室(2)
1013‧‧‧反應室(3)
1015‧‧‧卸載室
1115‧‧‧電容電極
1116‧‧‧佈線
1117‧‧‧電容佈線
1118‧‧‧佈線
1119‧‧‧佈線
1020‧‧‧公共室
1120‧‧‧絕緣膜
1021‧‧‧傳送單元
1022‧‧‧閘閥
1122‧‧‧絕緣膜
1023‧‧‧閘閥
1123‧‧‧接觸孔
1024‧‧‧閘閥
1124‧‧‧像素電極
1025‧‧‧閘閥
1125‧‧‧槽縫
1026‧‧‧閘閥
1126‧‧‧像素電極
1127‧‧‧接觸孔
1028‧‧‧盒子
1128‧‧‧多通道TFT
1029‧‧‧盒子
1129‧‧‧多通道TFT
1130‧‧‧保持電容部
1131‧‧‧保持電容部
1132‧‧‧遮光膜
1133‧‧‧接觸孔
1134‧‧‧彩色膜
1136‧‧‧彩色膜
1137‧‧‧平坦化膜
1138‧‧‧彩色膜
1140‧‧‧相對電極
1141‧‧‧槽縫
1142‧‧‧隔離物
1144‧‧‧突起
1146‧‧‧取向膜
1148‧‧‧取向膜
1150‧‧‧液晶層
1151‧‧‧液晶元件
1152‧‧‧液晶元件
2001‧‧‧框體
2002‧‧‧顯示用面板
2003‧‧‧主螢幕
2004‧‧‧調節器
2005‧‧‧接收器
2006‧‧‧遙控裝置
2007‧‧‧顯示部
2008‧‧‧子螢幕
2009‧‧‧揚聲器部
2301‧‧‧電話
2302‧‧‧顯示部
2303‧‧‧操作部
2401‧‧‧主體
2402‧‧‧顯示部
6011‧‧‧基板
6012‧‧‧像素部
6013‧‧‧信號線驅動電路
6014‧‧‧掃描線驅動電路
6015‧‧‧FPC
6021‧‧‧基板
6022‧‧‧像素部
6023‧‧‧信號線驅動電路
6024‧‧‧掃描線驅動電路
6025‧‧‧FPC
6031‧‧‧基板
6032‧‧‧像素部
6034‧‧‧掃描線驅動電路
6035‧‧‧FPC
6033a‧‧‧類比開關
6033b‧‧‧移位暫存器
圖1A和1B是說明本發明的液晶顯示裝置的製造方法的截面圖；圖2A和2B是說明本發明的液晶顯示裝置的製造方法的截面圖；圖3A和3B是說明本發明的液晶顯示裝置的製造方法的截面圖；圖4A和4B是說明本發明的液晶顯示裝置的製造方法的截面圖；圖5A至5C是說明本發明的液晶顯示裝置的製造方法的俯視圖；圖6A和6B是說明本發明的液晶顯示裝置的俯視圖及截面圖；圖7A和7B是說明本發明的液晶顯示裝置的俯視圖及截面圖；圖8A和8B是說明本發明的液晶顯示裝置的俯視圖及截面圖；圖9A和9B是說明本發明的液晶顯示裝置的俯視圖； 圖10是說明微波電漿CVD裝置的俯視圖；圖11是說明本發明的液晶顯示裝置的圖；圖12是說明本發明的液晶顯示裝置的圖；圖13是說明本發明的液晶顯示裝置的圖；圖14是說明本發明的液晶顯示裝置的圖；圖15是說明本發明的液晶顯示裝置的圖；圖16是說明本發明的液晶顯示裝置的圖；圖17是說明本發明的液晶顯示裝置的圖；圖18是說明本發明的液晶顯示裝置的圖；圖19是說明本發明的液晶顯示裝置的圖；圖20是說明本發明的液晶顯示裝置的圖；圖21是說明本發明的液晶顯示裝置的圖；圖22是說明本發明的液晶顯示裝置的圖；圖23A至23C是說明本發明的液晶顯示裝置的圖；圖24是說明本發明的液晶顯示裝置的圖；圖25A至25C是說明本發明的液晶顯示裝置的圖；圖26是說明本發明的液晶顯示裝置的圖；和圖27A和27B是示出以拉曼光譜法測定微晶半導體膜的結果的圖。
701‧‧‧掃描線
702‧‧‧信號線
703‧‧‧島狀半導體膜
704‧‧‧島狀電極
705‧‧‧島狀半導體膜
706‧‧‧島狀電極
707‧‧‧像素電極
A、B‧‧‧虛線

Claims (26)

  1. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體，該薄膜電晶體包含：在該基板上的一閘極電極；在該閘極電極和該基板上的一閘極絕緣膜；中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面上具有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上的第一導電層；在該第二導電半導體層上的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該第一、第二和第三導電半導體層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第一、第二和第三導電層不提供在該第一和第二島狀半導體層的該凹部上，和 其中，該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸。
  2. 如申請專利範圍第1項的液晶顯示裝置，其中該第三導電層的俯視形狀為類似於X的形狀。
  3. 如申請專利範圍第1項的液晶顯示裝置，其中該第一和第二導電層的俯視形狀為類似於C的形狀。
  4. 如申請專利範圍第1項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層各包括一非晶半導體層。
  5. 如申請專利範圍第1項的液晶顯示裝置，其中該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
  6. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體；在該基板上與該薄膜電晶體電連接的一信號線；以及在該基板上與該薄膜電晶體電連接的一像素電極，該薄膜電晶體包含：在該基板上的一閘極電極；在該閘極電極和該基板上的一閘極絕緣膜；中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半 導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上與該信號線連接的第一導電層；在該第二導電半導體層上與該像素電極連接的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該第一、第二和第三導電半導體層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第一、第二和第三導電層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸，和其中，該第三導電層的俯視形狀為圍繞該第一和第二導電層的島狀。
  7. 如申請專利範圍第6項的液晶顯示裝置，其中該第三導電層的俯視形狀為類似於X的形狀。
  8. 如申請專利範圍第6項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩 衝層各包括一非晶半導體層。
  9. 如申請專利範圍第6項的液晶顯示裝置，該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
  10. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體；在該基板上與該薄膜電晶體電連接的一信號線；以及在該基板上與該薄膜電晶體電連接的一像素電極，該薄膜電晶體包含：在該基板上的一閘極電極；在該閘極電極和該基板上的一閘極絕緣膜；中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上與該信號線連接的第一導電層； 在該第二導電半導體層上與該像素電極連接的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該第一、第二和第三導電半導體層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第一、第二和第三導電層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸，和其中，該第三導電層的俯視形狀為由該第一和第二導電層圍繞的島狀。
  11. 如申請專利範圍第10項的液晶顯示裝置，其中該第一和第二導電層的俯視形狀為類似於C的形狀。
  12. 如申請專利範圍第10項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層各包括一非晶半導體層。
  13. 如申請專利範圍第10項的液晶顯示裝置，其中該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
  14. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體；在該薄膜電晶體上的一絕緣膜；以及 在該絕緣膜上的一像素電極，該薄膜電晶體包含：在該基板上的一閘極電極；在該閘極電極和該基板上的一閘極絕緣膜；中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上的第一導電層；在該第二導電半導體層上的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該絕緣膜覆蓋該閘極絕緣膜、該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層、第一、第二、和第三導電半導體層、以及第一、第二、和第三導電層，其中，該像素電極經由形成在該絕緣膜中的一接觸孔與該第二導電層連接，其中，該第一、第二和第三導電半導體層不提供在該 第一和第二島狀半導體層的該凹部上，該第一、第二和第三導電層不提供在該第一和第二島狀半導體層的該凹部上，以及其中，該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸。
  15. 如申請專利範圍第14項的液晶顯示裝置，其中該第三導電層的俯視形狀為類似於X的形狀。
  16. 如申請專利範圍第14項的液晶顯示裝置，其中該第一和第二導電層的俯視形狀為類似於C的形狀。
  17. 如申請專利範圍第14項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層各包括一非晶半導體層。
  18. 如申請專利範圍第14項的液晶顯示裝置，其中該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
  19. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體；在該薄膜電晶體上的一絕緣膜；在該絕緣膜上的一像素電極；以及在該基板上與該薄膜電晶體電連接的一信號線，該薄膜電晶體包含：在該基板上的一閘極電極； 在該閘極電極和該基板上的一閘極絕緣膜；中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上與該信號線連接的第一導電層；在該第二導電半導體層上與該像素電極連接的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該絕緣膜覆蓋該閘極絕緣膜、該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層、第一、第二、和第三導電半導體層、以及第一、第二、和第三導電層，其中，該像素電極經由形成在該絕緣膜中的接觸孔與該第二導電層連接，其中，該第一、第二和第三導電半導體層不提供在該第一和第二島狀半導體層的該凹部上， 其中，該第一、第二和第三導電層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸，以及其中，該第三導電層的俯視形狀為圍繞該第一和第二導電層的島狀。
  20. 如申請專利範圍第19項的液晶顯示裝置，其中該第三導電層的俯視形狀為類似於X的形狀。
  21. 如申請專利範圍第19項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層各包括一非晶半導體層。
  22. 如申請專利範圍第19項的液晶顯示裝置，其中該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
  23. 一種液晶顯示裝置，包含：在一基板上的一薄膜電晶體；在該薄膜電晶體上的一絕緣膜；在該絕緣膜上的一像素電極；以及在該基板上與該薄膜電晶體電連接的一信號線，該薄膜電晶體包含：在該基板上的一閘極電極；在該閘極電極和該基板上的一閘極絕緣膜； 中間夾著該閘極絕緣膜的提供在該閘極電極上的第一島狀半導體層及第二島狀半導體層，該第一島狀半導體層及第二島狀半導體層各包括一微晶半導體層和在該微晶半導體層上的一緩衝層，該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層的各個的上表面有一凹部；在該第一島狀半導體層上的第一導電半導體層；在該第二島狀半導體層上的第二導電半導體層；在該第一島狀半導體層、該第二島狀半導體層和該閘極絕緣膜上的第三導電半導體層；在該第一導電半導體層上與該信號線連接的第一導電層；在該第二導電半導體層上與該像素電極連接的第二導電層；以及在該第三導電半導體層上的第三導電層，其中，該絕緣膜覆蓋該閘極絕緣膜、該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層、第一、第二、和第三導電半導體層、以及第一、第二、和第三導電層，其中，該像素電極經由形成在該絕緣膜中的接觸孔與該第二導電層連接，其中，該第一、第二和第三導電半導體層不提供在該第一和第二島狀半導體層的該凹部上，其中，該第一、第二和第三導電層不提供在該第一和 第二島狀半導體層的該凹部上，其中該第三導電半導體層提供在該第一和第二島狀半導體層之間，以和該閘極絕緣膜接觸，以及其中，該第三導電層的俯視形狀為由該第一和第二導電層圍繞的島狀。
  24. 如申請專利範圍第23項的液晶顯示裝置，其中該第一和第二導電層的俯視形狀為類似於C的形狀。
  25. 如申請專利範圍第23項的液晶顯示裝置，其中該第一島狀半導體層的該緩衝層和該第二島狀半導體層的該緩衝層各包括一非晶半導體層。
  26. 如申請專利範圍第23項的液晶顯示裝置，其中該液晶顯示裝置安裝在選自如下組中的電子裝置中，即視頻相機、數位相機、頭戴式顯示器、汽車導航系統、投影機、汽車音響、個人電腦、可擕式電腦、行動電話、以及電子書。
TW097127808A 2007-07-26 2008-07-22 液晶顯示裝置和具有該液晶顯示裝置的電子裝置 TWI437339B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007194844 2007-07-26

Publications (2)

Publication Number Publication Date
TW200916931A TW200916931A (en) 2009-04-16
TWI437339B true TWI437339B (zh) 2014-05-11

Family

ID=40294454

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097127808A TWI437339B (zh) 2007-07-26 2008-07-22 液晶顯示裝置和具有該液晶顯示裝置的電子裝置

Country Status (5)

Country Link
US (2) US7633089B2 (zh)
JP (2) JP5443711B2 (zh)
KR (1) KR101506465B1 (zh)
CN (1) CN101354514B (zh)
TW (1) TWI437339B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009267399A (ja) * 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
US20110274234A1 (en) * 2008-11-20 2011-11-10 Sharp Kabushiki Kaisha Shift register
EP2455931A4 (en) 2009-07-15 2013-05-15 Sharp Kk SCREEN SIGNAL PLANT DRIVE SWITCHING AND DISPLAY DEVICE THEREFOR
JP5399163B2 (ja) * 2009-08-07 2014-01-29 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CN105185837B (zh) * 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101944239B1 (ko) * 2009-10-09 2019-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103278990B (zh) * 2013-05-28 2017-08-25 京东方科技集团股份有限公司 像素结构及液晶面板
KR102144432B1 (ko) * 2013-11-06 2020-08-13 엘지디스플레이 주식회사 플렉서블 표시 장치 및 커브드 표시 장치
TWI595296B (zh) * 2014-09-23 2017-08-11 元太科技工業股份有限公司 顯示器
CN104317089B (zh) * 2014-10-27 2017-02-01 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示面板、显示装置
KR102526110B1 (ko) * 2016-04-12 2023-04-27 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN107728352B (zh) * 2017-11-22 2020-05-05 深圳市华星光电半导体显示技术有限公司 一种像素驱动电路及液晶显示面板
KR20200101966A (ko) * 2018-01-05 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
CN110642829A (zh) * 2019-10-14 2020-01-03 中材江苏太阳能新材料有限公司 一种含噻吩环的光电材料及其制备方法
CN110727151A (zh) 2019-10-25 2020-01-24 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置及驱动方法
JP7508336B2 (ja) 2020-10-26 2024-07-01 株式会社ジャパンディスプレイ 半導体基板及び表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS62247569A (ja) * 1986-04-18 1987-10-28 Matsushita Electric Ind Co Ltd 半導体装置
JPH0451570A (ja) * 1990-06-20 1992-02-20 Casio Comput Co Ltd 薄膜トランジスタ
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JP2791422B2 (ja) 1990-12-25 1998-08-27 株式会社 半導体エネルギー研究所 電気光学装置およびその作製方法
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7576360B2 (en) 1990-12-25 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device which comprises thin film transistors and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH07326767A (ja) * 1994-05-31 1995-12-12 Sony Corp 薄膜トランジスタおよびそれを用いた液晶表示装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
KR100257158B1 (ko) 1997-06-30 2000-05-15 김영환 박막 트랜지스터 및 그의 제조 방법
JP3942701B2 (ja) * 1997-09-03 2007-07-11 株式会社半導体エネルギー研究所 表示装置の作製方法
JP4236716B2 (ja) * 1997-09-29 2009-03-11 株式会社半導体エネルギー研究所 半導体装置
JP4215905B2 (ja) * 1999-02-15 2009-01-28 シャープ株式会社 液晶表示装置
JP2003015119A (ja) * 2001-04-23 2003-01-15 Toray Ind Inc カラーフィルタおよび液晶表示装置
JP3938680B2 (ja) * 2001-11-19 2007-06-27 シャープ株式会社 液晶表示装置用基板及びその製造方法及びそれを備えた液晶表示装置
JP2003287773A (ja) * 2002-01-23 2003-10-10 Seiko Epson Corp 反射型電気光学装置、および電子機器
KR100915231B1 (ko) * 2002-05-17 2009-09-02 삼성전자주식회사 저유전율 절연막의 증착방법, 이를 이용한 박막트랜지스터및 그 제조방법
TW577176B (en) * 2003-03-31 2004-02-21 Ind Tech Res Inst Structure of thin-film transistor, and the manufacturing method thereof
KR100938887B1 (ko) * 2003-06-30 2010-01-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
TWI368774B (en) * 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP4578826B2 (ja) * 2004-02-26 2010-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4134106B2 (ja) * 2004-06-11 2008-08-13 シャープ株式会社 カラーフィルタ基板およびその製造方法ならびにそれを備えた表示装置
US7648861B2 (en) 2004-08-03 2010-01-19 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device including separately forming a second semiconductor film containing an impurity element over the first semiconductor region
JP2004356646A (ja) * 2004-08-06 2004-12-16 Casio Comput Co Ltd 薄膜トランジスタ
JP2007025005A (ja) * 2005-07-12 2007-02-01 Fujifilm Holdings Corp セル内構造の製造方法及びセル内構造並びに表示装置
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7633089B2 (en) * 2007-07-26 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device provided with the same

Also Published As

Publication number Publication date
JP2009049393A (ja) 2009-03-05
US20100044713A1 (en) 2010-02-25
TW200916931A (en) 2009-04-16
CN101354514A (zh) 2009-01-28
US7633089B2 (en) 2009-12-15
US20090026452A1 (en) 2009-01-29
KR20090012120A (ko) 2009-02-02
KR101506465B1 (ko) 2015-03-27
JP5443711B2 (ja) 2014-03-19
JP2014102509A (ja) 2014-06-05
US8044407B2 (en) 2011-10-25
CN101354514B (zh) 2012-04-25

Similar Documents

Publication Publication Date Title
TWI437339B (zh) 液晶顯示裝置和具有該液晶顯示裝置的電子裝置
TWI467769B (zh) 顯示裝置和具有該顯示裝置的電子裝置，和其製造方法
JP6117884B2 (ja) 液晶表示装置
TWI793890B (zh) 液晶顯示裝置
JP5815796B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees