CN102217037A - 制备用于制造异质结构体的蓝宝石衬底的表面 - Google Patents
制备用于制造异质结构体的蓝宝石衬底的表面 Download PDFInfo
- Publication number
- CN102217037A CN102217037A CN2009801460442A CN200980146044A CN102217037A CN 102217037 A CN102217037 A CN 102217037A CN 2009801460442 A CN2009801460442 A CN 2009801460442A CN 200980146044 A CN200980146044 A CN 200980146044A CN 102217037 A CN102217037 A CN 102217037A
- Authority
- CN
- China
- Prior art keywords
- substrate
- sapphire
- described method
- combined
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 136
- 229910052594 sapphire Inorganic materials 0.000 title claims abstract description 73
- 239000010980 sapphire Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims description 41
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 230000013011 mating Effects 0.000 claims description 29
- 238000000137 annealing Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000004140 cleaning Methods 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000006641 stabilisation Effects 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 238000005498 polishing Methods 0.000 description 10
- 235000012431 wafers Nutrition 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 239000003344 environmental pollutant Substances 0.000 description 6
- 231100000719 pollutant Toxicity 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000003486 chemical etching Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005406 washing Methods 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 208000037656 Respiratory Sounds Diseases 0.000 description 1
- 238000005411 Van der Waals force Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 230000002301 combined effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007688 edging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002433 hydrophilic molecules Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000930 thermomechanical effect Effects 0.000 description 1
- 230000010148 water-pollination Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Ceramic Products (AREA)
Abstract
本发明涉及一种制造异质结构体的方法，所述异质结构体至少包括第一衬底(120)和第二衬底(110)，第一衬底由蓝宝石制成，而第二衬底由热膨胀系数不同于第一衬底的热膨胀系数的材料制成，该方法包括将第二衬底(110)分子结合在由蓝宝石制成的第一衬底(120)上的步骤。根据本发明，所述方法包括：在将两个衬底结合在一起之前，将第一衬底(120)在100℃至500℃范围的温度烘烤的步骤(S1)。
Description
技术领域和现有技术
本发明涉及制造异质结构体，该异质结构体通过将至少一个由半导体材料如硅制成的衬底结合在由蓝宝石(Al2O3)制成的衬底上而形成。本发明特别适用于制造硅在蓝宝石上(SOS)的类型的结构体。
包括在蓝宝石衬底上的硅层的异质结构体表现出特别的优势。SOS结构体能够制备表现出低能耗的高频设备。蓝宝石衬底的使用也使得能够达到非常良好的散热，比使用例如硅衬底得到的散热更好。
SOS结构体最初由硅层外延生长在蓝宝石衬底上而制备。然而，鉴于两种材料的晶格参数和热膨胀系数之间相差较大，使用该技术难以获得呈现出低密度的晶体缺陷的硅层或硅膜。
在另一项技术，SOS结构体是通过将硅层装配在蓝宝石衬底上而制备的。以熟知的方式，使用了分子结合(也称为“直接晶片结合”或“熔合结合”)，分子结合是一种这样的技术：在不使用中间粘结剂(胶，焊料等)的情况下能够将两个衬底结合在一起，条件是它们是完全平面的表面(″镜面抛光″)。结合通常是由对两个已经紧密接触的衬底的局部施加少量压力而引发。然后在几秒钟内，结合波在衬底的整个区域上传播。
此外，为了在衬底之间实现良好的分子结合，它们的结合表面必须显示出非常低密度的污染物。可能来自材料本身或来自如化学机械抛光(CMP)之类的在前处理的这些污染物基本上是微粒，金属和有机成因。
因此，人所共知的是对各衬底的抛光结合表面进行清洗。使用蓝宝石，清洗一般是用RCA型化学清洗剂处理衬底。
此外，为了获得两个衬底之间的足以能够特别是承受后续的抛光、化学腐蚀等步骤的结合能，将以这样的方式结合在一起的两个衬底进行称为结合增强退火或稳定化退火的热处理。这种退火普遍在约700℃至800℃的高温进行。
然而，对于通过将硅衬底结合在蓝宝石衬底上而制备出的异质结构体，这样的温度不能使用，因为硅和蓝宝石之间的热膨胀系数相差较大(硅为3.6×10-6/℃，而蓝宝石为5×10-6/℃)。如果蓝宝石上的硅异质结构体在结合后的温度升高至通常用于增强结合界面的温度，则在该结构体中出现高的热机械应力，从而导致硅中裂纹的出现和扩展。
因此，为了维持硅的完整性，可以只在比通常使用的温度更低的温度(＜300℃)进行用于增强结合界面的退火。这种温度限制使得不能在硅衬底和蓝宝石衬底之间获得高水平的结合能。
在以下文件中描述了蓝宝石上结合硅的方法：
·G.P.Imthurn，G.A.Garcia，H.W.Walker和L.Forbes，″在蓝宝石上结合硅的晶片和设备(Bonded silicon-on-sapphire wafers and devices)″，J.Appl.Phys.(应用物理期刊)，72(6)，1992年9月15日，第2526至2527页；
·US 5 441 591；
·Takao Abe等，″通过晶片结合制备无位错的蓝宝石-硅(Dislocation-free silicon-on-sapphire by wafer bonding)″，1994年1月，Jpn.J.Appl.Phys..(日本应用物理期刊)，33卷，第514-518页；
·Kopperschmidt等，″在硅蓝宝石晶片结合中的高结合能和热机械应力(High bond energy and thermomechanical stress in silicon-on-sapphire wafer bonding)″，Appl.Phys.Lett.(应用物理通讯)，70(22)，第2972页，1977。
发明概述
本发明的目的之一是通过提出一种能够通过在蓝宝石衬底上结合热膨胀系数不同于蓝宝石的热膨胀系数的另一个衬底而获得异质结构体的解决方案来解决上面提到的缺陷，在执行该方案时，在衬底之间获得良好的结合能，同时限制了结合后的缺陷外观，并且同时限制了结合后的处理。
为此，本发明提出了制造异质结构体的方法，所述异质结构体至少包括第一衬底和第二衬底，第一衬底由蓝宝石制成，而第二衬底由热膨胀系数不同于第一衬底的热膨胀系数的材料制成，该方法包括在由蓝宝石制成的第一衬底上分子结合第二衬底的步骤，在这种方法中，在将两个衬底结合在一起之前，进行将第一衬底在100℃至500℃范围的温度烘烤第一衬底的步骤。当烘烤步骤在100℃温度进行时，烘烤步骤的持续时间则为至少1小时(h)。
意想不到的是，并且如在下面详细解释的是，与未用在前烘烤步骤进行的结合相比，蓝宝石衬底在结合前的这种烘烤用于显著改善结合的能量和质量。
在本发明的一方面，进行烘烤步骤在约200℃温度进行约2小时的持续时间。
在本发明的另一方面中，对结合质量，特别是结合能，可进一步通过借助于等离子体处理活化一个或两个衬底的一个或多个结合表面而提高。
为了活化由蓝宝石制成的第一衬底的结合表面，等离子体是在优选小于或等于1瓦/平方厘米(W/cm2)的平均功率密度使用的。等离子体也优选为基于氧的等离子体。
根据本发明另一个具体的特性，该方法还包括，在将两个衬底结合在一起前，在第二衬底的结合表面上形成氧化物层。
第一和第二衬底之间的分子结合优选在环境温度进行。
在将两个衬底结合在一起后，这种方法还可以包括在低于300℃温度进行结合稳定化退火的步骤。对稳定化退火温度的这种限制起着避免由于这两个衬底之间的热膨胀系数的差异而在结构体中产生过度应力的作用。尽管温度以这种方式被限制，但是本发明的烘烤步骤使得可以获得良好的结合能。
第二衬底可以特别由硅层或由绝缘体上的硅(SOI)结构构成。
附图简述
参照附图，从下列作为非限制性实例的对本发明的具体实施方案的描述，本发明其它特点和优势也将显露，其中：
·图1是显示作为如何制备蓝宝石衬底表面的函数和作为稳定化退火温度的函数所得到的结合能的值；
·图2是显示作为用于活化蓝宝石衬底的结合表面的等离子体平均功率密度的函数而获得的环的不同长度的图；
·图3A至3F是显示通过实施本发明方法制造异质结构的示意图；
·图4是在制造图3A至3F所示的三维结构体时实施的步骤的流程图；及
·图5A显示其中蓝宝石支撑衬底的结合表面已按照现有技术制备的SOS型异质结构体，而图5b显示了具有根据本发明方法的实施方案制备的蓝宝石支撑衬底的结合表面的SOS型异质结构体。
本发明实施方案详述
本发明通常适用于第一衬底和第二衬底之间的分子结合，第一衬底由蓝宝石制成，第二衬底由显示出不同的热膨胀系数的其它一些材料制成，所述材料比如特别是：硅，石英，锗；和热膨胀系数大于硅的热膨胀系数的III-V族材料如GaAs或InP。
如本身众所周知的，也称为直接结合的分子结合的原理，基于，使两个表面直接接触，即，不使用任何特定的结合材料(粘结剂，蜡，焊料等)。这样的操作需要用于结合的表面足够光滑，没有粒子或污染，并且足够紧密地在一起，以能够通常以小于几个纳米的距离开始接触。在这种情况下，两个表面之间的吸引力足够高，因而使分子结合发生(由涉及用于结合在一起的两个表面的原子或分子之间的电子相互作用的所有吸引力(范德华力)诱导的结合)。
然而，当将蓝宝石衬底与膨胀系数与蓝宝石膨胀系数不同的另一衬底结合时，对增化或稳定化退火的温度必须被限制(小于300℃)，以避免裂缝在结合于蓝宝石上的衬底中出现和发展。因此，两衬底的结合表面必须尽可能良好地被准备，以加强分子结合和获得高的结合能。
如上文所述，在其结合表面经过通常抛光后，蓝宝石衬底被清洗，抛光通常通过CMP进行，CMP，一种众所周知的利用织物和抛光溶液的抛光或平坦化技术，所述抛光溶液含有适合化学侵蚀层的表面试剂(如NH4OH)和适合机械侵蚀所述表面的磨料粒子(例如，二氧化硅粒子)。
蓝宝石衬底结合表面通常经过RCA型化学清洗，RCA型化学清洗之后可以摩擦。
然而，申请人注意到，即使蓝宝石衬底以这样的方式制备，硅衬底在蓝宝石衬底上的结合也可能导致令人不满意的结果，特别导致硅中的高密度缺陷，导致宽而不均匀的环(在晶片边缘的非结合区)的形成，和低结合能。
出乎意料地，申请人发现，与在不使用这样的烘烤的情况下进行的结合相比，在结合之前烘烤蓝宝石衬底能够显著提高所得的结合的质量。图1显示了当制造硅在蓝宝石上(SOS)的类型异质结构体时，根据结合表面的各种不同制备的作用而获得的结合能水平。可以看出，与仅进行RCA清洁的情况(A柱)相比，或与RCA清洗和随后洗涤的情况(B柱)相比，当蓝宝石衬底预先在200℃下进行烘烤2小时之后进行清洁与洗涤(C柱)的情况的结合能较大，且无论稳定化退火温度(环境温度至200℃的范围内)如何，这都适用。
申请人已经测量了在第一SOS型异质结构体上和在第二SOS型异质结构体上的缺陷密度(对于首先位于100微米(μm)至500μm，其次在5μm至100μm的范围内的尺寸缺陷)，对于所述第一SOS型异质结构体，制造包括清洁和洗涤蓝宝石衬底，将硅衬底结合在蓝宝石衬底，进行结合的稳定化退火，并且通过机械抛光(研磨)和化学蚀刻(TMAH)而使硅衬底薄化，对于所述第二SOS型异质结构体，制造包括所有用于第一异质结构体的步骤和另外的烘烤蓝宝石衬底的在先步骤。第二型异质结构体显示的缺陷密度为由第一异质结构体显示的密度的十分之一以下。另外，与第一异质结构体相比，第二异质结构体显示出二分之一的环型边缘缺陷密度区(defectuosity)(如图2中所示的非转移周边区域)。
根据本发明烘烤蓝宝石衬底的步骤在位于100℃至500℃范围的温度进行。烘烤持续时间是其温度的函数。它介于几分钟至几小时之间，这取决于所用的温度。对于在最低温度即100℃的烘烤，进行烘烤的持续时间为至少1小时，优选持续在4小时到5小时范围内。对于200℃的温度，烘烤持续时间为约2小时。在500℃，烘烤持续时间在几分钟至1小时的范围内。因此，烘烤温度越高，其持续时间越短。
烘烤在空气或惰性气体如氮气或氩中在常压(即大气压)进行。
本发明的烘烤用于以比使用RCA型化学清洗时远远更有效的方式消除有机物来源的污染。
这种烘烤步骤也显示出不改变蓝宝石表面状态，即，不产生额外的原子台阶(step)(“误切(miscut))”的优势。与在高温下进行的热处理相反，根据本发明的烘烤不改变蓝宝石晶片的局部表面。
根据本发明的另一方面，结合的质量，特别是结合能，可以进一步通过借助于等离子处理活化一个或两个衬底的一个或多个结合表面而改善。
尽管等离子体处理活化是熟知用于增强进行分子结合时的结合能的，但是本申请人确定了用于在限制任何的边缘损失型边缘缺陷密度区(defectuosity)条件的同时获得最佳的结合能的这种处理的条件。
因此，在图2所示的测试已经表明，等离子体平均功率密度值对环(在衬底边缘的非结合区)的大小及结合后缺陷密度区(defectuosity)有影响。申请人发现，为了获得良好的蓝宝石结合表面的活化，在避免可能导致环型边缘缺陷密度区(defectuosity)(非转移周边区)的表面退化的同时，等离子体的平均功率密度必须限制在约1W/cm2。这种对用于优化结合的等离子体功率密度的限制是出人意料的，因为一般情况是，当需要最大化活化结合表面时，等离子体的功率密度不限于这样的值。
蓝宝石衬底和/或其它衬底的结合表面可能暴露于基于氧，氮，氩等的等离子体中。然而，对于蓝宝石衬底的分子结合，优选使用基于氧的等离子体，因为这使得与基于例如氮的等离子体相比，可以获得更大的结合能和更小的缺陷密度。
用于产生等离子体的其它参数或条件是本领技术人员通常使用的那些参数或条件。例如，基于氧的等离子体可以在最初为了反应离子蚀刻(RIE)以及电容耦合而提供的设备中并且在下列条件下产生：
·衬底载体卡盘连接到13.56兆赫(MHz)的射频(RF)源；
·O2气体的工作压力在20毫托(mTorr)到100mTorr范围内；
·氧气流速等于75标准立方厘米/分钟(sccm)；和
·等离子体曝光时间在10秒(s)到60秒范围。
其它采用大气等离子体的设备，或实际上设置有电子回旋共振(ECR)类型源或Helicon类型源的设备也可以使用。
下表显示了在蓝宝石衬底表面和硅衬底表面测量的粗糙度和接触角。
可以看出，当蓝宝石衬底上用基于氧的等离子体处理时，其表面呈现出2°接触角。当蓝宝石表面没有经过处理或仅经过RCA清洗，接触角分别大于20°或等于6°。然而，当需要进行亲水性分子结合时，即在绝缘体上的硅(SOI)技术中使用最广泛的结合类型，结合表面必须显示出小于5°接触角，以对结合质量具有良好的控制。
还可以观察到，本发明基于氧的等离子体处理不显著增加蓝宝石表面的粗糙度。
然而，制备本发明的异质结构体并不限于使用亲水性结合。疏水性结合同样可以是良好的。
再者，在由蓝宝石制成的第一衬底和热膨胀系数不同于第一衬底的热膨胀系数的第二衬底之间的分子结合，优选在环境温度，即室温下(通常为20℃且可以根据室的温度可以改变(±10℃))，而且在结合过程中不使用加热衬底的手段。
下面参考图3A至3F和4描述由第一衬底或初始衬底110(顶部)和第二衬底或支撑衬底120(底部)制造SOS型异质结构体的方法。
如图3B所示，初始衬底110由SOI型结构体构成，所述SOI型结构体包括在同样由硅制成的支撑体113上的硅层111，其中在层111和支撑体113之间设置由例如SiO2制成的埋置氧化物层112。
第一衬底或初始衬底也可以由在其结合表面上任选包含氧化物层的简单硅晶片构成。
支撑衬底由蓝宝石晶片(图3A)构成。
在进行初始衬底110在支撑衬底120上的结合之前，独立地准备蓝宝石支撑衬底的结合表面120a，该表面已经典型地经过CMP的预先抛光。根据本发明，将蓝宝石衬底120进行烘烤，其在本实例中在200℃的温度进行2小时的时间(步骤S1)。如上所述，这种烘烤起着特别是消除蓝宝石衬底结合表面上存在的有机来源的污染物的作用，从而增强分子结合，同时限制了缺陷的出现。
蓝宝石衬底120的结合表面然后经过湿法化学清洗(步骤S2)。湿法清洗可以特别地通过以下各项清洗进行：RCA清洗(即，适用于除去粒子和烃的SC1(NH4OH、H2O2、H2O)浴和适用于除去金属污染物的SC2(HCl、H2O2，H2O)浴的组合)，″Caro″或″Piranhaclean″型(H2SO4∶H2O2)清洗，或甚至使用臭氧/水(O3/H2O)溶液的清洗。
为了进一步降低结合能，衬底120的表面120a可以通过等离子体处理(步骤S3)来活化。表面120a优选暴露在氧基等离子体(oxygen-based plasma)中，所述氧基等离子体的平均功率密度不超过1W/cm2。等离子体处理的其他条件可以对应上述的那些条件。
初始衬底110的硅层111的表面111a可以被覆盖在热氧化物层114中，所述热氧化物层114例如通过氧化衬底的表面而形成(图3C，步骤S4)。
任选被覆盖在另一个氧化物层中的初始衬底110的表面111a也可以通过等离子体处理来活化(步骤S5)。因为这是硅表面，因此它可以暴露于标准等离子体，即，基于氧、氮、氩等的等离子体，其中功率密度不限于1W/cm2。活化硅结合表面对于本领域技术人员是熟知的，并且出于简化原因而没有更详细地描述。
特别地，为了除去在暴露过程中如在水中的漂洗和/或在SC1(NH4OH，H2O2，H2O)中的清洗过程中引入的污染物，可以进行在等离子体暴露之后的一次或多次清洗，任选地随后通过离心干燥。然而，这些清洗可以被能够消除大部分污染物的洗涤代替。
一旦制备表面111a和120a，就使它们紧密接触，并且对两个衬底中的一个衬底施加压力以引起在接触表面之间的结合波的扩展(步骤S6，图3D)。
然后通过进行结合增强或稳定化退火(步骤S7)来增强结合。如上所述，因为蓝宝石和硅之间的热膨胀系数的差异，稳定化退火在小于300℃温度进行。例如，稳定化退火可以在180℃温度进行2小时的持续时间。
该异质结构体的制造通过薄化初始衬底110继续进行，以形成对应硅层111的一部分的传输层115(步骤S8，图3E)。薄化最初通过研磨掉支撑体113的大部分而进行，然后通过化学蚀刻继续进行，如通过氢氧化四甲铵(TMAH)的溶液进行。
在一个任选步骤，结构体被磨边(edge)，以除去衬底周边存在的倒角和边缘卷边(roll-off)(步骤S9，图3F)。如图3F所示，这样就产生了异质结构体200，该异质结构体200包含蓝宝石支撑衬底120和转移层115，其中插入埋置氧化物层114。
图5A显示了由结合在蓝宝石支撑衬底上的初始SOI衬底得到的SOS型异质结构体。在结合之前，使用RCA清洗和洗涤制备蓝宝石衬底的结合表面。在结合后，将结构体在200℃进行稳定化退火2h，并且将其通过研磨和通过使用TMAH的化学蚀刻而薄化。
图5B也显示SOS型异质结构体，其制备是与图5A的SOS型异质结构体不同的，因为在RCA清洗和洗涤之前，还通过以下步骤制备蓝宝石衬底的结合表面：
·在200℃烘烤2h；
·RCA清洗(O3/H2O，SC1(NH4OH，H2O2，H2O)和SC2(HCl，H2O2，H2O))；及
·平均功率密度不超过1W/cm2的氧基等离子体活化。
图5B中，可以看出，在转移硅层中实际上没有缺陷是可见的，而在图5A中，在结合界面存在大量缺陷，并且在转移硅支撑体中也存在大量缺陷。因此这些图证实了烘烤和采用等离子体处理的表面活化对减少结合和稳定化退火后存在的缺陷的组合效果。
正如上文解释，本发明的烘烤步骤使得可以增加SOS型结构体中的结合能。这种结合能也可以通过如上所述的等离子体处理活化蓝宝石衬底的结合表面而增加。如图1所示，可以看出，在蓝宝石衬底表面在烘烤、RCA清洗和洗涤后暴露于等离子体时(D栏)，与无等离子体处理(C栏)相比，结合能还更大。
本发明也可以适用于除例如智能剪切技术的应用中所述的技术以外的层转移技术。
Claims (12)
1.一种制造异质结构体(200)的方法，所述异质结构体(200)至少包括第一衬底(120)和第二衬底(110)，所述第一衬底(120)由蓝宝石制成，而所述第二衬底(110)由热膨胀系数不同于所述第一衬底的热膨胀系数的材料制成，所述方法包括将所述第二衬底(110)分子结合在所述由蓝宝石制成的第一衬底(120)上的步骤，并且其特征在于，所述方法包括：在将所述两个衬底结合在一起之前烘烤所述第一衬底(120)的步骤，该步骤在100℃至500℃范围的温度进行，其中在100℃进行烘烤的持续时间不少于1h。
2.根据权利要求1所述的方法，其特征在于，在约200℃的温度进行所述烘烤步骤的持续时间为约2h。
3.根据权利要求1或权利要求2所述的方法，其特征在于，所述烘烤在空气或惰性气体的气氛下进行。
4.根据权利要求1至3中任一项所述的方法，其特征在于，所述方法包括：在所述烘烤步骤之后的湿法化学清洗步骤。
5.根据权利要求1至3中任一项所述的方法，其特征在于，所述方法包括：在将所述两个衬底结合在一起之前，通过等离子体处理将所述由蓝宝石制成的第一衬底(120)的结合表面(120a)活化的步骤，所使用的等离子体的平均功率密度小于或等于1W/cm2。
6.根据权利要求5所述的方法，其特征在于，将所述由蓝宝石制成的第一衬底(120)的结合表面(120a)暴露于基于氧的等离子体中。
7.根据权利要求1至6中任一项所述的方法，其特征在于，所述方法包括：在将所述两个衬底结合在一起之前，在所述第二衬底(110)的结合表面(111a)上形成氧化物层(114)。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述方法包括：在将所述两个衬底结合在一起之前，通过等离子体处理活化所述第二衬底(110)的结合表面(111a)的步骤。
9.根据权利要求1至8中任一项所述的方法，其特征在于，所述方法包括：在将所述两个衬底结合在一起之后，通过在低于300℃的温度退火而使所述结合稳定化的步骤。
10.根据权利要求1至9中任一项所述的方法，其特征在于，所述第二衬底由硅层构成。
11.根据权利要求1至9中任一项所述的方法，其特征在于，所述第二衬底(110)由SOI结构体构成。
12.根据权利要求1至11中任一项所述的方法，其特征在于，所述将第二衬底(110)分子结合在由蓝宝石制成的第一衬底(120)上的步骤在环境温度进行。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0857854 | 2008-11-19 | ||
| FR0857854A FR2938702B1 (fr) | 2008-11-19 | 2008-11-19 | Preparation de surface d'un substrat saphir pour la realisation d'heterostructures |
| PCT/EP2009/065202 WO2010057842A1 (en) | 2008-11-19 | 2009-11-16 | Preparing a surface of a sapphire substrate for fabricating heterostructures |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102217037A true CN102217037A (zh) | 2011-10-12 |
Family
ID=40796247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009801460442A Pending CN102217037A (zh) | 2008-11-19 | 2009-11-16 | 制备用于制造异质结构体的蓝宝石衬底的表面 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US20120015497A1 (zh) |
| EP (1) | EP2359391A1 (zh) |
| JP (1) | JP2012509581A (zh) |
| KR (1) | KR20110086038A (zh) |
| CN (1) | CN102217037A (zh) |
| FR (1) | FR2938702B1 (zh) |
| WO (1) | WO2010057842A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105190835A (zh) * | 2013-05-01 | 2015-12-23 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| CN108493321A (zh) * | 2018-03-26 | 2018-09-04 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制备方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014516470A (ja) | 2011-04-08 | 2014-07-10 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | ウェハを恒久的にボンディングするための方法 |
| FR2977260B1 (fr) | 2011-06-30 | 2013-07-19 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiale epaisse de nitrure de gallium sur un substrat de silicium ou analogue et couche obtenue par ledit procede |
| US8778737B2 (en) | 2011-10-31 | 2014-07-15 | International Business Machines Corporation | Flattened substrate surface for substrate bonding |
| US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
| EP2878006B9 (de) * | 2012-07-24 | 2017-04-12 | Ev Group E. Thallner GmbH | Verfahren und vorrichtung zum permanenten bonden von wafern |
| US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
| US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
| US9608433B2 (en) * | 2013-03-14 | 2017-03-28 | Hubbell Incorporated | GFCI test monitor circuit |
| US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
| US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
| US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
| US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
| FR3034252B1 (fr) * | 2015-03-24 | 2018-01-19 | Soitec | Procede de reduction de la contamination metallique sur la surface d'un substrat |
| US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
| JP6745886B2 (ja) * | 2016-02-16 | 2020-08-26 | エーファウ・グループ・エー・タルナー・ゲーエムベーハー | 基板をボンディングするための方法および装置 |
| FR3068508B1 (fr) * | 2017-06-30 | 2019-07-26 | Soitec | Procede de transfert d'une couche mince sur un substrat support presentant des coefficients de dilatation thermique differents |
| CN111041423B (zh) * | 2019-12-10 | 2021-11-19 | 太原理工大学 | 蓝宝石表面结构与成分梯度层设计改善其焊接性能的方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849627A (en) * | 1990-02-07 | 1998-12-15 | Harris Corporation | Bonded wafer processing with oxidative bonding |
| JPH0636413B2 (ja) * | 1990-03-29 | 1994-05-11 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
| JPH05235312A (ja) * | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| US5441591A (en) * | 1993-06-07 | 1995-08-15 | The United States Of America As Represented By The Secretary Of The Navy | Silicon to sapphire bond |
| JP3250721B2 (ja) * | 1995-12-12 | 2002-01-28 | キヤノン株式会社 | Ｓｏｉ基板の製造方法 |
| WO1999010927A1 (en) * | 1997-08-29 | 1999-03-04 | Farrens Sharon N | In situ plasma wafer bonding method |
| US6423613B1 (en) * | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| US6281146B1 (en) * | 1999-09-15 | 2001-08-28 | Taiwan Semiconductor Manufacturing Company | Plasma enhanced chemical vapor deposition (PECVD) method for forming microelectronic layer with enhanced film thickness uniformity |
| US6563133B1 (en) * | 2000-08-09 | 2003-05-13 | Ziptronix, Inc. | Method of epitaxial-like wafer bonding at low temperature and bonded structure |
| US6930041B2 (en) * | 2000-12-07 | 2005-08-16 | Micron Technology, Inc. | Photo-assisted method for semiconductor fabrication |
| US6576564B2 (en) * | 2000-12-07 | 2003-06-10 | Micron Technology, Inc. | Photo-assisted remote plasma apparatus and method |
| US20030089950A1 (en) * | 2001-11-15 | 2003-05-15 | Kuech Thomas F. | Bonding of silicon and silicon-germanium to insulating substrates |
| SE521938C2 (sv) * | 2001-12-27 | 2003-12-23 | Cerbio Tech Ab | Keramiskt material, förfarande för framställning av keramiskt material och benimplantat, tandfyllnadsimplantat och biocement innefattande det keramiska materialet |
| US7339187B2 (en) * | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
| US6911375B2 (en) * | 2003-06-02 | 2005-06-28 | International Business Machines Corporation | Method of fabricating silicon devices on sapphire with wafer bonding at low temperature |
| DE10326578B4 (de) * | 2003-06-12 | 2006-01-19 | Siltronic Ag | Verfahren zur Herstellung einer SOI-Scheibe |
| FR2884966B1 (fr) * | 2005-04-22 | 2007-08-17 | Soitec Silicon On Insulator | Procede de collage de deux tranches realisees dans des materiaux choisis parmi les materiaux semiconducteurs |
| US7601271B2 (en) * | 2005-11-28 | 2009-10-13 | S.O.I.Tec Silicon On Insulator Technologies | Process and equipment for bonding by molecular adhesion |
-
2008
- 2008-11-19 FR FR0857854A patent/FR2938702B1/fr not_active Expired - Fee Related
-
2009
- 2009-11-16 KR KR1020117010800A patent/KR20110086038A/ko not_active Application Discontinuation
- 2009-11-16 US US13/130,239 patent/US20120015497A1/en not_active Abandoned
- 2009-11-16 JP JP2011536838A patent/JP2012509581A/ja not_active Withdrawn
- 2009-11-16 EP EP09749151A patent/EP2359391A1/en not_active Withdrawn
- 2009-11-16 CN CN2009801460442A patent/CN102217037A/zh active Pending
- 2009-11-16 WO PCT/EP2009/065202 patent/WO2010057842A1/en active Application Filing
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105190835A (zh) * | 2013-05-01 | 2015-12-23 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| CN105190835B (zh) * | 2013-05-01 | 2018-11-09 | 信越化学工业株式会社 | 混合基板的制造方法和混合基板 |
| CN108493321A (zh) * | 2018-03-26 | 2018-09-04 | 华灿光电（浙江）有限公司 | 一种发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110086038A (ko) | 2011-07-27 |
| JP2012509581A (ja) | 2012-04-19 |
| FR2938702B1 (fr) | 2011-03-04 |
| WO2010057842A1 (en) | 2010-05-27 |
| EP2359391A1 (en) | 2011-08-24 |
| FR2938702A1 (fr) | 2010-05-21 |
| US20120015497A1 (en) | 2012-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102217037A (zh) | 制备用于制造异质结构体的蓝宝石衬底的表面 | |
| CN107533953B (zh) | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 | |
| US6597039B2 (en) | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof | |
| US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
| US7855129B2 (en) | Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method | |
| EP1635396B1 (en) | Laminated semiconductor substrate and process for producing the same | |
| US8202785B2 (en) | Surface treatment for molecular bonding | |
| JP5018066B2 (ja) | 歪Ｓｉ基板の製造方法 | |
| KR101446517B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 | |
| US8330245B2 (en) | Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same | |
| US20110195560A1 (en) | Method of producing a silicon-on-sapphire type heterostructure | |
| JP2006148066A (ja) | ゲルマニウム・オン・インシュレータ（ＧｅＯＩ）型ウェーハの製造方法 | |
| JPH11354760A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| KR101229760B1 (ko) | Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼 | |
| KR101905811B1 (ko) | 박리웨이퍼의 재생가공방법 | |
| EP3309820B1 (en) | Method of manufacturing soi wafer | |
| JP2002184960A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JP4700652B2 (ja) | 層構造の製造方法 | |
| JP2004055750A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2004071836A (ja) | 半導体基板の製造方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| CN118633150A (zh) | 用于制造双绝缘体上半导体结构的方法 | |
| JP2003298030A (ja) | 張り合わせ基板およびその製造方法 | |
| JP3601764B2 (ja) | 誘電体分離ウェーハの製造方法 | |
| JP2004200305A (ja) | 径６インチ以上のｓｏｉウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20111012 |