CN102194942B - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN102194942B
CN102194942B CN201010275579.4A CN201010275579A CN102194942B CN 102194942 B CN102194942 B CN 102194942B CN 201010275579 A CN201010275579 A CN 201010275579A CN 102194942 B CN102194942 B CN 102194942B
Authority
CN
China
Prior art keywords
layer
ratio
components
thickness
illuminating part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010275579.4A
Other languages
English (en)
Other versions
CN102194942A (zh
Inventor
木村重哉
名古肇
岡俊行
橘浩一
彦坂年輝
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN102194942A publication Critical patent/CN102194942A/zh
Application granted granted Critical
Publication of CN102194942B publication Critical patent/CN102194942B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3211—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities
    • H01S5/3216—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures characterised by special cladding layers, e.g. details on band-discontinuities quantum well or superlattice cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体发光器件及其制造方法。根据一个实施例，一种半导体发光器件包括包含氮化物半导体的n型半导体层、包含氮化物半导体的p型半导体层、发光部以及层叠体。所述发光部被设置在所述n型半导体层与所述p型半导体层之间并包括势垒层和阱层。所述阱层与所述势垒层层叠。所述层叠体被设置在所述发光部与所述n型半导体层之间并包括第一层和第二层。所述第二层与所述第一层层叠。所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍。所述势垒层的层厚度tb为10nm或更小。

Description

半导体发光器件及其制造方法
相关申请的交叉引用
本申请基于在2010年3月8日提交的在先的日本专利申请2010-050391并要求其优先权；并将其全部内容通过引用并入到这里。
技术领域
这里说明的实施例一般而言涉及半导体发光器件及其制造方法。
背景技术
诸如氮化镓(GaN)的III-V族氮化物化合物半导体具有宽带隙。利用该特征，可以将其应用于发射紫外光到蓝/绿光的具有高亮度的发光二极管(LED)以及发射蓝紫光到蓝光的激光二极管(LD)。
这些发光器件具有以下结构。例如，在蓝宝石衬底上，依次层叠n型半导体层、包括量子阱层和势垒层的发光层、以及p型半导体层。
在这样的半导体发光器件中，存在同时实现低驱动电压和高发光效率的需求。
通过减薄势垒层，驱动电压倾向于降低。然而，减薄势垒层导致结晶性劣化，这降低了发光效率。另一方面，量子阱由例如InGaN构成。这里，不均匀的In组成比和晶格常数差异会在量子阱层中引起晶格应变。结果，在晶体中产生缺陷。此外，由应变诱发的压电场会调制有源层的带结构并降低发光效率。
为了提高光发射输出功率、降低正向电压、并改善静电击穿电压，在JP-3424629中描述了一种氮化物半导体器件。该氮化物半导体器件包括位于n型氮化物半导体层与p型氮化物半导体层之间的有源层。n型氮化物半导体层包括n型接触层和具有超晶格结构的n型多膜层。此外，在n型接触层与n型多膜层之间插入具有100埃或更大的膜厚度的未掺杂的GaN层。然而，虽然存在这样的常规技术，但仍存在为实现低驱动电压和高发光效率而进行改进的空间。
发明内容
总体而言，根据一个实施例，一种半导体发光器件包括包含氮化物半导体的n型半导体层、包含氮化物半导体的p型半导体层、发光部、以及层叠体。所述发光部被设置在所述n型半导体层与所述p型半导体层之间并包括势垒层和阱层。所述势垒层包含InbGa1-bN(0≤b＜1)并具有层厚度tb(纳米)。所述阱层与所述势垒层层叠，包含InwGa1-wN(0＜w＜1，b＜w)并具有层厚度tw(纳米)。所述层叠体被设置在所述发光部与所述n型半导体层之间并包括第一层和第二层。所述第一层包含InxGa1-xN(0≤x＜1)并具有层厚度tx(纳米)。所述第二层与所述第一层层叠，包含InyGa1-yN(0＜y＜1，x＜y＜w)并具有层厚度ty(纳米)。所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍，假设所述发光部的所述平均In组成比为(w×tw+b×tb)/(tw+tb)，所述层叠体的所述平均In组成比为(x×tx+y×ty)/(tx+ty)。所述势垒层的所述层厚度tb为10nm或更小。
根据另一实施例，一种半导体发光器件包括衬底、n型半导体层、层叠体、发光部、以及p型半导体层。所述n型半导体层被设置在所述衬底上并包含氮化物半导体。所述层叠体被设置在所述n型半导体层上并包括第一层和第二层。所述发光部被设置在所述层叠体上并包括势垒层和阱层。所述p型层被设置在所述发光部上并包含氮化物半导体。所述势垒层包含InbGa1-bN(0≤b＜1)并具有层厚度tb(纳米)。所述阱层与所述势垒层层叠，包含InwGa1-wN(0＜w＜1，b＜w)并具有层厚度tw(纳米)。所述第一层包含InxGa1-xN(0≤x＜1)并具有层厚度tx(纳米)。所述第二层与所述第一层层叠，包含InyGa1-yN(0＜y＜1，x＜y＜w)并具有层厚度ty(纳米)。所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍，假设所述发光部的所述平均In组成比为(w×tw+b×tb)/(tw+tb)，所述层叠体的所述平均In组成比为(x×tx+y×ty)/(tx+ty)。所述势垒层的所述层厚度tb为10nm或更小。
根据又一实施例，公开了一种制造半导体发光器件的方法。所述方法可以包括在衬底上形成包含氮化物半导体的n型半导体层。所述方法可以包括在所述n型半导体层上形成包括第一层和第二层的层叠体。所述方法可以包括在所述层叠体上形成包括势垒层和阱层的发光部。所述方法可以包括在所述发光部上形成p型半导体层。所述形成所述层叠体包括：在所述n型半导体层上形成具有层厚度tx纳米的厚度的包含InxGa1-xN(0≤x＜1)的所述第一层；以及在所述第一层上形成具有层厚度ty纳米的厚度的包含InyGa1-yN(0＜y＜1，x＜y)的所述第二层。所述形成所述发光部包括：在所述层叠体上形成具有层厚度tb纳米的包含InbGa1-bN(0≤b＜1，b＜w)的所述势垒层，所述层厚度tb具有10纳米或更小的值；以及在所述势垒层上形成具有层厚度tw纳米的厚度的包含InwGa1-wN(0＜w＜1，y＜w)的所述阱层。执行所述形成所述层叠体和所述形成所述发光部中的至少一个步骤，以便所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍，假设所述层叠体的所述平均In组成比为(x×tx+y×ty)/(tx+ty)，并且所述发光部的所述平均In组成比为(w×tw+bxtb)/(tw+tb)。
附图说明
图1为示例出半导体发光器件的一部分的配置的示意性截面视图；
图2为示例出半导体发光器件的配置的示意性截面视图；
图3到8为示例出与半导体发光器件有关的实验结果的图；以及
图9为示例出制造半导体发光器件的方法的流程图。
具体实施方式
现在将参考附图说明本发明的实施例。
附图是示例性或概念性的；并且，例如，每一部分的厚度与宽度之间的关系以及各部分间的尺寸比例不必与其实际值相同。此外，根据不同的附图，相同的部分可能被以不同尺寸或比率示出。
在本说明书和附图中，与参考之前的附图而在先描述的要素相似的要素用相似的参考标号来标记，并且在适当时略去了对其的详细说明。
第一实施例
图1为示例出根据第一实施例的半导体发光器件的一部分的配置的示意性截面图。
图2为示例出根据第一实施例的半导体发光器件的配置的示意性截面图。
如图2所示，根据该实施例的半导体发光器件110包括n型半导体层20、p型半导体层50、在n型半导体层20与p型半导体层50之间设置的发光部40、以及在发光部40与n型半导体层20之间设置的层叠体30。
n型半导体层20和p型半导体层50包含氮化物半导体。
发光部40为例如有源层。层叠体30为例如超晶格层。
在半导体发光器件110中，在由例如蓝宝石构成的衬底10的主表面(例如，C表面)上设置例如缓冲层11。在缓冲层11上设置例如未掺杂的GaN基底层(foundation layer)21和n型GaN接触层22。n型GaN接触层22被包括在n型半导体层20中。为了方便起见，可以将GaN基底层21视为包括在n型半导体层20中。
在n型GaN接触层22上设置层叠体30。在层叠体30中，例如，交替层叠第一层31和第二层32。稍后描述第一层31和第二层32的详细配置。
在层叠体30上设置发光部40(有源层)。发光部40具有例如多量子阱(MQW)结构。也就是，发光部40包括其中交替地并重复地层叠多个势垒层41和多个阱层42的结构。稍后描述势垒层41和阱层42的详细配置。
在发光部40上，依次设置p型AlGaN层51、p型(例如Mg掺杂的)GaN层52以及p型GaN接触层53。p型AlGaN层51作为电子溢流防止层。p型AlGaN层51、Mg掺杂的GaN层52以及p型GaN接触层53被包括在p型半导体层50中。此外，在p型GaN接触层53上设置透明电极60。
去除构成n型半导体层20的n型GaN接触层22的一部分，以及对应于该部分的层叠体30、发光部40和p型半导体层50。在n型GaN接触层22上设置n侧电极70。n侧电极70由例如Ti/Pt/Au的层叠结构构成。另一方面，在透明电极60上设置p侧电极80。
因此，根据该实施例的该实例的半导体发光器件110为发光二极管(LED)。
如图1所示，发光部40包括势垒层41和与势垒层41层叠的阱层42。在该实例中，势垒层41被设置为多个，并且阱层42被设置为多个。每个阱层42被设置在多个势垒层41之间。
势垒层41和阱层42包含氮化物半导体。阱层42由包含In的氮化物半导体构成。势垒层41具有大于阱层42的带隙能量。
势垒层41包含InbGa1-bN(0≤b＜1)。势垒层41的厚度为层厚度tb(纳米)。另一方面，阱层42包含InwGa1-wN(0＜w＜1)。阱层42的厚度为层厚度tw(纳米)。
这里，阱层42的In组成比w高于势垒层41的In组成比b，即，b＜w。势垒层41的In组成比b可以为零。例如，势垒层41可以由GaN构成。另一方面，阱层42的In组成比w大于零，阱层42包含InGaN。
在势垒层41包含In的情况下，势垒层41的In组成比b小于阱层42的In组成比w。由此，阱层42具有小于势垒层41的带隙能量。
势垒层41和阱层42可以包含痕量的Al等等。
在该实例中，设置了多个势垒层41和多个阱层42。首先，为了描述的简单，假设所述多个势垒层41具有相等的In组成比b，且还具有相等的厚度。相似地，假设所述多个阱层42具有相等的In组成比w，且还具有相等的厚度。
另一方面，如图1所示，层叠体30包括第一层31和第二层32。层叠体30具有其中交替地层叠第一层31和第二层32的结构。这里，层叠体30仅仅需要是这样的结构，其中，层叠了至少一对第一层31和第二层32。
第一层31包含InxGa1-xN(0≤x＜1)。第一层31的厚度为层厚度tx(纳米)。另一方面，第二层32包含InyGa1-yN(0＜y≤1)。第二层32的厚度为层厚度ty(纳米)。
在该实例中，设置了多个第一层31和多个第二层32。首先，为了描述的简单，假设所述多个第一层31具有相等的In组成比x，且还具有相等的厚度。相似地，假设苏搜狐多个第二层32具有相等的In组成比y，且还具有相等的厚度。
这里，第二层32的In组成比y高于第一层31的In组成比x，即，x＜y。第一层31的In组成比x可以为零。例如，第一层31可以由GaN构成。另一方面，第二层32的In组成比y大于零，第二层32包含InGaN。
这里，第二层32的In组成比y小于阱层42的In组成比w，即，y＜w。因此，第一层31的In组成比x同样小于阱层42的In组成比w，即，x＜w。这抑制了从发光部40发射的光在第一层31和第二层32中的吸收，由此提高了光提取效率。也就是，提高了发光效率。
也就是，上述势垒层41、阱层42、第一层31、以及第二层32的In组成比满足b＜w以及x＜y＜w。
此外，势垒层41的In组成比b和第一层31的In组成比x是任意的，只要稍后描述的“平均In组成比”满足稍后描述的关系即可。
在根据该实施例的半导体发光器件110中，势垒层41的层厚度tb为10纳米(nm)或更小那么薄。结果，半导体发光器件110的驱动电压降低到实际需要的水平。
另一方面，在半导体发光器件110中，使层叠体30的层叠体平均In组成比p高于发光部40的发光部平均In组成比q的0.4倍。这抑制了施加到阱层42的应变并改善了结晶性。此外，这可以抑制压电场的影响，由此提高了发光效率。也就是，可以同时实现低驱动电压和高发光效率。
这里，发光部40的发光部平均In组成比q被如下定义。
假设：阱层42包含InwGa1-wN并具有层厚度tw(纳米)，并且势垒层41包含InbGa1-bN并具有层厚度tb(纳米)。那么，发光部平均In组成比q被定义为(w×tw+b×tb)/(tw+tb)。
层叠体30的层叠体平均In组成比p被如下定义。
假设：第一层31包含InxGa1-xN并具有层厚度tx(纳米)，并且第二层32包含InyGa1-yN并具有层厚度ty(纳米)。那么，层叠体平均In组成比p被定义为(x×tx+y×ty)/(tx+ty)。
在上述的包括发光部40和层叠体30的半导体发光器件110中，施加到发光部40的晶格应变低于没有上述发光部40和层叠体30的情况。因此，半导体发光器件110实现了高发光效率和低驱动电压。
通常，在由InGaN构成的阱层42中，由于晶格常数差异，很可能发生晶格应变，因此很可能发生晶体缺陷。此外，带能量受由晶格应变导致的压电场的调制，因此很可能降低发光效率。在减薄势垒层41的厚度以降低驱动电压的情况下，很可能会劣化结晶性。同时，上述施加到阱层42的应变增大。这进一步妨碍了发光效率的提高。
比较而言，在根据该实施例的半导体发光器件中110，在发光部40与n型半导体层20之间插入层叠体30。使层叠体30的平均In组成比p高于发光部40的发光部平均In组成比q的0.4倍。这弛豫了上述应变。因此，即使在减薄势垒层41的厚度以降低驱动电压的情况下，也可以实现高发光效率。
如果层叠体30的平均In组成比p等于或低于发光部40的平均In组成比q的0.4倍，则不能充分地实现弛豫上述应变的效果。
这里，如果层叠体30的平均In组成比p等于发光部40的发光部平均In组成比q，则从发光部40朝向n型半导体层20发射的光在层叠体30的第一层31和第二层32中被吸收。因此，在该实施例中，使平均In组成比p低于平均In组成比q。这可以抑制上述吸收并提高发光效率。
通常，认为可以通过减薄势垒层41的层厚度tb来降低驱动电压。然而，如果减薄了势垒层41的层厚度tb，则倾向于劣化发光部40的结晶性。例如，如果势垒层41的层厚度tb为10nm或更低，则由于发光部40的劣化的结晶性，发光效率会降低。
作为实验的结果，本发明人发现了通过将势垒层41的层厚度tb减小到10nm或更小而允许提高发光效率并同时降低驱动电压的上述条件。
以下将说明作为发现上述条件的基础的实验结果。
在这些实验中，改变发光部40的配置(势垒层41的厚度和In组成比以及阱层42的厚度和In组成比)以及层叠体30的配置(第一层31的厚度和In组成比以及第二层32的厚度和In组成比)，以制造半导体发光器件。评估了这些半导体发光器件的驱动电压Vf和光输出功率Po。
第一实验
在第一实验中，如下制造半导体发光器件的样品。
首先，对例如C表面蓝宝石衬底10进行有机清洁和酸清洁。将衬底10引入到MOCVD装置的反应炉中。在反应炉的基座上，将衬底10加热到约1100℃。由此，去除在衬底10的表面上的氧化物膜。
接下来，在衬底10的主表面(C表面)上，将缓冲层11生长到30nm的厚度。此外，在缓冲层11上，将未掺杂的GaN基底层21生长到3微米(μm)的厚度。此外，在GaN基底层21上，将由Si掺杂的GaN构成的n型GaN接触层22生长到2μm的厚度。
接下来，在n型GaN接触层22上，交替地层叠30个周期的由InxGa1-xN构成的第一层31和由InyGa1-yN构成的第二层32以形成层叠体30。
这里，第一层31的In组成比x为零，且其厚度为1nm。第二层32的In组成比y为0.08，且其厚度为2.5nm。
接下来，在层叠体30上，交替地层叠8周期的势垒层41和阱层42。
在该实验中，势垒层41的In组成比b为零，阱层42的In组成比w为0.15。
势垒层41的层厚度在三个值当中变化：5nm、10nm和20nm。另一方面，阱层42的厚度被固定为2.5nm。这些样品被指定为样品x1、样品x2以及样品x3。也就是，在样品x1、x2和x3中势垒层41的厚度分别为5nm、10nm和20nm。
在所有样品x1、x2和x3中，在最后的阱层42上，生长具有5nm层厚度的由GaN构成的势垒层41作为最后的势垒层41。
此外，在该势垒层41上，生长具有0.003的Al组成比和5nm的层厚度的AlGaN层。随后，层叠具有0.1的Al组成比和5nm的层厚度的Mg掺杂的AlGaN层51、具有80nm的层厚度的Mg掺杂的p型GaN层52(Mg浓度为2×1019cm-3)、以及具有约10nm的层厚度的Mg重掺杂的GaN层53(Mg浓度为1×1021cm-3)。随后，从MOCVD装置的反应炉取出在其上生长了上述晶体的衬底10。
接下来，将上述多层膜结构的一部分干法蚀刻到n型GaN接触层22的中途。由此，暴露n型GaN接触层22。在其上形成由Ti/Pt/Au构成的n侧电极70。此外，在Mg重掺杂的GaN层53的表面上形成由ITO(铟锡氧化物)构成的透明电极60。在透明电极60的一部分上形成具有例如80μm的直径的由Ni/Au构成的p侧电极80。
由此，制成样品x1-x3。如此制成的样品x1-x3的半导体发光器件为发射450nm的主波长的蓝光LED。
图3为示例出与半导体发光器件有关的实验结果的图。
更具体而言，图3示例出其中势垒层41的层厚度变化的样品x1-x3的驱动电压Vf的变化。在图3中，水平轴表示势垒层41的层厚度tb(nm)。垂直轴表示半导体发光器件的驱动电压Vf。这里，驱动电压Vf被表示为相对值，其中当势垒层41的层厚度tb为10nm时驱动电压为1。
如图3所示，半导体发光器件的驱动电压Vf随势垒层41的层厚度tb(nm)的减小而降低。
从驱动电压Vf具有实际适用性的角度出发，势垒层41的层厚度tb优选为10nm或更小。更优选地，势垒层41的层厚度tb为5nm或更小。
第二实验
在第二实验中，改变比率p/q，即，层叠体30的平均In组成比p与发光部40的平均In组成比q的比率。
特别地，与第一实验一样，势垒层41的In组成比b为零。阱层42的In组成比w为0.1。势垒层41的层厚度为5nm。阱层42的层厚度为2.5nm。
与在第一实验中一样，层叠体30的第一层31的In组成比x为零，其厚度为1nm。层叠的层的数目为30对。第二层32的厚度为2.5nm。第二层32的In组成比y被改变为0.04和0.08。此外，制成不具有层叠体30的样品。不具有层叠体的样品被指定为样品y1。将第二层32的In组成比y为0.04的样品指定为样品y2。将第二层32的In组成比y为0.08的样品指定为样品y3。
在样品y1中，p/q为零。在样品y2中，p/q为0.25。在样品y3中，p/q为0.5。
样品y1、y2和y3为发射400nm的主波长的近紫外LED。
图4和图5为示例出与半导体发光器件有关的实验结果的图。
更具体而言，图4示例出样品y1、y2和y3的半导体发光器件的驱动电压Vf的变化。在图4中，水平轴表示p/q，垂直轴表示半导体发光器件的驱动电压Vf。这里，垂直轴被表示为相对值。
图5示例出样品y1、y2和y3的半导体发光器件的光输出功率Po的变化。在图5中，水平轴表示p/q，垂直轴以毫瓦(mW)表示半导体发光器件的光输出功率Po。这里，垂直轴被表示为相对值。
如图4所示，半导体发光器件的驱动电压Vf随p/q的增大而降低。更具体地，对于超过0.4的p/q，驱动电压Vf的降低更显著。
另一方面，如图5所示，半导体发光器件的光输出功率Po随p/q的增大而增大。更具体地，对于超过0.4的p/q，光输出功率Po显著增大。
从图4和5，为了降低驱动电压Vf且增大光输出功率Po，发现高p/q是优选的。从实施角度，p/q优选高于0.4。
第三实验
在第三实验中，阱层42的In组成比w被设定为0.15，并改变比率p/q，即，层叠体30的平均In组成比p与发光部40的平均In组成比q的比率。
具体地，势垒层41的In组成比b为零。势垒层41的层厚度为5nm。在另一方面，阱层42的In组成比w为0.15。阱层42的厚度为2.5nm。
此外，层叠体30的第一层31的In组成比x为零。第二层32的厚度为2.5nm。
然后，通过改变第二层32的In组成比y或第一层31的层厚度tx，制造具有七个不同的p/q值的样品z。这里，层叠体30的厚度S总被调整为保持基本上恒定(约105nm)。样品z为发射450nm的主波长的蓝光LED。
图6和7为示例出与半导体发光器件相关的实验结果的图。
图6示例出样品z的半导体发光器件的驱动电压Vf的变化。在图6中，水平轴表示p/q，垂直轴表示半导体发光器件的驱动电压Vf。这里，垂直轴被表示为相对值。
图7示例出样品z的半导体发光器件的光输出功率Po的变化。在该图中，水平轴表示p/q，垂直轴以毫瓦(mW)表示半导体发光器件的光输出功率Po。这里，垂直轴被表示为相对值。
如图6所示，同样对于近紫外光LED，半导体发光器件的驱动电压Vf随p/q增大至超过0.4而降低。
另一方面，如图7所示，对于样品z，虽然p/q变化，但总体上维持大光输出功率Po。也就是，对于高于0.4的p/q，获得了良好的光输出。
如上所述，对于势垒层41的小层厚度tb，驱动电压Vf降低。从实施角度出发，势垒层41的层厚度tb优选为10nm或更小。此外，对于高p/q，驱动电压Vf降低，并且光输出功率Po增大。特别地，对于高于0.4的p/q，驱动电压Vf的降低以及光输出功率Po的增大是显著的。
在基于氮化物半导体的半导体发光器件中，阱层42(量子阱层)由InGaN构成。在这样的半导体发光器件中，包含InGaN的阱层42与用于晶体生长的衬底和在其上层叠的各种半导体层(例如，GaN层)之间具有大的晶格常数差异。因此，在阱层42中很可能发生晶格应变。此外，因为均匀的In组成比，也会增大阱层42与势垒层41之间的应变。如果层叠大数目的阱层42和势垒层41，该应变会积累到大的程度。由此，施加到阱层42的晶格应变也同样增大。
施加到阱层42的过量的晶格应变很可能引起由晶格弛豫导致的缺陷。此外，如果在沿c轴生长的六方氮化物半导体中发生沿c轴方向的应变，压电场会调制有源层的带结构并导致发光效率的降低。
另一方面，在减薄势垒层41的厚度以降低驱动电压的情况下，结晶质量劣化。同时，施加到阱层42的上述应变增大。这倾向于进一步妨碍发光效率的提高。
相比而言，根据上述第一到第三实验的结果，虽然势垒层41的厚度为10nm或更小，例如，5nm，但如果p/q被设定为高于0.4，那么可以在降低驱动电压Vf的同时增大光输出功率Po。
更具体而言，在发光部40与n型半导体层20之间插入层叠体30。使层叠体30的层叠体平均In组成比p高于发光部40的发光部平均In组成比q的0.4倍。这使得施加到发光部40的应变弛豫，并可以充分地改善结晶性。由此，即使在减薄势垒层41的层厚度的情况下，发光部40的充分的结晶性也使得可以在提高发光效率的同时实现驱动电压的降低。
应注意，没有人曾经关注过发光部40和层叠体30的平均In组成比。在分析上述实验结果的过程中，注意到了发光部40和层叠体30的平均In组成比的比率(p/q)。这导致发现了可以同时实现驱动电压Vf的降低和光输出功率Po的增大的技术。
典型地，在包含氮化物半导体的层叠体30中，例如，第一层31具有0.03的In组成比x和2.5nm的层厚度tx。第二层32具有零In组成比y和2.5nm的层厚度ty。层叠体30的厚度S总为例如50nm。在发光部40中，例如，势垒层41具有零In组成比b和20nm的层厚度tb。阱层42具有0.4的In组成比w和3nm的层厚度tw。发光部40的厚度T总为例如112nm。
在该情况下，p/q为0.34。在该情况下，如参考图4到7所述，降低驱动电压Vf和增大光输出功率Po的效果低于p/q高于0.4的情况。在该条件下，S总/T总为0.45。
第四实验
在第四实验中，阱层42的In组成比w被设定为0.15，并改变层叠体30的厚度S总与发光部40的厚度T总的比率。
具体地，势垒层41的In组成比b为零。势垒层41的层厚度为10nm。另一方面，阱层42的In组成比w为0.15。阱层42的厚度为2.5nm。
此外，层叠体30的第一层31的In组成比x为零，其厚度为1nm。第二层32的In组成比y为0.08，其厚度为2.5nm。
然后，通过固定层叠的阱层42的数目并改变层叠体30中的层叠的层的数目，将样品x11、x12和x13制造为具有层叠体30的厚度S总与发光部40的厚度T总的比率(R＝S总/T总)的三个不同值。样品x11、x12和x13为在450nm的主波长处发光的蓝光LED。
更具体而言，样品x11具有0.7的层厚度比率S总/T总。样品x12具有1.1的层厚度比率S总/T总。样品x13具有1.5的层厚度比率S总/T总。
图8为示例出与半导体发光器件有关的实验结果的图。
图8示例出样品x11、x12和x13的半导体发光器件的驱动电压Vf的变化。在该图中，水平轴表示S总(nm)/T总(nm)，垂直轴表示半导体发光器件的驱动电压Vf。这里，垂直轴表示相对值，其中当S总/T总为1.1时驱动电压Vf为1。
如图8所示，当层厚度比率S总/T总为1或更大时，即当层叠体30的厚度S总等于或大于发光部40的厚度T总时，半导体发光器件的驱动电压Vf急剧降低。
实例
根据实例的半导体发光器件具有图1和2中所示例的半导体发光器件110的配置。
势垒层41的In组成比b为零。势垒层41的层厚度为5nm。另一方面，阱层42的In组成比w为0.1。阱层42的层厚度为2.5nm。
层叠体30的第一层31的In组成比x为零，其厚度为1nm。第二层32的In组成比y为0.08，其厚度为2.5nm。
层叠的阱层42的数目为八对(阱层42的数目为八，且势垒层41的数目为八)。层叠体30中的层的数目为30(第一层31的数目为30，且第二层32的数目为30)。
在该实例的半导体发光器件中，发光部40的平均In组成比q为q＝0.032。层叠体30的平均In组成比p为p＝0.02。因此，p/q为0.63。发光部40的厚度T总为T总＝60nm(除了最后的势垒层41的厚度之外)。层叠体30的总厚度S总为S总＝100nm。因此，S总/T总为1.6。通过全光通量测量系统测量该半导体发光器件。于是，光发射波长为407nm，驱动电压为3.2伏(V)，并且光输出功率为17mW。壁插效率(wall plug efficiency)为26％。
比较例
除了层叠体30的第二层32的In组成比y为0.04之外，比较例的半导体发光器件与上述实例的半导体发光器件相同。在比较例的半导体发光器件中，p/q为0.32。此外，S总/T总为1.6。在比较例的半导体发光器件中，驱动电压为3.3V，光输出功率为14mW。壁插效率为21％。
由此，通过将p/q设定为高于0.4，可以同时实现驱动电压Vf的降低和光输出功率的增大。
以下描述半导体发光器件110的实例配置。
在发光部40中，例如，交替地层叠具有层厚度tw(nm)的阱层42和具有层厚度tb(nm)的势垒层41。
势垒层41的厚度为例如5nm或更大且10nm或更小。阱层42的厚度为例如2nm或更大且3nm或更小。以6-8周期的重复结构层叠这样的势垒层41和阱层42。势垒层41由例如GaN构成。对于在450nm的波长处发光的蓝光LED，阱层42由具有约0.15的In组成比w的InGaN构成。对于在400nm波长处发光的近紫外光LED，阱层42由具有约0.1的In组成比w的InGaN构成。
具有这样的结构的发光部40的厚度T总(除了最后的势垒层41之外)为例如50nm或更大且110nm或更小。对于蓝光LED，发光部40的发光部平均In组成比q被设定为约0.035或更大且0.056或更小。对于近紫外光LED，发光部40的发光部平均In组成比q被设定为约0.023或更大且0.038或更小。这提供了希望的发射光的波长、希望的低驱动电压以及高发光效率。
在层叠体30中，例如，交替地层叠具有层厚度tx(nm)的第一层31和具有层厚度ty(nm)的第二层32。
如上所述，在根据该实施例的半导体发光器件中，层叠体30的层叠体平均In组成比p被设定为高于发光部40的发光部平均In组成比q的0.4倍。
此外，使得层叠体30的厚度S总(nm)等于或大于发光部40的厚度T总(nm)。
如上所述，对于蓝光LED，发光部平均In组成比q为例如0.035或更大且0.056或更小。层叠体平均In组成比p被设定为高于发光部平均In组成比q的该值的0.4倍。
对于近紫外光LED，发光部平均In组成比q为例如约0.023或更大且0.038或更小。层叠体平均In组成比p被设定为高于发光部平均In组成比q的该值的0.4倍。
从结晶性的观点，在层叠体30中所包括的第一层31(InxGa1-xN)的In组成比x优选在零或更大且小于0.2的范围内。更优选地，例如，In组成比x为零。
第二层32(InyGa1-yN)的In组成比y优选在大于零且小于0.2的范围内(其中y大于x)。更优选地，例如，In组成比y在0.08或更大且小于0.15的范围内。
第一层31的层厚度tx优选大于1nm。更优选地，例如，层厚度tx在大于1nm且小于3nm的范围内。
第二层32的层厚度ty优选大于0nm且小于2nm。更优选地，例如，层厚度ty在1nm或更大且1.5nm或更小的范围内。
发明人已确认，将第一层31和第二层32的对的数目设定为30对或更多对对于半导体发光器件的高光输出功率和低驱动电压是有效的。这里，将对的数目设定为30对或更多对与使层叠体30的厚度S总(nm)等于或大于发光部40的厚度T总(nm)是一致的。
在包括上述的层叠体30和发光部40的半导体发光器件中，可以充分地减小施加到发光部40的晶格应变。由此，半导体发光器件实现了在高发光效率与低驱动电压之间的兼容性。
此外，在该实施例中，层叠体30的厚度S总(nm)等于或大于发光部40的厚度T总(nm)。
由此，通过层叠体30，可以使施加到发光部40的变形应力充分地弛豫。因此，实现了发光效率的提高和驱动电压的降低。
在上述实例中，发光部40具有MQW配置，其中交替地重复势垒层41和阱层42。然而，发光部40可以具有SQW(单量子阱)配置，其中阱层42被夹在一对势垒层41之间。
在其中交替地层叠有多个第一层31和多个第二层32的层叠体30中，可以从任一对的第一层31和第二层32或者从所有的第一层31和第二层32来确定平均In组成比p。
在其中阱层42被设置在多个势垒层41之间的发光部40中，可以从任一对的势垒层41和阱层42或者从所有的势垒层41和阱层42来确定平均In组成比q。
在根据该实施例的半导体发光器件中，仅仅需要使从上述方式之一确定的平均In组成比p大于从上述方式之一确定的平均In组成比q的0.4倍。
这里，假设层叠体30包括M(M为2或更大的整数)个第一层31和M个第二层32。在该情况下，从n型半导体层20观察，第j(j为1或更大且M或更小的整数)个第一层31被标记为“第一层31i”。此外，从n型半导体层20观察，第j个第二层32被标记为“第二层32j”。假设第一层31j在第二层32j的n型半导体层20侧与第二层32j相邻。
在该标记法中，第一层31j包含InxjGa1-xjN(0≤xj＜1)并具有层厚度txj。第二层32j包含InyjGa1-yjN(0＜yj≤1)并具有层厚度tyj。
这里，可以从j为任意的第一层31j和第二层32j确定层叠体30的平均In组成比p。
更具体而言，该情况下的层叠体30的平均In组成比p被确定为(xj×txj+yj×tyj)/(txj+tyj)。将由此确定的平均In组成比指定为p(j)。
此外，可以从M个第一层311-31M和第二层321-32M确定层叠体30的平均In组成比p。
更具体而言，该情况下的层叠体30的平均In组成比p被确定为∑(xj×txj+yj×tyj)/∑(txj+tyj)。这里，∑表示对j＝1，...，M求和。将由此确定的平均In组成比p指定为p(∑)。
另一方面，假设发光部40包括N(N为2或更大的整数)个势垒层41和N个阱层42。在该情况下，从n型半导体层20观察，第i(i为1或更大且N或更小的整数)个势垒层41被标记为“势垒层41i”。此外，从n型半导体层20观察，第i个阱层42被标记为“阱层42i”。假设势垒层41i在阱层42i的n型半导体层20侧与阱层42i相邻。这里，最后的势垒层41，即，势垒层41N+1被设置在p型半导体层50与距该p型半导体层50最近的阱层42N之间。
在该标记法中，势垒层41i包含InbiGa1-biN(0≤bi＜1)并具有层厚度tbi。阱层42i包含InwiGa1-wiN(0＜wi＜1)并具有层厚度twi。
这里，可以从i为任意的势垒层41i和阱层42i确定发光部40的平均In组成比q。
更具体而言，该情况下的发光部40的平均In组成比q被确定为(wi×twi+bi×tbi)/(twi+tbi)。将由此确定的平均In组成比q指定为q(i)。
此外，可以从N个势垒层411-41N和阱层421-42N确定发光部40的平均In组成比q。
更具体而言，该情况下的发光部40的平均In组成比q被确定为∑(wi×twi+bi×tbi)/∑(twi+tbi)。这里，∑表示对i＝1，...，N求和。将由此确定的平均In组成比q指定为q(∑)。
在根据该实施例的半导体发光器件中，仅需要使得平均In组成比p(i)和p(∑)之一高于平均In组成比q(i)和q(∑)之一的0.4倍。
第二实施例
第二实施例涉及制造半导体发光器件的方法。
图9为示例出根据第二实施例的用于制造半导体发光器件的方法的流程图。
如图9所示，该制造方法包括以下形成步骤。
该制造方法包括在衬底10上形成包含氮化物半导体的n型半导体层20的步骤(步骤S110)、在n型半导体层20上形成包括第一层31和第二层32的层叠体30的步骤(步骤S120)、在层叠体30上形成包括势垒层41和阱层42的发光部40的步骤(步骤S130)、以及在发光部40上形成p型半导体层50的步骤(步骤S140)。
所述形成层叠体30的步骤包括在n型半导体层20上形成具有层厚度tx纳米的厚度的包含InxGa1-xN(0≤x＜1)的第一层31的步骤、以及在第一层31上形成具有层厚度ty纳米的厚度的包含InyGa1-yN(0＜y＜1，x＜y)的第二层32的步骤。
所述形成发光部40的步骤包括在层叠体30上形成具有10纳米或更小的值的层厚度tb纳米的包含InbGa1-bN(0≤b＜1，b＜w)的势垒层41的步骤、以及在势垒层41上形成具有层厚度tw纳米的厚度的包含InwGa1-wN(0＜w＜1，y＜w)的阱层42的步骤。
执行所述形成层叠体30的步骤和所述形成发光部40的步骤中的至少一个步骤，以便层叠体30的平均In组成比高于发光部40的平均In组成比的0.4倍，其中层叠体30的平均In组成比(层叠体平均In组成比p)为(x×tx+y×ty)/(tx+ty)，并且发光部40的平均In组成比(发光部平均In组成比q)为(w×tw+b×tb)/(tw+tb)。
这使得可以制造具有提高的发光效率和降低的驱动电压的半导体发光器件。此外，可以实现高的壁插效率。
在上述说明中，膜形成方法示例性地基于MOCVD(金属有机化学气相沉积)。然而，还可以应用其他方法，例如分子束外延(MBE)和卤化物气相外延(HVPE)。
这里所称的“氮化物半导体”包括具有由化学式BxInyAlzGa1-x-y-zN(0≤x≤1，0≤y≤1，0≤z≤1，x+y+z≤1)表示的任何组合物的半导体，其中组成比x、y和z在各自的范围内变化。此外，“氮化物半导体”还包括这样的半导体，该半导体由上述化学式表示且进一步包含除了N(氮)之外的任何V族元素、进一步包含为控制诸如导电类型的各种材料特性而添加的各种元素中的任何元素，以及进一步包含各种非故意添加的元素中的任何元素。
上文中，参考实例描述了本发明的实施例。然而，本发明并不受这些实例的限制。例如，本领域的技术人员可以对半导体发光器件中所包括的各要素(例如n型半导体层、p型半导体层、有源层、阱层、势垒层、电极、衬底、以及缓冲层)的各种具体配置进行在形状、尺寸、材料和布局方面的各种修改。只要本领域技术人员通过从常规已知配置中适当地选择这样的配置而可以类似地实施本发明且获得类似的效果，则这样的修改也被包括在本发明的范围内。
此外，只要在技术上可行，可以使实例的任何两个或多个要素彼此组合。只要这样的组合落在本发明的精神内，则它们也被包括在本发明的范围内。
此外，本领域的技术人员可以适当地修改并实施在本发明的实施例中的上述半导体发光器件。只要由此修改后的半导体发光器件落在本发明的精神内，则所有这些修改后的半导体发光器件也被包括在本发明的范围内。
此外，本领域的技术人员可以构思在本发明的精神内的各种修改和改变。应理解，这样的修改和改变也被包括在本发明的范围内。
虽然描述了特定的实施例，但是这些实施例仅仅以实例的方式给出，并且不旨在限制本发明的范围。实际上，这里描述的新颖实施例可以被具体化为各种其他的形式；此外，可以进行这里描述的实施例的形式上的各种省略、替换和改变而不背离本发明的精神。所附权利要求及其等价物旨在覆盖落入本发明的范围和精神内的这样的形式或修改。

Claims (16)

1.一种半导体发光器件，包括：
n型半导体层，其包含氮化物半导体；
p型半导体层，其包含氮化物半导体；
发光部，其被设置在所述n型半导体层与所述p型半导体层之间并包括：
势垒层，其包含InbGa1-bN并具有层厚度tb纳米，其中0≤b＜1；以及
阱层，其与所述势垒层层叠，包含InwGa1-wN并具有层厚度tw纳米，其中0＜w＜1，b＜w；以及
层叠体，其被设置在所述发光部与所述n型半导体层之间并包括：
第一层，其包含InxGa1-xN并具有层厚度tx纳米，其中0≤x＜1；以及
第二层，其与所述第一层层叠，包含InyGa1-yN并具有层厚度ty纳米，其中0＜y＜1，x＜y＜w，
所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍且不高于所述发光部的平均In组成比的0.63倍，假设所述发光部的所述平均In组成比为从任一对的所述势垒层和所述阱层确定的(w×tw+b×tb)/(tw+tb)，所述层叠体的所述平均In组成比为从任一对的所述第一层和所述第二层确定的(x×tx+y×ty)/(tx+ty)，并且
所述势垒层的所述层厚度tb为10nm或更小。
2.根据权利要求1的器件，其中所述层叠体的厚度等于或大于所述发光部的厚度。
3.根据权利要求1的器件，其中
所述第一层被设置为多个，
所述第二层被设置为多个，并且
所述多个第一层和所述多个第二层交替地层叠。
4.根据权利要求1的器件，其中
所述势垒层被设置为多个，且所述多个势垒层彼此层叠，并且
所述阱层被设置为多个，且所述多个阱层中的每一个位于所述多个势垒层之间。
5.根据权利要求1的器件，其中包含In的所述势垒层具有的In组成比低于所述阱层的In组成比。
6.根据权利要求1的器件，其中所述第二层具有的In组成比高于所述第一层的In组成比。
7.根据权利要求1的器件，其中所述第二层具有的In组成比低于所述阱层的In组成比。
8.根据权利要求1的器件，其中所述第一层具有的In组成比低于所述阱层的In组成比。
9.一种半导体发光器件，包括：
衬底；
n型半导体层，其被设置在所述衬底上并包含氮化物半导体；
层叠体，其被设置在所述n型半导体层上并包括第一层和第二层；
发光部，其被设置在所述层叠体上并包括势垒层和阱层；以及
p型半导体层，其被设置在所述发光部上并包含氮化物半导体，
所述势垒层包含InbGa1-bN并具有层厚度tb纳米，其中0≤b＜1，
所述阱层与所述势垒层层叠，包含InwGa1-wN并具有层厚度tw纳米，其中0＜w＜1，b＜w，
所述第一层包含InxGa1-xN并具有层厚度tx纳米，其中0≤x＜1；以及
所述第二层与所述第一层层叠，包含InyGa1-yN并具有层厚度ty纳米，其中0＜y＜1，x＜y＜w，
所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍且不高于所述发光部的平均In组成比的0.63倍，假设所述发光部的所述平均In组成比为从任一对的所述势垒层和所述阱层确定的(w×tw+b×tb)/(tw+tb)，所述层叠体的所述平均In组成比为从任一对的所述第一层和所述第二层确定的(x×tx+y×ty)/(tx+ty)，并且
所述势垒层的所述层厚度tb为10nm或更小。
10.根据权利要求9的器件，其中所述层叠体的厚度等于或大于所述发光部的厚度。
11.根据权利要求9的器件，其中
所述第一层被设置为多个，
所述第二层被设置为多个，并且
所述多个第一层和所述多个第二层交替地层叠。
12.根据权利要求9的器件，其中
所述势垒层被设置为多个，且所述多个势垒层彼此层叠，并且
所述阱层被设置为多个，且所述多个阱层中的每一个位于所述多个势垒层之间。
13.一种用于制造半导体发光器件的方法，包括以下步骤：
在衬底上形成包含氮化物半导体的n型半导体层；
在所述n型半导体层上形成包括第一层和第二层的层叠体；
在所述层叠体上形成包括势垒层和阱层的发光部；
在所述发光部上形成p型半导体层；
所述形成所述层叠体包括：
在所述n型半导体层上形成具有层厚度tx纳米的厚度的包含InxGa1-xN的所述第一层，其中0≤x＜1；以及
在所述第一层上形成具有层厚度ty纳米的厚度的包含InyGa1-yN的所述第二层，其中0＜y＜1，x＜y，
所述形成所述发光部包括：
在所述层叠体上形成具有层厚度tb纳米的包含InbGa1-bN的所述势垒层，其中0≤b＜1，b＜w，所述层厚度tb具有10纳米或更小的值；以及
在所述势垒层上形成具有层厚度tw纳米的厚度的包含InwGa1-wN的所述阱层，其中0＜w＜1，y＜w，
执行所述形成所述层叠体和所述形成所述发光部中的至少一个，以便所述层叠体的平均In组成比高于所述发光部的平均In组成比的0.4倍且不高于所述发光部的平均In组成比的0.63倍，
假设所述层叠体的所述平均In组成比为从任一对的所述第一层和所述第二层确定的(x×tx+y×ty)/(tx+ty)，并且所述发光部的所述平均In组成比为从任一对的所述势垒层和所述阱层确定的(w×tw+b×tb)/(tw+tb)。
14.根据权利要求13的方法，其中所述层叠体的厚度等于或大于所述发光部的厚度。
15.根据权利要求13的方法，其中
所述第一层被设置为多个，
所述第二层被设置为多个，并且
所述多个第一层和所述多个第二层交替地层叠。
16.根据权利要求13的方法，其中
所述势垒层被设置为多个，且所述多个势垒层彼此层叠，并且
所述阱层被设置为多个，且所述多个阱层中的每一个位于所述多个势垒层之间。
CN201010275579.4A 2010-03-08 2010-09-08 半导体发光器件及其制造方法 Expired - Fee Related CN102194942B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP050391/2010 2010-03-08
JP2010050391A JP4929367B2 (ja) 2010-03-08 2010-03-08 半導体発光素子及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410190978.9A Division CN103943743A (zh) 2010-03-08 2010-09-08 半导体发光器件及其制造方法

Publications (2)

Publication Number Publication Date
CN102194942A CN102194942A (zh) 2011-09-21
CN102194942B true CN102194942B (zh) 2015-09-30

Family

ID=44201862

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010275579.4A Expired - Fee Related CN102194942B (zh) 2010-03-08 2010-09-08 半导体发光器件及其制造方法
CN201410190978.9A Pending CN103943743A (zh) 2010-03-08 2010-09-08 半导体发光器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201410190978.9A Pending CN103943743A (zh) 2010-03-08 2010-09-08 半导体发光器件及其制造方法

Country Status (6)

Country Link
US (2) US8461606B2 (zh)
EP (1) EP2365540B1 (zh)
JP (1) JP4929367B2 (zh)
KR (1) KR101199677B1 (zh)
CN (2) CN102194942B (zh)
TW (1) TWI434434B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044704B2 (ja) 2010-08-26 2012-10-10 株式会社東芝 半導体発光素子
JP2012129340A (ja) * 2010-12-15 2012-07-05 Toshiba Corp 半導体発光素子
JP5874593B2 (ja) * 2011-12-23 2016-03-02 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子とその製造方法
JP5383876B1 (ja) * 2012-08-01 2014-01-08 株式会社東芝 半導体発光素子及びその製造方法
KR101936305B1 (ko) * 2012-09-24 2019-01-08 엘지이노텍 주식회사 발광소자
JP2015060978A (ja) 2013-09-19 2015-03-30 株式会社東芝 半導体発光素子及びその製造方法
JP2016178173A (ja) * 2015-03-19 2016-10-06 豊田合成株式会社 発光素子およびその製造方法
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
US11552217B2 (en) * 2018-11-12 2023-01-10 Epistar Corporation Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933201A (zh) * 1998-03-12 2007-03-21 日亚化学工业株式会社 氮化物半导体元件
CN101006590A (zh) * 2004-07-27 2007-07-25 克里公司 具有含铟盖层结构的ⅲ族氮化物基量子阱发光器件结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890390B2 (ja) 1994-07-06 1999-05-10 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3271661B2 (ja) 1998-12-08 2002-04-02 日亜化学工業株式会社 窒化物半導体素子
KR100589622B1 (ko) 1998-03-12 2006-09-27 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 소자
JP3424629B2 (ja) 1998-12-08 2003-07-07 日亜化学工業株式会社 窒化物半導体素子
JP2001160627A (ja) 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2002016284A (ja) * 2000-06-29 2002-01-18 Toshiba Corp 窒化ガリウム系半導体発光素子の製造方法
JP2004087762A (ja) * 2002-08-27 2004-03-18 Sony Corp 窒化物系半導体発光素子
US7186302B2 (en) * 2002-12-16 2007-03-06 The Regents Of The University Of California Fabrication of nonpolar indium gallium nitride thin films, heterostructures and devices by metalorganic chemical vapor deposition
JP5113330B2 (ja) 2005-11-30 2013-01-09 ローム株式会社 窒化ガリウム半導体発光素子
JP2007227671A (ja) * 2006-02-23 2007-09-06 Rohm Co Ltd 発光素子
JP2008244360A (ja) * 2007-03-28 2008-10-09 Furukawa Electric Co Ltd:The 半導体発光素子
KR100909365B1 (ko) 2007-12-05 2009-07-24 한양대학교 산학협력단 비휘발성 유기 쌍안정성 기억소자 및 그 제조방법
US8054862B2 (en) 2008-08-14 2011-11-08 University Of Seoul Industry Cooperation Foundation Optoelectronic devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1933201A (zh) * 1998-03-12 2007-03-21 日亚化学工业株式会社 氮化物半导体元件
CN101006590A (zh) * 2004-07-27 2007-07-25 克里公司 具有含铟盖层结构的ⅲ族氮化物基量子阱发光器件结构

Also Published As

Publication number Publication date
JP2011187622A (ja) 2011-09-22
US20130200390A1 (en) 2013-08-08
JP4929367B2 (ja) 2012-05-09
TW201131807A (en) 2011-09-16
US20110215351A1 (en) 2011-09-08
US8963176B2 (en) 2015-02-24
KR20110102118A (ko) 2011-09-16
KR101199677B1 (ko) 2012-11-08
US8461606B2 (en) 2013-06-11
TWI434434B (zh) 2014-04-11
EP2365540A2 (en) 2011-09-14
EP2365540B1 (en) 2015-01-07
EP2365540A3 (en) 2012-04-18
CN102194942A (zh) 2011-09-21
CN103943743A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN102194942B (zh) 半导体发光器件及其制造方法
US7982210B2 (en) Light emitting diode having modulation doped layer
TWI603500B (zh) Nitride semiconductor light-emitting device
JP4872450B2 (ja) 窒化物半導体発光素子
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
JP4940317B2 (ja) 半導体発光素子及びその製造方法
US8648381B2 (en) Semiconductor light emitting device
JP5912217B2 (ja) 半導体発光素子
CN103325899A (zh) 白光发光二极管
JP2007109885A (ja) 半導体発光装置及びその製造方法
JP2008130877A (ja) 窒化物半導体発光素子の製造方法
CN116250091A (zh) Led装置及制造led装置的方法
US20150349199A1 (en) Semiconductor light emitting device and wafer
JP2011171368A (ja) 半導体発光素子
JP5346450B2 (ja) 窒化物半導体発光素子
JP2006237254A (ja) 半導体素子及びその製造方法
CN103579427A (zh) 半导体发光器件及其制造方法
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
JP2012060170A (ja) 半導体発光素子及びその製造方法
US20220367754A1 (en) Monolithic color-tunable light emitting diodes and methods thereof
JP2007158101A (ja) 半導体発光素子及び半導体発光素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150930

Termination date: 20160908

CF01 Termination of patent right due to non-payment of annual fee