CN102165528B

CN102165528B - 马达驱动电路

Info

Publication number: CN102165528B
Application number: CN200980122309.5A
Authority: CN
Inventors: 宫越康裕; 大田黑义人
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2008-06-13
Filing date: 2009-06-02
Publication date: 2014-06-18
Anticipated expiration: 2029-06-02
Also published as: US20110090775A1; US8432775B2; CN102165528A; WO2009150794A1; JPWO2009150794A1

Abstract

一种马达驱动电路。SPM驱动器驱动主轴马达(110)。VCM驱动器驱动VCM(120)。DC/DC转换器(开关式稳压器)(16)接收来自外部的电源电压，生成稳定的电压。线性调节器(12、14)接收来自外部电源电压，生成安定电压。冲击检测电路检测搭载有本驱动电路的仪器振动。电源监视电路(18)监视电源电压，在电源电压断路时，生成成为规定电平的加电复位信号。ADC(46)将在VCM(120)生成的反电动势变换为数字信号。串行接口(22)从外部的主机处理器接收用于控制本驱动电路的数据。断路电路(54、60)设在通过SPM(110)的感应电流充电的电容器(C3、C4)和电源电压端子之间，在电源电压断路时，使电源电压端子和电容器断路。

Description

马达驱动电路

技术领域

本发明涉及马达驱动电路。

背景技术

在使用了便携式CD(Compact Disc)装置或DVD(Digital Versatile Disc)等光盘型媒体的电子器械中，为了使其光盘旋转，使用无刷直流马达(主轴马达)。无刷直流马达一般包括具有永磁铁的转子和具有星形连接的多相线圈的定子，通过控制向线圈供给电流，对线圈励磁，使转子相对于定子产生相对旋转。为了检测转子的旋转位置，无刷DC马达一般具有霍尔元件或光学编码器等传感器，对应于由传感器检测的位置，切换供给各相线圈电流，给与转子适当的转矩。

为了使马达小型化，有人提出不使用霍尔元件等传感器来检测旋转位置的无传感器马达(比如专利文献1、2)。无传感器马达是比如通过监视马达的中点配线的电位(以下称为中点电压)和发生在线圈的一端的反电动势(感应电压)，检测与中点电压相等的零交叉点来得到位置信息。

为了控制硬盘等的磁头，使用音圈(voice coil)。主轴马达被开关驱动，而音圈马达(voice coil motor)被线性驱动。

专利文献1：特开平3-207250号公报

专利文献2：特开平10-243685号公报

专利文献3：特开平11-75388号公报

专利文献4：特开2007-312466号公报

专利文献5：特开2007-312447号公报

发明内容

本发明就是鉴于上述课题而完成的，其总的目的在于提供能够驱动各种马达的马达驱动电路。

本发明的一种实施形态是关于电源监视电路。该电路具有：比较基于电源电压的电压和第1基准电压的第1比较器；基于第1基准电压生成第2基准电压的第1电压生成部；输出设定的输出电压的调节器；比较调节器的输出电压和第2基准电压的第2比较器；电源电压比第1基准电压低时或调节器的输出电压比第2基准电压低时，输出电源电压，电源电压比所述第1基准电压高，且调节器输出电压比第2基准电压高时，输出接地电位的第1开关；输出设定的电流的恒流源；与恒流源相连接，对应从第1开关的输出，进行接通/断开的第2开关；连接在恒流源和第2开关的连接点处的电容器。

在某一实施形态中，第2开关在第1开关的输出为电源电压时，成为接通，在第1开关的输出为接地电位时，成为断开。

根据本发明，可以模拟电源。

附图说明

图1是表示与实施例的马达驱动电路的构成的框图。

图2是表示图1的马达驱动电路100的端子表的图。

图3是表示SPM驱动器的详细构成的框图。

图4是表示限流电路的动作的时间表。

图5是表示限流信号CL和电流的关系的图。

图6是表示SPM驱动器的每相的驱动状态的时间表。

图7是表示检测U相的BEMF时的PWM驱动的时间表。

图8是表示VCM驱动器的详细构成的电路图。

图9是表示图1的ADC、偏移取消电路、BEMF检测电路、模拟多路器的周边的构成的电路图。

图10是表示降压型DC/DC转换器的构成的框图。

图11是表示降压型DC/DC转换器的软启动的时间表。

图12是表示降压型DC/DC转换器的开关动作的时间表。

图13是表示第1调节器、第2调节器的构成的电路图。

图14是表示反转DC/DC转换器的构成的电路图。

图15是表示反转DC/DC转换器的开关动作的时间表。

图16是表示电源监视电路的构成的电路图。

图17的(a)～(c)是表示电源监视电路的动作的时间表。

图18是执行缩回动作的部分的电路图。

图19是表示U、V、W相的BEMF被同期整流的状态的时间表。

图20是表示缩回动作的时间表。

图21是表示冲击检测电路的构成的电路图。

图22是表示电阻值SSG和第2放大器的增幅率的关系的表。

图23是ADC以及模拟多路器的周边的电路图。

图24是表示AMS数据和模拟多路器的选择频道的表。

图25是表示ADC的动作的时间表。

图26的(a)、(b)是表示串行接口的写模式以及读模式时的时间表的图。

图27是表示图26的(a)、(b)的各种符号的说明以及其值的表。

图28是表示串行接口的串行电阻地址图的图。

图29是表示串行接口的串行电阻图的图。

图30的(a)～(c)是定义端口0～端口2的表。

图31的(a)～(c)是定义端口3～端口5的表。

图32的(a)～(c)是定义端口6～端口8的表。

图33的(a)～(c)是定义端口9～端口11的表。

图34的(a)～(c)是定义端口15～端口17的表。

图35的(a)～(c)是定义端口20、端口21以及省电模式(MODE)的表。

图36是表示数据FGS和SPM驱动器的FG脉冲之间的关系的图。

标号说明

100…马达驱动电路、110…SPM、120…VCM、10…反转DC/DC转换器、12…第1调节器、14…第2调节器、16…降压型DC/DC转换器、18…电源监视电路、20…预分频器、22…串行接口、24…电阻、26…TSD电路、28…带隙调节器、30…冲击参考电路、32…电荷放大器、34…第1放大器、36…低通滤波器、38…第2放大器、40…窗口比较器、42…DAC、44…VCM基准电路、46…ADC、48…偏移取消电路、50…BEMF检测电路、52…错误放大器、54…VCM隔离FET、56…模拟多路器、58…VCM驱动、59…VCM电流检测电路、60…SPM隔离FET、62…升压电路、64…BEMF检测电路、66…介质检测电路、68…换向电路、70…矩阵电路、72…PWM发生器、73…转矩控制逻辑部、74…波形表、75…PWM发生器、76…SPM驱动器、78…限流电路、80…电流检测放大器、82…DAC、84…限流比较器、86…峰值检测器、88…ADC、90…恒流源、92…预驱动器、94…SPMFET驱动器、96…VCMFET驱动器。

具体实施方式

以下基于实施形态，并参照附图对本发明进行说明。对表示在各图中的同一或同等的构成要素、部件、处理，附以同一符号，适当省略重复的说明。另外，实施形态只是例示，并不限定发明，记载在实施形态中的所有特征或其组合并不一定限于是发明的本质性的要素。

在本说明书中，所谓“部件A和部件B连接”的状态包括部件A和部件B物理性的直接连接的场合，或部件A和部件B通过不会对电连接状态产生影响的其它部件间接地连接的场合。

同样，所谓“在部件A和部件B之间设置有部件C的状态”，包括部件A和部件C，或部件B和部件C直接连接的场合，此外，还包括通过不会对电连接状态产生影响的其它部件间接地连接的场合。

图1是表示与实施例相关的马达驱动电路100的构成的框图。图2是表示图1的马达驱动电路100的端子表的图。另外，除了特别说明外，在本说明书中，端子的名称也作为在该端子产生的信号的名称来使用。具体地说，比如，在VVM端子产生的电压称为VVM电压或VVM信号。

图1的马达驱动电路100将驱动电流供给主轴马达(SPM)110以及音圈马达(VCM)120，分别控制它们的旋转。在本实施形态中，成为驱动对象的SPM110是包含U相、V相、W相线圈的三相DC马达。

马达驱动电路100按大区分包括1.SPM驱动器、2.VCM驱动器、3.电源电路、4.冲击检测电路、5.接口电路、6.其它电路。以下按顺序说明每个的构成。

1.SPM驱动器

SPM驱动器包括：SPM隔离FET60、升压电路62、反电动势检测电路(BEMF检测电路)64、介质检测电路66、换向电路68、矩阵电路70、PWM发生器72、波形表74、SPM驱动器76、限流电路78。

SPM110一侧的缩回端子(SRETPWR端子)上设有电容器C3。SPM隔离FET60设置在SPM110一侧的电源端子(SVM端子)和SRETPWR端子之间。

图3是表示SPM驱动器的详细构成的框图。SPM驱动器76包含连接在U相线圈一端U的高侧晶体管MUH、低侧晶体管MUL、连接在V相线圈一端V的高侧晶体管MVH、低侧晶体管MVL、连接在W相线圈一端的高侧晶体管MWH、低侧晶体管MWV。

高侧晶体管MUH、MVH、MWH的漏极连接到SRETPWR端子。在SRETPWR端子上连接电容器C3。在SRETPWR端子和SVM端子之间，设有SPM隔离FET60。SPM隔离FET60是N沟道MOSFET，背栅连接在SVM端子一侧。因此，SPM隔离FET60的体二极管的阴极成为SRETPWR端子一侧。SPMFET驱动(断路电路)94根据加电复位信号(POR(Power-On Reset)信号，)切换SPM隔离FET60的接通/断开。具体地说，SPMFET驱动94在电源电压VCC断开时，POR信号变为低电平，且在连接在缩回端子(SRETPWR端子)的电容器C3(以及C2)的电位比电源端子(SVM端子)的电位高时，断开SPM隔离FET60。

高侧晶体管和低侧晶体管均为N沟道MOSFET。为了接通/断开N沟道MOSFET的高侧晶体管，必须使栅极电压比电源电压高。

图1的升压电路62是2倍的电荷泵电路，使用在2个电容器端子(CP1端子、CP2端子)之间设置的电容器C4和连接在升压端子(BSTFLT端子)的电容器C5，对电源电压VCC的供给升压。使用被升压的电压BST，驱动高侧晶体管MUH、MVH、VWH以及VCM隔离FET54。

预驱动器92驱动SPM驱动器76的各晶体管。图3的预驱动器92对应图1的矩阵电路70。

图3的三相的低侧晶体管MUL、MVL、MWL的源极共通连接，并与检测电阻端子(RNFP端子)连接。在RNFP端子和接地端子之间设有检测电阻RNF。

波形表74保持规定向SPM110的线圈供给的电流波形的数据。PWM发生器72从波形表74读出波形数据，对应于波形，生成负荷比变化的PWM信号。

在三相线圈的中心抽头(CT)产生的中点电位输入到CT端子。U端子、V端子、W端子、CT端子的各电位被输入到BEMF检测电路64以及介质检测电路66。

BEMF检测电路64包括分别设在U、V、W相的比较器(未图示)，各比较器将U端子、V端子、W端子的电位分别与在CT端子产生的中点电相位比较，检测零交叉点。表示各比较结果的反电动势(Back Electro MotiveForce)检测信号(以下称为BEMF信号)具有相应于SPM110的转速的周期(周波数)。BEMF信号被输入到换向电路68。

介质检测电路66将U端子、V端子、W端子的电位分别与在CT端子产生的中点电相位比较。根据介质检测电路66的比较结果被输入到换向电路68。

换向电路68根据被输入的信号，生成窗口信号WINDOW。为了将U端子、V端子、W端子的电位与CT端子的电位相比较，必须将成为比较对象的相的端子作为高阻抗，产生对应于反电动势的电压。即，在检测零交叉点之前，必须断开连接到该相的晶体管。窗口信号WINDOW是设定在SPM110的零交叉点的检测前断开晶体管的期间的信号。

图1的限流电路78监视在检测电阻RNF产生的电压下降，限制流向SPM110的电流。具体地说，当电压下降超过设定的阈值时，在一定期间停止SPM110的通电。

图1的限流电路78包括图3的电流检测放大器80、DAC82、限流比较器84。电流检测放大器80增幅检测电阻RNF的电压下降，输出相应于电压下降的电压Vis1。DAC82将4位的控制信号CLDAC[3:0]变换为模拟的阈值电压Vt6。限流比较器84将电流检测放大器80的输出电压Vis1与阈值电压Vt6相比较，生成限流信号CL。

限流信号CL被输入到图1的PWM发生器72。限流信号CL变成高电平(high level)时，PWM发生器72将PWM信号在设定时间Toff之间固定为低电平。断开期间Toff比如是10μs左右。PWM信号是低电平时，SPM驱动器76的晶体管都断开，SPM110的线圈电流断路。

图4是表示限流电路78的动作的时间表。在从SPM110停止的状态，使其转速上升到目标值的场合，在刚旋转开始后不是相应于正弦波的PWM驱动，而是根据限流信号CL被驱动，迅速接近目标的转速。

图5是表示限流信号CL和峰值电流的关系的图。

回到图3。电流检测放大器80的输出电压Vis1通过峰值检测器86输入A/D转换器(ADC)88。ADC88将电压Vis1变换为8位数字信号(输出电流反馈信号IOFB)。输出电流反馈信号IOFB通过开关SW1输入到转矩控制逻辑部73。开关SW1的接通/断开相应于控制信号TRQS而被切换。图3的转矩控制逻辑部73作为图1的PWM发生器72的一部分被表示。

表示从外部的主机处理器被输入的转矩的8位数字信号KVAL被输入到转矩控制逻辑部73。转矩控制逻辑部73基于转矩设定信号KVAL、根据需要基于输出电流反馈信号IOFB生成8位转矩信号TRQ。

图1的PWM发生器72以及矩阵电路70的一部分在图3单单作为PWM发生器75来表示。PWM发生器75在内部具有计数器，将5位计数值SINCNT输出给波形表74。从波形表74读出相应于计数值SINCNT的地址值SIN，输入到PWM发生器75。

PWM发生器75相应于波形信号SIN的值生成负荷比变化的PWM信号，与窗口信号WINDOW合成，输出给后面的预驱动器92。

以上对构成的PM驱动的动作进行了说明。图6是表示SPM驱动器的每相的驱动状态的时间表。UHG、VHG、WHG、ULG、VLG、WLG表示晶体管MUH、MHL、MVH、MVL、MWH、MWL的栅极电压，高电平表示接通，低电平表示断开。

图6的时间表表示SPM驱动器只对U相检测零交叉点(也称为BEMF检测)，生成BEMF信号的场合。零交叉点之间隔、即将通电角360度分割为6部分，生成驱动时钟DRVCLK。

通过串行接口(Serial Interface)，延迟数据CDT被输入到换向电路68。换向电路68将驱动时钟DRVCLK的相位从BEMF信号的时点仅移动相应于延迟数据CDT的延迟时间。

电阻AVES[1:0]设定SPM110的BEMF检测的平滑增益。AVES[1:0]为[00]、[01]、[10]、[11]时，平滑次数设定为1次、2次、4次、8次，使用设定的次数的平均值。

在驱动成为BEMF检测的对象的U相的场合，当从驱动时钟DRVCLK的时点，经过由设定数据SDWS指定的时间，将窗口信号WINDOW作为高电平。在窗口信号WINDOW成为高电平期间、U相的晶体管MUH、MUL变成断开，在U端子产生反电动势。该反电动势被与中心抽头CT的电压进行比较。

图7是表示检测U相的BEMF时的PWM驱动的时间表。图7中从上开始的顺序表示：对应于正弦波PWM的信号、窗口信号WINDOW、U相反电动势VU、零交叉点检测用比较器的输出、BEMF信号。

窗口信号WINDOW成为高电平，在U端子出现对应于反电动势的电压(以下称为反电动势)。U相的反电动势VU和中心抽头CT的电压的比较结果是比较器的输出。如图所示，在反电动势VU，在PWM信号成为高电平的时点，噪声被重叠。为了防止由于该噪声成分使得零交叉点的时点被误检测，用PWM信号的负沿(Negative edge)锁存BEMF比较器的输出。在PWM信号的负沿的时点，BEMF比较器的输出为高电平时，U相的BEMF信号成为高电平。由此，窗口信号WINDOW成为低电平。

根据以上动作，SPM110被平稳地驱动。

2.VCM驱动器

回到图1。VCM驱动器是线性驱动VCM120的部分。VCM驱动器是AB级的电压增幅器，具有H电桥的输出级。VCM驱动器具有DAC42、VCM基准电路44、ADC46、偏移取消电路48、BEMF检测电路50、错误放大器52、VCM隔离FET54、模拟多路器56。

图8是表示VCM驱动器的详细构成的电路图。

在VCM120的两端的端子(VCMP端子和VCMN端子)之间，串联连接有VCM120和电流检测用电阻RS。在电阻RS上产生与流到线圈L1的电流成比例的电压降ΔV。电阻RS两端的电位输入到检测端子(SENN端子、SENP端子)。即，SENN端子和SENP端子的电位差ΔV与线圈电流成比例。

VCM电流检测电路59根据SENN端子、SENP端子的电位差ΔV，检测线圈电流。VCM电流检测电路59是增益为4倍的放大器。相应于线圈电流的检测电压Vis2从端子CSO输出。DAC42将指示VCM120的转矩(转速)的数字信号(未图示)变换成模拟的转矩控制电压VDaC14，从端子DACO输出。检测电压Vis2以及转矩控制电压Vdac14分别通过电阻Rf、Ri输入到错误放大器52的输入端子ERRI。在错误放大器52的输出端子ERRO和输入端子ERRI之间，串联连接有相位补偿用的电容器CC和电阻Rc。

转矩控制电压Vdac14和检测电压Vis通过电阻Ri、Rf被分压，且被输入到作为错误放大器52的反转输入端子的错误输入ERRI。

错误放大器52对基准电压VCMREF和电压ERRI的错误进行增幅，生成误差电压Verr。

错误放大器52的输出电压Verr被输出到VCM驱动器58。VCM驱动器58将相应于误差电压Verr的驱动电压供给VCMP端子和VCMN端子。

VCM驱动器58包括晶体管MPH、MPL、MNH、MNL、放大器Ap1、Ap2、电阻R21～R26。

放大器Ap1、电阻R21、R22构成反转增幅电路。基准电压VCMREF被输入到放大器Ap1的非反转输入端子，误差电压Verr通过电阻R21被输入到反转输入端子。在放大器Ap1的输出端子和反转输入端子之间设有电阻R22。该反转增幅器将基准电压VCMREF作为偏压，对误差电压Verr进行反转增幅。

在放大器Ap1的输出级设有推挽形式的高侧晶体管MNH、低侧晶体管MNL。晶体管MNH、MNL的连接点与VCM120的一端VCMN连接。

放大器Ap2、电阻R23～R26构成非反转增幅器。基准电压VCMREF通过电阻R23输入到放大器Ap2的反转输入端子。误差电压Verr和基准电压VCMREF由电阻R25、R26分压，输入到放大器Ap2的非反转输入端子。

在放大器Ap2的输出级，设有推挽形式的高侧晶体管MPH、低侧晶体管MPL。晶体管MPH、MPL的连接点与VCM120的一端VCMP连接。

晶体管MNH、MPH的漏极与VCM120一侧的缩回端子(VRETPWR端子)相连接。在VRETPWR端子上连接有电容器C2，VCM隔离FET54设在VCM120一侧的电源端子(VVM端子)和VRETPWR端子之间。VCM隔离FET54是N沟道MOSFET，背栅连接到VVM端子一侧。因此，VCM隔离FET54的体二极管的阴极成为VRETPWR端子一侧。VCMFET驱动96根据后面将记述的加电复位信号(POR信号)切换VCM隔离FET54的接通/断开。

具体地说，VCMFET驱动96在电源电压VCC为断开时，POR信号成低电平，且在连接在缩回端子(SRETPWR端子)的电容器C3(C2)的电位比电源端子(SVM端子)的电位高时，断开VCM隔离FET54。

根据以上的VCM驱动，可以使流到VCM120的电流Ivcm稳定为

Ivcm＝Gvcm×Vdac14＝(Rf/(4×Ri×Rs))×Vdac14。

图9是表示图1的ADC46、偏移取消电路48、BEMF检测电路50、模拟多路器56的周边的构成的电路图。

另外，BEMF检测电路50根据作为线圈L1的一端的VCMP端子的电位和电阻Rs的两端(SENN端子和SENP端子)的电位，检测VCM120的反电动势。检测到的反电动势的水平被输出到偏移取消电路48。通过偏移取消电路48，除去VCM120内部的寄生电阻成分(R1)的影响。

BEMF检测电路50包括放大器AMP1、AMP2、电阻R1～R6。放大器AMP1对检测电阻Rs的电压降进行增幅。增幅率根据电阻R1和R2的比率而设定。电阻R2是可变电阻，电阻值由8位的控制数据BEOFSD[7:0]来设定。

通过电阻R4、R5，VCMP端子的电压和2.2V的基准电压VCMREF被分压。被分压的电压被输入到放大器AMP2的非反转输入端子。放大器AMP2以非反转输入端子的电位为基准，对放大器AMP1的输出电压进行反转增幅。放大器AMP2的增幅率A由电阻R3和R6的比率来设定。电阻R6以及R5是可变电阻。根据2位数据BEG[1:0]，以(1、2、4、8)倍切换放大器AMP2的增幅率A。

以下面的式子给予放大器AMP2的输出电压BEMFO。

BEMFO＝A/[V_BEMF(Iofs×RI)-(R2/R1)×Iofs×Rs]+VCMREF …(1)

其中V_BEMF是应该求的线圈L的反电动势。因此，根据该电路，可以得到相应于反电动势的电压BEMFO。

在R2/R1＝RL/Rs成立时，上面的式子(1)被简化为以下的式子(2)。

BEMFO＝A×V_BEMF+VCMREF …(2)

比如，当R1＝17kΩ，电阻R2的值相应于BEOFSR[7:0]被设定如下：

R2(kΩ)＝300×BEOFSR[7]+300/2×BEOFSR[6]+300/4×BEOFSR[5]+300/8×BEOFSR[4]+300/16×BEOFSR[3]+300/32×BEOFSR[2]+300/64×BEOFSR[1]+300/128×BEOFSR[0]

在使硬盘的磁头从光盘上避开的状态，偏移取消电路48进一步使VCM120向与光盘相反一侧推按磁头的方向旋转。此时，由于磁头不移动，VCM120也不旋转，反电动势V_BEMF实质上变为0。因此，从式子(1)可以算出偏置量。

相应于反电动势的电压BEMFO被输入到16频道的模拟多路器56。模拟多路器56相应于4位的控制数据AMS[3:0]，选择一个输入。模拟多路器56的详细情况在后面记述。

通过模拟多路器56选择的电压通过A/D转换器(ADC)46变换成数字值ADCDATA[9:0]。

如将马达驱动电路100安装在电子器械上，由于印刷电路板上的配线电阻等，检测电阻Rs的实际的值受到影响。即，式(2)变得不成立。偏移取消电路48接受数字值ADCDATA[9:0]，生成取消寄生电阻等带来的偏置影响的数据ADCOFS[9:0]。

选择器47根据控制数据AMS[3:0]、ADS[1:0]选择ADCDATA[9:0]和ADCOFS[9:0]的其中一个。选择出的数据ADC[9:0]被输出到串行接口22。

用于设定电阻R2的数据BEOFSD[7:0]可以选择通过选择器49由主机处理器设定电阻的数据BEOFSR[7:0]、和由偏移取消电路48生成的数据BEOF[7:0]。选择器49对应于数据BEOFSEN选择某一个。

以上是VCM驱动的构成以及动作。

3.电源电路

电源电路具有反转DC/DC转换器10、第1调节器12、第2调节器14、降压型DC/DC转换器16、电源监视电路18。

图1的降压型DC/DC转换器16与外部电路136一起构成同期整流型的开关式稳压器(Switching regulator)。降压型DC/DC转换器16交替地接通/断开其内部的高侧晶体管和低侧晶体管(未图示)，生成DC电压Vdc2。电压Vdc2被电阻分压，反馈到检测端子(DCSEN端子)。对应于反馈电压，高侧晶体管和低侧晶体管的负荷比得到调节。

图10是表示降压型DC/DC转换器16的构成的框图。输出电压Vdc2被电阻R31、R32分压，反馈到DCSEN端子。误差增幅器140是增幅基准电压VREG1和DCSEN电压的误差的电导放大器。在DCITH端子连接有将误差增幅器140的输出电流变换为FB电压的电阻R33、电容器C31。

FB＝VCC-DCITH/5

电流检测/逻辑部154将流入线圈L30的电流变换为电压，生成SENSE电压。比较器144对FB电压和SENSE电压进行比较。比较结果被输入到RS触发器的复位端子。由振荡器146生成的时钟CLK被输入到RS触发器148的设定端子。RS触发器148的输出Q成为被脉冲调制的脉冲。为了抑制分谐波振荡，从振荡器146向比较器144输入与时钟CLK同期的斜率信号。

电流检测/逻辑部154根据从RS触发器148输出的脉冲，交替地接通/断开高侧晶体管M31、低侧晶体管M32。

软启动电路142在降压型DC/DC转换器16起动时，生成缓慢上升的电压。在起动时，误差增幅器140的输出FB缓慢上升，输出电压Vdc2缓慢上升、突入电流(涌流)得到抑制。

电流检测/逻辑部154接受来自UVLO电路(低电压闭锁)150、SCP电路(短路保护)152、热断开电路的错误信号。当DCVCC电压变为3.5V以下时，停止生成输出电压Vdc2，输出端子接地，SCP152发挥作用。

降压型DC/DC转换器16调节输出电压Vdc2，使得

Vdc2＝(R31/R32+1)×VREG1成立。

以下对具有这样构成的降压型DC/DC转换器16的动作进行说明。图11是表示降压型DC/DC转换器16的软启动的时间表。当输入电压DCVCC超过3.5V时，UVLO被解除，开始软启动。通过软启动，输出电压Vdc2花3ms(毫秒)的时间，缓慢上升。对UVLO的阈值电压设定100mV的滞后。当输入电压DCVCC变得比3.4V低时，UVLO产生作用，停止生成输出电压Vdc2。

图12是表示降压型DC/DC转换器16的开关动作的时间表。

回到图1。第1调节器12与外部电路132一起构成线性调节器，生成A频道的输出电压Ach。A频道的输出电压Ach被分压且反馈到反馈端子(DAR端子)，第1调节器12根据反馈电压，调节输出晶体管M2的栅极电压，将电压Ach稳定为目标值。

第2调节器14和第1调节器12相同，与外部电路134一起构成线性调节器，生成B频道的输出电压Bch。

图13是表示第1调节器12、第2调节器14的构成的电路图。由于第1调节器12和第2调节器14是相同的构成，仅对第1调节器12进行说明。

第1调节器12的输出电压Ach被电阻R1a、R2a分压，且反馈到DAR端子。DAR电压被输入到误差增幅器EA1的非反转输入端子。误差增幅器EA1具有2个反转输入端子，1个被输入基准电压VREG1，另1个被输入由软启动电路SS1生成的软启动电压VSS1。软启动电压VSS1在100μs(微秒)期间从0V增加到1V。软启动电压VSS1被钳位在1.7V。

误差增幅器EA1对基准电压VREG1和软启动电压VSS1中的低的一方与被反馈的DAR电压的误差进行增幅。从误差增幅器EA1输出的GAR电压被输入到晶体管M40的栅极。在晶体管M40的漏极出现稳定的输出电压Ach。

Ach＝VREG1×(1+R1a/R2a)成立。

开关SW40设在晶体管M40的栅极和源极之间，其接通/断开是对应于使能信号Ach_Enable而被切换。对应于使能信号Ach_Enable，第1调节器12可以进行接通/断开的切换。

回到图1。反转DC/DC转换器10与外部电路130一起形成电压反转型的DC/DC转换器，使开关晶体管M1开关，将电源电压5V反转，生成负电压VNEG。负电压VNEG和基准端子(NEGREF端子)的电位由电阻分压，反馈到反馈端子(NEGINV端子)。反转DC/DC转换器10根据反馈电压调节开关晶体管M1的负荷比。

图14是表示反转DC/DC转换器10的构成的电路图。反转DC/DC转换器10的输出电压VNEG以由基准电压源170生成的2.5V的电压NEGREF为基准，由电阻R51、R52分压，反馈到NEGINV端子。误差增幅器160将1.0V的基准电压VREG1与被反馈的NEGINV电压的误差进行增幅。在误差增幅器160的反转输入端子和输出端子之间，串联地设有电容器C52和电阻R54。软启动电路162控制误差增幅器160，使反转DC/DC转换器10软启动。

振荡器164生成1MHz的三角波信号(N_REG_OSC信号)。比较器168比较N_REG_OSC信号和NEGFB信号，生成脉冲信号(NEGO信号)。最大负荷设定部166对脉冲信号NEGO的负荷比(duty ratio放定上限(90％)。

短路保护(SCP)电路172检测反转DC/DC转换器10的输出端子的短路(接地)。NEGFB电压低到阈值电压(1V)以下时，SCP电路172开始计时。在短路的状态，当设定时间(1ms)经过时，断开晶体管M50。

NEGEN信号是控制反转DC/DC转换器10的动作的接通/断开的使能信号。NAND栅极174生成比较器168的输出、SCP电路172的输出、POR信号、NEGEN信号的“与非”门。驱动176根据NAND栅极174的输出向晶体管M50的栅极供给脉冲信号NEGO。电阻R53设在晶体管M50的栅极和电源端子(DCVCC端子)之间，拉下(Pulldown)栅极和源极间的电压。

图15是表示反转DC/DC转换器10的开关动作的时间表。反转DC/DC转换器10以回描(Flyback)模式动作，将其输出电压VNEG稳定为

VNEG＝1.0-(1.5×R2/R1)

回到图1。电源监视电路18监视马达驱动电路100的电源电压DCVCC。在电源监视电路18连接有外接的电容器C1，使用电容器C1的时间常数，对应于电源电压DCVCC，以集电极开路形式生成水平变化的延迟加电复位信号POROD。

图16是表示电源监视电路18的构成的电路图。电源监视电路18具有多个滞后比较器HCMP1～HCMP。在滞后比较器HCMP1～HCMP4的反转输入端子输入阈值电压Vt1～Vt3。阈值电压通过以分别设定在各滞后比较器上的比率分压基准电压(1V)来生成。

滞后比较器HCMP1将以设定的比率被电阻分压的电源电压VCC与阈值电压Vt1进行比较。

滞后比较器HCMP2将使降压型DC/DC转换器16的输出电压Vdc2分压的电压DCSEN与阈值电压Vt2进行比较。

滞后比较器HCMP3将第1调节器12的输出电压Ach与阈值电压Vt3进行比较。

滞后比较器HCMP4将第2调节器14的输出电压Bch与阈值电压Vt4进行比较。

滞后比较器HCMP1～HCMP4的输出被输入到晶体管M10的栅极。晶体管M10的源极接地，漏极靠电阻R10提升电压。在晶体管M10的栅极和接地间，设有晶体管M11。在晶体管M11的栅极通过OR栅极OR1输入热断开信号TSD和缩回信号RET3。

放电晶体管M12、电容器Cdelay、恒流源90构成时间常数电路。电容器Cdelay连接到延迟加电复位端子(PORDLY端子)，恒流源90生成5μA的定电流，对电容器Cdela y充电。PORDLY端子的电压输入到后级的滞后比较器HCMP5的非反转输入端子。

放电晶体管M12与电容器Cdela y并联设置。当放电晶体管M12接通时，电容器Cdela y放电，当放电晶体管M12断开时，PORDLY端子的电位随时间而上升。

晶体管M10的漏极电压输入到放电晶体管M12的栅极。

滞后比较器HCMP1～HCMP4的输出被AND连接，当至少1个滞后比较器输出低电平时，晶体管M10的栅极变为低电平。即，由于晶体管M10断开、晶体管M12接通，PORDLY端子的电位固定在0V付近。

当所有的滞后比较器输出高电平时，即，电压VCC、DCSEN、DAR、DBR都超过对应的阈值电压时，晶体管M10接通、晶体管M12断开，电容器Cdela y的充电开始，根据时间常数，PORDLY端子的电位上升。

阈值电压Vt5通过20kΩ的电阻被输入到滞后比较器HCMP5的反转输入端子，在滞后比较器HCMP5的反转输入端子和接地之间设有80kΩ的电阻和晶体管Q1。晶体管Q1的基极通过电阻与滞后比较器HCMP5的输出相连接。当滞后比较器CMP5输出高电平时，晶体管Q1接通，1V的电压被20kΩ和80kΩ的电阻分压，阈值电压Vt5降到0.8V。

滞后比较器HCMP5的输出通过电阻R11输入到晶体管Q2的基极，通过电阻R13输入到晶体管Q3的基极。晶体管Q2的集电极通过电阻R12提升到电源电压VCC，晶体管Q3的集电极通过电阻R13提升到缩回电源RETPWR。

晶体管Q3的集电极电压输入到晶体管M13的栅极，晶体管Q2的集电极电压输入到晶体管M14的栅极。晶体管M13、M14的漏极与POROD端子连接。

滞后比较器HCMP5的输出通过电阻R15输入到晶体管Q4的基极。晶体管Q4的集电极通过电阻R16提升到缩回电源RETPWR。晶体管M15的漏极通过电阻R17提升到缩回电源RETPWR，在其栅极输入晶体管Q4的集电极电压。晶体管M15的漏极电压作为内部复位用的加电复位信号POR被输出。

以上是电源监视电路18的构成。

图17的(a)～(c)是表示电源监视电路18的动作的时间表。图17的(a)表示电源VCC接通，此后断开时的时间表。图17的(b)、(c)表示电源VCC接通后，暂时断开，但此后马上再次接通情况下的时间表。图17的(b)、(c)的时间表中，由主机处理器设定的模式设定MODE不同。各模式的马达驱动电路100的各部的状态表示在图35的(c)中。

下面说明电源断开时的缩回动作。

参照图1。在通常动作状态，SPM隔离FET60、VCM隔离FET54都接通，SRETPWR端子、VRETPWR端子的电位与电源电压VCC相等。在该状态，在电容器C2、C3储蓄有电荷。

在使用马达驱动电路100驱动硬盘的情况下，对马达驱动电路100的电源电压VCC断开后，有必要使磁头从光盘上退出(缩回动作)。因此，在电源电压VCC断开后，为了使马达驱动电路100工作，断开VCM隔离FET54、SPM隔离FET60，使电容器C2、C3从电源电压VCC断开，使用储蓄在电容器C2、C3的电荷，驱动VCM120，使磁头退出。

当电源电压VCC断开时，加电复位信号POR变为低电平，SPM隔离FET60、VCM隔离FET54断开。此时，通过SPM110的线圈的感应电流，电容器C2、C3被充电。电容器C2、C3被连接在一起。

图18是执行缩回动作的部分的电路图。在图18，附在各晶体管的ON、OFF符号表示缩回模式时的晶体管的状态。

升压电路62包括电容器C4、C5、二极管D1、晶体管M20、缓冲器95、控制电路97。升压电路62将SRETPWR端子的电压升压2倍。由于升压电路62是一般的构成，所以省略其说明。

线圈L1和检测电阻RS的连接点通过缩回电阻RRET与缩回检测端子RETSEN连接。在RETSEN端子串联地连接有开关SW1以及电流源99。开关SW1是为了控制缩回动作而设置的，对应于控制信号RET1切换接通/断开。当开关SW1接通时，由电流源99向VCM120供给2μA的电流IRET，磁头退回。

缩回放大器RETAMP对VCMP端子的电位和RETSEN端子的电位差，即，电阻RRET的电压下降进行增幅，反馈给晶体管MPL的栅极。

在缩回动作中，为了使晶体管MNH以及MPL双方都接通，必须使各栅极电压处于高电平，为了保证该动作，设有晶体管M22、M24。晶体管M22设在晶体管MNH的栅极和升压端子BST之间，在晶体管M22的栅极输入缩回信号RET3。同样地，晶体管M24设在晶体管MPL的栅极和升压端子BST之间，在该晶体管M24的栅极输入缩回信号RET2。通过晶体管M22、M24，在电源电压VCC断开时，即使放大器Ap1、Ap2双方都断开，可以接通晶体管MNH、MPL。

断开时的缩回动作由上述的电源监视电路18生成的POR信号来触发。

通过以上的构成，执行以下的缩回动作。

图19是表示U、V、W相的BEMF被同期整流的状态的时间表。在各相电压交差的时点，切换各相的晶体管的接通/断开。缩回计数器对U相的高侧晶体管的栅极信号GUH进行计数。

缩回模式在第1、第2这2阶段被执行。图20是表示缩回动作的时间表。在第1缩回模式(1ST RETRACT)，VCM120的电流从VCMN端子向VCMP端子流动。此时，VCMN端子一侧驱动的高侧晶体管MNH全开。另外，VCMP端子一侧驱动的低侧晶体管MPL根据在RETSEN端子发生的电压VRET，被线性驱动。

VRET＝RRET×IRET

即，VCMN端子和VCMP端子的电位差保持在VRET，缩回动作被执行。

接着，在第2缩回模式(2nd RETRACT)，VCMP端子一侧驱动的低侧晶体管MPL从线性驱动切换成开关驱动。即，在第2缩回模式，晶体管M24接通，晶体管MPL全开。第2缩回模式也称为制动模式。

以上是缩回动作。

4.冲击检测电路

回到图1。冲击检测电路检测搭载有马达驱动电路100的仪器的振动。振动的检测可用于生成开始退回硬盘磁头的时点。

冲击检测电路包括冲击参考电路30、电荷放大器32、第1放大器34、低通滤波器36、第2放大器38、窗口比较器40。图21是表示冲击检测电路的构成的电路图。

冲击参考电路30生成2.2V的基准电压SCREF。基准电压SCREF通过并联设置的电阻R61、电容器C61，输入到SGIP端子。在SIGP端子和SGIN端子之间，设有将振动变换为电信号的压电元件178。电荷放大器32对压电元件178的两端的电位差进行增幅。在作为电荷放大器32的输出的SGO端子和作为输入的SGIN端子之间，设有并联设置的电阻R62、电容器C62。

第1放大器34是非反转增幅器，以由电阻R63、R64确定的增幅率，对电荷放大器32的输出电压SGO进行增幅。第1放大器34的输出电压S1AMPO输入到低通滤波器36，高周波成分得到除去。低通滤波器36的截止频率fc相应于电阻的数据LPFS[1:0]而被切换。LPFS[1:0]分别为[00]、[01]、[10]、[11]时，截止频率fc被设定为5kHz、7.5kHz、10kHz、12.5kHz。

第2放大器38具有与第1放大器34相同的构成，以由电阻R65、R66确定的增幅率，对低通滤波器36的输出进行增幅。电阻R66的电阻值由电阻值SSG[3:0]设定。图22是表示电阻值SSG和第2放大器38的增幅率的关系的表。

第2放大器38的输出电压S2AMPO被输入到窗口比较器40，与阈值VTL、VTH进行比较。在振动小的场合，电压S2AMP0被收纳在VTL(1.7V)～VTH(2.7V)的窗口范围，但是如振动变大，则越出该窗口范围。即，当振动超过设定量时，窗口比较器40的输出发生变化。

第1放大器34、第2放大器38也发挥高通滤波器的作用。各自的截止频率fC1、fC2由下面的方程式确定。

fc1＝1/(2×π×R63×C63)

fc2＝1/(2×π×R65×C64)。

另外，第2放大器38的输出电压S2AMPO表示振动量。电压S2AMPO通过模拟多路器56输入到ADC46，变换成数字值。

下面说明模拟多路器56。

图23是ADC46以及模拟多路器56的周边的电路图。模拟多路器56具有16个模拟输入，各自被输入马达驱动电路100的内部信号。模拟多路器56根据控制信号AMS[3:0]，选择某一个输出。

图24是表示控制信号AMS和模拟多路器56的选择频道的表。

图23的ADC46将模拟多路器56的输出变换为A/D，向串行接口22输出。ADC46的上侧基准电压VREFH可切换为3.2V或2V，下侧基准电压VREFL可切换为1.2V和0V。基准电压VREFH、VREFL由控制信号AMS[3:0]设定。

由模拟多路器56选择的内部信号可以通过传输门57从MUXO端子向马达驱动电路100的外部输出。另外，ADC46可以将模拟多路器56的输出信号、以及从外部输入到ADCIN1端子、ADCIN2端子的模拟电压变换为数字值。传输门TG1～TG3排他性地接通。具体地说，被设定成当控制信号ADS[1:0]是[00]时，传输门TG1接通、是[01]时传输门TG2接通、是[10]时传输门TG3接通。

图25是表示ADC46的动作的时间表。时钟ADCLK根据主时钟MCLK而生成，其周波数是主时钟的1/2。SEN信号的正沿(Positive edge)成为A/D变换的开始触发。用16时钟结束A/D变换。

5.接口电路

回到图1。接口电路包括串行接口22以及内部电阻24。

串行接口22通过所谓3线串行总线，接受来自外部的主机处理器的数据。串行接口22接受的数据被写入内部电阻24被指定的地址。关于电阻表将在说明书的最后说明。

图26的(a)、(b)表示串行接口22的写模式以及读模式时的时间表。串行接口22在使能信号SEN为高电平时启用。使能信号SEN在数据传送的开始前，被设定为高电平，维持高电平直到数据传送结束。每次数据传送结束，使能信号SEN都回到低电平。

使能信号SEN为高电平时，串行输入的数据SDA由时钟SCK的上升沿(rising edge)锁存。数据SDA包含16位的数据包，由选择读取和写入R/W位以及其后的3位地址字段和12位的数据位组成。R/W位是低电平时为写模式，高电平时为读模式。根据后续的3位以及2位，指定数据写入地或读取地的地址。串行数据在使能信号SEN为负沿的时点(UPDATE)更新内部电阻24。

对于内部电阻24的数据输入、数据输出，在使能信号SEN维持高电平期间，需要接收16个时钟SCK脉冲。在接收了16脉冲以上的情况下，此后的时钟SCK以及数据SDA被忽略。在接收16时钟前，如果使能信号SEN变成为低电平，此前的数据传送被废弃。

如图26的(b)所示，关于数据读取，选择R/W位，3位地址被分配。其完成后，在时钟SCK的第4的负沿，3态缓冲器(未图示)被设定为启用，内部电阻24的端口数据回到数据SDA。最后，在时钟SCK的第16的负沿，3态缓冲器被设定成高阻抗状态。

图27是表示图26的(a)、(b)的各种符号(symbol)的说明和其值的表。图28是表示串行接口22的串行电阻地址图的图。图29是表示串行接口22的串行电阻图的图。

图30的(a)～(c)是定义端口0～端口2的表。图31的(a)～(c)是定义端口3～端口5的表。图32的(a)～(c)是定义端口6～端口8的表。图33的(a)～(c)是定义端口9～端口11的表。图34的(a)～(c)是定义端口15～端口17表。图35的(a)～(c)是定义端口20、端口21以及省电模式(MODE)的表。

表中的注意事项(NOTE)如下。

(NOTE2)

第1缩回时间(RT)以及制动延迟时间(BDT)由内部的11位二进制计数器设定。该设定时间由以下的式子计算。

RT(s)＝BU×(128×RT[4]+64×RT[3]+32×RT[2]+16×RT[1]+8×RT[0]) …(3)

BDT(s)＝BU ×(1024×BDT[2]+512×BDT[1]+256×BDT[0])…(4)

在BDT[2:0]＝[000]时，适用以下的式子(5)。

BDT(s)＝BU×2048 …(5)

BU＝60/RPM×(2/Np)

Np为马达的极数、RPM为转数。

(NOTE3)

换向延迟设定时间由以下的式子(6)计算。

CDT(s)＝CDT[10:0]×16×Tmck …(6)

Tmck为主时钟MCLK的周期。

(NOTE4)

BEMF掩码(mask)设定时间由以下的式子(7)。

MSK(s)＝MSK[11:0]×16×Tmck …(7)

(NOTE5)

BEMF检测用窗口设定时间由以下的式子(8)计算。

WDWS(s)＝((60/RPM)×(2/Np)/6/32)×WDWS[4:0] …(8)

图36是表示数据FGS[1:0]和SPM驱动器的FG脉冲之间的关系的图。

5.其它电路

回到图1。预分频器20接收时钟MCK，将其以可变的分频比进行分频，在马达驱动电路100的内部，生成必要的周波数的时钟。

热断开(TSD)电路26监视马达驱动电路100的温度，检测到温度异常，则断开马达驱动电路100。

带隙调节器28生成马达驱动电路100内的基准电压。

以上根据实施形态对本发明进行了说明，但是实施形态只是表示本发明的原理、应用，对于实施形态，在不脱离权利要求规定的本发明的思想的范围内，可以有许多变形例或配置的变更。

工业利用的可能性

本发明可用于马达驱动技术。

Claims

1.一种马达驱动电路，其特征在于，具有：

驱动主轴马达的主轴马达驱动器；

驱动音圈马达的音圈马达驱动器；

开关式稳压器，接收来自外部的电源电压，生成稳定的电压；

线性调节器，接收来自外部的电源电压，生成稳定的电压；

冲击检测电路，检测搭载有本驱动电路的仪器的振动；

电源监视电路，监视所述电源电压，在所述电源电压断路时，生成变成规定电平的加电复位信号；

模拟／数字变换电路，将在所述音圈马达产生的反电动势变换成数字信号；

串行接口，从外部的主机处理器接收用于控制本驱动电路的数据；以及

断路电路，设在由所述主轴马达的感应电流充电的电容器和电源电压端子之间，在所述电源电压断路时，使所述电源电压端子和所述电容器断路，

所述电源监视电路具有：

第1比较器，比较基于电源电压的电压和第1基准电压；

第1电压生成部，根据所述第1基准电压，生成第2基准电压；

调节器，输出设定的输出电压；

第2比较器，比较所述开关式稳压器的输出电压和所述第2基准电压；

第1开关，在所述电源电压比所述第1基准电压低时，或所述调节器的输出电压比所述第2基准电压低时，输出所述电源电压，在所述电源电压比所述第1基准电压高，且所述调节器的输出电压比所述第2基准电压高时，输出接地电位；

输出规定的电流的恒流源；

第2开关，连接到所述恒流源，对应于来自所述第1开关的输出，进行接通／断开；以及

电容器，连接到所述恒流源与所述第2开关的连接点上。

2.如权利要求1所述的马达驱动电路，其特征在于：所述断路电路在所述加电复位信号为规定电平，且所述电容器的电压比所述电源电压高时，使所述电源电压端子和所述电容器断路。

3.如权利要求1所述的马达驱动电路，其特征在于：所述第2开关在所述第1开关的输出为所述电源电压时接通，在所述第1开关的输出为所述接地电位时断开。

4.如权利要求1或权利要求3所述的马达驱动电路，其特征在于，

所述电源监视电路还包括：

第2电压生成部，根据所述第1基准电压，生成第3基准电压；以及

第3比较器，比较所述线性调节器的输出电压和所述第3基准电压，

所述第1开关

在所述电源电压低于所述第1基准电压时，或所述开关式稳压器的输出电压低于所述第2基准电压，或所述线性调节器的输出电压低于所述第3基准电压时，输出所述电源电压，

在所述电源电压高于所述第1基准电压，并且所述开关式稳压器的输出电压高于所述第2基准电压，并且所述线性调节器的输出电压高于所述第3基准电压时，输出接地电位。