JP6331410B2 - 回路装置、回路基板及び電子機器 - Google Patents

Description

本発明は、回路装置、回路基板及び電子機器等に関する。

直流モーターの駆動電流を制御する手法として、チョッピング電流を制御する手法が知られている。この手法では、Ｈブリッジ回路にセンス抵抗を接続し、そのセンス抵抗の一端（Ｈブリッジ側に接続されたノード）の電圧と、チョッピング電流を規定する基準電圧とをコンパレーターにより電圧比較する。そして、その比較結果に基づいて、チャージ期間からディケイ期間に切り替えることで、チョッピング電流を制御する。

特開２０１０−１２８７３号公報

センス抵抗にはモーターの駆動電流が流れるため電力を消費するが、その電力はモーターの駆動には用いられないためロスとなり、電力効率を低下させる要因となる。そのためセンス抵抗を小さくすることが望ましい。しかしながら、センス抵抗値が小さくなると、例えば配線の寄生抵抗等により生じる電圧降下分がセンス抵抗の両端の電位差に対して誤差成分として相対的に大きくなるので、チョッピング電流の検出値に誤差を生じ、モーターの回転数やトルクに誤差が生じるという課題がある。

なお、特許文献１には、センス抵抗の両端の電圧を検出し、その電圧に基づいて電流検出回路が正常状態であるか異常状態であるかを検出する電動パワーステアリング装置の制御装置が開示されている。しかしながら、この手法は正常・異常の状態検出を行うものであり、また上記のような課題についても開示がない。

本発明の幾つかの態様によれば、チョッピング電流を高精度に検出可能な回路装置、回路基板及び電子機器等を提供できる。

本発明の一態様は、ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第１の端子と、前記センス抵抗の他端に接続するための第２の端子と、前記ローサイド側のトランジスターのソース側に接続される第３の端子と、を含む回路装置に関係する。

本発明の一態様によれば、第１の端子にはセンス抵抗の一端が接続され、第２の端子にはセンス抵抗の他端が接続され、第３の端子はブリッジ回路のローサイド側のトランジスターのソース側に接続される。このように回路装置に第１の端子と第２の端子と第３の端子を設けたことにより、チョッピング電流を高精度に検出することが可能になる。

また本発明の一態様では、前記センス抵抗の前記一端の電圧である第１の電圧と、前記センス抵抗の前記他端の電圧である第２の電圧との電圧差を検出することで、チャージ期間でのチャージ電流を検出する検出回路と、前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、を含み、前記第１の端子は、前記検出回路の第１の入力ノードに接続され、前記第２の端子は、前記検出回路の第２の入力ノードに接続され、前記第３の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であってもよい。

センス抵抗の両端の電圧を入力するための第１の端子及び第２の端子を設けたことで、第３の端子からセンス抵抗を通る電流経路とは別の経路で、センス抵抗の両端の電圧を検出回路に入力することが可能となる。このセンス抵抗の両端の電圧差は、電流経路に存在する寄生抵抗の影響を受けないので、その電圧差を検出回路で検出することによって、チョッピング電流の検出誤差を低減することが可能となる。

また本発明の一態様では、前記第３の端子と前記ブリッジ回路の距離は、前記第１の端子と前記ブリッジ回路の距離及び前記第２の端子と前記ブリッジ回路の距離よりも短くてもよい。

ブリッジ回路のトランジスターは、ドレインと回路装置の基板との間に寄生ダイオードを有しており、ディケイ期間において寄生ダイオードを介して基板に電流が流れ、基板電位が変動し、チョッピング電流の検出精度を低下させる。この点、本発明の一態様によれば、検出回路に接続される第１の端子と第２の端子をブリッジ回路から離して配置できるため、基板電位の変動の影響を軽減でき、チョッピング電流の検出精度を向上できる。

また本発明の一態様では、前記第１の端子と前記検出回路の距離及び前記第２の端子と前記検出回路の距離は、前記第３の端子と前記検出回路の距離よりも短くてもよい。

このようにすれば、ブリッジ回路に接続される第３の端子から検出回路を離して配置できるため、上述したような基板電位の変動の影響を軽減でき、チョッピング電流の検出精度を向上できる。

また本発明の一態様では、前記第１の端子及び前記第２の端子は、前記回路装置の第１の辺に配置され、前記第３の端子は、前記回路装置の第２の辺に配置されてもよい。

このようにすれば、第１の端子及び第２の端子と第３の端子とを異なる辺に配置することによって、第１の端子及び第２の端子と第３の端子との間の距離を離すことが可能となり、それらに接続されるブリッジ回路と検出回路との距離を離すことが可能となる。

また本発明の一態様では、前記回路装置の基板に接続されるグランド端子を含み、前記グランド端子と前記第１の端子の距離及び前記グランド端子と前記第２の端子の距離は、前記グランド端子と前記第３の端子の距離よりも短くてもよい。

ブリッジ回路の寄生ダイオードから基板に流れる電流は、基板に接続されたグランド端子に流れる。本発明の一態様によれば、グランド端子をブリッジ回路から離して配置できるので、グランド端子までの基板抵抗を高くすることができる。これにより、寄生ダイオードから基板へ電流が流れにくくなるので、基板電位の揺れを低減できる。

また本発明の一態様では、前記オン・オフ制御の信号に基づいて前記ブリッジ回路を駆動するプリドライバーを含み、前記第１の端子及び前記第２の端子は、前記回路装置の第１の辺に配置され、前記第３の端子は、前記回路装置の第２の辺に配置され、前記第２の辺から前記第２の辺に対向する第３の辺への方向を第１の方向とする場合に、前記プリドライバーは、前記ブリッジ回路の前記第１の方向側に配置され、前記検出回路は、前記プリドライバーの前記第１の方向側に配置されてもよい。

このようにすれば、第３の端子が配置される第２の辺側にブリッジ回路を配置し、第１の方向に沿ってプリドライバー、検出回路を配置できる。そして、第１の辺側から第１の端子及び第２の端子を検出回路へ接続できる。このような配置によって、ブリッジ回路と検出回路を離して配置することが可能となる。

また本発明の一態様では、前記検出回路は、前記第１の入力ノードに入力される前記第１の電圧と前記第２の入力ノードに入力される前記第２の電圧とを差動増幅する差動増幅回路を含んでもよい。

このようにすれば、センス抵抗の両端の電圧差を差動増幅回路で増幅し、その電圧を基準電圧と比較することでチョッピング電流を検出することが可能となる。この差動増幅された電圧は、上述したように寄生抵抗の影響を受けないので、チョッピング電流の検出誤差を低減することが可能となる。

また本発明の他の態様は、上記のいずれかに記載される回路装置が実装される回路基板であって、前記第１の端子と前記センス抵抗の前記一端とを接続する第１の配線と、前記第２の端子と前記センス抵抗の前記他端とを接続する第２の配線と、前記第３の端子と前記センス抵抗の前記一端とを接続する第３の配線と、を含む回路基板に関係する。

このようにすれば、ブリッジ回路からセンス抵抗への電流が流れる第３の配線とは異なる第１、第２の配線によってセンス抵抗の両端の電圧を第１、第２の端子に入力できる。これにより、第３の配線に生じた寄生抵抗の影響を受けずに、センス抵抗の両端の電圧を検出できる。

また本発明の更に他の態様は、上記のいずれかに記載される回路装置を含む電子機器に関係する。

比較例の回路装置。 比較例の回路装置の動作説明図。 本実施形態の回路装置及び回路基板の構成例。 差動増幅回路の詳細な構成例。 ＤＭＯＳ構造のＮ型トランジスターの断面構造の例。 本実施形態の回路装置のレイアウト構成例。 比較例におけるセンス抵抗の一端の電圧と、本実施形態におけるセンス抵抗の両端の電圧差を測定した波形。 Ｄ／Ａ変換回路の各設定値において測定したチョッピング電流の偏差。 本実施形態の電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．比較例
図１に、比較例の回路装置を示す。この回路装置２００は、モーター２８０（例えば、直流モーター、ステッピングモーター）に駆動電流を供給するブリッジ回路２１０と、ブリッジ回路２１０にＰＷＭ信号を出力する制御回路２４０と、ＰＷＭ信号をバッファリングするプリドライバー２６０と、センス抵抗２９０の一端の電圧ＶＳを検出する検出回路２５０と、を含む。検出回路２５０は、基準電圧ＶＲを出力するＤ／Ａ変換回路２３０と、基準電圧ＶＲとセンス抵抗２９０の一端の電圧ＶＳとを比較するコンパレーター２２１と、を含む。

図２を用いて回路装置２００の動作を説明する。チャージ期間ＴＣでは、ブリッジ回路２１０のトランジスターＱ１、Ｑ４がオンになり、トランジスターＱ２、Ｑ３がオフになる。このとき、モーター２８０を流れる電流Ｉｄ（チャージ電流）は増加するため、電圧ＶＳが上昇していく。コンパレーター２２１は、電圧ＶＳが基準電圧ＶＲに達したことを検出して信号ＣＱ１をアクティブにし、制御回路２４０は、アクティブになった信号ＣＱ１を受けて、チャージ期間ＴＣからディケイ期間ＴＤに切り替える。電圧ＶＳが基準電圧ＶＲに達したときの電流をチョッピング電流ＩＬと呼ぶ。

ディケイ期間ＴＤでは、ブリッジ回路２１０のトランジスターＱ２、Ｑ３がオンになり、トランジスターＱ１、Ｑ４がオフになる。このとき、モーター２８０を流れる電流Ｉｄ（ディケイ電流）は減少していく。例えばカウンターにより所定時間の経過をカウントして、ディケイ期間ＴＤからチャージ期間ＴＣに切り替える。

このようにして、モーター２８０を流れる電流がチョッピング電流ＩＬを上限として上下し、その平均がモーター２８０の駆動電流となる。チョッピング電流は基準電圧ＶＲによって決まるので、基準電圧ＶＲを変えることによって駆動電流を設定し、モーター２８０の回転数やトルクを制御できる。

さて、チョッピング電流ＩＬが流れているときのセンス抵抗２９０の一端の電圧ＶＳは下式（１）のように表すことができる。
ＶＳ＝Ｒｓ・ＩＬ＋Ｒｐ・ＩＬ （１）

ここで、Ｒｓはセンス抵抗２９０の抵抗値であり、Ｒｐは駆動電流の電流経路に発生した寄生抵抗Ｒｐ１、Ｒｐ２の抵抗値である。

回路装置２００は、例えばＩＣチップ（集積回路装置）で構成されており、回路装置２００の端子は、ＩＣチップのパッケージの端子或はシリコン基板上のパッドに相当する。そして、ＩＣチップである回路基板２００は、プリント基板に実装されている。また、センス抵抗２９０は回路部品としてプリント基板に実装されている。この場合、寄生抵抗Ｒｐ１、Ｒｐ２としては、例えば回路装置２００の端子ＲＮＦのリード線の抵抗や半田付けの接触抵抗、回路装置２００を実装したプリント基板の配線抵抗等が想定される。

例えばチャージ期間で考えると、トランジスターＱ１、Ｑ４のオン抵抗及びセンス抵抗２９０により発熱が生じ、電力ロスが生じている。特にセンス抵抗２９０は電流制御のために設けたものであり、抵抗値を小さくして電力ロスを出来るだけ小さくしたいという課題がある。

しかしながら、上式（１）から分かるように、センス抵抗２９０の抵抗値Ｒｓを小さくすると、相対的に寄生抵抗による電圧ＶＳの誤差Ｒｐ・ＩＬが大きくなる。ＶＳ＝ＶＲとなったときにチョッピング電流ＩＬが検出されるので、誤差Ｒｐ・ＩＬが大きくなると、チョッピング電流ＩＬは所望の電流値ＩＬ＝ＶＲ／Ｒｓから大きく誤差をもつことになり、モーター２８０のトルクが不正確になる。寄生抵抗の抵抗値Ｒｐは、プリント基板の配線パターン等に左右されるため、実際に回路装置２００を実装しないと決定しないものであり、そのような不確定な寄生抵抗に対してセンス抵抗２９０の抵抗値Ｒｓを小さくすることは検出精度の点から困難である。

２．回路装置、回路基板
図３に、上記の課題を解決できる本実施形態の回路装置及び回路基板の構成例を示す。この回路装置２００（例えば集積回路装置）は、ブリッジ回路２１０と制御回路２４０と検出回路２５０とプリドライバー２６０と第１の端子ＳＮ１と第２の端子ＳＮ２と第３の端子ＲＮＦとを含む。なお、図１で説明した構成要素と同一の構成要素については同一の符号を付し、適宜説明を省略する。

ブリッジ回路２１０は、ハイサイド側のトランジスターＱ１、Ｑ２と、ローサイド側のトランジスターＱ３、Ｑ４と、を含む。そして、第３の端子ＲＮＦは、ローサイド側のトランジスターＱ３、Ｑ４のソース側に接続される。

具体的には、トランジスターＱ１〜Ｑ４は、Ｈブリッジに構成されたＭＯＳトランジスターである。ハイサイド側のトランジスターＱ１、Ｑ２は、例えばＰ型トランジスターであり、ローサイド側のトランジスターよりも高電位電源側に接続される。ローサイド側のトランジスターＱ３、Ｑ４は、例えばＮ型トランジスターであり、ハイサイド側のトランジスターよりも低電位電源側に接続される。

より具体的には、ハイサイド側のトランジスターＱ１、Ｑ２のソースノードは電源電圧ＶＣＣのノードに接続され、ローサイド側のトランジスターＱ３、Ｑ４のソースノードは、第３の端子ＲＮＦに接続された第１のノードＮ１に接続される。第３の端子ＲＮＦには、センス抵抗２９０の一端が接続される。トランジスターＱ１、Ｑ３のドレインノードは、モーター２８０の一端が接続された端子ＯＵＴ１に接続される。トランジスターＱ２、Ｑ４のドレインノードは、モーター２８０の他端が接続された端子ＯＵＴ２に接続される。

なお、トランジスターＱ１〜Ｑ４は、ＭＯＳ構造により構成される寄生ダイオードＤ１〜Ｄ４を含み、それらはトランジスターＱ１〜Ｑ４に並列に接続される。

ここで、トランジスターＱ１〜Ｑ４は全てＮ型のＭＯＳトランジスターで構成してもよい。あるいは、トランジスターＱ１〜Ｑ４はバイポーラトランジスターで構成してもよい。この場合、ダイオードＤ１〜Ｄ４は寄生ダイオードでなく、回路素子である。

第１の端子ＳＮ１は、ブリッジ回路２１０に流れる電流Ｉｄを検出するためのセンス抵抗２９０の一端に接続される。第２の端子ＳＮ２は、センス抵抗２９０の他端に接続される。

具体的には、センス抵抗２９０は、一端の端子ＴＲ１と他端の端子ＴＲ２を有する。センス抵抗２９０は一般的に回路装置２００の外部に設けられる部品である。端子ＴＲ１、ＴＲ２は、例えば、その部品としての抵抗素子の両端の端子に相当する。回路装置２００及びセンス抵抗２９０は回路基板に実装される。その回路基板には、端子ＴＲ１と第１の端子ＳＮ１を接続する第１の配線Ｌ１と、端子ＴＲ２と第２の端子ＳＮ２を接続する第２の配線Ｌ２と、が配置される。また、回路基板には、配線Ｌ１、Ｌ２とは別に、端子ＴＲ１と第３の端子ＲＮＦを接続する第３の配線Ｌ３と、端子ＴＲ２とグランド電圧のノードを接続する第４の配線Ｌ４と、が配置される。

このように、センス抵抗２９０の両端の電圧を、配線を分けて第１の端子ＳＮ１、第２の端子ＳＮ２に入力することにより、ブリッジ回路２１０からグランド電圧までの電流経路と、センス抵抗２９０の両端の電圧を取り出す電圧経路とを、分離することができる。これにより、上式（１）の右辺第２項のような寄生抵抗による電圧降下が電流経路に生じている場合であっても、第１の端子ＳＮ１と第２の端子ＳＮ２の間の電圧差はセンス抵抗２９０の両端の電圧差だけで決まる。そのため、その電圧差を検出することにより、チョッピング電流ＩＬを正確に検出することが可能となり、センス抵抗２９０の抵抗値を小さくしても正確にチョッピング電流を検出できる。

次に、第１の端子ＳＮ１と第２の端子ＳＮ２の間の電圧差を検出する検出回路２５０について説明する。

検出回路２５０の第１の入力ノードＮＩ１は第１の端子ＳＮ１に接続され、検出回路２５０の第２の入力ノードＮＩ２は第２の端子ＳＮ２に接続される。そして、検出回路２５０は、入力ノードＮＩ１、ＮＩ２の間の電圧差を検出することで、チャージ期間においてモーター２８０に流れるチャージ電流を検出する。

具体的には、検出回路２５０は、コンパレーター２２１とＤ／Ａ変換回路２３０と差動増幅回路２７０とを含む。

第１の入力ノードＮＩ１は、差動増幅回路２７０の例えば正極性の入力ノードであり、第２の入力ノードＮＩ２は、差動増幅回路２７０の例えば負極性の入力ノードである。そして、差動増幅回路２７０は、それらのノードの電圧を差動増幅して電圧ＶＱを出力する。

Ｄ／Ａ変換回路２３０は、チョッピング電流の電流値を指定するコード（情報、デジタルデータ）をアナログの基準電圧ＶＲに変換する。例えば、Ｄ／Ａ変換回路２３０はラダー抵抗で構成され、そのラダー抵抗の各タップにコードが対応する。コードは、例えば不図示のレジスターに外部のホスト（例えばＣＰＵ等）から書き込まれ、そのコードに対応した基準電圧ＶＲが出力される。

コンパレーター２２１は、電圧ＶＱと基準電圧ＶＲを比較し、電圧ＶＱが基準電圧ＶＲを超える場合には出力信号ＣＱ１を非アクティブ（例えばＨレベル）からアクティブ（例えばＬレベル）にする。

制御回路２４０は、検出回路２５０の検出結果に基づいて、ハイサイド側のトランジスターＱ１、Ｑ２及びローサイド側のトランジスターＱ３、Ｑ４のオン・オフ制御を行う。即ち、コンパレーター２２１の出力信号ＣＱ１がアクティブになった場合、チャージ期間からディケイ期間に切り替え、トランジスターＱ１、Ｑ４をオフさせる制御信号（ＰＷＭ信号）とトランジスターＱ２、Ｑ３をオンさせる制御信号（ＰＷＭ信号）を出力する。プリドライバー２６０は、バッファー２６１〜２６４を含み、それらのバッファー２６１〜２６４が制御信号をバッファリングして駆動信号Ｇ１〜Ｇ４をトランジスターＱ１〜Ｑ４のゲートに供給する。

このように、差動増幅回路２７０が第１の端子ＳＮ１と第２の端子ＳＮ２の間の電圧差を増幅することで、センス抵抗２９０の両端の電圧差を電圧ＶＱとして出力できる。この電圧ＶＱは寄生抵抗に影響されないため、センス抵抗２９０の抵抗値で決まる所望の電圧となっている。そして、その電圧ＶＱと基準電圧ＶＲを比較することで、チョッピング電流ＩＬが基準電圧ＶＲに対応した正確な電流値となり、Ｄ／Ａ変換回路２３０のコードによって指定したモーター２８０のトルクが正確に実現される。

３．差動増幅回路
図４に、上述した差動増幅回路２７０の詳細な構成例を示す。差動増幅回路２７０は、演算増幅器２７１と抵抗素子２７２〜２７５を含む。

抵抗素子２７２は、第１の入力ノードＮＩ１と演算増幅器２７１の反転入力端子との間に設けられる。抵抗素子２７３は、出力ノードＮＱと演算増幅器２７１の反転入力端子との間に設けられる。抵抗素子２７４は、第２の入力ノードＮＩ２と演算増幅器２７１の非反転入力端子との間に設けられる。抵抗素子２７５は、グランド電圧のノードと演算増幅器２７１の非反転入力端子との間に設けられる。

抵抗素子２７２、２７４の抵抗値はＲ１であり、抵抗素子２７３、２７５の抵抗値はＲ２である。この場合、出力ノードＮＱには、出力電圧ＶＱ＝（Ｒ２／Ｒ１）・（ＶＩ２−ＶＩ１）が出力される。なお、抵抗値Ｒ１と抵抗値Ｒ２は同一であってもよいし、異なっていてもよい。

４．レイアウト
図１の比較例において、チョッピング電流の検出誤差を生じる原因は、寄生抵抗の他にブリッジ回路２１０のトランジスターに寄生したダイオードがある。この点について以下に説明する。

図５に、トランジスターＱ３（又はＱ４）の断面構造の例を示す。この例では、Ｐ型のシリコン基板上に、ＤＭＯＳ（Double-Diffused MOSFET）構造のＮ型トランジスターＱ３が形成される。

具体的には、Ｐ型基板（Ｐｓｕｂ）にＮ型埋め込み層（ＮＢＬＡ）を形成し、その埋め込み層の上にＰ型エピタキシャル層を形成し、そのエピタキシャル層にＮ型ウェル（ＮＷＬＣ）を形成する。Ｎ型ウェルの上にＮ型拡散層を形成してドレインを形成する。また、Ｎ型ウェルの上にＰ型ウェル（ＰＢＤＡ）を形成し、そのＰ型ウェルの上にＮ型拡散層を形成してソースを形成する。

Ｐ型基板は、図１のグランド端子ＡＧＮＤに接続されており、ドレインはモーター２８０への出力端子ＯＵＴ１に接続されている。ドレインはＮ型層（ＮＷＬＣ、ＮＢＬＡ）を介してＰ型基板に接するので、ドレインとＰ型基板との間には寄生ダイオードＤｐ１が生じている。ディケイ期間では、トランジスターＱ２、Ｑ３がオンになり、グランドから電源に向かって回生電流が流れるが、このとき出力端子ＯＵＴ１はグランド電圧よりも低い負電位となる。そのため、寄生ダイオードＤｐ１に対して順方向の電圧が掛かり、Ｐ型基板を介してグランド端子ＡＧＮＤからドレインへ電流が流れることになる。

図１に示すように、Ｐ型基板には基板抵抗Ｒｓｕｂ（寄生抵抗）があるため、グランド端子ＡＧＮＤからドレインへ電流が流れるときに基板電位が変動する。この変動によって検出回路２５０が影響を受け、正確に基準電圧ＶＲとセンス抵抗２９０の一端の電圧ＶＳとを比較できなくなり、チョッピング電流の検出精度が低下する。

図６に、上記の課題を解決できる本実施形態の回路装置２００のレイアウト構成例を示す。回路装置２００は、例えばＩＣチップとしてプリント基板に実装されており、センス抵抗２９０は回路部品としてプリント基板に実装されている。図６は、そのプリント基板を平面視した場合の回路装置２００内部のレイアウト構成例である。

図６に示すように、紙面上方向を第１の方向ＤＲ１とし、第１の方向ＤＲ１の反対方向を第２の方向ＤＲ２とし、第１の方向ＤＲ１に直交する方向を第３の方向ＤＲ３とし、第３の方向ＤＲ３の反対方向を第４の方向ＤＲ４とする。

回路装置２００の第１の辺ＨＮ１が第４の方向ＤＲ４側に配置され、第２の辺ＨＮ２が第２の方向ＤＲ２側に配置されているとする。この場合に、第２の辺ＨＮ２側から第１の方向ＤＲ１に第１のブリッジ回路領域及び第２のブリッジ回路領域、ドライバー回路領域、アナログ回路領域、ロジック回路領域の順に配置される。第２のブリッジ回路領域は、第１のブリッジ回路領域の第３の方向ＤＲ３側に配置される。

第１のブリッジ回路領域と第２のブリッジ回路領域には、それぞれ図３のブリッジ回路２１０が配置される。また、ドライバー回路領域にはプリドライバー２６０が配置され、アナログ回路領域には検出回路２５０が配置され、ロジック回路領域には制御回路２４０が配置される。

Ｉ／Ｏ領域は、外部との信号や電圧の入出力を行うための領域であり、例えばパッド領域や静電保護回路等で構成される。Ｉ／Ｏ領域は、ロジック回路領域の第１の方向ＤＲ１側に第３の辺ＨＮ３に沿って配置される。また、ロジック回路領域及びアナログ回路領域、ドライバー回路領域の第４の方向ＤＲ４側に第１の辺ＨＮ１に沿って配置される。

上記のレイアウトでは、第３の端子ＲＮＦとブリッジ回路２１０（第１のブリッジ回路領域）の距離は、第１の端子ＳＮ１とブリッジ回路２１０の距離及び第２の端子ＳＮ２とブリッジ回路２１０の距離よりも短い。

例えば、端子とブリッジ回路２１０の距離は、端子からブリッジ回路２１０の配置領域の中心点までの距離によって規定される。この場合、第１の端子ＳＮ１及び第２の端子ＳＮ２は、第３の端子ＲＮＦよりも、第１のブリッジ回路領域の中心点から離れた位置に設けられる。

また、上記のレイアウトでは、第１の端子ＳＮ１と検出回路２５０（アナログ回路領域）の距離及び第２の端子ＳＮ２と検出回路２５０の距離は、第３の端子ＲＮＦと検出回路２５０の距離よりも短い。

例えば、端子と検出回路２５０の距離は、端子から検出回路２５０の配置領域の中心点までの距離によって規定される。この場合、第１の端子ＳＮ１及び第２の端子ＳＮ２は、第３の端子ＲＮＦよりも、アナログ回路領域の中心点に近い位置に設けられる。或は、端子と検出回路２５０の距離は、端子から差動増幅回路２７０の配置領域の中心点までの距離によって規定してもよい。

上述したように、基板電位を揺らす原因となる寄生ダイオードＤｐ１はブリッジ回路２１０に生じている。本実施形態では、ブリッジ回路２１０が第１の端子ＳＮ１及び第２の端子ＳＮ２から離れて配置され、検出回路２５０が第１の端子ＳＮ１及び第２の端子ＳＮ２の近くに配置されるので、ブリッジ回路２１０と検出回路２５０を離すことができる。これにより、ブリッジ回路２１０で発生した基板電位の揺れが検出回路２５０まで伝わりにくくなり、チョッピング電流の検出誤差を低減できる。

このようなレイアウトとした場合、センス抵抗２９０は第３の端子ＲＮＦの近くに設けられると考えられるので、センス抵抗２９０の両端から第１の端子ＳＮ１及び第２の端子ＳＮ２までの配線は長くなると予想される。しかしながら、差動増幅回路２７０の入力インピーダンスは寄生抵抗に比べて高いので、センス抵抗２９０の両端から第１の端子ＳＮ１及び第２の端子ＳＮ２までの配線には電流はほとんど流れず、寄生抵抗による電圧ドロップはほとんど生じない。そのため、第１の端子ＳＮ１及び第２の端子ＳＮ２をブリッジ回路２１０から離して配置しても、チョッピング電流の検出精度には影響を与えない。

また、上記のレイアウトでは、回路装置２００は、回路装置２００の基板に接続されるグランド端子ＡＧＮＤを含む。そして、グランド端子ＡＧＮＤと第１の端子ＳＮ１の距離及びグランド端子ＡＧＮＤと第２の端子ＳＮ２の距離は、グランド端子ＡＧＮＤと第３の端子ＲＮＦの距離よりも短い。

上述した端子とブリッジ回路２１０との位置関係を考慮すれば、グランド端子ＡＧＮＤとブリッジ回路２１０（第１のブリッジ回路領域）の距離は、第３の端子ＲＮＦとブリッジ回路２１０の距離よりも長い。即ち、グランド端子ＡＧＮＤはブリッジ回路２１０から離れた位置に配置される。

ブリッジ回路２１０の寄生ダイオードＤｐ１からグランドに流れる電流は、基板を介してグランド端子ＡＧＮＤに流れる。グランド端子ＡＧＮＤがブリッジ回路２１０から離れて配置されることで、寄生ダイオードＤｐ１からグランド端子ＡＧＮＤまでの電流経路が長くなり、その経路の基板抵抗を高くすることができる。基板抵抗が高いほど寄生ダイオードＤｐ１から基板へ電流が流れにくくなると考えられるので、基板電位の揺れを低減でき、検出回路２５０がチョッピング電流を正確に測定できるようになる。

また、上記のレイアウトでは、回路装置２００は、制御回路２４０からのオン・オフ制御の信号に基づいてブリッジ回路２１０を駆動するプリドライバー２６０を含む。第１の端子ＳＮ１及び第２の端子ＳＮ２は、回路装置２００の第１の辺ＨＮ１に配置され、第３の端子ＲＮＦは、回路装置２００の第２の辺ＨＮ２に配置される。第１の方向ＤＲ１は、第２の辺ＨＮ２から第２の辺ＨＮ２に対向する第３の辺ＨＮ３への方向である。この場合に、プリドライバー２６０（ドライバー回路領域）は、ブリッジ回路２１０（第１のブリッジ回路領域）の第１の方向ＤＲ１側に配置され、検出回路２５０（アナログ回路領域）は、プリドライバー２６０の第１の方向ＤＲ１側に配置される。

このようにすれば、第３の端子ＲＮＦが配置される第２の辺ＨＮ２側にブリッジ回路２１０を配置し、第１の辺ＨＮ１に沿った第１の方向ＤＲ１にプリドライバー２６０、検出回路２５０を配置できる。そして、第１の辺ＨＮ１側から第１の端子ＳＮ１及び第２の端子ＳＮ２を検出回路２５０へ接続できる。このような配置によって、自然とブリッジ回路２１０と検出回路２５０が離れて配置されることとなる。それによって、上述したように基板電位の揺れの影響を抑制することが可能となる。

５．チョッピング電流の検出誤差の測定結果
図７、図８に、チョッピング電流の検出誤差を測定した結果を示す。

図７は、比較例におけるセンス抵抗２９０の一端の電圧（図１のＶＳ）と、本実施形態におけるセンス抵抗の両端の電圧差（図３のＶＩ１−ＶＩ２）を測定した波形である。Ａ１に示すピーク値（最大値）は、各チャージ期間において基準電圧に達したことを検出したときの電圧となる。この電圧は、図２で説明したチョッピング電流ＩＬに対応する。

図８は、Ｄ／Ａ変換回路２３０の各設定値（コード）において測定したチョッピング電流の偏差を示す。即ち、図７の波形を各設定値で取得し、各チャージ期間における電圧ピーク値をチョッピング電流に換算し、その実測したチョッピング電流を統計処理して偏差を求めたものである。丸印で示す測定値は、図１で説明した比較例における測定値である。四角印で示す測定値は、図３〜図６で説明した本実施形態における測定値である。

比較例では、上述した寄生抵抗や基板電位の変動によってチョッピング電流の検出値がばらつくため、偏差が大きくなっている。一方、本実施形態では、寄生抵抗や基板電位の変動の影響を抑制できるため、比較例に比べて偏差が小さくなっている。また、Ｄ／Ａ変換回路２３０の設定値（即ち、チョッピング電流の設定値）を変えた場合に、比較例に比べて偏差の変動が小さくなっている。

このように、本実施形態ではチョッピング電流の検出ばらつきが小さくなるので、センス抵抗２９０を小さくしてもチョッピング電流を精度良く検出できる。これにより、センス抵抗２９０を小さくしてモーター駆動の電力効率を向上できる。

６．電子機器
図９に、本実施形態の回路装置２００が適用された電子機器の構成例を示す。電子機器は、処理部３００、記憶部３１０、操作部３２０、入出力部３３０、回路装置２００、これらの各部を接続するバス３４０、モーター２８０を含む。回路装置２００は、例えば集積回路装置により実現できる。

以下ではモーター駆動によりヘッドや紙送りを制御するプリンターを例にとり説明するが、本実施形態はこれに限定されず、種々の電子機器に適用可能である。

入出力部３３０は例えばＵＳＢコネクターや無線ＬＡＮ等のインターフェースで構成され、画像データや文書データが入力される。入力されたデータは、例えばＤＲＡＭ等の内部記憶装置である記憶部３１０に記憶される。操作部３２０により印刷指示を受け付けると、処理部３００は、記憶部３１０に記憶されたデータの印刷動作を開始する。処理部３００は、データの印刷レイアウトに合わせて回路装置２００に指示を送り、回路装置２００は、その指示に基づいてモーター２８０を回転させ、ヘッドの移動や紙送りを行う。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本発明の範囲に含まれる。また検出回路、制御回路、ブリッジ回路、プリドライバー、回路装置、電子機器の構成・動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

２００ 回路装置、２１０ ブリッジ回路、２２１ コンパレーター、
２３０ Ｄ／Ａ変換回路、２４０ 制御回路、２５０ 検出回路、
２６０ プリドライバー、２６１〜２６４ バッファー、２７０ 差動増幅回路、
２７１ 演算増幅器、２７２〜２７５ 抵抗素子、２８０ モーター、
２９０ センス抵抗、３００ 処理部、３１０ 記憶部、３２０ 操作部、
３３０ 入出力部、３４０ バス、
ＡＧＮＤ グランド端子、ＤＲ１〜ＤＲ４ 第１〜第４の方向、
Ｄｐ１ 寄生ダイオード、ＨＮ１〜ＨＮ３ 第１〜第３の辺、
ＩＬ チョッピング電流、Ｉｄ 電流、Ｌ１〜Ｌ４ 第１〜第４の配線、
ＮＩ１，ＮＩ２ 第１、第２の入力ノード、Ｑ１〜Ｑ４ トランジスター、
ＲＮＦ 第３の端子、Ｒｐ１，Ｒｐ２ 寄生抵抗、Ｒｓｕｂ 基板抵抗、
ＳＮ１，ＳＮ２ 第１、第２の端子、ＴＣ チャージ期間、
ＴＤ ディケイ期間、ＶＲ 基準電圧

Claims (7)

1. ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、
   前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第１の端子と、
   前記センス抵抗の他端に接続するための第２の端子と、
   前記ローサイド側のトランジスターのソース側に接続される第３の端子と、
   前記センス抵抗の前記一端の電圧である第１の電圧と、前記センス抵抗の前記他端の電圧である第２の電圧との電圧差を検出することで、モーターのチャージ期間でのチャージ電流を検出する検出回路と、
   前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、
   を含み、
   前記第１の端子は、前記検出回路の第１の入力ノードに接続され、
   前記第２の端子は、前記検出回路の第２の入力ノードに接続され、
   前記第３の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であって、
   前記第１の端子と前記検出回路の距離及び前記第２の端子と前記検出回路の距離は、前記第３の端子と前記検出回路の距離よりも短く、
   前記第１の端子及び前記第２の端子は、前記回路装置の第１の辺に配置され、
   前記第３の端子は、前記回路装置の第２の辺に配置されることを特徴とする回路装置。
2. ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、
   前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第１の端子と、
   前記センス抵抗の他端に接続するための第２の端子と、
   前記ローサイド側のトランジスターのソース側に接続される第３の端子と、
   前記センス抵抗の前記一端の電圧である第１の電圧と、前記センス抵抗の前記他端の電圧である第２の電圧との電圧差を検出することで、モーターのチャージ期間でのチャージ電流を検出する検出回路と、
   前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、
   回路装置の基板に接続されるグランド端子と、
   を含み、
   前記第１の端子は、前記検出回路の第１の入力ノードに接続され、
   前記第２の端子は、前記検出回路の第２の入力ノードに接続され、
   前記第３の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であって、
   前記第１の端子と前記検出回路の距離及び前記第２の端子と前記検出回路の距離は、前記第３の端子と前記検出回路の距離よりも短く、
   前記グランド端子と前記第１の端子の距離及び前記グランド端子と前記第２の端子の距離は、前記グランド端子と前記第３の端子の距離よりも短いことを特徴とする回路装置。
3. ハイサイド側のトランジスターとローサイド側のトランジスターとを有するブリッジ回路と、
   前記ブリッジ回路に流れる電流を検出するためのセンス抵抗の一端に接続するための第１の端子と、
   前記センス抵抗の他端に接続するための第２の端子と、
   前記ローサイド側のトランジスターのソース側に接続される第３の端子と、
   前記センス抵抗の前記一端の電圧である第１の電圧と、前記センス抵抗の前記他端の電圧である第２の電圧との電圧差を検出することで、モーターのチャージ期間でのチャージ電流を検出する検出回路と、
   前記検出回路の検出結果に基づいて、前記ハイサイド側のトランジスター及び前記ローサイド側のトランジスターのオン・オフ制御を行う制御回路と、
   前記オン・オフ制御の信号に基づいて前記ブリッジ回路を駆動するプリドライバーと、
   を含み、
   前記第１の端子は、前記検出回路の第１の入力ノードに接続され、
   前記第２の端子は、前記検出回路の第２の入力ノードに接続され、
   前記第３の端子は、配線を介して前記センス抵抗の前記一端に接続するための端子であって、
   前記第１の端子と前記検出回路の距離及び前記第２の端子と前記検出回路の距離は、前記第３の端子と前記検出回路の距離よりも短く、
   前記第１の端子及び前記第２の端子は、前記回路装置の第１の辺に配置され、
   前記第３の端子は、前記回路装置の第２の辺に配置され、
   前記第２の辺から前記第２の辺に対向する第３の辺への方向を第１の方向とする場合に、前記プリドライバーは、前記ブリッジ回路の前記第１の方向側に配置され、前記検出回路は、前記プリドライバーの前記第１の方向側に配置されることを特徴とする回路装置。
4. 請求項１乃至３のいずれかにおいて、
   前記第３の端子と前記ブリッジ回路の距離は、前記第１の端子と前記ブリッジ回路の距離及び前記第２の端子と前記ブリッジ回路の距離よりも短いことを特徴とする回路装置。
5. 請求項１乃至３のいずれかにおいて、
   前記検出回路は、前記第１の入力ノードに入力される前記第１の電圧と前記第２の入力ノードに入力される前記第２の電圧とを差動増幅する差動増幅回路を含むことを特徴とする回路装置。
6. 請求項１乃至５のいずれかに記載される回路装置が実装される回路基板であって、
   前記第１の端子と前記センス抵抗の前記一端とを接続する第１の配線と、
   前記第２の端子と前記センス抵抗の前記他端とを接続する第２の配線と、
   前記第３の端子と前記センス抵抗の前記一端とを接続する第３の配線と、
   を含むことを特徴とする回路基板。
7. 請求項１乃至５のいずれかに記載される回路装置を含むことを特徴とする電子機器。

Images