JP7400992B2

JP7400992B2 - モータ駆動回路

Info

Publication number: JP7400992B2
Application number: JP2022565170A
Authority: JP
Inventors: 健一伊藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2020-11-26
Filing date: 2021-11-02
Publication date: 2023-12-19
Anticipated expiration: 2041-11-02
Also published as: WO2022113673A1; JPWO2022113673A1

Description

本発明は、モータへ供給する駆動電流をスイッチングするスイッチに電流検出抵抗が接続されて構成されるモータ駆動回路に関するものである。

従来、この種のモータ駆動回路としては、例えば、特許文献１に開示されたものがある。

同文献に開示されたモータ駆動回路は、Ｈブリッジ回路を構成するＭＯＳトランジスターがスイッチングされることで、モータに供給される電流の向きが制御されて、モータが正転または逆転する。Ｈブリッジ回路およびモータ駆動回路のグランド間には、配線抵抗が電流検出抵抗としてＨブリッジ回路およびグランドに近接する位置に接続され、配線抵抗の端子間にはモータに流れる電流に応じた電圧が生じる。ロジック回路等によって構成される駆動制御部は、この配線抵抗に生じる電圧に応じてＨブリッジ回路を制御し、モータへの電流供給を制御する。

特開２０１７－１５８３８７号公報

しかしながら、特許文献１に開示された上記従来のモータ駆動回路では、配線抵抗の一端が接続されるグランドには、Ｈブリッジ回路を構成するＭＯＳトランジスターがスイッチングすることで、ノイズが重畳する。例えば、モータ駆動回路のグランド電位Ｖ_０は、ノイズの無い正常時には、図１（ａ）に示すように、配線抵抗によって検出される所定の電圧Ｖａに対して一定に保たれている。しかし、ＭＯＳトランジスターがスイッチングすることで、図１（ｂ）に示すように、モータ駆動回路のグランド電位Ｖ_０にはノイズＮが重畳し、グランド電位Ｖ_０が乱れる。このようにモータ駆動回路のグランド電位Ｖ_０にノイズＮが重畳すると、配線抵抗の端子間に検出される電圧がノイズＮの影響を受けて変動し、モータ駆動回路の駆動制御部は正しくモータを制御できなくなる。

本発明はこのような課題を解決するためになされたもので
モータへ供給する駆動電流をスイッチングするスイッチと、
スイッチに流れる電流をスイッチの近傍で検出する一端が基準電位に接続される電流検出抵抗と、
電流検出抵抗の端子間電圧に基づいてスイッチのスイッチングを制御する駆動制御回路と、
駆動制御回路に基準電位を与える基準電位パターンと、
電流検出抵抗の一端を前記スイッチから所定の距離をあけて基準電位パターンに接続する配線パターンと、
配線パターンの基準電位パターンとの接続点と回路基板の基板グランドとの間に設けられるノイズ対策部品と
を回路基板に備えるモータ駆動回路を構成した。

モータへ供給される駆動電流がスイッチによってスイッチングされることで、スイッチングノイズが、スイッチから電流検出抵抗および配線パターンを伝って、配線パターンの基準電位パターンとの接続点まで伝導する。また、スイッチングノイズは、スイッチから空間に放出されて、配線パターンの基準電位パターンとの接続点に飛来する。しかし、本構成によれば、電流検出抵抗の一端は、配線パターンによってスイッチから所定の距離をあけて基準電位パターンに接続されて、基準電位が与えられる。したがって、配線パターンを伝導するスイッチングノイズは、配線パターンを伝って基準電位パターンとの接続点に至る間に減衰する。また、空間を伝搬するスイッチングノイズは、空間を飛んで配線パターンの基準電位パターンとの接続点に到達するまでに、減衰する。このため、配線パターンの基準電位パターンとの接続点において、基準電位は、スイッチングノイズの影響を受け難くなり、ほぼ一定に保たれるようになる。

この結果、本発明によれば、電流検出抵抗の端子間に正確に検出される電圧に基づいて、駆動制御回路が正しくモータを制御できるモータ駆動回路を提供することができる。

従来の課題を説明するためのグラフである。本発明の一実施形態によるモータ駆動回路の概略構成を示すブロック図である。本発明の一実施形態によるモータ駆動回路で観測されるモータ消費電流およびモータ回転数の特性を表すグラフである。従来のモータ駆動回路で観測されるモータ消費電流およびモータ回転数の特性を表すグラフである。従来のモータ駆動回路の概略構成を示すブロック図である。

次に、本発明によるモータ駆動回路を３相ブラシレスモータに適用した場合について、説明する。

図２は、本発明の一実施形態によるモータ駆動回路１の概略構成を示すブロック図である。

モータ駆動回路１は、回路基板２に構成され、３相ブラシレスモータ３の各相のモータコイル３ａ，３ｂ，３ｃに接続される。モータ駆動回路１は、各相のモータコイル３ａ，３ｂ，３ｃに対して駆動（ドライバ）回路５ａ，５ｂ，５ｃを備え、制御回路６の制御の下、各モータコイル３ａ，３ｂ，３ｃへ供給する駆動電流ｉを３相ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御する。各ドライバ回路５ａ，５ｂ，５ｃは、それぞれ直列接続されたパワーＭＯＳＦＥＴ（電界効果トランジスタ）４ａ，４ｂおよび電流検出抵抗Ｒで構成される

各ＦＥＴ４ｂのソース端子には電流検出抵抗Ｒが接続され、モータコイル３ａ，３ｂ，３ｃに駆動電流ｉが流れることで、各電流検出抵抗Ｒの端子間には駆動電流ｉに応じた端子間電圧ｖａが生じる。電流検出抵抗Ｒは、抵抗素子でもよいし、回路基板２の表面に導電膜で形成される配線パターンの配線抵抗によって構成されてもよい。本実施形態では電流検出抵抗Ｒの抵抗値を１０[ｍΩ]に設定した。この端子間電圧ｖａは、パッケージングされた駆動（ドライバ）制御ＩＣ（集積化回路）７内に構成される、各差動増幅回路８の一対の入力端子間に入力される。ドライバ制御ＩＣ７内には、差動増幅回路８の他、コンパレータ９、ロジック回路１０、ハイサイドゲートドライバ１１およびローサイドゲートドライバ１２が構成されている。

各差動増幅回路８は、入力される電圧ｖａを増幅して電圧Ｖrefとし、増幅した電圧Ｖrefを各コンパレータ９の一方の非反転入力端子に出力する。各コンパレータ９の他方の反転入力端子には所定の基準電圧Ｖｃが与えられている。各コンパレータ９は、差動増幅回路８から入力される電圧Ｖrefが基準電圧Ｖｃよりも高いときはハイレベルの信号をロジック回路１０へ出力し、電圧Ｖrefが基準電圧Ｖｃよりも低いときはローレベルの信号をロジック回路１０へ出力する。

ロジック回路１０は、各コンパレータ９の出力に基づいて各ＦＥＴ４ａ，４ｂを制御する。すなわち、コンパレータ９の出力電圧がローレベルのときにはモータ３に電流が流れないように、ハイサイドゲートドライバ１１およびローサイドゲートドライバ１２を制御する。また、コンパレータ９の出力電圧がハイレベルのときにはモータ３に電流が流れるように、ハイサイドゲートドライバ１１およびローサイドゲートドライバ１２を制御する。つまり、ハイサイドゲートドライバ１１は、いずれか１つのドライバ回路５ａ，５ｂ，５ｃを構成するハイサイド側の１つのＦＥＴ４ａのスイッチングをオンする。ローサイドゲートドライバ１２は、他の１つのドライバ回路５ａ，５ｂ，５ｃを構成するローサイド側の１つのＦＥＴ４ｂのスイッチングをオンする。このスイッチングにより、モータに供給される駆動電流ｉは、モータコイル３ａおよび３ｂ、モータコイル３ｃおよび３ｂ、またはモータコイル３ｃおよび３ａを流れるように、ＰＷＭ制御される。

ここで、ドライバ回路５ａ，５ｂ，５ｃを構成する各ＦＥＴ４ａ，４ｂは、モータ３へ供給する駆動電流ｉをスイッチングするスイッチを構成する。各電流検出抵抗Ｒは、この際、各ＦＥＴ４ａ，４ｂに流れる電流ｉを各ＦＥＴ４ａ，４ｂの近傍で検出する。ドライバ制御ＩＣ７は、電流検出抵抗Ｒの端子間電圧ｖａに基づいて、各ＦＥＴ４ａ，４ｂのスイッチングを上記のように制御する。

ドライバ制御ＩＣ７は、グランド端子ピン７ａがその直近にある基準電位パターン１３に接続されることで、グランド端子ピン７ａに接地電位が回路の基準電位Ｖ_０として与えられる。各電流検出抵抗Ｒの一端は、配線パターン１４によって各ＦＥＴ４ａ，４ｂから所定の距離をあけて基準電位パターン１３に共通に接続されることで、基準電位Ｖ_０に接続される。本実施形態では、各ＦＥＴ４ａ，４ｂおよび電流検出抵抗Ｒが回路基板２におけるドライバ制御ＩＣ７の一方の側に実装され、配線パターン１４の基準電位パターン１３との接続点ｘが、前記一方の側と反対側にあるドライバ制御ＩＣ７のグランド端子ピン７ａに近い位置に置かれることで、所定の距離があけられる。基準電位パターン１３および配線パターン１４は、共に、回路基板２の表面に銅箔等の導電膜がパターニングされて形成されている。

本実施形態では、配線パターン１４の基準電位パターン１３との接続点ｘと、回路基板２の基板グランド１６との間における回路基板２の基板面に、さらにフェライトビーズインダクタ等のノイズ対策部品１５を備える。基板グランド１６は、回路基板２の例えば裏面の全面に、いわゆるベタパターンとして形成されて、基準電位Ｖ_０に保たれる。ノイズ対策部品１５は、問題となるノイズ周波数、例えば、各ＦＥＴ４ａ，４ｂのスイッチング周波数の高調波周波数帯で、ノイズ抑制効果が高くなる部品が選定されるのが、好ましい。

図３に示すグラフは、上記の本実施形態によるモータ駆動回路１で駆動されるモータ３の消費電流と回転数とを観測した結果を示す。同グラフの横軸は時間[ｍｓｅｃ]、右側の縦軸はモータ消費電流[ｍＡ]、左側の縦軸はモータ回転数[ｒｐｍ]を表す。また、細かく振幅する特性線２１はモータ消費電流、矩形状に大きく振幅する特性線２２はモータ回転数の特性を表す。これらモータ消費電流およびモータ回転数は、制御回路６を構成するＩＣのテストピンコネクタにケーブルを接続し、そのケーブルを外部のパーソナルコンピュータ（ＰＣ）に接続して、制御回路６を構成するＩＣ内部の各時点での特性値を表すカウンタ機能を利用することで、観測した。また、制御回路６の設定により、モータ３の回転が正回転を１．５秒間維持し、その後負回転を１．５秒間維持して、正回転および負回転が時間的に連続する動作モードに設定した。また、モータ３の回転数は正回転および負回転共に５００～５５０[ｒｐｍ]に設定した。

また、図４に示すグラフは、従来のモータ駆動回路で同様にして観測されるモータ３の消費電流と回転数とを観測した結果を示す。図５に示すように、従来のモータ駆動回路１７では、電流検出抵抗Ｒが、モータ駆動電流をスイッチングする各ＦＥＴ４ａ，４ｂおよび基準電位となる基板グランド１６に近接する位置で、それらの間に接続されている。なお、同図において図２と同一または相当する部分には同一符号を付してその説明は省略する。図４に示すグラフの横軸及び各縦軸は図３に示すグラフと同様である。また、細かく振幅する特性線３１はモータ消費電流、矩形状に大きく振幅する特性線３２はモータ回転数の特性を表す。

図３および図４に示すグラフを比較すると分かるように、従来のモータ消費電流の特性線３１は本実施形態の特性線２１と比較して全時間帯にわたって振幅が大きくなっており、従来のモータ駆動回路１７では、モータ消費電流に各ＦＥＴ４ａ，４ｂのスイッチングノイズが全時間帯にわたって重畳していることが理解される。このスイッチングノイズにより、電流検出抵抗Ｒの一端が接続される基板グランド１６の基準電位Ｖ_０が図１（ｂ）に示すように変動する。

これは、モータ３へ供給される駆動電流が各ＦＥＴ４ａ，４ｂによってスイッチングされることで、スイッチングノイズが、各ＦＥＴ４ａ，４ｂから電流検出抵抗Ｒおよび配線パターンを伝って、基板グランド１６に伝導するためと、考えられる。また、同時に、スイッチングノイズが、各ＦＥＴ４ａ，４ｂから空間に放出されて、基板グランド１６に伝搬するためと、考えられる。基板グランド１６の基準電位Ｖ_０のこの変動により、差動増幅回路８に与えられる電圧Ｖａが、基準電位Ｖ_０に対して所定のしきい値電圧（例えば２[Ｖ]）を満たさない電圧（例えば１．８[Ｖ]）になると、コンパレータ９の出力をロジック回路１０が判別できなくなる。したがって、ロジック回路１０は、差動増幅回路８に与えられる電圧Ｖａが所定のしきい値電圧になるまでモータ３の回転を待機させる。

このため、従来のモータ回転数の特性線３２は、例えば、図４に破線の楕円Ａで示す箇所において、モータ回転数が略０になる時間帯が生じ、モータ３に電流は流れているが、モータ３が回転していない待機時間が発生する。この結果、モータ３は、正回転または負回転に連続的にスムーズに回転が移行しなくなる。なお、モータ３の正回転時にはモータ消費電流は正の電流となり、負回転時には負の電流が観測される。

これに対して、電流検出抵抗Ｒの一端が配線パターン１４を介して所定の距離をあけて基準電位パターン１３との接続点ｘに接続される、本実施形態のモータ駆動回路１では、図３のモータ回転数の特性線２２に示されるように、モータ回転数が略０になる時間帯は生じず、モータ３は、正回転または負回転に連続的にスムーズに回転が移行するのが観測される。

本実施形態によるモータ駆動回路１では、モータ３へ供給される駆動電流が各ＦＥＴ４ａ，４ｂによってスイッチングされることで、スイッチングノイズが、各ＦＥＴ４ａ，４ｂから電流検出抵抗Ｒおよび配線パターン１４を伝って、配線パターン１４の基準電位パターン１３との接続点ｘまで伝導する。また、スイッチングノイズは、各ＦＥＴ４ａ，４ｂから空間に放出されて、配線パターン１４の基準電位パターン１３との接続点ｘにまで飛来する。

しかし、本実施形態によるモータ駆動回路１によれば、電流検出抵抗Ｒの一端は、配線パターン１４によって各ＦＥＴ４ａ，４ｂから所定の距離をあけて基準電位パターン１３に接続されて、基準電位Ｖ_０が与えられる。本実施形態では、各ＦＥＴ４ａ，４ｂと、配線パターン１４の基準電位パターン１３との接続点ｘとの間の距離は、それらが、ドライバ制御ＩＣ７の両側に配置されることで、所定の距離があけられる。

したがって、配線パターン１４を伝導するスイッチングノイズは、配線パターン１４を伝って基準電位パターン１３との接続点ｘに至る間に減衰する。また、空間を伝搬するスイッチングノイズは、空間を飛んで配線パターン１４の基準電位パターン１３との接続点ｘに到達するまでに、減衰する。このため、配線パターン１４の基準電位パターン１３との接続点ｘにおいて、基準電位Ｖ_０は、スイッチングノイズの影響を受け難くなり、ほぼ一定に保たれるようになる。この結果、各差動増幅回路８の入力電圧にスイッチングノイズが重畳しなくなり、モータ駆動回路１のドライバ制御ＩＣ７は、電流検出抵抗Ｒの端子間に正確に検出される電圧ｖａに基づいて、正しくモータ３を制御することができるようになる。

また、本実施形態によるモータ駆動回路１によれば、配線パターン１４の基準電位パターン１３との接続点ｘまで配線パターン１４を伝導する最中に減衰しきれなかったスイッチングノイズ、および、その接続点ｘまで空間を伝搬する最中に減衰しきれなかったスイッチングノイズは、ノイズ対策部品１５によってさらに減衰される。このため、基板グランド１６に伝導または結合するノイズの流入が抑制され、電流検出抵抗Ｒの一端に与えられる基準電位Ｖ_０は、スイッチングノイズの影響をさらに受け難くなり、ほとんど一定に保たれるようになる。この結果、モータ駆動回路１のドライバ制御ＩＣ７は、電流検出抵抗Ｒの端子間により正確に検出される電圧ｖａに基づいて、より正しくモータ３を制御することができるようになる。

上記実施形態の説明では、モータ３が３相のブラシレスモータである場合について説明したが、単相や２相のブラシレスモータのモータ駆動回路にも同様に適用することができる。また、Ｈブリッジ回路を使った各相数のブラシ付きモータ等のモータ駆動回路にも同様に適用することができる。また、モータ３は必ずしも正転および逆転する必要はなく、モータコイル３ａ，３ｂ，３ｃの回転がスイッチのスイッチングによって回転および停止する等して制御されるモータのモータ駆動回路にも同様に適用することができる。そして、これらの各場合においても上記の実施形態と同様な作用効果が奏される。

１…モータ駆動回路
２…回路基板
３…モータ
３ａ，３ｂ，３ｃ…モータコイル
４ａ，４ｂ…パワーＭＯＳＦＥＴ（スイッチ）
５ａ，５ｂ，５ｃ…駆動回路
６…制御回路
７…駆動制御ＩＣ（駆動制御回路）
８…差動増幅回路
９…コンパレータ
１０…ロジック回路
１１…ハイサイドゲートドライバ
１２…ローサイドゲートドライバ
１３…基準電位パターン
１４…配線パターン
１５…ノイズ対策部品（フェライトビーズインダクタ）
１６…基板グランド
ｘ…配線パターン１４の基準電位パターン１３との接続点

Claims

モータへ供給する駆動電流をスイッチングするスイッチと、
前記スイッチに流れる電流を前記スイッチの近傍で検出する一端が基準電位に接続される電流検出抵抗と、
前記電流検出抵抗の端子間電圧に基づいて前記スイッチのスイッチングを制御する駆動制御回路と、
前記駆動制御回路に基準電位を与える基準電位パターンと、
前記電流検出抵抗の前記一端を前記スイッチから所定の距離をあけて前記基準電位パターンに接続する配線パターンと、
前記配線パターンの前記基準電位パターンとの接続点と回路基板の基板グランドとの間に設けられるノイズ対策部品と
を回路基板に備えるモータ駆動回路。
前記駆動制御回路はパッケージングされたＩＣとして構成され、
前記スイッチおよび前記電流検出抵抗は前記回路基板における前記ＩＣの一方の側に実装され、
前記配線パターンの前記基準電位パターンとの接続点は、前記駆動制御回路に基準電位を与える前記一方の側と反対側にある前記ＩＣの端子に近い位置に置かれることを特徴とする請求項１に記載のモータ駆動回路。
前記駆動制御回路は、
前記電流検出抵抗の端子間電圧が入力端子間に入力される差動増幅回路と、
前記差動増幅回路の出力が一方の入力端子に入力され他方の入力端子に基準電圧が与えられるコンパレータと、
前記コンパレータの出力に基づいて前記スイッチを制御するロジック回路とを備えて構成される
ことを特徴とする請求項１または請求項２に記載のモータ駆動回路。