CN102156505A - 电流源电路以及使用该电流源电路的延迟电路及振荡电路 - Google Patents

电流源电路以及使用该电流源电路的延迟电路及振荡电路 Download PDF

Info

Publication number
CN102156505A
CN102156505A CN2010106134976A CN201010613497A CN102156505A CN 102156505 A CN102156505 A CN 102156505A CN 2010106134976 A CN2010106134976 A CN 2010106134976A CN 201010613497 A CN201010613497 A CN 201010613497A CN 102156505 A CN102156505 A CN 102156505A
Authority
CN
China
Prior art keywords
circuit
mos transistor
current source
current
source circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106134976A
Other languages
English (en)
Other versions
CN102156505B (zh
Inventor
高野阳一
山口公一
桑原浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Publication of CN102156505A publication Critical patent/CN102156505A/zh
Application granted granted Critical
Publication of CN102156505B publication Critical patent/CN102156505B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及电流源电路以及使用该电流源电路的延迟电路及振荡电路。本发明的目的在于提供以简单的结构来补偿耗尽型MOS晶体管的温度特性的电流源电路以及使用该电流源电路的延迟电路及振荡电路。所述电流源电路的特征在于，包含：由两个增强型MOS晶体管(Q2、Q3)构成的电流镜电路；与所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的漏极连接，作为恒流源而工作的耗尽型MOS晶体管(Q1)；与所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的源极连接的、具有负的温度特性的电阻。

Description

电流源电路以及使用该电流源电路的延迟电路及振荡电路
技术领域
本发明涉及使用了耗尽型MOS(金属氧化膜半导体)晶体管的电流源电路以及使用该电流源电路的延迟电路及振荡电路。
背景技术
以往作为电流源电路，在各种用途中使用了耗尽型MOS晶体管(depletion type MOS transistor)。
图26表示现有的使用了耗尽型MOS晶体管的电流源电路的一例的电路图。在图26(A)中，耗尽型N沟道MOS晶体管1的漏极与直流电源2的正极连接，直流电源2的负极接地。MOS晶体管1的源极和栅极共同连接后与端子3连接。该电流源电路在端子3流入恒定电流。
在图26(B)中，耗尽型N沟道MOS晶体管1的漏极与端子4连接。MOS晶体管1的源极和栅极共同连接后接地。该电流源电路从端子4引入恒定电流。
此外，已知使用电阻或增强型MOS晶体管来补偿耗尽型N沟道MOS晶体管的电流-温度特性的技术(例如参照专利文献1)。
【专利文献1】日本特开2002-236521号公报
在图26(A)、(B)所示的现有电路中，耗尽型N沟道MOS晶体管1具有当温度升高时漏极电流增加的正的温度特性。图27表示耗尽型MOS晶体管的漏极电流-温度特性。这样，图26(A)、(B)所示的现有的使用了耗尽型MOS晶体管的电流源电路具有正的温度特性，因此为了使电流源电路的温度特性平坦，需要对温度特性进行补偿。
发明内容
鉴于上述问题而提出本发明，其目的在于提供通过简单的结构就能够补偿耗尽型MOS晶体管的温度特性的电流源电路。
本发明的一种实施方式的电流源电路，具有：由两个增强型MOS晶体管(Q2、Q3)构成的电流镜电路；与所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的漏极连接的、作为恒流源而工作的耗尽型MOS晶体管(Q1)；以及与所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的源极连接的、具有负的温度特性的电阻(R)。
理想的是，所述电阻通过多晶硅形成。
理想的是，所述电流源电路还具有：调整电路，该调整电路由与所述增强型MOS晶体管(Q2、Q3)串联或者并联连接的多个MOS晶体管(Q1-1～Q1-n)或与所述具有负的温度特性的电阻串联或并联连接的电阻(R1-1～R1-n)、以及与该多个MOS晶体管(Q1-1～Q1-n)或该电阻(R1-1～R1-n)连接的多个熔丝(F1-1～F1-n)构成。
理想的是，所述两个增强型MOS晶体管(Q2、Q3)是P沟道型，将所述电阻(R)插入连接在电源供给线和所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的源极之间，所述耗尽型MOS晶体管(Q1)是N沟道型，漏极与所述电流镜电路的输入侧的所述增强型MOS晶体管(Q2)的漏极连接，源极接地，从所述电流镜电路的输出侧的所述增强型MOS晶体管(Q2)的漏极输出电流。
本发明的一种实施方式的电流源电路，具有：上述第4种电流源电路；在该电流源电路的输出侧的增强型MOS晶体管(M3)的源极和电源供给线之间插入连接的、具有正的温度系数的第二电阻(R22)；设置在该电流源电路的后级、由两个P沟道MOS晶体管(M4、M5)构成的第二电流镜电路；以及在所述电流源电路的输出和该第二电流镜电路的输入侧的所述P沟道MOS晶体管(M4)的漏极之间连接的恒流电路，该恒流电路，具有：与所述电流源电路的电流镜电路的输出侧的增强型MOS晶体管(M3)的漏极连接的第三电阻(R23)；在所述第二电流镜电路的输入侧的所述P沟道MOS晶体管(M4)的漏极经由驱动所述第二电流镜电路的驱动晶体管(M6)连接的、由与所述第三电阻(R23)相同种类的材料构成的、决定所述第二电流镜电路的输入电流的第四电阻(R24)；以及在所述电流源电路的电流镜电路的输出侧的增强型MOS晶体管(M3)的漏极和所述驱动晶体管(M6)的栅极之间插入的运算放大器(30)，在所述运算放大器(30)的同相输入端子上连接所述增强型MOS晶体管(M3)的漏极，在输出端子上连接所述驱动晶体管(M6)的栅极，在反相输入端子上连接所述驱动晶体管(M6)的源极。
本发明的一种实施方式的延迟电路，具有：上述第1到第5种电流源电路中的任意一种电流源电路(20)；通过所述电流源电路(20)的输出电流被充电的电容器(C1)；以及将所述电容器(C1)的充电电压与预定的阈值进行比较，输出比较结果的比较器(21)，从所述电容器(C1)的充电开始到所述比较结果的输出为止延迟预定时间。
本发明的一种实施方式的振荡电路，具有：上述第1到第5种电流源电路中的任意一种电流源电路(20)；通过所述电流源电路(20)的输出电流被充电的电容器(C2)；对所述电容器(C2)进行放电的第一开关(SW2)；将所述电容器(C2)的充电电压与第一阈值或第二阈值进行比较，输出比较结果的比较器(22)；以及切换地生成向所述比较器(22)供给的所述第一阈值和所述第二阈值的第二开关(SW3)，根据所述比较器(22)的比较结果切换所述第一开关(SW2)以及所述第二开关(SW3)。
本发明的一种实施方式的振荡电路，具有：上述第1到第5种电流源电路中的任意一种电流源电路(20)；连接成环形、从所述电流源电路(20)被提供工作电流的多个反相器(24～26)以及输出用反相器(27)；以及在所述多个反相器(24～26)的输出端子和预定电位间连接的多个电容器(C3～C5)。
本发明的一种实施方式的振荡电路，具有：上述第1到第5种电流源电路中的任意一种电流源电路(20、40)；通过所述电流源电路(20、40)的输出被充电的电容器(C6)；将所述电容器(C6)的电压与预定的基准电压进行比较的比较器(51)；以及根据所述比较器(51)的比较结果，使所述电容器(C6)中充电的电荷放电的开关元件(M7)。
此外，上述括号内的参照符号是为了容易理解而附加的，只是一个例子，不限定于图示的形态。
根据本发明，可以通过简单的结构补偿耗尽型MOS晶体管的温度特性。
附图说明
图1是本发明的电流源电路的一个实施方式的电路图。
图2是本发明的电流源电路的另一实施方式的电路图。
图3是表示多晶硅电阻的温度特性的图。
图4是表示本发明的电流源电路的温度特性的图。
图5是电流源电路的第1变形例的电路图。
图6是电流源电路的第2变形例的电路图。
图7是电流源电路的第3变形例的电路图。
图8是电流源电路的第4变形例的电路图。
图9是电流源电路的第5变形例的电路图。
图10是电流源电路的第6变形例的电路图。
图11是电流源电路的第7变形例的电路图。
图12是电流源电路的第8变形例的电路图。
图13是应用了本发明的电流源电路的延迟电路的一个实施方式的结构图。
图14是用于说明延迟电路的动作的波形图。
图15是应用了电流源电路的振荡电路的一个实施方式的结构图。
图16是用于说明振荡电路的动作的波形图。
图17是应用了电流源电路的环形振荡器的一个实施方式的结构图。
图18是用于说明环形振荡器的动作的波形图。
图19是表示与本发明的图1至图12不同的电流源电路的一个实施方式的电路图。
图20是表示本发明的实施方式的振荡电路的一例的电路图。
图21是表示连接点Vf的电压波形和输出端子OUT的输出电压的波形的一例的图。图21(A)表示连接点Vf的电压波形。图21(B)表示从振荡电路的输出端子OUT输出的电压波形。
图22是表示在图20的振荡电路中电流I4的温度特性的图。
图23是表示电流I3的温度特性的一例的图。
图24是表示本实施方式的电流源电路40的第1变形例的电路图。
图25是表示本实施方式的电流源电路40的第2变形例的电路图。
图26是现有的使用耗尽型MOS晶体管的电流源电路的一例的电路图。
图27是表示耗尽型MOS晶体管的漏极电流-温度特性的图。
符号说明
C、C1～C6电容器；E1直流电源；F1-1～F1-n熔丝；
Q1、M1耗尽型N沟道MOS晶体管
Q2、Q3、Q12、Q13、M2、M3、M4、M5、M6MOS晶体管
R、R11～R13、R21～R26电阻
11、Vf、OUT端子
20、40电流源电路
21比较器
22比较器
24、25、26、27反相器
28环形振荡器
50振荡电路
51比较器
52基准电压发生单元
具体实施方式
以下，根据附图说明本发明的实施方式。
(电流源电路的电路图)
图1表示本发明的电流源电路的一个实施方式的电路图。在图1中，耗尽型N沟道MOS晶体管Q1的漏极与增强型P沟道MOS晶体管Q2的漏极连接。MOS晶体管Q1的源极和栅极共同连接后接地。
MOS晶体管Q2的漏极以及栅极与增强型P沟道MOS晶体管Q3的栅极共同连接，MOS晶体管Q2、Q3构成电流镜电路。MOS晶体管Q2的源极与电阻R的一端连接，电阻R的另一端与直流电源E1的正极连接，直流电源E1的负极接地。另外，MOS晶体管Q3的源极与直流电源E1的正极连接，MOS晶体管Q3的漏极与端子11连接。图1的电流源电路是向端子11流入恒定电流的电路，该电流源电路由半导体集成电路构成。
此外，耗尽型N沟道MOS晶体管Q1作为恒流源而工作，起到决定电流镜电路的输入电流(参考电流)的作用。
图2表示本发明的电流源电路的另一实施方式的电路图。在图2中，对与图1相同的部分赋予相同的符号。耗尽型N沟道MOS晶体管Q1的漏极与直流电源E1的正极连接，直流电源E1的负极接地。MOS晶体管Q1的源极和栅极共同连接后与增强型N沟道MOS晶体管Q12的漏极连接。
MOS晶体管Q12的漏极以及栅极与增强型N沟道MOS晶体管Q13的栅极共同连接，MOS晶体管Q12、Q13构成电流镜电路。MOS晶体管Q12的源极与电阻R的一端连接，电阻R的另一端接地。另外，MOS晶体管Q13的源极接地，MOS晶体管Q13的漏极与端子12连接。图2的电流源电路是从端子12引入恒定电流的电路，该电流源电路由半导体集成电路构成。
在图1以及图2中通过多晶硅形成了电阻R，多晶硅电阻如图3所示，具有负的温度特性。
(电流源电路的温度补偿)
MOS晶体管的漏极电流ID通过(1)式表示。此外，将μs设为电子的表面移动度，将Co设为单位面积的栅极容量，将W/L设为MOS栅极尺寸，将VGS设为栅源间电压，将VT设为阈值电压。
ID＝(1/2)×μs×Co×(W/L)×(VGS-VT)2   ...(1)
在此，对W/L、VGS分别附加下标1、2、3来表示与MOS晶体管Q1、Q2、Q3对应时，根据(1)式，通过(2)、(3)式表示MOS晶体管Q2、Q3的漏极电流I2、I3。
I2＝(1/2)×μs×Co×(W2/L2)×(VGS2-VT)2...(2)
I3＝(1/2)×μs×Co×(W3/L3)×(VGS3-VT)2...(3)
另外，根据由MOS晶体管Q2、Q3构成的电流镜电路，得到(4)式。R表示电阻R的电阻值。
VGS3＝VGS2+R×I2  ...(4)
当将(2)、(4)式带入(3)式时，得到(5)式。
I3＝(1/2)×μs ×Co×(W3/L3)×
{[((2×I2)/(μs×Co))×(L2/W2)]1/2+R×I2}2 ...(5)
另外，根据I2＝I1，I3和I2的关系成为(6)式。
I3＝(1/2)×μs×Co×(W3/L3)×
{[((2×I1)/(μs×Co))×(L2/W2)]1/2+R×I1}2 ...(6)
在(6)式的R×I1项中，通过调整作为负的温度系数的电阻R的值，可以通过图1的耗尽型MOS晶体管Q1进行具有正的温度系数的电流I1的补偿。通过上述的(1)～(6)式可知，若把MOS晶体管Q12、Q13的W/L、VGS表示为W2/L2、W3/L3、VGS2、VGS3，则可以通过图2的耗尽型MOS晶体管Q1进行具有正的温度系数的电流I1的补偿。
由此，可以通过简单的结构调整电流源电路的温度特性，例如图4所示那样，最终可以使电流源电路的温度特性成为平坦的特性。
(电流源电路的变形例)
图5表示电流源电路的第一变形例的电路图。该电路是图1的变形例，在耗尽型N沟道MOS晶体管Q1的漏极上连接了纵向连接的耗尽型N沟道MOS晶体管Q1-1～Q1-n中、MOS晶体管Q1-1的源极。并且，MOS晶体管Q1-n的漏极与MOS晶体管Q2的漏极以及栅极连接。MOS晶体管Q1-1～Q1-n各自的栅极与MOS晶体管Q1的栅极共同连接。在MOS晶体管Q1-1～Q1-n各自的源极和漏极间分别连接了熔丝F1-1～F1-n。
在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，与MOS晶体管Q1连接的MOS晶体管增加，可以在正方向上调整温度系数。
图6表示电流源电路的第二变形例的电路图。该电路是图1的变形例，在耗尽型N沟道MOS晶体管Q1的源极上共同连接了耗尽型N沟道MOS晶体管Q1-1～Q1-n的源极，一端与MOS晶体管Q1-1～Q1-n各自的漏极连接的熔丝F1-1～F1-n的另一端，共同连接在MOS晶体管Q1的漏极上。
在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，与MOS晶体管Q1并联连接的MOS晶体管减少，可以在负方向上调整温度系数。
图7表示电流源电路的第3变形例的电路图。该电路是图1的变形例，在电阻R的一端与MOS晶体管Q2的漏极之间，插入连接了串联连接的多晶硅电阻R1-1～R1-n。并且，电阻R1-1～R1-n各自的两端间分别通过熔丝F1-1～F1-n连接。
在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，与电阻R串联连接的多晶硅电阻增加，可以在负方向上调整温度系数。
图8表示电流源电路的第4变形例的电路图。该电路是图1的变形例，在电阻R的一端(MOS晶体管Q2的漏极侧)共同连接了多晶硅电阻R1-1～R1-n各自的一端，一端与电阻R1-1～R1-n各自的另一端连接的熔丝F1-1～F1-n的另一端，共同连接在电阻R的另一端(直流电源E1侧)。
在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，与电阻R并联连接的多晶硅电阻增加，可以在正方向上调整温度系数。
图9表示电流源电路的第5变形例的电路图。该电路是图1的变形例，在耗尽型N沟道MOS晶体管Q1的漏极上连接了纵向连接的增强型P沟道MOS晶体管Q2-1～Q2-n中MOS晶体管Q2-1的漏极。并且，MOS晶体管Q2-n的源极连接在MOS晶体管Q2的漏极上。MOS晶体管Q2-1～Q2-n各自的栅极与MOS晶体管Q2的栅极共同连接，MOS晶体管Q2的栅极与MOS晶体管Q1的漏极连接。在MOS晶体管Q2-1～Q2-n各自的源极和漏极间分别连接了熔丝F1-1～F1-n。
在此，MOS晶体管Q2-1～Q2-n中被切断了源极和漏极间的熔丝的晶体管，使构成电流镜电路的MOS晶体管Q2的源极电流(即在电阻R中流过的电流)增大。因此，在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，MOS晶体管Q2的源极电流增加，可以在负方向上调整温度系数。
图10表示电流源电路的第6变形例的电路图。该电路是图1的变形例，在MOS晶体管Q2的漏极上共同连接了增强型P沟道MOS晶体管Q2-1～Q2-n的漏极，一端与MOS晶体管Q2-1～Q2-n各自的源极连接的熔丝F1-1～F1-n的另一端，共同连接在MOS晶体管Q2的源极上。另外，MOS晶体管Q2-1～Q2-n各自的栅极共同连接在MOS晶体管Q2的栅极上。
在此，当MOS晶体管Q2-1～Q2-n的源极的熔丝被切断时，电阻R中流过的电流减小。因此，在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，MOS晶体管Q2的源极电流减小，可以在正方向上调整温度系数。
图11表示电流源电路的第7变形例的电路图。该电路是图1的变形例，在构成电流镜电路的MOS晶体管Q3的漏极上连接了纵向连接的增强型P沟道MOS晶体管Q3-1～Q3-n中MOS晶体管Q3-1的源极。并且，将MOS晶体管Q3-n的漏极与端子11连接。MOS晶体管Q3-1～Q3-n各自的栅极与MOS晶体管Q3的栅极共同连接。在MOS晶体管Q3-1～Q3-n各自的源极和漏极之间分别连接了熔丝F1-1～F1-n。
在此，MOS晶体管Q3-1～Q3-n中源极和漏极间的熔丝被切断的晶体管，使构成电流镜电路的MOS晶体管Q3的源极电流增大，使流过电阻R的电流减小。因此，在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，MOS晶体管Q2的源极电流减小，可以在正方向上调整温度系数。
图12表示电流源电路的第8变形例。该电路是图1的变形例，在构成电流镜电路的MOS晶体管Q3的漏极上共同连接了增强型P沟道MOS晶体管Q3-1～Q3-n的漏极，一端连接在MOS晶体管Q3-1～Q3-n各自的源极上的熔丝F1-1～F1-n的另一端共同连接在MOS晶体管Q3的源极上。另外，MOS晶体管Q3-1～Q3-n各自的栅极与MOS晶体管Q3的栅极共同连接。
在此，当MOS晶体管Q3-1～Q3-n的源极的熔丝被切断时，流过电阻R的电流增大。因此，在该变形例中，通过对熔丝F1-1～F1-n的某一个照射激光来进行切断，MOS晶体管Q2的源极电流增大，可以在负方向上调整温度系数。
(电流源电路的应用1)
图13表示应用了本发明的电流源电路的延迟电路的一个实施方式的结构图。在图13中，电流源电路20例如是图1所示的电路。电流源电路20的端子11经由开关SW1与电容器C1的一端以及比较器21连接。电容器C1的另一端接地。比较器21将电容器的充电电压与预定的阈值比较，当充电电压超过阈值时输出高电平的信号。
通过开关SW1的接通(时刻t0)，电容器C1的充电电压如图14中实线所示那样上升，当在时刻t1电容器C1的充电电压超过阈值时，比较器21的输出如图14中虚线所示那样成为高电平。通过把电流源电路20的输出电流的温度特性调整成平坦(flat)，可以不取决于温度而把从时刻t0到时刻t1的预定时间的延迟设为恒定。
图15表示应用了本发明的电流源电路的振荡电路的一个实施方式的结构图。在图15中，电流源电路20例如是图1所示的电路。电流源电路20的端子11与电容器C2的一端以及开关SW2的一端以及比较器22的反相输入端子连接。电容器C2的另一端以及开关SW2的另一端接地。
另外，在直流电源E1的正极上连接电阻R11的一端，电阻R11的另一端在经由电阻R12接地的同时，经由与电阻R13串联连接的开关SW3接地，并且与比较器22的同相输入端子连接。比较器22的输出信号从端子23被输出，并且被提供给开关SW2、SW3的控制端子。开关SW2、SW3分别在控制端子上被提供高电平的信号时接通，在被提供低电平的信号时断开。
比较器22输出为低电平时开关SW3断开，因此比较器22的阈值升高(第一阈值)，电容器C2通过电流源电路20的输出电流被充电，如图16所示那样增大。
当电容器C2的充电电压超过第一阈值时，比较器22输出变为高电平，通过开关SW3的接通，比较器22的阈值降低(第二阈值)，并且，通过开关SW2的接通将电容器C2放电，电容器C2的电压如图16所示那样减少。当电容器C2的电压达到第二阈值以下时，比较器22输出变为低电平。
通过重复上述动作，从端子23输出恒定周期的矩形波。通过将电流源电路20的输出电流的温度特性调整为平坦(flat)，可以不取决于温度地使矩形波的周期恒定。
图17表示应用了本发明的电流源电路的振荡电路的一个实施方式的结构图。在图17中，电流源电路20例如是图1所示的电路。通过将反相器24、25、26以及输出用反相器27环状连接，在反相器24、25、26各自的输出端子上连接了将一端接地的电容器C3、C4、C5的另一端，构成了环形振荡器(ring oscillator)28。电流源电路20向反相器24、25、26供给工作电流、即电容器C3、C4、C5的充电电流。从直流电源E1直接向输出用反相器27供给工作电流。
例如，电容器C5，在反相器26的高电平输出时通过来自电流源电路20的电流被充电，在反相器26的低电平输出时经由反相器26被放电，电容器C5的电压成为图18所示的电压波形。由此，从环形振荡器28的输出端子(反相器27的输出)输出恒定周期的矩形波。通过将电流源电路20的输出电流的温度特性调整为平坦(flat)，可以不取决于温度地使矩形波的周期恒定。
(电流源电路的应用2)
图19是表示与本发明的图1至图12不同的电流源电路的一个实施方式的电路图。在图19中表示应用图1的电流源电路，对于需要调整振荡器等的频率的电流源有效的电流源电路的实施方式。
在图19中，本实施方式的电流源电路40具备：耗尽型的N沟道MOS晶体管M1；P沟道MOS晶体管M2、M3；电阻R21、R22、R23；运算放大器30；N沟道MOS晶体管M6；P沟道MOS晶体管M4、M5和电阻R4。
在图19中，耗尽型N沟道MOS晶体管M1相当于图1的电流源电路的耗尽型N沟道晶体管Q1，P沟道MOS晶体管M2、M3分别相当于图1的电源电路的P沟道MOS晶体管Q2、Q3。因此，P沟道MOS晶体管M2、M3构成了电流镜电路。另外，电阻R21相当于图1的电流源电路的电阻R。因此，与图1同样，耗尽型N沟道MOS晶体管M1将源极和栅极共同接地，漏极与P沟道MOS晶体管M2的漏极以及栅极、P沟道MOS晶体管M3的栅极共同连接。另外，P沟道MOS晶体管M2的源极经由电阻R21与电源供给线VCC连接。
P沟道MOS晶体管M3的源极经由电阻R22与电源供给线VCC连接，不同于将P沟道MOS晶体管Q3的源极直接连接在电源E1的正极上的图1的电流源电路。另外，P沟道MOS晶体管M3的漏极经由电阻R23接地，不同于成为了电流源电路的输出用的端子11的图1的电流源电路。
另外，作为在图19的电流源电路40中新追加的结构，P沟道MOS晶体管M3的漏极与运算放大器30的同相输入端子连接。另外，运算放大器30的反相输入端子经由电阻R4接地，运算放大器30的输出端子与N沟道MOS晶体管M6的栅极连接。N沟道MOS晶体管M6的源极与运算放大器30的同相输入端子共同连接后，经由电阻R24接地。N沟道MOS晶体管M6的漏极与P沟道MOS晶体管M4的漏极以及栅极、P沟道MOS晶体管M5的栅极共同连接。P沟道MOS晶体管M4、M5的源极分别与电源供给线VCC连接，构成了电流镜电路。另外，P沟道MOS晶体管M5的漏极与图19的电流源电路的输出端子Vf连接。
在所述结构的电流源电路40中，耗尽型的N沟道MOS晶体管M1具有正的温度特性(温度系数)，电阻R21具有负的温度特性，电阻R22具有正的温度特性那样地构成各元件，温度特性平坦，生成不受温度特性的影响的电流I3。
运算放大器30对流过电阻R22的电流I3进行放大后提供给N沟道MOS晶体管M6的栅极。在电阻R23和电阻R24中使用相同种类的多晶硅电阻，使两者的温度特性相同。由此，即使温度变化，由于电阻R23和电阻R24以类似的温度特性变化，因此可以使在运算放大器30的同相输入端子上输入的电压和在反相输入端子上输入的电压成为相同的温度特性，可以输出恒定的电流。
电阻R22，是针对进行了图1的电流源电路中说明的基于电阻R以及(W/L)的基本修正的电流温度特性，用于进一步微调电流温度特性来修正的电阻。以下，说明使用电阻R22进行的电流温度特性的修正。
首先，在图19中，将MOS晶体管M2、M3的栅源间电压分别设为VGS2、VGS3，将流过MOS晶体管M2、M3的漏极电流分别设为I2、I3，栅极共同连接，为相同电位，因此，(7)式成立。
VG2S+R21*I2＝VGS3+R22*I3    ...(7)
将(7)式变形，导出(8)式。
I3＝(VGS2-VGS3+R21*I2)/(R22)...(8)
另外，与(2)、(3)式相同，当将μs设为电子的表面移动度，将Co设为单位面积的栅极容量，将W/L设为MOS栅极尺寸，将VT设为阈值电压时，MOS晶体管M2、M3的栅极·源极电压VGS2、VGS3如(9)、(10)式那样表示。
VGS2＝((2*I2)/(μs*Co)/(W2/L2)}-1/2+VT  ...(9)
VGS3＝{(2*I3)/(μs*Co)/(W3/L3)}-1/2+VT  ...(10)
根据式(8)、(9)、(10)可知，通过(W/L)和R21进行基本的电流温度特性的修正，通过(1/R22)倍可以进行电流I3的微调。
进行这样的微调来生成I3，最终可以生成电流温度特性平坦的电流I5。
电阻R22、R23、R24的电阻值，通过进行微调(trimming)可以容易并且高精度地调整，可以高精度地输出电流。
接着，说明将图19所示的电流源电路40用作振荡电路的电流源的一个实施方式。
图20是表示本发明的实施方式的振荡电路50的一例的电路图。本实施方式的振荡电路50，除了在图19中说明的电流源电路40以外，还具备电热器C6、N沟道MOS晶体管M7、比较器51、基准电压发生单元52、输出端子OUT。
电流源电路的输出是连接点Vf，经由电容器C6接地。另外，连接点Vf与比较器51的同相输入端子连接，同时还与N沟道MOS晶体管M7的漏极连接。另外，基准电压发生单元52在与电源供给线VCC连接的同时接地，并且与比较器51的反相输入端子连接，将基准电压提供给比较器51的同相输入端子。比较器51的输出端子与振荡电路的输出端子OUT以及N沟道MOS晶体管M7的栅极连接。N沟道MOS晶体管M7，漏极与比较器51的同相输入端子连接，源极接地。
在所述本实施方式的振荡电路中，向连接点Vf输出电流I5的电流源电路与图19中说明的结构相同，因此满足(8)、(9)、(10)式，成为能够通过电阻R22进行电流温度特性的微调的电路。
图21表示连接点Vf的电压波形和输出端子OUT的输出电压的波形的一例。图21(A)表示连接点Vf的电压波形，图21(B)表示从振荡电路的输出端子OUT输出的电压波形。
如图20所示，电流I5作为充电电流而流入电容器C6。充电电流以恒定的值流入，因此，与时间成比例地在电容器C6中积蓄电荷，如图21(A)所示，连接点Vf的电压与时间成比例地增加。并且，当连接点Vf的电压变得比基准电压发生单元52输出的基准电压VREF高时，比较器51输出高电平的电压，因此，对N沟道MOS晶体管M7的栅极施加高电平的电压，N沟道MOS晶体管M7导通。于是，电容器C6中积蓄的电荷变为零，连接点Vf的电压也变为零。
此时，如图21(B)所示，在连接点Vf的电压超过基准电压VREF的期间，具有预定的时间延迟，从输出端子OUT以恒定的频率输出脉冲电压，成为振荡状态。
在此，若把流入电容器C6的充电电流设为I，把电容器C6的电容量设为C，把基准电压VREF设为V，则振荡频率f如(11)式那样表示。
f＝I/CV  ...(11)
根据(11)式可知，为了使振荡频率f为高精度，需要使电容器C6的充电电流I和基准电压V的精度为高精度。另外，振荡频率f根据充电电流I的大小而变化。因此可知，为了获得希望的频率，最好可以调整充电电流I。
图22是表示在图20所示的振荡电路中流过电阻R24的电流I4的温度特性的图。在图22中，横轴表示温度[℃]，纵轴表示电流I4[μA]。如图22所示，通过使电阻R22的电阻值按照R22＝5kΩ、10kΩ、20kΩ来变化，流过电阻R24的电流的温度特性以0.1μA为单位微小地增减变化。这样，可知通过使电阻R22变化，能够以0.1μA等级来调整电流I4的值，通过电流镜电路，I4≈I5，因此可以使流入电容器C6的充电电流I变化。
图23表示电流I3的温度特性的一例。在图23中，横轴表示温度[℃]，纵轴表示电流I3[nA]，电流I3的数量级表示得比图22小。
在图23中，通过使R22按照R22＝5kΩ、10kΩ、20kΩ来变化，电流I3以10nA级别来变化。即，在图20所示的振荡电路中使用的电流源电路中，通过调整R22的电阻值，以10nA数量级对流过P沟道MOS晶体管M3、从第一级的电流源电路输出的电流I3进行微调。并且，电流I3通过运算放大器被放大，如图22所示以0.1μA(＝100nA)数量级对流过R24的电流I4进行微调，可以以向振荡电路50的电容器C6的充电电流I的数量级(order level)进行微调。
另外，这样的R22的电阻值的调整可以通过图7以及图8中说明的熔丝的微调而容易地进行，可以容易地进行高精度的电流输出。
这样，根据本实施方式的振荡电路50，两级地构成电流源电路40，将第一级的接地电阻R23和第二级的接地电阻R24设为具有同等的电流温度特性的电阻，在第一级的电流源电路的电流镜电路的P沟道MOS晶体管M3的源极和电流供给线VCC之间，设置进行第一级的电流源电路的输出电流I3的微调的电阻R22，设置放大第一级的电流源电路的输出电流I3的单元，由此可以使决定振荡电路50的振荡频率的电容器C6的充电电流I(＝I5)变化，以希望的振荡频率获得振荡输出。
此外，放大第一级的电流源电路的输出电流I3的单元，在图19以及图20中使用了运算放大器30，但是只要是能够放大电流的单元，也可以使用其它单元。
图24是表示本实施方式的电流源电路40的第一变形例的电路图。第一变形例的电流源电路，从图20所示的电流源电路40中除去运算放大器30，具有将P沟道MOS晶体管M3的漏极与N沟道MOS晶体管M6的栅极直接连接的结构。在该结构中，伴随从图20所示的电流源电路40中除去符号反转的运算放大器30，需要使电阻R23和电阻R24的电流温度特性的符号相反。即，当电阻R23具有某种正的电流温度特性时，构成为具有抵消该正的电流温度特性的、对称的负的温度特性。由此，可以不使用运算放大器地实现具有平坦的电流温度特性的电流源。此外，其它结构要素与图20的电流源电路40相同，因此赋予相同的参照符号并省略其说明。
这样，可以成为将第一级的电流源电路的输出电流I3直接输入第二级的电流源电路，使N沟道MOS晶体管M6导通的结构。根据变形例1的电流源电路，能够在以较少的部件数实现平坦的电流温度特性的同时进行输出电流值的调整。
图25是表示本实施方式的电流源电路40的第二变形例的电路图。第二变形例的电流源电路，成为将第一变形例的电流源电路的N沟道MOS晶体管M6替换为双极性晶体管Tr6的结构。
这样，可以将第二级的电流源电路的输入设为双极性晶体管Tr6。此外，双极性晶体管Tr6在图25中构成为NPN型晶体管。并且，成为以下结构：P沟道MOS晶体管M3的漏极与双极性晶体管Tr6的基极连接，双极性晶体管Tr6的集电极与P沟道MOS晶体管M4的栅极以及漏极、和P沟道MOS晶体管M4的栅极共同连接，双极性晶体管Tr6的发射极经由电阻R24接地。在所述结构中，也与图24所示的电流源电路同样需要使电阻23和电阻R24的电流温度特性的符号相反。此外，其它结构要素与图20的电流源电路40以及图24的第一变形例的电流源电路相同，因此赋予相同的参照符号并省略其说明。
在第二变形例的电流源电路中，也与第一变形例的电流源电路同样，能够在以较少部件数量实现平坦的电流温度特性的同时，进行输出电流值的调整。
此前说明的各实施方式在没有矛盾的范围内能够互相组合，例如能够将图20的电流源电路40、电流源电路40的第一变形例以及第二变形例的电流源电路用于图13以及图14中说明的延迟电路、图15至图18中说明的振荡电路，或者将图1至图12的电流源电路用于图20的振荡电路50。

Claims (9)

1.一种电流源电路，其特征在于，
具有：
由两个增强型MOS晶体管构成的电流镜电路；
与所述电流镜电路的输入侧的所述增强型MOS晶体管的漏极连接的、作为恒流源而工作的耗尽型MOS晶体管；以及
与所述电流镜电路的输入侧的所述增强型MOS晶体管的源极连接的、具有负的温度特性的电阻。
2.根据权利要求1所述的电流源电路，其特征在于，
所述电阻通过多晶硅形成。
3.根据权利要求2所述的电流源电路，其特征在于，
所述电流源电路还具有：调整电路，该调整电路由与所述增强型MOS晶体管串联或者并联连接的多个MOS晶体管或与所述具有负的温度特性的电阻串联或并联连接的电阻、以及与该多个MOS晶体管或该电阻连接的多个熔丝构成。
4.根据权利要求1至3中任意一项所述的电流源电路，其特征在于，
所述两个增强型MOS晶体管是P沟道型，将所述电阻插入连接在电源供给线和所述电流镜电路的输入侧的所述增强型MOS晶体管的源极之间，
所述耗尽型MOS晶体管是N沟道型，漏极与所述电流镜电路的输入侧的所述增强型MOS晶体管的漏极连接，源极接地，
从所述电流镜电路的输出侧的所述增强型MOS晶体管的漏极输出电流。
5.一种电流源电路，其特征在于，
具有：
权利要求4所述的电流源电路；
在该电流源电路的输出侧的增强型MOS晶体管的源极和电源供给线之间插入连接的、具有正的温度系数的第二电阻；
设置在该电流源电路的后级、由两个P沟道MOS晶体管构成的第二电流镜电路；以及
在所述电流源电路的输出和该第二电流镜电路的输入侧的所述P沟道MOS晶体管的漏极之间连接的恒流电路，
该恒流电路，具有：
与所述电流源电路的电流镜电路的输出侧的增强型MOS晶体管的漏极连接的第三电阻；
在所述第二电流镜电路的输入侧的所述P沟道MOS晶体管的漏极经由驱动所述第二电流镜电路的驱动晶体管连接的、由与所述第三电阻相同种类的材料构成的、决定所述第二电流镜电路的输入电流的第四电阻；以及
在所述电流源电路的电流镜电路的输出侧的增强型MOS晶体管的漏极和所述驱动晶体管的栅极之间插入的运算放大器，
在所述运算放大器的同相输入端子上连接所述增强型MOS晶体管的漏极，在输出端子上连接所述驱动晶体管的输入电极，在反相输入端子上连接所述驱动晶体管的源极。
6.一种延迟电路，其特征在于，
具有：
权利要求1至5中任意一项所述的电流源电路；
通过所述电流源电路的输出电流被充电的电容器；以及
将所述电容器的充电电压与预定的阈值进行比较，输出比较结果的比较器，
从所述电容器的充电开始到所述比较结果的输出为止延迟预定时间。
7.一种振荡电路，其特征在于，
具有：
权利要求1至5中任意一项所述的电流源电路；
通过所述电流源电路的输出电流被充电的电容器；
对所述电容器进行放电的第一开关；
将所述电容器的充电电压与第一阈值或第二阈值进行比较，输出比较结果的比较器；以及
切换地生成向所述比较器供给的所述第一阈值和所述第二阈值的第二开关，
根据所述比较器的比较结果切换所述第一开关以及所述第二开关。
8.一种振荡电路，其特征在于，
具有：
权利要求1至5中任意一项所述的电流源电路；
连接成环形、从所述电流源电路被提供工作电流的多个反相器以及输出用反相器；以及
在所述多个反相器的输出端子和预定电位间连接的多个电容器。
9.一种振荡电路，其特征在于，
具有：
权利要求1至5中任意一项所述的电流源电路；
通过所述电流源电路的输出被充电的电容器；
将所述电容器的电压与预定的基准电压进行比较的比较器；以及
根据所述比较器的比较结果，使所述电容器中充电的电荷放电的开关元件。
CN201010613497.6A 2009-12-25 2010-12-24 电流源电路以及使用该电流源电路的延迟电路及振荡电路 Active CN102156505B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009293767 2009-12-25
JP2009-293767 2009-12-25
JP2010147588A JP5533345B2 (ja) 2009-12-25 2010-06-29 電流源回路及びそれを用いた遅延回路及び発振回路
JP2010-147588 2010-06-29

Publications (2)

Publication Number Publication Date
CN102156505A true CN102156505A (zh) 2011-08-17
CN102156505B CN102156505B (zh) 2014-08-20

Family

ID=44186776

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010613497.6A Active CN102156505B (zh) 2009-12-25 2010-12-24 电流源电路以及使用该电流源电路的延迟电路及振荡电路

Country Status (3)

Country Link
US (1) US8248176B2 (zh)
JP (1) JP5533345B2 (zh)
CN (1) CN102156505B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106936415A (zh) * 2015-12-31 2017-07-07 北京同方微电子有限公司 一种低功耗应用延时电路
CN107370473A (zh) * 2016-05-13 2017-11-21 中芯国际集成电路制造(上海)有限公司 环形振荡电路
CN111585552A (zh) * 2012-04-27 2020-08-25 艾普凌科有限公司 输出驱动器电路
CN111614347A (zh) * 2020-05-25 2020-09-01 华中科技大学 一种低温漂延时电路
CN112099563A (zh) * 2020-11-17 2020-12-18 四川科道芯国智能技术股份有限公司 用于nfc芯片的低功耗cmos电流源电路
CN113075953A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 电流源
CN116032216A (zh) * 2022-12-13 2023-04-28 无锡迈尔斯通集成电路有限公司 一种基于耗尽管的自偏置张弛振荡器

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102213967A (zh) * 2010-04-12 2011-10-12 辉达公司 具有电压调节功能的gpu芯片及其制作方法
US8212608B2 (en) * 2010-08-20 2012-07-03 Conexant Systems, Inc. Apparatus and method for a smooth powerup of a reference signal
JP5706653B2 (ja) * 2010-09-14 2015-04-22 セイコーインスツル株式会社 定電流回路
US9248176B2 (en) 2010-10-07 2016-02-02 The Texas A&M University System Controlled release vaccines and methods for treating Brucella diseases and disorders
JP6352042B2 (ja) * 2013-06-28 2018-07-04 エイブリック株式会社 遅延回路、発振回路及び半導体装置
US9395733B2 (en) * 2013-08-23 2016-07-19 Macronix International Co., Ltd. Voltage adjusting circuit applied to reference circuit
JP6371543B2 (ja) * 2014-03-14 2018-08-08 エイブリック株式会社 過熱保護回路及びボルテージレギュレータ
JP2017063300A (ja) 2015-09-24 2017-03-30 エスアイアイ・セミコンダクタ株式会社 入力回路
JP6536449B2 (ja) * 2016-03-28 2019-07-03 セイコーエプソン株式会社 定電流回路、温度センサーおよび温度補償機能付き時計
JP2017215638A (ja) * 2016-05-30 2017-12-07 ラピスセミコンダクタ株式会社 定電流回路及び半導体装置
CN107769758B (zh) * 2017-12-06 2024-03-22 上海灿瑞科技股份有限公司 一种比较器电路
JP7094181B2 (ja) * 2018-08-29 2022-07-01 日清紡マイクロデバイス株式会社 負荷駆動回路
JP7130495B2 (ja) * 2018-08-29 2022-09-05 日清紡マイクロデバイス株式会社 負荷駆動回路
JP6477964B1 (ja) * 2018-09-13 2019-03-06 ミツミ電機株式会社 二次電池保護回路
CN110932670B (zh) * 2018-09-19 2023-06-20 雅特力科技(重庆)有限公司 振荡器电路以及相关的振荡器装置
JP7175172B2 (ja) * 2018-12-12 2022-11-18 エイブリック株式会社 基準電圧発生装置
JP7223267B2 (ja) 2019-04-04 2023-02-16 セイコーエプソン株式会社 時計
DE102019109322A1 (de) * 2019-04-09 2020-10-29 Tdk Electronics Ag Oszillatorvorrichtung
TWI707221B (zh) * 2019-11-25 2020-10-11 瑞昱半導體股份有限公司 電流產生電路
JP2021153259A (ja) 2020-03-24 2021-09-30 ミツミ電機株式会社 放電制御回路および電流源回路
KR102253416B1 (ko) * 2020-06-10 2021-05-18 주식회사 동운아나텍 전류 구동회로
CN112631366A (zh) * 2020-11-26 2021-04-09 玄武石半导体(武汉)有限公司 连续分段线性电流的控制电路及其控制方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808909A (en) * 1987-10-15 1989-02-28 Apex Microtechnology Corporation Bias voltage and constant current supply circuit
JP2002236521A (ja) * 2001-02-07 2002-08-23 Ricoh Co Ltd 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路
CN1433141A (zh) * 2001-12-11 2003-07-30 皇家菲利浦电子有限公司 温度补偿器件和包括该器件的电子设备
CN1702589A (zh) * 2005-06-21 2005-11-30 电子科技大学 一种具有极高输出阻抗的电流源
CN1705235A (zh) * 2004-05-31 2005-12-07 凌阳科技股份有限公司 电压控制振荡器
CN101609346A (zh) * 2008-06-17 2009-12-23 瑞鼎科技股份有限公司 电流源电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0498307A (ja) * 1990-08-09 1992-03-31 Seiko Instr Inc 基準電圧発生回路
US6356161B1 (en) * 1998-03-19 2002-03-12 Microchip Technology Inc. Calibration techniques for a precision relaxation oscillator integrated circuit with temperature compensation
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
KR100558046B1 (ko) * 2004-12-28 2006-03-07 주식회사 하이닉스반도체 온도에 둔감한 포화전류를 갖는 모스트랜지스터 및 그를이용한 정전압 발생기
JP4675151B2 (ja) * 2005-05-16 2011-04-20 ローム株式会社 定電流駆動回路、それを用いた発光装置、電子機器
JP2009064152A (ja) * 2007-09-05 2009-03-26 Ricoh Co Ltd 基準電圧源回路と温度検出回路
TWI357213B (en) * 2008-09-18 2012-01-21 Holtek Semiconductor Inc Circuit and method with temperature compensation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808909A (en) * 1987-10-15 1989-02-28 Apex Microtechnology Corporation Bias voltage and constant current supply circuit
JP2002236521A (ja) * 2001-02-07 2002-08-23 Ricoh Co Ltd 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路
CN1433141A (zh) * 2001-12-11 2003-07-30 皇家菲利浦电子有限公司 温度补偿器件和包括该器件的电子设备
CN1705235A (zh) * 2004-05-31 2005-12-07 凌阳科技股份有限公司 电压控制振荡器
CN1702589A (zh) * 2005-06-21 2005-11-30 电子科技大学 一种具有极高输出阻抗的电流源
CN101609346A (zh) * 2008-06-17 2009-12-23 瑞鼎科技股份有限公司 电流源电路

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111585552A (zh) * 2012-04-27 2020-08-25 艾普凌科有限公司 输出驱动器电路
CN111585552B (zh) * 2012-04-27 2023-08-15 艾普凌科有限公司 输出驱动器电路
CN106936415A (zh) * 2015-12-31 2017-07-07 北京同方微电子有限公司 一种低功耗应用延时电路
CN106936415B (zh) * 2015-12-31 2022-03-22 紫光同芯微电子有限公司 一种低功耗应用延时电路
CN107370473A (zh) * 2016-05-13 2017-11-21 中芯国际集成电路制造(上海)有限公司 环形振荡电路
CN113075953A (zh) * 2020-01-06 2021-07-06 中芯国际集成电路制造(上海)有限公司 电流源
CN113075953B (zh) * 2020-01-06 2023-04-28 中芯国际集成电路制造(上海)有限公司 电流源
CN111614347A (zh) * 2020-05-25 2020-09-01 华中科技大学 一种低温漂延时电路
CN111614347B (zh) * 2020-05-25 2022-03-18 华中科技大学 一种低温漂延时电路
CN112099563A (zh) * 2020-11-17 2020-12-18 四川科道芯国智能技术股份有限公司 用于nfc芯片的低功耗cmos电流源电路
CN116032216A (zh) * 2022-12-13 2023-04-28 无锡迈尔斯通集成电路有限公司 一种基于耗尽管的自偏置张弛振荡器
CN116032216B (zh) * 2022-12-13 2024-02-13 无锡迈尔斯通集成电路有限公司 一种基于耗尽管的自偏置张弛振荡器

Also Published As

Publication number Publication date
JP5533345B2 (ja) 2014-06-25
CN102156505B (zh) 2014-08-20
JP2011150675A (ja) 2011-08-04
US20110156822A1 (en) 2011-06-30
US8248176B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
CN102156505B (zh) 电流源电路以及使用该电流源电路的延迟电路及振荡电路
CN101403641B (zh) 温度传感器电路及温度补偿型压电振荡器
CN209514446U (zh) 一种宽温度范围带隙基准电压电路
WO1988004115A1 (en) Amplifier having a constant-current bias circuit
CN102566639B (zh) 电压调节器
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
CN107017844B (zh) 一种rc振荡器
CN107612529A (zh) 一种时钟占空比自动调节电路
CN103529896A (zh) 参考电流源及参考电流产生电路
CN103532546A (zh) 振荡器
CN106774574B (zh) 一种带隙基准源电路
CN105308529A (zh) 稳压器
CN110192164A (zh) 基准电压生成电路
CN103176496B (zh) 电压调节器
CN110162132A (zh) 一种带隙基准电压电路
JP2019133569A (ja) 補正電流出力回路及び補正機能付き基準電圧回路
CN105391419A (zh) 石英振荡电路及电子钟表
CN203482169U (zh) Rc振荡器
CN100582991C (zh) 稳压器电路
CN109787558B (zh) 振荡器电路及其修调方法
CN108365844B (zh) 一种可单片集成的负温度系数补偿振荡器电路
JP5549714B2 (ja) 発振用回路
CN108631728B (zh) 一种可单片集成的正温度系数补偿振荡器电路
KR20090023190A (ko) 온도 검출 회로
CN112859995B (zh) 一种电压基准电路及调节方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant