JPH0498307A - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JPH0498307A JPH0498307A JP21300190A JP21300190A JPH0498307A JP H0498307 A JPH0498307 A JP H0498307A JP 21300190 A JP21300190 A JP 21300190A JP 21300190 A JP21300190 A JP 21300190A JP H0498307 A JPH0498307 A JP H0498307A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- transistors
- transistor
- enhancement
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電圧発生回路等に用いられる基準電圧発生回
路、中でも特に温特を持った！、！１！電圧発注回路に
関する。
路、中でも特に温特を持った！、！１！電圧発注回路に
関する。
本発明はＭＯＳトランジスタのＨ４ｆＬ 電圧によって
定まる一定の電圧を出力する基準電圧発生回路において
、直列ムこ接続する飽和結線されたＭＯＳトランジスタ
を？ｊＵ数化することにより、出力される基１！電圧の
温度係数の制御可能な範囲を大きくしたものである。
定まる一定の電圧を出力する基準電圧発生回路において
、直列ムこ接続する飽和結線されたＭＯＳトランジスタ
を？ｊＵ数化することにより、出力される基１！電圧の
温度係数の制御可能な範囲を大きくしたものである。
基１！電圧を発生する回路としては、例えば第２図に示
すようなエンハンスメント型ＭＯＳトランジスタｌとデ
プリーツヨントランジスタ３の組合わせによるものが従
来から用いられている。この基準電圧発生回路は、負の
電鼻−■にゲート、ソース、基板を接続したＮチャフル
デプリーショントランジスタ３と、このデプリー／ｇン
トランジスタ３のドレインと接地間に飽和結線されたＮ
チャネルエンハンスメント型トランジスタ１とにより構
成されている。デプリー７ｇントランジスタ３は、その
闇値とそのデイメンジョン等により定まる定数（以下に
値と称する）によって決められる一定を流を流す電流源
として動作し、飽和結線されたエンハンスメント型トラ
ンジスタ１の゛ノス・ドレイン間に下記に示す電圧が現
れ、出力端ここで、ＶＴＥ、Ｋｔはそれぞれエンハンス
メントトランジスタ１の闇値及びに値、ＶＴＤ、ＫＤは
それぞれデプリーショントランジスタ３の闇値及びにイ
直である。
すようなエンハンスメント型ＭＯＳトランジスタｌとデ
プリーツヨントランジスタ３の組合わせによるものが従
来から用いられている。この基準電圧発生回路は、負の
電鼻−■にゲート、ソース、基板を接続したＮチャフル
デプリーショントランジスタ３と、このデプリー／ｇン
トランジスタ３のドレインと接地間に飽和結線されたＮ
チャネルエンハンスメント型トランジスタ１とにより構
成されている。デプリー７ｇントランジスタ３は、その
闇値とそのデイメンジョン等により定まる定数（以下に
値と称する）によって決められる一定を流を流す電流源
として動作し、飽和結線されたエンハンスメント型トラ
ンジスタ１の゛ノス・ドレイン間に下記に示す電圧が現
れ、出力端ここで、ＶＴＥ、Ｋｔはそれぞれエンハンス
メントトランジスタ１の闇値及びに値、ＶＴＤ、ＫＤは
それぞれデプリーショントランジスタ３の闇値及びにイ
直である。
ところで、この基１！電圧の温特は、次式で与えられる
。
。
は無視できる。また、ＶＴＤＯ値は負であることから（
２）式は次の様に変形できる。
２）式は次の様に変形できる。
ａＴ ａＴ
ぼ等しい値をとるため、Ｋ、＝に、となるように設計す
ることにより温特の無い基準電圧発生回路が実現できる
。一方、温特を持たせる場合には、ＫゎとＫＥの比を大
きくとればよい。
ることにより温特の無い基準電圧発生回路が実現できる
。一方、温特を持たせる場合には、ＫゎとＫＥの比を大
きくとればよい。
第２図に基づいて説明した従来の回路においては、基準
電圧はに、〉Ｋ、の時に負の温特、Ｋゎ＜Ｋ、の時に正
の温特を持つようになっている。
電圧はに、〉Ｋ、の時に負の温特、Ｋゎ＜Ｋ、の時に正
の温特を持つようになっている。
しかし、（３）式から明らかなように、大きな温特を得
ようとするとエンハンスメントトランジスタとデプリー
ショントランジスタのに値の比を非常に大きくとらなけ
ればならなくなり、そのために素子のデイメンジョンが
大きくなったり、精度が低下したりすることがあった。
ようとするとエンハンスメントトランジスタとデプリー
ショントランジスタのに値の比を非常に大きくとらなけ
ればならなくなり、そのために素子のデイメンジョンが
大きくなったり、精度が低下したりすることがあった。
特に、近年素子の微細化が進むとともに、シリコン基板
上のアクティブエリアにおける表面不純物濃度が上昇し
、闇値の温特が減少する傾向があることも手伝って、温
特を大きくすることが困難となっていた。
上のアクティブエリアにおける表面不純物濃度が上昇し
、闇値の温特が減少する傾向があることも手伝って、温
特を大きくすることが困難となっていた。
本発明の目的は、従って従来技術における上述の問題点
を解決することができる改善された基準電圧発生回路を
提供することにある。
を解決することができる改善された基準電圧発生回路を
提供することにある。
・〔課題を解決するための手段〕
上記目的を達成するため、本発明ではデプリーショント
ランジスタと組合わされる飽和結線されたエンハンスメ
ントトランジスタを複数個直列に接続することにより、
基準電圧発生回路を構成した。
ランジスタと組合わされる飽和結線されたエンハンスメ
ントトランジスタを複数個直列に接続することにより、
基準電圧発生回路を構成した。
〔作 用］
飽和結線されたエンハンスメントトランジスタの各々に
は、デプリーショントランジスタの闇値及びに値によっ
て定まる一定電流が流れる。従って、（１）式によって
与えられる定電圧が各々のエンハンスメントトランジス
タのソース・ドレイン間に現れる。温特についても同様
にそれぞれのエンハンスメントトランジスタに対して、
そのソース・ドレイン間の電圧の温特を表す式として（
３）式が適用できる。
は、デプリーショントランジスタの闇値及びに値によっ
て定まる一定電流が流れる。従って、（１）式によって
与えられる定電圧が各々のエンハンスメントトランジス
タのソース・ドレイン間に現れる。温特についても同様
にそれぞれのエンハンスメントトランジスタに対して、
そのソース・ドレイン間の電圧の温特を表す式として（
３）式が適用できる。
従って、従来の回路と同様のトランジスタを用いて基１
！電圧発生回路を設計した場合、エンハンスメントトラ
ンジスタをＮ個直列にした場合には、Ｎ倍の温特を持た
せることが可能となる。
！電圧発生回路を設計した場合、エンハンスメントトラ
ンジスタをＮ個直列にした場合には、Ｎ倍の温特を持た
せることが可能となる。
以下、図示の本発明の一実施例の基準電圧発生回路を詳
細に説明する。
細に説明する。
第１図には、飽和結線されたエンハンスメント型ＭＯＳ
トランジスタを２個直列にした場合の一実施例が示され
ている。この基準電圧回路は、飽和結線され直列に接続
されたＮチャネルエンハンスメント型ＭＯＳトランジス
タ１及び２と、ソース及びゲートを電源−■に接続され
たＮチャネルデブリーンヨン型ＭＯＳトランジスタ３と
、トランジスタ２と３の間に接続された出力端子４とか
ら構成されている。
トランジスタを２個直列にした場合の一実施例が示され
ている。この基準電圧回路は、飽和結線され直列に接続
されたＮチャネルエンハンスメント型ＭＯＳトランジス
タ１及び２と、ソース及びゲートを電源−■に接続され
たＮチャネルデブリーンヨン型ＭＯＳトランジスタ３と
、トランジスタ２と３の間に接続された出力端子４とか
ら構成されている。
今、十分大きな絶対値の電圧−■が印加されていると仮
定すると、トランジスタ１と２のソース・ドレイン間の
電圧をそれぞれＶ、、Ｖ、とじ、回路に流れる［流をＩ
として次式が成立する。
定すると、トランジスタ１と２のソース・ドレイン間の
電圧をそれぞれＶ、、Ｖ、とじ、回路に流れる［流をＩ
として次式が成立する。
１ ＝Ｋｔ＋ （Ｖ＋ Ｖｙｔ）”
−−−＋４１Ｔ ＝ＫＥｚ （Ｖｚ Ｖｙｃ）”
−−−−＋５）Ｉ ＝ Ｋｏ 、ＶＴ！
１ −−−−−（６１ここで、
Ｋ□＋ＫＫ２はそれぞれトランジスタ１と２のに値とす
る＊ ＫＤ ＋ ＶＴＥ＋ ＶＴＤについては（１）式
と同様である。＋４１． （５１，（６１式より次式を
得る。
−−−＋４１Ｔ ＝ＫＥｚ （Ｖｚ Ｖｙｃ）”
−−−−＋５）Ｉ ＝ Ｋｏ 、ＶＴ！
１ −−−−−（６１ここで、
Ｋ□＋ＫＫ２はそれぞれトランジスタ１と２のに値とす
る＊ ＫＤ ＋ ＶＴＥ＋ ＶＴＤについては（１）式
と同様である。＋４１． （５１，（６１式より次式を
得る。
Ｖ ｒ ＠ ｆ −ｖＩ ＋” Ｚ
Ｋ ｔ １＝ Ｋ ｔ□＝ Ｋ Ｅとすれば、となる。
従って温特は、
となり、（３）弐の２倍となることがわかる。同様にし
て、エンハンスメントトランジスタがＮ個あル場合には
、Ｎ倍の温特を持つことがわかる。
て、エンハンスメントトランジスタがＮ個あル場合には
、Ｎ倍の温特を持つことがわかる。
第３図には、第１図に示した基準電圧発生回路の変形例
が示されている。第３図に示す基準電圧発生回路は、各
トランジスタの極性が第１図のトランジスタと反対にな
っている点が異なっているものであり、第３図のトラン
ジスタに用いられる数字は第１図の対応するトランジス
タに用いられる数字に「′」を付して示しである。第３
図に示す回路の動作は第１図の回路の場合と同様である
。
が示されている。第３図に示す基準電圧発生回路は、各
トランジスタの極性が第１図のトランジスタと反対にな
っている点が異なっているものであり、第３図のトラン
ジスタに用いられる数字は第１図の対応するトランジス
タに用いられる数字に「′」を付して示しである。第３
図に示す回路の動作は第１図の回路の場合と同様である
。
なお、上記実施例では接地電位を基準とする基１！電圧
発生回路について説明したが、本発明は上記実施例に限
定されるものでは無く、電源−■（または＋Ｖ）を基準
とする基準電圧発生回路に同様にして適用することがで
き、同様の効果を得ることができるものである。
発生回路について説明したが、本発明は上記実施例に限
定されるものでは無く、電源−■（または＋Ｖ）を基準
とする基準電圧発生回路に同様にして適用することがで
き、同様の効果を得ることができるものである。
本発明によれば、上述の如〈従来と同様の設計手法を用
いて、Ｎ倍の温特を持つ基準電圧を容易に得ることが可
能となるものである。
いて、Ｎ倍の温特を持つ基準電圧を容易に得ることが可
能となるものである。
第１図は本発明の基準電圧発生回路の一実施例を示す回
路図、第２図は従来の基準電圧発生回路の回路図、第３
図は第１図に示す回路の変形例を不す回路図である。 １．２°・・エンハンスメントトランジスタ３ ・・・
・デジリーン３ントランジスタ４・ ・・・出力端子 以上 出願人 セイコー電子工業株式会社
路図、第２図は従来の基準電圧発生回路の回路図、第３
図は第１図に示す回路の変形例を不す回路図である。 １．２°・・エンハンスメントトランジスタ３ ・・・
・デジリーン３ントランジスタ４・ ・・・出力端子 以上 出願人 セイコー電子工業株式会社
Claims (1)
- 飽和結線されて直列接続された、少なくとも２個以上の
エンハンスメント型ＭＯＳトランジスタの一端を第１の
電源端子に接続し、前記エンハンスメント型ＭＯＳトラ
ンジスタの他端をゲートとソースを接続したデプリーシ
ョン型トランジスタの一端に接続し、前記デプリーショ
ン型トランジスタの一端を出力端子とし、前記デプリー
ション型ＭＯＳトランジスタの他端を第２の電源端子に
接続して成る基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21300190A JPH0498307A (ja) | 1990-08-09 | 1990-08-09 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21300190A JPH0498307A (ja) | 1990-08-09 | 1990-08-09 | 基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0498307A true JPH0498307A (ja) | 1992-03-31 |
Family
ID=16631842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21300190A Pending JPH0498307A (ja) | 1990-08-09 | 1990-08-09 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0498307A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011150675A (ja) * | 2009-12-25 | 2011-08-04 | Mitsumi Electric Co Ltd | 電流源回路及びそれを用いた遅延回路及び発振回路 |
| JP6477964B1 (ja) * | 2018-09-13 | 2019-03-06 | ミツミ電機株式会社 | 二次電池保護回路 |
-
1990
- 1990-08-09 JP JP21300190A patent/JPH0498307A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011150675A (ja) * | 2009-12-25 | 2011-08-04 | Mitsumi Electric Co Ltd | 電流源回路及びそれを用いた遅延回路及び発振回路 |
| JP6477964B1 (ja) * | 2018-09-13 | 2019-03-06 | ミツミ電機株式会社 | 二次電池保護回路 |
| JP2020043733A (ja) * | 2018-09-13 | 2020-03-19 | ミツミ電機株式会社 | 二次電池保護回路 |
| US11482868B2 (en) | 2018-09-13 | 2022-10-25 | Mitsumi Electric Co., Ltd. | Secondary battery protection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825695A (en) | Semiconductor device for reference voltage | |
| US4417263A (en) | Semiconductor device | |
| CA2066929A1 (en) | Temperature sensor circuit and constant-current circuit | |
| US4978873A (en) | CMOS analog four-quadrant multiplier | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| KR930022368A (ko) | 제조공정의 추가없이 온도 보상된 기준전압 발생회로 및 이를 사용하는 반도체 장치 | |
| JPH04312107A (ja) | 定電圧回路 | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| JPS5822423A (ja) | 基準電圧発生回路 | |
| JP3253571B2 (ja) | 低電圧ｍｏｓｆｅｔを持つ電流ミラーを使用した積算機及び神経網シナプス | |
| US5635869A (en) | Current reference circuit | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JPH0498307A (ja) | 基準電圧発生回路 | |
| US6815997B2 (en) | Field effect transistor square multiplier | |
| KR0158625B1 (ko) | 자유 컬렉터단자를 구비한 바이폴라 트랜지스터 회로 | |
| JPH01260512A (ja) | 定電圧発生回路 | |
| JP2798022B2 (ja) | 基準電圧回路 | |
| JPS6228088Y2 (ja) | ||
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPS5842659B2 (ja) | トランジスタカイロ | |
| Pereira et al. | CMOS analog current-mode multiplier based on the advanced compact MOSFET model | |
| Ramirez-Angulo | Yet another low-voltage four quadrant analog CMOS multiplier | |
| JPS63115407A (ja) | 単一のチャンネル極性のｍｏｓトランジスターを利用する差動増幅器 | |
| JP2007272914A (ja) | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 | |
| KR0124651B1 (ko) | 공정 변화의 보상이 용이한 정전압 회로 |