JP2002236521A - 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 - Google Patents
定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路Info
- Publication number
- JP2002236521A JP2002236521A JP2001031111A JP2001031111A JP2002236521A JP 2002236521 A JP2002236521 A JP 2002236521A JP 2001031111 A JP2001031111 A JP 2001031111A JP 2001031111 A JP2001031111 A JP 2001031111A JP 2002236521 A JP2002236521 A JP 2002236521A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- mosfet
- power supply
- constant current
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 広い温度範囲において温度依存性の少ない定
電流回路を提供すること、該定電流回路を用いた温度依
存性のない高精度の三角波発生回路およびランプ電圧発
生回路を提供すること。 【解決手段】 第１の電源（VDD）と第２の電源（VSS）
間に接続され基準電圧を発生する基準電圧回路（イ）と
該基準電圧回路に接続された温度特性を補正する温度特
性補正用回路（ロ）とからなる電圧発生回路と、温度特
性補正用回路（ロ）に接続され、温度特性が補正された
電圧により内部の電流検出用抵抗（R1）に流れる電流を
制御する定電流制御回路（ハ）とからなり、電圧発生回
路（イ）および（ロ）の温度特性と電流検出用抵抗（R
1）の温度特性を相殺するようにした。また、この定電
流回路を用いることによって温度依存性のない高精度の
三角波発生回路やランプ電圧発生回路を実現できる。
電流回路を提供すること、該定電流回路を用いた温度依
存性のない高精度の三角波発生回路およびランプ電圧発
生回路を提供すること。 【解決手段】 第１の電源（VDD）と第２の電源（VSS）
間に接続され基準電圧を発生する基準電圧回路（イ）と
該基準電圧回路に接続された温度特性を補正する温度特
性補正用回路（ロ）とからなる電圧発生回路と、温度特
性補正用回路（ロ）に接続され、温度特性が補正された
電圧により内部の電流検出用抵抗（R1）に流れる電流を
制御する定電流制御回路（ハ）とからなり、電圧発生回
路（イ）および（ロ）の温度特性と電流検出用抵抗（R
1）の温度特性を相殺するようにした。また、この定電
流回路を用いることによって温度依存性のない高精度の
三角波発生回路やランプ電圧発生回路を実現できる。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、MOSFETを用いた定
電流回路の回路構成に係り、特に、温度依存性のない回
路構成を有する定電流回路、該定電流回路を用いた三角
波発生回路およびランプ電圧発生回路に関する。
電流回路の回路構成に係り、特に、温度依存性のない回
路構成を有する定電流回路、該定電流回路を用いた三角
波発生回路およびランプ電圧発生回路に関する。
【０００２】
【従来の技術】定電流回路は、定電流を必要とする各種
電子回路、例えばランプ電圧発生回路，三角波発生回路
などに広く用いられている基本的な回路であり、特に温
度の変化に対して電流値が変動しないことが要求されて
いる。図１３は、MOSFETを用いて構成した従来の定電流
回路の一例（例えば、特開平８−３０３４５号公報の図
３参照）を説明するための図である。
電子回路、例えばランプ電圧発生回路，三角波発生回路
などに広く用いられている基本的な回路であり、特に温
度の変化に対して電流値が変動しないことが要求されて
いる。図１３は、MOSFETを用いて構成した従来の定電流
回路の一例（例えば、特開平８−３０３４５号公報の図
３参照）を説明するための図である。
【０００３】上記従来の定電流回路は、同図に示すよう
に、第１の電源（VDD）と第２の電源（接地電圧）の間
に直列接続されたデプレッション型MOSFET（M1）とエン
ハンスメント型MOSFET（M2）からなる基準電圧回路と、
ｐチャネルMOSFET（M4）および（M5）からなるカレント
ミラー回路と、ｐチャネルMOSFET（M4）のソースにドレ
インが接続され、ディプレッシン型ｎチャネルMOSFET
（M1）のソースにゲートが接続されたｎチャネルMOSFET
（M3）と、該ｎチャネルMOSFET（M3）のソースに接続さ
れたポリシリコン抵抗（R1）から構成されている。
に、第１の電源（VDD）と第２の電源（接地電圧）の間
に直列接続されたデプレッション型MOSFET（M1）とエン
ハンスメント型MOSFET（M2）からなる基準電圧回路と、
ｐチャネルMOSFET（M4）および（M5）からなるカレント
ミラー回路と、ｐチャネルMOSFET（M4）のソースにドレ
インが接続され、ディプレッシン型ｎチャネルMOSFET
（M1）のソースにゲートが接続されたｎチャネルMOSFET
（M3）と、該ｎチャネルMOSFET（M3）のソースに接続さ
れたポリシリコン抵抗（R1）から構成されている。
【０００４】一般に、MOSFET等を用いた半導体装置にお
いて、ポリシリコン層は、不純物を含まない時は高い抵
抗値を有しているため、抵抗素子として利用する場合に
はリン（P）等のN型不純物をドープすることにより抵抗
値を調整するのが普通である。
いて、ポリシリコン層は、不純物を含まない時は高い抵
抗値を有しているため、抵抗素子として利用する場合に
はリン（P）等のN型不純物をドープすることにより抵抗
値を調整するのが普通である。
【０００５】このように、不純物をドープして形成した
ポリシリコン層からなる抵抗は、その抵抗値により異な
った温度特性を有する。上述した従来の定電流回路は、
このポリシリコン層からなる抵抗の温度特性とデプレッ
ション型MOSFETとエンハンスメント型MOSFETの温度特性
を、導電係数を調節することにより相殺して温度依存性
がなくなるようにしたものである。
ポリシリコン層からなる抵抗は、その抵抗値により異な
った温度特性を有する。上述した従来の定電流回路は、
このポリシリコン層からなる抵抗の温度特性とデプレッ
ション型MOSFETとエンハンスメント型MOSFETの温度特性
を、導電係数を調節することにより相殺して温度依存性
がなくなるようにしたものである。
【０００６】ここで、ディプレッシン型ｎチャネルMOSF
ET（M1）とエンハンスメント型ｎチャネルMOSFET（M2）
の導電係数を調節することにより定電流回路の温度依存
性をなくすることができる理由を説明する（詳細は特開
平８−３０３４５号公報参照）。
ET（M1）とエンハンスメント型ｎチャネルMOSFET（M2）
の導電係数を調節することにより定電流回路の温度依存
性をなくすることができる理由を説明する（詳細は特開
平８−３０３４５号公報参照）。
【０００７】図１３において、第２の電源（VDD）がMOS
FET（M1），（M2），（M3）の閾値電圧の絶対和より大
きければ、それぞれのMOSFETはドレイン−ソース間電圧
よりも大きく飽和領域で動作する。
FET（M1），（M2），（M3）の閾値電圧の絶対和より大
きければ、それぞれのMOSFETはドレイン−ソース間電圧
よりも大きく飽和領域で動作する。
【０００８】MOSFET（M1）の導電係数をK1、閾値をVT
1、MOSFET（M2）のソースを流れる電流をI1とすると、 I1＝K1×｜VT1｜２ ・・・・・・・・・・・・・・式（１）
1、MOSFET（M2）のソースを流れる電流をI1とすると、 I1＝K1×｜VT1｜２ ・・・・・・・・・・・・・・式（１）
【０００９】MOSFET（M2）の導電係数をK2、閾値をVT
2、MOSFET（M2）のソースを流れる電流をI2、MOSFET（M
3）と抵抗R1の接続点の電圧をV1、MOSFET（M1）とMOSFE
T（M2）の接続点の電圧をV0とすると、 I2＝K2×（V1−VT2）２ ・・・・・・・・・・・・・・・式（２）
2、MOSFET（M2）のソースを流れる電流をI2、MOSFET（M
3）と抵抗R1の接続点の電圧をV1、MOSFET（M1）とMOSFE
T（M2）の接続点の電圧をV0とすると、 I2＝K2×（V1−VT2）２ ・・・・・・・・・・・・・・・式（２）
【００１０】MOSFET（M3）の導電係数をK3、閾値をVT
3、MOSFET（M3）のソースを流れる電流をI3とすると、 I3＝K3×（V0−V1−VT3）２ ・・・・・・・・・・・式（３）
3、MOSFET（M3）のソースを流れる電流をI3とすると、 I3＝K3×（V0−V1−VT3）２ ・・・・・・・・・・・式（３）
【００１１】抵抗R1を流れる電流をIRとすると、 IR＝V1／R I1＝I2より、 V1＝（K1／K2）１／２×｜VT1｜＋VT2 ・・・・・・・・・・・式（４）
【００１２】室温におけるMOSFET（M1），（M2），（M
3）の閾値をVT10，VT20，VT30とし、閾値の１℃当たり
の変化量をそれぞれ△VT1，△VT2，△VT3とすると、 VT1＝VT10＋△T×△VT1 ・・・・・・・・・・・・式（５） VT2＝VT20＋△T×△VT2 ・・・・・・・・・・・・式（６） VT3＝VT30＋△T×△VT3 ・・・・・・・・・・・・式（７）
3）の閾値をVT10，VT20，VT30とし、閾値の１℃当たり
の変化量をそれぞれ△VT1，△VT2，△VT3とすると、 VT1＝VT10＋△T×△VT1 ・・・・・・・・・・・・式（５） VT2＝VT20＋△T×△VT2 ・・・・・・・・・・・・式（６） VT3＝VT30＋△T×△VT3 ・・・・・・・・・・・・式（７）
【００１３】室温におけるMOSFET（M1），（M2），（M
3）の導電係数をK10，K20，K30とし、導電係数の１℃当
たりの変化率をそれぞれ△K1，△K2，△K3とすると、 K1＝（１＋△T×△K1）×K10 ・・・・・・・・・・・・式（８） K2＝（１＋△T×△K2）×K20 ・・・・・・・・・・・・式（９） K3＝（１＋△T×△K3）×K30 ・・・・・・・・・・・・式（１０）
3）の導電係数をK10，K20，K30とし、導電係数の１℃当
たりの変化率をそれぞれ△K1，△K2，△K3とすると、 K1＝（１＋△T×△K1）×K10 ・・・・・・・・・・・・式（８） K2＝（１＋△T×△K2）×K20 ・・・・・・・・・・・・式（９） K3＝（１＋△T×△K3）×K30 ・・・・・・・・・・・・式（１０）
【００１４】室温における抵抗R1の抵抗値をR0とし、抵
抗の１℃当たりの変化量を△Rとすると、抵抗R1の抵抗
値Rは、 R＝R0＋△T×△R ・・・・・・・・・・・式（１１） 式（４）に式（８）および（９）を代入する。同一基板
上では、△K1＝△K2とみなせるので、 V1＝（K10／K20）１／２×｜VT10｜＋VT20＋ △T（（K10／K20）１／２）×｜△VT1｜＋△VT2） ・・・・・・・・・・・式（１２） これより、電圧V1とその温度変化率はMOSFET（M1），
（M2），（M3）の閾値および導電係数で決まる。
抗の１℃当たりの変化量を△Rとすると、抵抗R1の抵抗
値Rは、 R＝R0＋△T×△R ・・・・・・・・・・・式（１１） 式（４）に式（８）および（９）を代入する。同一基板
上では、△K1＝△K2とみなせるので、 V1＝（K10／K20）１／２×｜VT10｜＋VT20＋ △T（（K10／K20）１／２）×｜△VT1｜＋△VT2） ・・・・・・・・・・・式（１２） これより、電圧V1とその温度変化率はMOSFET（M1），
（M2），（M3）の閾値および導電係数で決まる。
【００１５】導電係数K1，K2はトランジスタのチャネル
長（L）とチャネル幅（W）で調整できるので、電圧V1の
１℃当たりの変化量をコントロールでき、K10＝K20とす
れば、V1の温度変化率は、ディプレッション型MOSFETと
エンハンスメントMOSFETで相殺されるのでゼロになる。
長（L）とチャネル幅（W）で調整できるので、電圧V1の
１℃当たりの変化量をコントロールでき、K10＝K20とす
れば、V1の温度変化率は、ディプレッション型MOSFETと
エンハンスメントMOSFETで相殺されるのでゼロになる。
【００１６】以上説明したことにより、ディプレッシン
型ｎチャネルMOSFET（M1）とエンハンスメント型ｎチャ
ネルMOSFET（M2）の導電係数を調節することにより温度
依存性をなくすることができることがわかる。
型ｎチャネルMOSFET（M1）とエンハンスメント型ｎチャ
ネルMOSFET（M2）の導電係数を調節することにより温度
依存性をなくすることができることがわかる。
【００１７】図１３に示すように、ゲートとソースが接
続されたディプレッシン型ｎチャネルMOSFET（M1）は定
電流源として動作し、ディプレッシン型ｎチャネルMOSF
ET（M1）とエンハンスメント型ｎチャネルMOSFET（M2）
には一定電流が流れる。従って、エンハンスメント型ｎ
チャネルMOSFET（M2）のドレイン電圧とゲート電圧（す
なわち、エンハンスメント型ｎチャネルMOSFET（M3）の
ゲート電圧とソース電圧）は一義的に決まった値とな
る。
続されたディプレッシン型ｎチャネルMOSFET（M1）は定
電流源として動作し、ディプレッシン型ｎチャネルMOSF
ET（M1）とエンハンスメント型ｎチャネルMOSFET（M2）
には一定電流が流れる。従って、エンハンスメント型ｎ
チャネルMOSFET（M2）のドレイン電圧とゲート電圧（す
なわち、エンハンスメント型ｎチャネルMOSFET（M3）の
ゲート電圧とソース電圧）は一義的に決まった値とな
る。
【００１８】
【発明が解決しようとする課題】しかしながら、実際に
基準電圧発生回路の出力信号V1の温度特性を打ち消すた
めのポリシリコンの抵抗値は数百［Ω／sheet］と小さ
な抵抗値になるため、低消費電流を実現するには、抵抗
のチップ上の占有面積が大きくなってしまう。
基準電圧発生回路の出力信号V1の温度特性を打ち消すた
めのポリシリコンの抵抗値は数百［Ω／sheet］と小さ
な抵抗値になるため、低消費電流を実現するには、抵抗
のチップ上の占有面積が大きくなってしまう。
【００１９】そのため、消費電流とレイアウト面積の関
係を考え、ポリシリコンの抵抗値として数ｋ［Ω／shee
t］の抵抗を用いているのが現状である。図１４は、実
測によるポリシリコン抵抗値［Ω／sheet］と温度特性
［％／℃］の関係を示す図である。
係を考え、ポリシリコンの抵抗値として数ｋ［Ω／shee
t］の抵抗を用いているのが現状である。図１４は、実
測によるポリシリコン抵抗値［Ω／sheet］と温度特性
［％／℃］の関係を示す図である。
【００２０】同図から明らかなように、数ｋ［Ω／shee
t］の抵抗値の温度依存性は大きく、基準電圧発生回路
の出力信号の温度特性を相殺するためには不都合であ
る。このように、従来技術では、基準電圧発生回路の出
力信号の温度特性とポリシリコン抵抗の温度特性を相殺
させることは困難であり、広い温度範囲においては定電
流値にずれが生じ、温度依存性の少ない高精度の定電流
回路を実現することはできなかった。
t］の抵抗値の温度依存性は大きく、基準電圧発生回路
の出力信号の温度特性を相殺するためには不都合であ
る。このように、従来技術では、基準電圧発生回路の出
力信号の温度特性とポリシリコン抵抗の温度特性を相殺
させることは困難であり、広い温度範囲においては定電
流値にずれが生じ、温度依存性の少ない高精度の定電流
回路を実現することはできなかった。
【００２１】本発明の目的は、上述した如き従来の問題
点を解消し、広い温度範囲において温度依存性の少ない
定電流回路を提供すること（請求項１〜５）、該定電流
回路を用いた温度依存性のない高精度の三角波発生回路
（請求項６）およびランプ電圧発生回路（請求項７）を
提供することを目的としている。
点を解消し、広い温度範囲において温度依存性の少ない
定電流回路を提供すること（請求項１〜５）、該定電流
回路を用いた温度依存性のない高精度の三角波発生回路
（請求項６）およびランプ電圧発生回路（請求項７）を
提供することを目的としている。
【００２２】
【課題を解決するための手段】本発明は、上記課題を解
決するために、閾値電圧の異なるMOSFETを組み合わせる
ことにより、低消費電流を可能とするポリシリコン抵抗
の温度特性を相殺し、広い温度範囲で一定の電流を得る
定電圧回路（請求項１〜５）を実現し、またこの定電流
回路を用いることにより、温度依存性のない高精度の三
角波発生回路（請求項６）、ランプ電圧発生回路（請求
項７）を実現したものである。
決するために、閾値電圧の異なるMOSFETを組み合わせる
ことにより、低消費電流を可能とするポリシリコン抵抗
の温度特性を相殺し、広い温度範囲で一定の電流を得る
定電圧回路（請求項１〜５）を実現し、またこの定電流
回路を用いることにより、温度依存性のない高精度の三
角波発生回路（請求項６）、ランプ電圧発生回路（請求
項７）を実現したものである。
【００２３】さらに詳細には、請求項１記載の発明は、
第１の電源（VDD）と第２の電源（VSS）間に接続され基
準電圧を発生する基準電圧回路（図１の（イ））と該基
準電圧回路に接続された温度特性を補正する温度特性補
正用回路（図１の（ロ））とからなる電圧発生回路と、
前記温度特性補正用回路（図１の（イ））に接続され、
温度特性が補正された電圧により内部の電流検出用抵抗
（図１のR1）に流れる電流を制御する定電流制御回路
（図１の（ハ））とからなる定電流回路であって、電圧
発生回路（図１の（イ）および（ロ））の温度特性と電
流検出用抵抗（R1）の温度特性を相殺するようにしたこ
とを特徴としている。
第１の電源（VDD）と第２の電源（VSS）間に接続され基
準電圧を発生する基準電圧回路（図１の（イ））と該基
準電圧回路に接続された温度特性を補正する温度特性補
正用回路（図１の（ロ））とからなる電圧発生回路と、
前記温度特性補正用回路（図１の（イ））に接続され、
温度特性が補正された電圧により内部の電流検出用抵抗
（図１のR1）に流れる電流を制御する定電流制御回路
（図１の（ハ））とからなる定電流回路であって、電圧
発生回路（図１の（イ）および（ロ））の温度特性と電
流検出用抵抗（R1）の温度特性を相殺するようにしたこ
とを特徴としている。
【００２４】また、請求項２記載の発明は、請求項１記
載の発明において、さらに基準電圧回路（図１の
（イ））を、第１の電源（VDD）と第２の電源（VSS）の
間に直列に接続されたデプレッション型の第１のMOSFET
（MOSFET（M1））とエンハンスメント型の第２のMOSFET
（MOSFET（M2））から構成したことを特徴としている。
載の発明において、さらに基準電圧回路（図１の
（イ））を、第１の電源（VDD）と第２の電源（VSS）の
間に直列に接続されたデプレッション型の第１のMOSFET
（MOSFET（M1））とエンハンスメント型の第２のMOSFET
（MOSFET（M2））から構成したことを特徴としている。
【００２５】また、請求項３記載の発明は、温度特性補
正用回路（図１の（ロ））を、基準電圧回路（図１の
（イ））の出力にゲートが接続され、一方の電源に接続
されたカレントミラー回路を構成する第４および第５の
MOSFET（MOSFET（M4），（M5））の一方のMOSFETにドレ
インが接続され、他方の電源（VSS）にソースが接続さ
れた第３のMOSFET（MOSFET（M3））と、第４および第５
のMOSFETの他方のMOSFETにドレインが接続され、他方の
電源にソースが接続された第６のMOSFET（MOSFET（M
6））とから構成したことを特徴としている。
正用回路（図１の（ロ））を、基準電圧回路（図１の
（イ））の出力にゲートが接続され、一方の電源に接続
されたカレントミラー回路を構成する第４および第５の
MOSFET（MOSFET（M4），（M5））の一方のMOSFETにドレ
インが接続され、他方の電源（VSS）にソースが接続さ
れた第３のMOSFET（MOSFET（M3））と、第４および第５
のMOSFETの他方のMOSFETにドレインが接続され、他方の
電源にソースが接続された第６のMOSFET（MOSFET（M
6））とから構成したことを特徴としている。
【００２６】また、請求項４記載の発明は、第３のMOSF
ET（MOSFET（M3））と第６のMOSFET（MOSFET（M6））の
少なくとも一方に、それぞれ不純物濃度またはトランジ
スタサイズが異なる１個以上のレーザトリミング可能な
MOSFET（図１２のMOSFET（M13），（M14））を並列に接
続したことを特徴としている。
ET（MOSFET（M3））と第６のMOSFET（MOSFET（M6））の
少なくとも一方に、それぞれ不純物濃度またはトランジ
スタサイズが異なる１個以上のレーザトリミング可能な
MOSFET（図１２のMOSFET（M13），（M14））を並列に接
続したことを特徴としている。
【００２７】また、請求項５記載の発明は、定電流制御
回路（図１の（ハ））を、第６のMOSFET（MOSFET（M
6））のドレインにゲートが接続され、一方の電源（VD
D）に接続されたカレントミラー回路を構成する第８お
よび第９のMOSFET（MOSFET（M8），（M9））の一方のMO
SFETにドレインが接続され、他方の電源（VSS）に電流
検出用抵抗（R1）を介してソースが接続された第７のMO
SFET（MOSFET（M7））とから構成したことを特徴として
いる。
回路（図１の（ハ））を、第６のMOSFET（MOSFET（M
6））のドレインにゲートが接続され、一方の電源（VD
D）に接続されたカレントミラー回路を構成する第８お
よび第９のMOSFET（MOSFET（M8），（M9））の一方のMO
SFETにドレインが接続され、他方の電源（VSS）に電流
検出用抵抗（R1）を介してソースが接続された第７のMO
SFET（MOSFET（M7））とから構成したことを特徴として
いる。
【００２８】また、請求項６記載の三角波発生回路（図
９）および請求項７記載のランプ電圧発生回路（図１
１）は、上記請求項１〜５のいずれか１項に記載の定電
流回路を用いたことを特徴としている。
９）および請求項７記載のランプ電圧発生回路（図１
１）は、上記請求項１〜５のいずれか１項に記載の定電
流回路を用いたことを特徴としている。
【００２９】上記のように構成された定電流回路では、
抵抗素子の温度特性と電圧発生回路の温度特性が相殺さ
れ、温度変化のほとんどない定電流回路が実現され、ま
た、この定電流回路を用いることにより温度特性の少な
い三角波発生回路（周波数発生回路）およびランプ電圧
発生回路を実現することが可能になる。
抵抗素子の温度特性と電圧発生回路の温度特性が相殺さ
れ、温度変化のほとんどない定電流回路が実現され、ま
た、この定電流回路を用いることにより温度特性の少な
い三角波発生回路（周波数発生回路）およびランプ電圧
発生回路を実現することが可能になる。
【００３０】
【発明の実施の形態】以下、本発明の実施例を、図面お
よび計算式を用いて詳細に説明する。 （第１の実施例）図１は、本発明に係る定電流回路の実
施例を示す図である。同図において、デプレッション型
MOSFET（M1）とエンハンスメント型MOSFET（M2）により
構成された基準電圧発生回路（イ）により出力信号V1を
出力する。
よび計算式を用いて詳細に説明する。 （第１の実施例）図１は、本発明に係る定電流回路の実
施例を示す図である。同図において、デプレッション型
MOSFET（M1）とエンハンスメント型MOSFET（M2）により
構成された基準電圧発生回路（イ）により出力信号V1を
出力する。
【００３１】基準電圧発生回路（イ）から出力された出
力信号V1は、エンハンスメント型MOSFET（M2）と不純物
ドーピング量のみ異なるMOSFET（M3）のゲートに入力さ
れる。
力信号V1は、エンハンスメント型MOSFET（M2）と不純物
ドーピング量のみ異なるMOSFET（M3）のゲートに入力さ
れる。
【００３２】このMOSFET（M3）とエンハンスメント型MO
SFET（M6）のドレインは、MOSFET（M4）とMOSFET（M5）
からなるカレントミラー回路を介して接続される。ま
た、電流検出用抵抗（R1）は、エンハンスメント型MOSF
ET（M2）と不純物ドーピング量のみ異なるMOSFET（M7）
のソースとエンハンスメント型MOSFET（M6）のゲートに
接続され、MOSFET（M7）のゲート電位は前段エンハンス
メント型MOSFET（M6）のドレインに接続される。
SFET（M6）のドレインは、MOSFET（M4）とMOSFET（M5）
からなるカレントミラー回路を介して接続される。ま
た、電流検出用抵抗（R1）は、エンハンスメント型MOSF
ET（M2）と不純物ドーピング量のみ異なるMOSFET（M7）
のソースとエンハンスメント型MOSFET（M6）のゲートに
接続され、MOSFET（M7）のゲート電位は前段エンハンス
メント型MOSFET（M6）のドレインに接続される。
【００３３】この構成によりエンハンスメント型MOSFET
（M6）のゲート電位の電圧V2を定電圧化することができ
る。さらに、MOSFET（M7）のドレインを、MOSFET（M8）
とMOSFET（M9）からなるカレントミラー回路の一方のMO
SFET（M8）に接続し、カレントミラー回路の他方のMOSF
ETから定電流（IREF）を得るようにする。以上により、
温度依存性のない定電流回路を実現することができる。
（M6）のゲート電位の電圧V2を定電圧化することができ
る。さらに、MOSFET（M7）のドレインを、MOSFET（M8）
とMOSFET（M9）からなるカレントミラー回路の一方のMO
SFET（M8）に接続し、カレントミラー回路の他方のMOSF
ETから定電流（IREF）を得るようにする。以上により、
温度依存性のない定電流回路を実現することができる。
【００３４】次に、図１の定電流回路の動作を数式を用
いて詳細に説明する。図１における基準電圧V1、V2は、
デプレッション型MOSFET（M1）とエンハンスメント型MO
SFET（M2）を流れる電流I1、MOSFET（M3）を流れる電流
I2、エンハンスメント型MOSFET（M6）を流れる電流I3、
MOSFET（M7）および電流検出用抵抗（R1）を流れる電流
I4とともに次のように表わすことができる。
いて詳細に説明する。図１における基準電圧V1、V2は、
デプレッション型MOSFET（M1）とエンハンスメント型MO
SFET（M2）を流れる電流I1、MOSFET（M3）を流れる電流
I2、エンハンスメント型MOSFET（M6）を流れる電流I3、
MOSFET（M7）および電流検出用抵抗（R1）を流れる電流
I4とともに次のように表わすことができる。
【００３５】ここでは説明を簡単化するためにデプレッ
ション型MOSFET（M1）のバックバイアスの影響は無視
し、デプレッション型MOSFET（M1）、エンハンスメント
型MOSFET（M2）、および該エンハンスメント型MOSFET
（M2）と不純物ドープ量の異なるMOSFET（M3）の閾値お
よびK'値（K＝K'（W/L））を、それぞれVthnd，Vthnh，
Vthnl，K'nd，K'nh，K'nlとした。また、MOSFET（Mｉ）
のゲート長をLi，ゲート幅をWiとした（ここでi＝1，
2，3，4，5，6）。
ション型MOSFET（M1）のバックバイアスの影響は無視
し、デプレッション型MOSFET（M1）、エンハンスメント
型MOSFET（M2）、および該エンハンスメント型MOSFET
（M2）と不純物ドープ量の異なるMOSFET（M3）の閾値お
よびK'値（K＝K'（W/L））を、それぞれVthnd，Vthnh，
Vthnl，K'nd，K'nh，K'nlとした。また、MOSFET（Mｉ）
のゲート長をLi，ゲート幅をWiとした（ここでi＝1，
2，3，4，5，6）。
【００３６】 V1=Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^(1/2) I1=1/2*W1/L1*K'nd*Vthnd^2 I2=1/2*K'nl*W3/L3*(Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(V
thnd)^2)^(1/2)-Vthnl)^2 I3=W4/L4*L5/W5*I2 V2=Vthnh+(I3*L6/(W6*K'nh))^(1/2)
thnd)^2)^(1/2)-Vthnl)^2 I3=W4/L4*L5/W5*I2 V2=Vthnh+(I3*L6/(W6*K'nh))^(1/2)
【００３７】整理すると(ここでW4/L4=L5/W5=1とす
る)、 V2=Vthnh+(1/2*K'nl*W3/L3*(Vthnh+(W1/L1*L2/W2*K'nd/
K'nh*(Vthnd)^2)^(1/2)-Vthnl)^2*L6/(W6*K'nh))^(1/2) I4=V2/Rpoly ここで、定電流I4の温度特性は、電圧V2とポリシリコン
抵抗Rpolyの温度変化により決まる。
る)、 V2=Vthnh+(1/2*K'nl*W3/L3*(Vthnh+(W1/L1*L2/W2*K'nd/
K'nh*(Vthnd)^2)^(1/2)-Vthnl)^2*L6/(W6*K'nh))^(1/2) I4=V2/Rpoly ここで、定電流I4の温度特性は、電圧V2とポリシリコン
抵抗Rpolyの温度変化により決まる。
【００３８】ここで、基準電位V2の温度変化を考えるに
あたり、閾値Vth，K'値の温度変化と不純物濃度の関係
を考える。一般に、不純物濃度Naと閾値Vthの温度依存
性は、次のように考えられる。 Vth＝VFB＋φs＋qNa√（2εφs／qNa）／Cox
あたり、閾値Vth，K'値の温度変化と不純物濃度の関係
を考える。一般に、不純物濃度Naと閾値Vthの温度依存
性は、次のように考えられる。 Vth＝VFB＋φs＋qNa√（2εφs／qNa）／Cox
【００３９】ここで、ゲートをフェルミポテンシャルφ
gate、フェルミポテンシャルφb、ゲート酸化膜中の電
荷を無視すると、 Vth＝φgate＋φb＋qNa√（2εqNa（2φb））／Cox
gate、フェルミポテンシャルφb、ゲート酸化膜中の電
荷を無視すると、 Vth＝φgate＋φb＋qNa√（2εqNa（2φb））／Cox
【００４０】ここで、今回n＋ゲートを用いたためゲー
トの不純物濃度Nnとすると、次式のようになる。 Vth＝−（kT／q）ln（Nn／Ni）＋（kT／q）ln（Na／N
i）＋√（2εqNa（（２kT／q）ln（Na／Ni）））／Cox
トの不純物濃度Nnとすると、次式のようになる。 Vth＝−（kT／q）ln（Nn／Ni）＋（kT／q）ln（Na／N
i）＋√（2εqNa（（２kT／q）ln（Na／Ni）））／Cox
【００４１】ここで、不純物濃度の違いによる閾値Vth
の温度変化の違いは平均アクセプター濃度Naの項による
ものである。つまり不純物濃度Naに比例して閾値Vthの
温度変化|ΔVth|[mV/℃]は大きくなる。つまり|ΔVthnh
|＞|ΔVthnl|となる。
の温度変化の違いは平均アクセプター濃度Naの項による
ものである。つまり不純物濃度Naに比例して閾値Vthの
温度変化|ΔVth|[mV/℃]は大きくなる。つまり|ΔVthnh
|＞|ΔVthnl|となる。
【００４２】また、K'値について考えると、K'＝μeffC
oxより温度変化に関する項はμeffの項のみである。こ
こでドーピング不純物濃度の差が効いてくるのは不純物
散乱（クーロン散乱）であるので、エンハンスメント型
の方が易動度は小さい、つまりK'nh<K'nlである。
oxより温度変化に関する項はμeffの項のみである。こ
こでドーピング不純物濃度の差が効いてくるのは不純物
散乱（クーロン散乱）であるので、エンハンスメント型
の方が易動度は小さい、つまりK'nh<K'nlである。
【００４３】また、温度変化について考えると、散乱機
構には格子振動と不純物散乱がある。一般に、高温では
格子散乱、低温では不純物散乱が効いてくることより、
不純物ドープの多いエンハンスメント型の散乱は低温で
大きくなる。つまり易動度の温度変化（K'値の温度変
化）としてはΔK'nl＞ΔK'nhとなる。しかし実際には閾
値Vthの温度変化に対して（ΔK'nl/ΔK'nh）の変化は無
視できる、つまりΔK'nl/ΔK'nh〜1として考えられる。
構には格子振動と不純物散乱がある。一般に、高温では
格子散乱、低温では不純物散乱が効いてくることより、
不純物ドープの多いエンハンスメント型の散乱は低温で
大きくなる。つまり易動度の温度変化（K'値の温度変
化）としてはΔK'nl＞ΔK'nhとなる。しかし実際には閾
値Vthの温度変化に対して（ΔK'nl/ΔK'nh）の変化は無
視できる、つまりΔK'nl/ΔK'nh〜1として考えられる。
【００４４】次に、ポリシリコン抵抗（R1）にかかる電
圧V1，V2を従来の回路と比較する。図１３に示した従来
の定電流回路において、ポリシリコン抵抗（R1）にかか
る電圧V1は、 V1=Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^(1/2) ・・・・・式（１３） で表される。
圧V1，V2を従来の回路と比較する。図１３に示した従来
の定電流回路において、ポリシリコン抵抗（R1）にかか
る電圧V1は、 V1=Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^(1/2) ・・・・・式（１３） で表される。
【００４５】一方、図１に示した定電流回路において、
ポリシリコン抵抗（R1）にかかる電圧V2は、 V2=Vthnh+(1/2*K'nl*W3/L3*(Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^(1/2)- Vthnl)^2*L6/(W6*K'nh))^(1/2) =Vthnh+(1/2*K'nl/K'nh*W3/L3*L6/W6*(V1-Vthnl)^2)^(1/2)・・式（１４） で表される。
ポリシリコン抵抗（R1）にかかる電圧V2は、 V2=Vthnh+(1/2*K'nl*W3/L3*(Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^(1/2)- Vthnl)^2*L6/(W6*K'nh))^(1/2) =Vthnh+(1/2*K'nl/K'nh*W3/L3*L6/W6*(V1-Vthnl)^2)^(1/2)・・式（１４） で表される。
【００４６】ここで、まず図１３に示す従来の定電流回
路の詳細について考える。閾値Vthは、温度に対し負の
温度特性を持つ、つまりVthnh，Vthndは温度が上がると
小さくなる。ここで前述した様にV1として負の温度特性
を作り出す必要があるが、式（１３）中の第二項の(Vth
nd)^2は、Vthnd<0より、正の温度特性を持ってしまう。
図２は、(Vthnd)^2の温度特性を示す図である。そのた
め、この項を無視できるようにするためには、分母にあ
るL1，W2のサイズを大きくする必要がある。
路の詳細について考える。閾値Vthは、温度に対し負の
温度特性を持つ、つまりVthnh，Vthndは温度が上がると
小さくなる。ここで前述した様にV1として負の温度特性
を作り出す必要があるが、式（１３）中の第二項の(Vth
nd)^2は、Vthnd<0より、正の温度特性を持ってしまう。
図２は、(Vthnd)^2の温度特性を示す図である。そのた
め、この項を無視できるようにするためには、分母にあ
るL1，W2のサイズを大きくする必要がある。
【００４７】また、式（１３）中の第二項にある（K'nd
/K'nh）の温度変化は前述のように閾値電圧の温度変化
に対し小さいものとして無視すると、V1はV1=Vthnh(負)
+(1/A*正の項)となり、全体として、V1は負の温度特性
を持つことになる。図３は、V1，Vthnhの温度特性を示
す図であり、実線はV1の温度特性、破線はVthnhの温度
特性を示している。ただし、上記式中の“A”は前述し
たようにL1，W2のサイズを大きくすることで正の項の寄
与V1-Vthnhを小さくした。図４は、V1-Vthnhの温度特性
（実線）を示す図である（図４には、参考のために、本
発明におけるV2-Vthnhの温度特性も破線で示してあ
る）。
/K'nh）の温度変化は前述のように閾値電圧の温度変化
に対し小さいものとして無視すると、V1はV1=Vthnh(負)
+(1/A*正の項)となり、全体として、V1は負の温度特性
を持つことになる。図３は、V1，Vthnhの温度特性を示
す図であり、実線はV1の温度特性、破線はVthnhの温度
特性を示している。ただし、上記式中の“A”は前述し
たようにL1，W2のサイズを大きくすることで正の項の寄
与V1-Vthnhを小さくした。図４は、V1-Vthnhの温度特性
（実線）を示す図である（図４には、参考のために、本
発明におけるV2-Vthnhの温度特性も破線で示してあ
る）。
【００４８】これに対し、上述した本発明に係る図１に
示す定電流回路においては、式（１４）中の第二項にV1
-Vthnlの項が含まれる。これには式（１３）より、 V1-Vthnl=Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^
(1/2)Vthnl つまり、Vthnh-Vthnlの項が含まれることが分かる。前
述したように閾値電圧の温度変化は|ΔVthnh|＞|ΔVthn
l|となるので、図５に示すように、高温になるほどVthn
h-Vthnlの値は小さくなり負の温度特性を持つことにな
る。ここで、正の温度特性をもつ(Vthnd)^2の項を小さ
くするようにトランジスタサイズを選ぶことで、図５に
示すように、V1-Vthnlの項も負の温度特性を持たせるこ
とができる。
示す定電流回路においては、式（１４）中の第二項にV1
-Vthnlの項が含まれる。これには式（１３）より、 V1-Vthnl=Vthnh+(W1/L1*L2/W2*K'nd/K'nh*(Vthnd)^2)^
(1/2)Vthnl つまり、Vthnh-Vthnlの項が含まれることが分かる。前
述したように閾値電圧の温度変化は|ΔVthnh|＞|ΔVthn
l|となるので、図５に示すように、高温になるほどVthn
h-Vthnlの値は小さくなり負の温度特性を持つことにな
る。ここで、正の温度特性をもつ(Vthnd)^2の項を小さ
くするようにトランジスタサイズを選ぶことで、図５に
示すように、V1-Vthnlの項も負の温度特性を持たせるこ
とができる。
【００４９】これにより、式（１４）の第二項である(1
/2*K'nl/K'nh*W3/L3*L6/W6*(V1-Vthnl)^2)^(1/2)、つま
り「V2-Vthnh」は温度に対して負の温度特性をもつ（図
４の破線参照）。従って、V2=Vthnh(負)+(1/Ｂ*負の項)
^(1/2)となり、全体としてV2は負の大きな温度特性を持
つことになる。ただし、Ｂはポリシリコン抵抗（R1）の
温度特性とうまく相殺できるようにトランジスタサイズ
を選択する。
/2*K'nl/K'nh*W3/L3*L6/W6*(V1-Vthnl)^2)^(1/2)、つま
り「V2-Vthnh」は温度に対して負の温度特性をもつ（図
４の破線参照）。従って、V2=Vthnh(負)+(1/Ｂ*負の項)
^(1/2)となり、全体としてV2は負の大きな温度特性を持
つことになる。ただし、Ｂはポリシリコン抵抗（R1）の
温度特性とうまく相殺できるようにトランジスタサイズ
を選択する。
【００５０】以上説明したように、V1とV2の温度変化
は、図６に示すように|ΔV2|＞|ΔV1|、すなわち、V2に
おける温度変化をV1における温度変化より大きくするこ
とができる。これにより、図７に示すように、従来での
ポリシリコン抵抗の負の温度特性の傾き（図１４参照）
と同等の傾きをつくりだすことが可能になり、結果とし
て、V2の温度特性と抵抗R1の温度特性を相殺することが
でき、温度依存性のない定電流を得る定電流回路を実現
することができる。
は、図６に示すように|ΔV2|＞|ΔV1|、すなわち、V2に
おける温度変化をV1における温度変化より大きくするこ
とができる。これにより、図７に示すように、従来での
ポリシリコン抵抗の負の温度特性の傾き（図１４参照）
と同等の傾きをつくりだすことが可能になり、結果とし
て、V2の温度特性と抵抗R1の温度特性を相殺することが
でき、温度依存性のない定電流を得る定電流回路を実現
することができる。
【００５１】（第２の実施例）次に、図８〜図１０を用
いて、上述した定電流回路を用いた三角波発生回路の実
施例とその効果について説明する。図８は、従来の定電
流回路（図１３）を定電流源として用いた三角波発生回
路の構成図であり、第１の電源（VDD）と第２の電源（V
SS＝０）との間に直列に接続されたMOSFET（M11），イ
ンバータ（D1），MOSFET（M12）と、インバータ（D1）
の出力と電圧Vref1，Vref2を比較器COMP1，COMP2に入力
し、その出力をラッチ回路（RS Latch）L1のセット入力
端子，リセット入力端子に入力し、ラッチ回路（RS Lat
ch）L1の出力をインバータ（D1）に入力する。
いて、上述した定電流回路を用いた三角波発生回路の実
施例とその効果について説明する。図８は、従来の定電
流回路（図１３）を定電流源として用いた三角波発生回
路の構成図であり、第１の電源（VDD）と第２の電源（V
SS＝０）との間に直列に接続されたMOSFET（M11），イ
ンバータ（D1），MOSFET（M12）と、インバータ（D1）
の出力と電圧Vref1，Vref2を比較器COMP1，COMP2に入力
し、その出力をラッチ回路（RS Latch）L1のセット入力
端子，リセット入力端子に入力し、ラッチ回路（RS Lat
ch）L1の出力をインバータ（D1）に入力する。
【００５２】さらに、MOSFET（M11）のゲートをMOSFET
（M3）のドレイン（すなわちMOSFET（M4）とMOSFET（M
5）のゲート）に接続するとともに、MOSFET（M12）のゲ
ートをカレントミラー回路を構成するMOSFET（M5）に接
続されたMOSFET（M6）のドレイン（MOSFET（M6）のゲー
ト）に接続する。インバータ（D1）の出力にコンデンサ
C1を接続する。この構成により、インバータ（D1）の出
力に三角波が得られる。
（M3）のドレイン（すなわちMOSFET（M4）とMOSFET（M
5）のゲート）に接続するとともに、MOSFET（M12）のゲ
ートをカレントミラー回路を構成するMOSFET（M5）に接
続されたMOSFET（M6）のドレイン（MOSFET（M6）のゲー
ト）に接続する。インバータ（D1）の出力にコンデンサ
C1を接続する。この構成により、インバータ（D1）の出
力に三角波が得られる。
【００５３】図９は、本発明に係る前述の定電流回路
（図１）を定電流源として用いた三角波発生回路の構成
図であり、第１の電源（VDD）と第２の電源（VSS＝０）
との間に直列に接続されたMOSFET（M21），インバータ
（D2），MOSFET（M22）と、インバータ（D2）の出力とV
ref1，Vref2を比較器COMP3，COMP4に入力し、その出力
をラッチ回路（RS Latch）L2のセット入力端子，リセッ
ト入力端子に入力し、ラッチ回路（RS Latch）L2の出力
をインバータ（D2）に入力する。
（図１）を定電流源として用いた三角波発生回路の構成
図であり、第１の電源（VDD）と第２の電源（VSS＝０）
との間に直列に接続されたMOSFET（M21），インバータ
（D2），MOSFET（M22）と、インバータ（D2）の出力とV
ref1，Vref2を比較器COMP3，COMP4に入力し、その出力
をラッチ回路（RS Latch）L2のセット入力端子，リセッ
ト入力端子に入力し、ラッチ回路（RS Latch）L2の出力
をインバータ（D2）に入力する。
【００５４】さらに、MOSFET（M21）のゲートをMOSFET
（M7）のドレイン（すなわちMOSFET（M8）とMOSFET（M
9）のゲート）に接続するとともに、MOSFET（M22）のゲ
ートをカレントミラー回路を構成するMOSFET（M9）に接
続されたMOSFET（M10）のドレイン（MOSFET（M10）のゲ
ート）に接続する。インバータ（D2）の出力にコンデン
サC2を接続する。この構成により、インバータ（D2）の
出力に三角波が得られる。
（M7）のドレイン（すなわちMOSFET（M8）とMOSFET（M
9）のゲート）に接続するとともに、MOSFET（M22）のゲ
ートをカレントミラー回路を構成するMOSFET（M9）に接
続されたMOSFET（M10）のドレイン（MOSFET（M10）のゲ
ート）に接続する。インバータ（D2）の出力にコンデン
サC2を接続する。この構成により、インバータ（D2）の
出力に三角波が得られる。
【００５５】図１０は、図８の定電流回路と図９の定電
流回路における周波数の温度特性を比較して示した図で
ある。同図では、VDD=3.3V、T=-40℃〜80℃で常温での
周波数で規格化して示している。破線が本発明の定電流
回路を利用した三角波発生回路（図９）の実測値、実線
が従来の定電流回路を利用した三角波発生回路（図８）
での実測値、白四角は本発明に係る定電流回路での式
（１４）により導いた計算値、黒三角は従来技術に係る
定電流回路での式（１３）により導いた計算値である。
流回路における周波数の温度特性を比較して示した図で
ある。同図では、VDD=3.3V、T=-40℃〜80℃で常温での
周波数で規格化して示している。破線が本発明の定電流
回路を利用した三角波発生回路（図９）の実測値、実線
が従来の定電流回路を利用した三角波発生回路（図８）
での実測値、白四角は本発明に係る定電流回路での式
（１４）により導いた計算値、黒三角は従来技術に係る
定電流回路での式（１３）により導いた計算値である。
【００５６】図１０から明らかなように、本発明に係る
定電流回路を用いた三角波発生回路（図９）における周
波数の温度特性は、従来の定電流回路を用いた三角波発
生回路（図８）における温度特性に比較して、温度に対
する依存性が大幅に軽減されており、図９の回路を用い
ることにより温度に依存しない高精度の三角波が得られ
ることがわかる。
定電流回路を用いた三角波発生回路（図９）における周
波数の温度特性は、従来の定電流回路を用いた三角波発
生回路（図８）における温度特性に比較して、温度に対
する依存性が大幅に軽減されており、図９の回路を用い
ることにより温度に依存しない高精度の三角波が得られ
ることがわかる。
【００５７】なお、上記実施例では、ｎチャネルMOSFET
を用いた定電流回路（基準電圧発生回路）を例にして説
明したが、ｐチャネルMOSFETを使用しても同様な考え方
で構成することが可能であることはいうまでもない。
を用いた定電流回路（基準電圧発生回路）を例にして説
明したが、ｐチャネルMOSFETを使用しても同様な考え方
で構成することが可能であることはいうまでもない。
【００５８】（第３の実施例）図１１は、上述した定電
流回路を用いたランプ電圧発生回路の一実施例を示す図
である。同図に示すように、前述した如き温度変化の少
ない定電流回路の出力（MOSFET（M9））のソースにコン
デンサC3を接続することにより、温度変化の少ない高精
度のランプ電圧（Vout）を発生するランプ電圧発生回路
を実現できる。
流回路を用いたランプ電圧発生回路の一実施例を示す図
である。同図に示すように、前述した如き温度変化の少
ない定電流回路の出力（MOSFET（M9））のソースにコン
デンサC3を接続することにより、温度変化の少ない高精
度のランプ電圧（Vout）を発生するランプ電圧発生回路
を実現できる。
【００５９】（第４の実施例）図１２は、本発明に係る
定電流回路の別の実施例を示す図であり、図１の定電流
回路におけるMOSFET（M3）とMOSFET（M6）のそれぞれ
に、不純物濃度が若干異なるまたはトランジスタサイズ
の異なるMOSFET（M13）とMOSFET（M16）を並列につない
で製造しておき、製造後にいずれか一方を選択的にレー
ザトリミングすることにより、製造プロセスにバラツキ
が生じた場合にも温度特性を最適化することができる。
定電流回路の別の実施例を示す図であり、図１の定電流
回路におけるMOSFET（M3）とMOSFET（M6）のそれぞれ
に、不純物濃度が若干異なるまたはトランジスタサイズ
の異なるMOSFET（M13）とMOSFET（M16）を並列につない
で製造しておき、製造後にいずれか一方を選択的にレー
ザトリミングすることにより、製造プロセスにバラツキ
が生じた場合にも温度特性を最適化することができる。
【００６０】なお、図１２ではMOSFET（M10）とMOSFET
（M11）をそれぞれ１つだけを示したが、それぞれ不純
物濃度が異なるまたはトランジスタサイズの異なる複数
個のMOSFETを並列に設けておきレーザトリミングでその
うちの最適なものを一つだけを残すようにすれば、さら
に精度よく温度特性を最適化することができる。
（M11）をそれぞれ１つだけを示したが、それぞれ不純
物濃度が異なるまたはトランジスタサイズの異なる複数
個のMOSFETを並列に設けておきレーザトリミングでその
うちの最適なものを一つだけを残すようにすれば、さら
に精度よく温度特性を最適化することができる。
【００６１】
【発明の効果】本発明によれば、温度による電流の変化
がほとんどない定電流回路（請求項１〜５）を実現で
き、また、この定電流回路を用いることにより温度依存
性のない精度の高い三角波発生回路（請求項６）や温度
依存性のない精度の高い遅延機能を持つランプ電圧発生
回路（請求項７）を実現することができる。
がほとんどない定電流回路（請求項１〜５）を実現で
き、また、この定電流回路を用いることにより温度依存
性のない精度の高い三角波発生回路（請求項６）や温度
依存性のない精度の高い遅延機能を持つランプ電圧発生
回路（請求項７）を実現することができる。
【図１】本発明の定電流回路の実施例を示す図である
(第２の電源VSS=0の時)。
(第２の電源VSS=0の時)。
【図２】Vthnd^2の温度特性を示す図である。
【図３】V1，Vthnhの温度特性を示す図である。
【図４】V1-Vthnh， V2-Vthnhの温度特性を示す図であ
る。
る。
【図５】V1-Vthnl，Vthnh-Vthnlの温度特性を示す図で
ある。
ある。
【図６】V1，V2の温度特性の比較を示す図である。
【図７】ポリシリコンの温度特性を示す図である。
【図８】従来の定電流回路（図１３）を用いた三角波発
生回路の一例を示す図である(第２の電源VSS=0の時)。
生回路の一例を示す図である(第２の電源VSS=0の時)。
【図９】本発明の定電流回路（図１）を用いた三角波発
生回路の一例を示す図である(第２の電源VSS=0の時)。
生回路の一例を示す図である(第２の電源VSS=0の時)。
【図１０】図８の定電流回路と図９の定電流回路におけ
る周波数の温度特性を示す図である。
る周波数の温度特性を示す図である。
【図１１】本発明の定電流回路を用いたランプ電圧発生
回路の一例を示す図である(第２の電源VSS=0の時)。
回路の一例を示す図である(第２の電源VSS=0の時)。
【図１２】本発明の定電流回路の別の実施例を示す図で
ある(第２の電源VSS=0の時)。
ある(第２の電源VSS=0の時)。
【図１３】従来の定電流回路を示す図である(第２の電
源VSS=0の時)。
源VSS=0の時)。
【図１４】ポリシリコン抵抗値と温度特性を示す図であ
る。
る。
M1〜M23：MOSFET、 R1：抵抗（電流検出用抵抗）、 L1〜L10：トランジスタサイズ（チャネル長）、 W1〜W10：トランジスタサイズ（チャネル幅）、 C1〜C3：コンデンサ、 COMP１〜COMP4：比較器、 VDD，VSS：電源。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１３年２月２２日（２００１．２．２
２）
２）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】さらに詳細には、請求項１記載の発明は、
第１の電源（VDD）と第２の電源（VSS）間に接続され基
準電圧を発生する基準電圧回路（図１の（イ））と該基
準電圧回路に接続された温度特性を補正する温度特性補
正用回路（図１の（ロ））とからなる電圧発生回路と、
前記温度特性補正用回路（図１の（ロ））に接続され、
温度特性が補正された電圧により内部の電流検出用抵抗
（図１のR1）に流れる電流を制御する定電流制御回路
（図１の（ハ））とからなる定電流回路であって、電圧
発生回路（図１の（イ）および（ロ））の温度特性と電
流検出用抵抗（R1）の温度特性を相殺するようにしたこ
とを特徴としている。
第１の電源（VDD）と第２の電源（VSS）間に接続され基
準電圧を発生する基準電圧回路（図１の（イ））と該基
準電圧回路に接続された温度特性を補正する温度特性補
正用回路（図１の（ロ））とからなる電圧発生回路と、
前記温度特性補正用回路（図１の（ロ））に接続され、
温度特性が補正された電圧により内部の電流検出用抵抗
（図１のR1）に流れる電流を制御する定電流制御回路
（図１の（ハ））とからなる定電流回路であって、電圧
発生回路（図１の（イ）および（ロ））の温度特性と電
流検出用抵抗（R1）の温度特性を相殺するようにしたこ
とを特徴としている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】また、請求項４記載の発明は、第３のMOSF
ET（MOSFET（M3））と第６のMOSFET（MOSFET（M6））の
少なくとも一方に、それぞれ不純物濃度またはトランジ
スタサイズが異なる１個以上のレーザトリミング可能な
MOSFET（図１２のMOSFET（M13），（M16））を並列に接
続したことを特徴としている。
ET（MOSFET（M3））と第６のMOSFET（MOSFET（M6））の
少なくとも一方に、それぞれ不純物濃度またはトランジ
スタサイズが異なる１個以上のレーザトリミング可能な
MOSFET（図１２のMOSFET（M13），（M16））を並列に接
続したことを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】なお、図１２ではMOSFET（M13）とMOSFET
（M16）をそれぞれ１つだけを示したが、それぞれ不純
物濃度が異なるまたはトランジスタサイズの異なる複数
個のMOSFETを並列に設けておきレーザトリミングでその
うちの最適なものを一つだけを残すようにすれば、さら
に精度よく温度特性を最適化することができる。
（M16）をそれぞれ１つだけを示したが、それぞれ不純
物濃度が異なるまたはトランジスタサイズの異なる複数
個のMOSFETを並列に設けておきレーザトリミングでその
うちの最適なものを一つだけを残すようにすれば、さら
に精度よく温度特性を最適化することができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】M1〜M22 ：MOSFET、 R1：抵抗（電流検出用抵抗）、 L1〜L10：トランジスタサイズ（チャネル長）、 W1〜W10：トランジスタサイズ（チャネル幅）、 C1〜C3：コンデンサ、 COMP１〜COMP4：比較器、 VDD，VSS：電源。
Claims (7)
- 【請求項１】 第１の電源と第２の電源間に接続され基
準電圧を発生する基準電圧回路と該基準電圧回路に接続
された温度特性を補正する温度特性補正用回路とからな
る電圧発生回路と、前記温度特性補正用回路に接続さ
れ、温度特性が補正された電圧により内部の電流検出用
抵抗に流れる電流を制御する定電流制御回路とからなる
定電流回路であって、 前記電圧発生回路の温度特性と前記電流検出用抵抗の温
度特性を相殺するようにしたことを特徴とする定電流回
路。 - 【請求項２】 前記基準電圧回路は、 前記第１の電源と前記第２の電源の間に直列に接続され
たデプレッション型の第１のMOSFETとエンハンスメント
型の第２のMOSFETから構成されることを特徴とする請求
項１記載の定電流回路。 - 【請求項３】 前記温度特性補正用回路は、前記基準電
圧回路の出力にゲートが接続され、前記第１の電源と前
記第２の電源の一方に接続されたカレントミラー回路を
構成する第４および第５のMOSFETの一方のMOSFETにドレ
インが接続され、前記第１の電源と前記第２の電源の他
方にソースが接続された第３のMOSFETと、前記カレント
ミラー回路を構成する第４および第５のMOSFETの他方の
MOSFETにドレインが接続され、前記第１の電源と前記第
２の電源の他方にソースが接続された第６のMOSFETとか
ら構成されることを特徴とする請求項１または２記載の
定電流回路。 - 【請求項４】 前記第３のMOSFETと前記第６のMOSFETの
少なくとも一方に、それぞれ不純物濃度またはトランジ
スタサイズが異なる１個以上のレーザトリミング可能な
MOSFETを並列に接続したことを特徴とする請求項１〜３
のいずれか１項に記載の定電流回路。 - 【請求項５】 前記定電流制御回路は、前記第６のMOSF
ETのドレインにゲートが接続され、前記第１の電源と前
記第２の電源の一方に接続されたカレントミラー回路を
構成する第８および第９のMOSFETの一方のMOSFETにドレ
インが接続され、前記第１の電源と前記第２の電源の他
方に前記電流検出用抵抗を介してソースが接続された第
７のMOSFETとから構成されることを特徴とする請求項３
記載の定電流回路。 - 【請求項６】 請求項１〜５のいずれか１項に記載の定
電流回路を用いたことを特徴とする三角波発生回路。 - 【請求項７】 請求項１〜５のいずれか１項に記載の定
電流回路を用いたことを特徴とするランプ電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031111A JP4026109B2 (ja) | 2001-02-07 | 2001-02-07 | 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031111A JP4026109B2 (ja) | 2001-02-07 | 2001-02-07 | 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002236521A true JP2002236521A (ja) | 2002-08-23 |
| JP4026109B2 JP4026109B2 (ja) | 2007-12-26 |
Family
ID=18895241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031111A Expired - Fee Related JP4026109B2 (ja) | 2001-02-07 | 2001-02-07 | 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4026109B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954058B2 (en) | 2003-03-18 | 2005-10-11 | Denso Corporation | Constant current supply device |
| JP2006294213A (ja) * | 2005-01-28 | 2006-10-26 | Stmicroelectronics Srl | 電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス |
| JP2007213270A (ja) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | 定電流回路 |
| JP2011150675A (ja) * | 2009-12-25 | 2011-08-04 | Mitsumi Electric Co Ltd | 電流源回路及びそれを用いた遅延回路及び発振回路 |
| WO2019215866A1 (ja) * | 2018-05-10 | 2019-11-14 | リコー電子デバイス株式会社 | 基準電圧発生回路 |
-
2001
- 2001-02-07 JP JP2001031111A patent/JP4026109B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6954058B2 (en) | 2003-03-18 | 2005-10-11 | Denso Corporation | Constant current supply device |
| JP2006294213A (ja) * | 2005-01-28 | 2006-10-26 | Stmicroelectronics Srl | 電流発生器に基づくランプ状電圧バイアス構造を有するメモリーデバイス |
| JP2007213270A (ja) * | 2006-02-09 | 2007-08-23 | Ricoh Co Ltd | 定電流回路 |
| US7474145B2 (en) | 2006-02-09 | 2009-01-06 | Ricoh Company, Ltd. | Constant current circuit |
| JP2011150675A (ja) * | 2009-12-25 | 2011-08-04 | Mitsumi Electric Co Ltd | 電流源回路及びそれを用いた遅延回路及び発振回路 |
| CN102156505A (zh) * | 2009-12-25 | 2011-08-17 | 三美电机株式会社 | 电流源电路以及使用该电流源电路的延迟电路及振荡电路 |
| US8248176B2 (en) | 2009-12-25 | 2012-08-21 | Mitsumi Electric Co., Ltd. | Current source circuit and delay circuit and oscillating circuit using the same |
| CN102156505B (zh) * | 2009-12-25 | 2014-08-20 | 三美电机株式会社 | 电流源电路以及使用该电流源电路的延迟电路及振荡电路 |
| WO2019215866A1 (ja) * | 2018-05-10 | 2019-11-14 | リコー電子デバイス株式会社 | 基準電圧発生回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4026109B2 (ja) | 2007-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10599176B1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
| US6919753B2 (en) | Temperature independent CMOS reference voltage circuit for low-voltage applications | |
| US6528979B2 (en) | Reference current circuit and reference voltage circuit | |
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| JP3197535B2 (ja) | 基準電圧発生回路 | |
| US7834610B2 (en) | Bandgap reference circuit | |
| JP2003283258A (ja) | 低電圧動作の基準電圧源回路 | |
| US7474145B2 (en) | Constant current circuit | |
| US20120326697A1 (en) | Temperature Independent Reference Circuit | |
| US7511566B2 (en) | Semiconductor circuit with positive temperature dependence resistor | |
| US20100156386A1 (en) | Reference voltage circuit | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| US8026756B2 (en) | Bandgap voltage reference circuit | |
| US7215184B2 (en) | Reference-voltage generating circuit | |
| JP4117780B2 (ja) | 基準電圧回路および電子機器 | |
| US6184745B1 (en) | Reference voltage generating circuit | |
| JP2002236521A (ja) | 定電流回路、該定電流回路を用いた三角波発生回路およびランプ電圧発生回路 | |
| JP4355710B2 (ja) | Ｍｏｓ型基準電圧発生回路 | |
| JP4919776B2 (ja) | 基準電圧回路 | |
| CN112181042A (zh) | 一种适用于宽电压范围的负电压基准电路 | |
| JP2001142552A (ja) | 温度補償型定電流回路 | |
| US6771116B1 (en) | Circuit for producing a voltage reference insensitive with temperature | |
| JP2008070953A (ja) | 基準電圧発生回路 | |
| Ikeda et al. | Drain current zero-temperature-coefficient point for CMOS temperature-voltage converter operating in strong inversion | |
| JP3424434B2 (ja) | リーク電流補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070914 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131019 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |