CN111614347A - 一种低温漂延时电路 - Google Patents

一种低温漂延时电路 Download PDF

Info

Publication number
CN111614347A
CN111614347A CN202010450056.2A CN202010450056A CN111614347A CN 111614347 A CN111614347 A CN 111614347A CN 202010450056 A CN202010450056 A CN 202010450056A CN 111614347 A CN111614347 A CN 111614347A
Authority
CN
China
Prior art keywords
circuit
digital signal
input end
switch
voltage generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010450056.2A
Other languages
English (en)
Other versions
CN111614347B (zh
Inventor
邹雪城
尚泽元
邹志革
童乔凌
皮庆广
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202010450056.2A priority Critical patent/CN111614347B/zh
Publication of CN111614347A publication Critical patent/CN111614347A/zh
Application granted granted Critical
Publication of CN111614347B publication Critical patent/CN111614347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches

Landscapes

  • Pulse Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种低温漂延时电路，所述电路包括：偏置电流源电路、斜坡电压产生电路和固定阈值开关电路；所述偏置电流源电路用于产生负温系数电流偏置，其输入端接电源电压，其输出端接所述斜坡电压产生电路；所述斜坡电压产生电路的偏置输入端接所述偏置电流源电路的输出端，其数字信号输入端接数字信号输入，其输出端接所述固定阈值开关电路；所述固定阈值开关电路的下拉开关输入端接所述斜坡电压产生电路的输出端，其上拉开关输入端接数字信号输入，其输出端输出延迟后的数字信号。本发明能够对数字信号进行延时处理，且不受温度和电源电压影响；固定阈值开关电路采用晶体闸流管结构作为下拉开关，具有阈值稳定、速度快、结构简单等优点。

Description

一种低温漂延时电路
技术领域
本发明属于模拟集成电路技术领域，具体涉及一种低温漂延时电路。
背景技术
随着各类用电器对开关电源芯片的要求越来越高，开关电源芯片设计对芯片内部的振荡器要求也越来越高。一个开关电源芯片的工作频率对芯片性能的影响涉及纹波、环路稳定性、最大负载等参数，甚至间接影响了芯片的输入电压范围与小信号响应速度。由于芯片在不同带载下所产生的不同热功率与环境的温度变化使得芯片工作在不同的温度下，而不同工艺下的器件所具有的不同温度特性使得振荡器的输出频率也会受温度影响而变化，同时对于电源管理芯片，其电源电压在实际应用时可能在一定范围内变化，电源的变化也会对振荡器的输出频率产生一定的影响。
图1所示为一种常见的RC延时电路，包括：PMOS管P1、P2和NMOS管N1、N2构成的反相器电路与电容C1。在该电路中，通过控制电容C1的大小来改变单级反相器发生60°相移所需的频率，从而控制振荡器输出频率。然而，当温度发生变化的时候，由于MOS管的温度特性导致其阈值与导通电阻都发生变化，从而影响了单极反相器的传输函数与延时；当电源电压VDD发生变化时，由于MOS管的导通程度的变化导致的MOS器件等效电阻的变化，也会对RC延时电路产生的延时造成影响。
发明内容
针对现有技术的缺陷和改进需求，本发明提供了一种低温漂延时电路，其目的在于解决温度与电源电压变化时，片内集成振荡器的单级延时受影响的问题。
为实现上述目的，本发明提供了一种低温漂延时电路，包括：偏置电流源电路、斜坡电压产生电路和固定阈值开关电路；
所述偏置电流源电路用于产生负温系数电流偏置，其输入端接电源电压，其输出端接所述斜坡电压产生电路；
所述斜坡电压产生电路的偏置输入端接所述偏置电流源电路的输出端，其数字信号输入端接数字信号输入，其输出端接所述固定阈值开关电路；
所述固定阈值开关电路的下拉开关输入端接所述斜坡电压产生电路的输出端，其上拉开关输入端接数字信号输入，其输出端输出延迟后的数字信号。
进一步地，所述固定阈值开关电路的下拉开关采用晶体闸流管结构；所述晶体闸流管的门极为NPN管基极，与所述斜坡电压产生电路的输出端相连；所述晶体闸流管的阴极接地，阳极输出下降沿被延迟的数字信号。
进一步地，所述固定阈值开关电路的上拉开关输入端接数字信号输入，所述数字信号通过RC串联延迟电路接入反相器的输入端，所述反相器的输出端与一个PMOS倒比管相连；所述PMOS倒比管的源极接电源电压，漏极与所述晶体闸流管的阳极相连，输出下降沿被延迟的数字信号。
进一步地，当所述斜坡电压产生电路的输出信号电平高于所述NPN管的基极-射极导通电压时，所述固定阈值开关电路输出低电平。
进一步地，所述固定阈值开关电路的上拉开关采用晶体闸流管结构；所述晶体闸流管的门极为PNP管基极，与所述斜坡电压产生电路的输出端相连；所述晶体闸流管的阳极接电源电压，阴极输出上升沿被延迟的数字信号。
进一步地，所述固定阈值开关电路的下拉开关输入端接数字信号输入，所述数字信号通过RC串联延迟电路接入反相器的输入端，所述反相器的输出端与一个NMOS倒比管相连；所述NMOS倒比管的源极接地，漏极与所述晶体闸流管的阴极相连，输出上升沿被延迟的数字信号。
进一步地，所述斜坡电压产生电路通过电流对电容充电产生斜坡信号，其数字信号输入端输入高电平时，输出为低电平；其数字信号输入端输入低电平时，输出为随时间线性上升的斜坡信号。
进一步地，所述偏置电流源电路通过放大器将二极管接法的NMOS管的栅源电压钳位到电阻两端，产生偏置电流，并通过电流镜输出偏置信号。
进一步地，所述电阻由阱电阻与poly电阻串联组成。
总体而言，通过本发明所构思的以上技术方案，能够取得以下有益效果：
(1)本发明采用晶闸管下拉开关，能够提供一较为稳定的具有负温系数的开关阈值，产生该阈值的结构较为简单，且由于晶闸管的结构特征，其导通速度较快；通过采用负温系数电流对电容充电，使低温漂延时电路能够将输入端时钟信号下降沿或上升沿进行一个稳定的不受温度与电源电压影响的延时。
(2)本发明通过采用MOS上拉开关替代固定的电阻作为可变电阻，减小了晶闸管导通电流的同时也增强了对反相器栅极的驱动能力，同时减小了器件面积。
(3)本发明利用NMOS管阈值电压的温度特性与阱电阻的温度特性来产生一负温系数电流，使得该负温系数电流产生电路输出偏置的温度系数可以在一定范围内自由调节。
附图说明
图1是现有技术的一种常见RC延时电路原理示意图；
图2是本发明提供的一种低温漂延时电路的结构框图；
图3是本发明实例提供的低温漂延时电路的结构示意图；
图4是本发明实例提供的偏置电流源电路的结构示意图；
图5是本发明又一实例提供的低温漂延时电路的结构示意图；
图6是本发明应用于三级环形振荡器电路实例的结构框图；
图7是图6电路中关键信号的波形图；
图8是图6振荡器电路输出频率的温度特性图；
附图标记说明：
100、200、300、500、606、607、608：延时电路，101、201、301、401、501、601：电源电压VDD，206、400：偏置电流源电路，207、307、507：斜坡电压产生电路，208、308、508：固定阈值开关电路，102、202、302、502：数字信号输入，103、203、303、503、603、604、605：经过延时后的数字信号，204、304、404、504：负温系数电流偏置，205、305、505：斜坡电压信号，209、309、509：晶体闸流管结构开关，600：振荡器电路，602：时钟信号。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图2为本发明提出的振荡器电路200的结构示意图，包括偏置电流源电路206、斜坡电压产生电路207和固定阈值开关电路208。
具体的，偏置电流源电路206产生的负温系数电流偏置204通过电流镜镜像到斜坡电压产生电路207中，斜坡电压产生电路207得到可用于对电容充电的负温系数电流，因此能够产生具有负温系数斜率的斜坡电压信号，固定阈值开关电路208受数字信号输入202与斜坡信号205控制，斜坡信号205按恒定斜率变化到一定值时触发固定阈值开关电路208使其输出203电平翻转。由于固定阈值开关电路的开关阈值具有负温特性，因此需要调节206电路的温度系数使电流偏置与开关阈值在温度变化时具有趋势接近的变化。
图3为本发明所使用的低温漂延时电路，304(1)与304(2)为负温度系数电流偏置用于产生一个负温系数电流为电容C1充电。当输入端数字信号输入302为高电平时，C1两端压降为0，晶闸管被关断，PMOS上拉开关P4导通，输出信号303为高电平。当输入端数字信号输入302由高电平翻转为低电平时，NMOS管N1/N2截止，PMOS管P3导通，通过两个二极管D1/D2将倒比管P4的栅极拉高至P4具有高导通电阻状态。当N1管截止后，电容C1通过P1/P2两管充电，其正端电压线性增加，直至达到Q2管的基极-射极导通电压后，由Q1/Q2构成的晶闸管结构导通，输出信号303变为低电平，电压为二极管导通压降。由此可知该结构输入信号302的下降沿经过一段电容充电的延时后在303输出一下降沿，该延时如下式：
Figure BDA0002507189320000051
其中，VTH为晶闸管的导通阈值，大小为NPN三极管基极-射极导通电压，C0为延时电路里的充电电容，INT,BIAS为具有负温系数的电流。
在图3所示的电路中，当输入信号302由低电平翻转为高电平时，若P4管变为低导通电阻发生于晶闸管Q1/Q2关断之前，则可能出现Q1/Q2无法正常切断电流供给，难以关断的问题。因此加入电阻R1与电容C2对P4的彻底导通进行滞后以确保晶闸管能够正常关断。R1与C2的值不必十分精确，只需确保P4彻底导通与晶闸管关断两个行为的顺序即可，此处两器件的乘积所得的时间常数需远小于开关周期，以减小片内器件R1与C2的温度特性带来的偏差。此处可选择poly电阻与MOS电容作为R1与C2。
图4为本发明所使用的偏置电流源电路，图中P1为一倒比管，与P2比例相差较大，主要用于产生一较小电流保障二极管接法的NMOS管N1的导通栅源电压接近阈值电压，N1采用尺寸较大的NMOS管。通过放大器EA与NMOS管N5将N1的栅源电压钳位到串联电阻R1/R2两端，产生一与N1栅源电压成正比的电流，输出两偏置信号404(1)和404(2)。该电流如下式：
Figure BDA0002507189320000061
式中，N为P2与P1的宽长比比值，VGS1为N1的栅源电压，VTH为晶闸管的导通阈值；
Figure BDA0002507189320000062
其中，μn为MOS管n型载流子迁移率，Cox为MOS管单位栅氧电容，
Figure BDA0002507189320000063
为NMOS管N1的宽长比。
由上式可得，
Figure BDA0002507189320000064
若将K'n视为极大值，则栅源电压VGS1可等效为VTH。本发明采用HGBCD0.35μm工艺实现，该工艺中NMOS管阈值电压具有负温特性，tt工艺下其温度系数大致为-0.4mV/℃，可以作为具有负温系数的电压量进行电路设计。同时，通过采用具有正温系数的N阱电阻与具有微小负温系数的poly电阻依照不同比例串联可得一具有特定温度系数的等效电阻，并进一步调节所需负温系数电流的温度系数。
图4所示的电路中，R3/R4、P4/P5与N2/N3/N4组成启动电路，当P2管处于截止状态时，P4/N3/N4三管都处于截止状态，倒比管P5受R3/R4驱动可等效为一大电阻，将N2的栅极上拉为高电平，此时N2作为一下拉电阻向P2/P3所在支路注入电流，从而启动电路。当P2作为镜像源导通后，P4/N3/N4通过电流镜像使得N3管的导通电阻远小于P5，从而拉低N2管的栅极电压，关断启动电路。
图5所示电路中，其基本原理与图3电路300基本相同，只是对上升沿信号进行了延时处理。当输入端数字信号输入502为低电平时，C1两端压降为0，晶闸管被关断，NMOS下拉开关N4导通，输出信号503为高电平。当输入端数字信号输入502由低电平翻转为高电平时，PMOS管P1/P2截止，NMOS管N3导通，通过两个二极管D1/D2将倒比管N4的栅极拉低至N4具有高导通电阻状态。当P1管截止后，电容C1通过N1/N2两管充电，其负端电压线性下降，直至Q1管的基极-射极结导通后，由Q1/Q2构成的晶闸管结构导通，输出信号503变为低电平，电压为高电平减二极管导通压降。由此可知该结构输入信号502的上升沿经过一段电容充电的延时后在503输出一上升沿。
图6为本发明应用于三级环形振荡器电路的框图。通过在每级反相器间加入一远大于反相器延时的低温漂延时电路，即可提供一频率稳定的方波时钟信号。由于本发明低温漂延时电路的输出低电平为二极管导通电压，为保证输出低电平能够正常关断MOS器件，需将输出信号通过反相器进行波形整形。图6所示振荡器电路600常温下各延时单元输出信号波形如图7所示，可知振荡器周期为三个延时单元的延时之和，输出时钟信号占空比为33％。图6所示电路在tt工艺角下工作于各温度下的工作频率如图8所示，由图8可以看出，各温度下频率的波动量在4％以内，变化较小。
综上所述，当延时单元工作于变化的温度下时，由于延时单元产生的延时几乎不变，因此能够为电路提供一稳定的，具有低温漂特性的延时。本发明应用于振荡器电路中时，振荡器输出频率受温度影响较小，同时由于偏置电流源电路输出的偏置信号所产生的电流不受输入电压影响，因此低温漂延时单元产生的延时也不随电源电压的变化而发生改变，振荡器输出频率稳定。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种低温漂延时电路，其特征在于，包括：偏置电流源电路、斜坡电压产生电路和固定阈值开关电路；
所述偏置电流源电路用于产生负温系数电流偏置，其输入端接电源电压，其输出端接所述斜坡电压产生电路；
所述斜坡电压产生电路的偏置输入端接所述偏置电流源电路的输出端，其数字信号输入端接数字信号输入，其输出端接所述固定阈值开关电路；
所述固定阈值开关电路的下拉开关输入端接所述斜坡电压产生电路的输出端，其上拉开关输入端接数字信号输入，其输出端输出延迟后的数字信号。
2.如权利要求1所述的低温漂延时电路，其特征在于，所述固定阈值开关电路的下拉开关采用晶体闸流管结构；
所述晶体闸流管的门极为NPN管基极，与所述斜坡电压产生电路的输出端相连；所述晶体闸流管的阴极接地，阳极输出下降沿被延迟的数字信号。
3.如权利要求2所述的低温漂延时电路，其特征在于，所述固定阈值开关电路的上拉开关输入端接数字信号输入，所述数字信号通过RC串联延迟电路接入反相器的输入端，所述反相器的输出端与一个PMOS倒比管相连；所述PMOS倒比管的源极接电源电压，漏极与所述晶体闸流管的阳极相连，输出下降沿被延迟的数字信号。
4.如权利要求2所述的低温漂延时电路，其特征在于，当所述斜坡电压产生电路的输出信号电平高于所述NPN管的基极-射极导通电压时，所述固定阈值开关电路输出低电平。
5.如权利要求1所述的低温漂延时电路，其特征在于，所述固定阈值开关电路的上拉开关采用晶体闸流管结构；
所述晶体闸流管的门极为PNP管基极，与所述斜坡电压产生电路的输出端相连；所述晶体闸流管的阳极接电源电压，阴极输出上升沿被延迟的数字信号。
6.如权利要求5所述的低温漂延时电路，其特征在于，所述固定阈值开关电路的下拉开关输入端接数字信号输入，所述数字信号通过RC串联延迟电路接入反相器的输入端，所述反相器的输出端与一个NMOS倒比管相连；所述NMOS倒比管的源极接地，漏极与所述晶体闸流管的阴极相连，输出上升沿被延迟的数字信号。
7.如权利要求1所述的低温漂延时电路，其特征在于，所述斜坡电压产生电路通过电流对电容充电产生斜坡信号，其数字信号输入端输入高电平时，输出为低电平；其数字信号输入端输入低电平时，输出为随时间线性上升的斜坡信号。
8.如权利要求1所述的低温漂延时电路，其特征在于，所述偏置电流源电路通过放大器将二极管接法的NMOS管的栅源电压钳位到电阻两端，产生偏置电流，并通过电流镜输出偏置信号。
9.如权利要求8所述的低温漂延时电路，其特征在于，所述电阻由阱电阻与poly电阻串联组成。
CN202010450056.2A 2020-05-25 2020-05-25 一种低温漂延时电路 Active CN111614347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010450056.2A CN111614347B (zh) 2020-05-25 2020-05-25 一种低温漂延时电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010450056.2A CN111614347B (zh) 2020-05-25 2020-05-25 一种低温漂延时电路

Publications (2)

Publication Number Publication Date
CN111614347A true CN111614347A (zh) 2020-09-01
CN111614347B CN111614347B (zh) 2022-03-18

Family

ID=72202332

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010450056.2A Active CN111614347B (zh) 2020-05-25 2020-05-25 一种低温漂延时电路

Country Status (1)

Country Link
CN (1) CN111614347B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022106960A1 (en) * 2020-11-23 2022-05-27 Silanna Asia Pte Ltd Noise-tolerant delay circuit

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994945A (en) * 1998-03-16 1999-11-30 Integrated Device Technology, Inc. Circuit for compensating for variations in both temperature and supply voltage
JP2001285040A (ja) * 2000-03-29 2001-10-12 Nec Kyushu Ltd 半導体集積回路
JP2003152516A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Works Ltd オンディレー回路
JP2005217860A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 遅延回路
CN1949668A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种单端输入的迟滞比较电路
TW201014185A (en) * 2008-09-18 2010-04-01 Holtek Semiconductor Inc Circuit and method with temperature compensation
CN102156505A (zh) * 2009-12-25 2011-08-17 三美电机株式会社 电流源电路以及使用该电流源电路的延迟电路及振荡电路
CN103346764A (zh) * 2013-06-27 2013-10-09 瓮福（集团）有限责任公司 一种高速交流电子开关
CN106255270A (zh) * 2016-08-30 2016-12-21 华中科技大学 基于功率管漏极检测技术的原边反馈反激式led恒流驱动器
CN109491438A (zh) * 2018-12-05 2019-03-19 北京矽成半导体有限公司 不受温度电压影响的固定延迟电路及其控制方法
CN209982460U (zh) * 2019-06-06 2020-01-21 郑州万用电子科技有限公司 一种用于排气扇的二线制自动换气开关电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994945A (en) * 1998-03-16 1999-11-30 Integrated Device Technology, Inc. Circuit for compensating for variations in both temperature and supply voltage
JP2001285040A (ja) * 2000-03-29 2001-10-12 Nec Kyushu Ltd 半導体集積回路
JP2003152516A (ja) * 2001-11-19 2003-05-23 Matsushita Electric Works Ltd オンディレー回路
JP2005217860A (ja) * 2004-01-30 2005-08-11 Renesas Technology Corp 遅延回路
CN1949668A (zh) * 2006-10-25 2007-04-18 华中科技大学 一种单端输入的迟滞比较电路
TW201014185A (en) * 2008-09-18 2010-04-01 Holtek Semiconductor Inc Circuit and method with temperature compensation
CN102156505A (zh) * 2009-12-25 2011-08-17 三美电机株式会社 电流源电路以及使用该电流源电路的延迟电路及振荡电路
CN103346764A (zh) * 2013-06-27 2013-10-09 瓮福（集团）有限责任公司 一种高速交流电子开关
CN106255270A (zh) * 2016-08-30 2016-12-21 华中科技大学 基于功率管漏极检测技术的原边反馈反激式led恒流驱动器
CN109491438A (zh) * 2018-12-05 2019-03-19 北京矽成半导体有限公司 不受温度电压影响的固定延迟电路及其控制方法
CN209982460U (zh) * 2019-06-06 2020-01-21 郑州万用电子科技有限公司 一种用于排气扇的二线制自动换气开关电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
R. AROCKIASAMY等: "A Novel Scheme to Obtain Voltage Controlled Time Delay Suitable for Thyristor Control", 《 IEEE TRANSACTIONS ON INDUSTRIAL ELECTRONICS AND CONTROL INSTRUMENTATION 》 *
李锦屏等: "一种基于快速开关的新型故障电流限制器", 《智能电网》 *
陈晓飞等: "数字控制单相boost-PFC系统的优化设计", 《华中科技大学学报(自然科学版)》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022106960A1 (en) * 2020-11-23 2022-05-27 Silanna Asia Pte Ltd Noise-tolerant delay circuit
US11451220B2 (en) 2020-11-23 2022-09-20 Silanna Asia Pte Ltd Noise-tolerant delay circuit
US11777481B2 (en) 2020-11-23 2023-10-03 Silanna Asia Pte Ltd Noise-tolerant delay circuit

Also Published As

Publication number Publication date
CN111614347B (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
EP1523806B1 (en) Ring oscillator with frequency stabilization
US6809603B1 (en) Ring oscillator having a stable output signal without influence of MOS devices
CN108958344B (zh) 基体偏压产生电路
CN107017841B (zh) 温度补偿振荡器
US9882558B1 (en) Power-on reset circuit
US10804888B1 (en) Delay circuit and electronic system equipped with delay circuit
US10401891B2 (en) Reference voltage circuit and semiconductor device
WO2011028946A1 (en) A temperature compensated rc oscillator for signal conditioning asic using source bulk voltage of mosfet
JPS58123223A (ja) Ｍｏｓパワ−オンリセツト回路
US5886567A (en) Back bias voltage level detector
CN210431389U (zh) 振荡电路和集成电路
CN106656111B (zh) 环形振荡器
CN111614347B (zh) 一种低温漂延时电路
US6930534B1 (en) Temperature compensated integrated circuits
CN110336558B (zh) 振荡电路和集成电路
CN110518903B (zh) 一种电平移位电路
EP2482455A2 (en) Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device
CN114388017A (zh) 振荡电路及存储器
CN108549448B (zh) 一种带瞬态增强的带隙基准电路
CN112152446B (zh) 电荷泵升压电路
TWI559674B (zh) Ｐｎ接面振盪器裝置與方法
CN218482777U (zh) 一种外部模拟软启动电路
CN114815950B (zh) 电流产生电路、芯片及电子设备
US10700637B2 (en) Oscillator circuits capable of compensating for PVT variations
CN110706642B (zh) 一种用于led显示屏驱动芯片的振荡电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant