CN102148625B - 具有嵌入时钟接口的收发器和操作收发器的方法 - Google Patents

具有嵌入时钟接口的收发器和操作收发器的方法 Download PDF

Info

Publication number
CN102148625B
CN102148625B CN201110035095.7A CN201110035095A CN102148625B CN 102148625 B CN102148625 B CN 102148625B CN 201110035095 A CN201110035095 A CN 201110035095A CN 102148625 B CN102148625 B CN 102148625B
Authority
CN
China
Prior art keywords
dummy bits
bit
logic state
data component
multiple data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110035095.7A
Other languages
English (en)
Other versions
CN102148625A (zh
Inventor
吴云泽
李在烈
金晋镐
金泰镇
李周桓
辛钟信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102148625A publication Critical patent/CN102148625A/zh
Application granted granted Critical
Publication of CN102148625B publication Critical patent/CN102148625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/107—Serial-parallel conversion of data or prefetch
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

一种收发器包括：发送器，用来响应于第一时钟信号将多个数据分量转换为串行数据并且发送串行数据；和接收器，用来接收串行数据并且响应于依据串行数据产生的第二时钟信号将串行数据转换为多个数据分量。发送器按照预定的间隔添加至少一个伪比特到串行数据。该至少一个伪比特包括关于多个数据分量的类型的信息。

Description

具有嵌入时钟接口的收发器和操作收发器的方法
相关申请的交叉引用
本发明要求2010年2月5日提交的韩国专利申请No.10-2010-0011194的优先权，其公开内容通过引入在此整体并入。
技术领域
本发明构思的实施例一般涉及收发器。更具体地，本发明构思的实施例涉及配置为使用嵌入时钟信号来发送和接收数据的收发器、以及操作该收发器的方法。
背景技术
收发器设备常常同步于时钟信号发送和接收数据。在一些收发器设备中，数据和时钟信号在分开的线上传送。可是，在一些收发器设备中，时钟信号被嵌入在数据中，利用嵌入时钟信号发送和接收数据的收发器被视为具有嵌入时钟接口。
发明内容
本发明构思的实施例提供使用嵌入时钟接口的收发器，以及操作该收发器的方法。
根据本发明构思的一个实施例，操作收发器的方法包括：响应于第一时钟信号将多个数据分量转换为串行数据，发送和接收串行数据，从串行数据产生第二时钟信号，以及响应于第二时钟信号将串行数据转换为多个数据分量。将多个数据分量转换为串行数据包括按照预定的间隔添加至少一个伪比特到串行数据，该至少一个伪比特指示多个数据分量的类型。
在特定实施例中，将多个数据分量转换为串行数据包括：根据多个数据分量的类型，将至少一个伪比特设置为和与该伪比特相邻的比特的逻辑状态相同或不同的逻辑状态，并且其中将串行数据转换为多个数据分量包括：通过比较与伪比特相邻的比特的逻辑状态和伪比特的逻辑状态来识别多个数据分量的类型。
在特定实施例中，将多个数据分量转换为串行数据包括：通过根据多个数据分量的类型，设置包括伪比特的预定数量的比特的逻辑状态来产生串行数据，以及其中将串行数据转换为多个数据分量包括：通过相互比较该预定数量的比特的逻辑状态来识别多个数据分量的类型。
在特定实施例中，将多个数据分量转换为串行数据包括：在多个数据分量包括有效载荷信息时，将至少一个伪比特设置为和与至少一个伪比特相邻的比特不同的逻辑状态；并且还包括，在多个数据分量不包括有效载荷信息时，将至少一个伪比特设置为和与伪比特相邻的比特相同的逻辑状态；以及还包括，其中多个数据分量不包括有效载荷信息时，根据多个数量分量的类型来设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态。
在特定实施例中，将串行数据转换为多个数据分量包括：在伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态时，确定多个数据分量包括有效载荷信息；以及还包括，在伪比特的逻辑状态与该伪比特相邻的比特的逻辑状态相同时，确定多个数据分量不包括有效载荷信息；以及还包括，其中多个数据分量不包括有效载荷信息时，通过相互比较包括该伪比特的预定数量的比特的逻辑状态来确定多个数据分量的类型。
在特定实施例中，通过响应于第一时钟信号以逐个比特为基础顺序交错多个数据分量来将数据分量转换为串行数据。
根据本发明构思的另一方面，配置来发送和接收具有嵌入时钟的数据的收发器包括发送器，配置来响应于第一时钟信号将多个数据分量转换为串行数据并且发送串行数据；和接收器，配置来接收串行数据并且响应于依据串行数据产生的第二时钟信号将串行数据转换为多个数据分量。发送器按照预定的间隔添加至少一个伪比特到串行数据，该至少一个伪比特包括关于多个数据分量的类型的信息。
在特定实施例中，发送器根据多个数据分量的类型，将至少一个伪比特设置为具有和与该伪比特相邻的比特相同的逻辑状态或不同的逻辑状态，以及其中接收器通过比较与伪比特相邻的比特的逻辑状态和至少一个伪比特的逻辑状态来识别多个数据分量的类型。
在特定实施例中，发送器通过根据多个数据分量的类型，设置包括伪比特的预定数量的比特的逻辑状态来产生串行数据，以及其中接收器通过相互比较该预定数量的比特的逻辑状态来识别多个数据分量的类型。
在特定实施例中，发送器根据多个数据分量是否包括有效载荷信息来将伪比特的逻辑状态设置为和与该伪比特相邻的比特相同的逻辑状态或不同的逻辑状态，以及其中接收器根据伪比特的逻辑状态是和与该伪比特相邻的比特的逻辑状态相同还是不同来确定多个数据分量包括有效载荷信息。
在特定实施例中，其中多个数据分量不包括有效载荷信息时，发送器设置至少一个伪比特具有和与该伪比特相邻的比特相同的逻辑状态，以及根据多个数据分量的类型设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态，以及其中接收器通过检测至少一个伪比特具有和与该伪比特相邻的比特相同的逻辑状态确定多个数据分量不包括有效载荷信息。
在特定实施例中，其中多个数据分量包括有效载荷信息时，发送器设置伪比特具有和与该伪比特相邻的比特相同的逻辑状态，以及接收器通过检测伪比特的逻辑状态是否和与该伪比特相邻的比特的逻辑状态相同来确定多个数据分量是否包括有效载荷信息。
在特定实施例中，其中多个数据分量不包括有效载荷信息时，发送器设置伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态，以及根据多个数据分量的类型设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态，以及其中，在伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态时，接收器确定多个数据分量不包括有效载荷信息，以及通过相互比较预定数量的比特的逻辑状态识别多个数据分量的类型。
在特定实施例中，发送器包括用于基于基准时钟信号产生第一时钟信号的延迟锁定环或锁相环，以及接收器包括用于基于串行数据产生第二时钟信号的延迟锁定环或锁相环。
在特定实施例中，发送器通过响应于第一时钟信号以逐个比特为基础顺序交错多个数据分量来将多个数据分量转换为串行数据。
在特定实施例中，数据分量包括要在显示设备上显示的显示信息。
在特定实施例中，该显示设备包括包含多个像素区域的面板，其中发送器是该显示设备的控制器的一部分，并且其中接收器是源极驱动器的一部分，该源极驱动器基于多个数据分量驱动面板的源极线。
根据本发明构思的另一实施例，用于发送具有嵌入时钟信息的数据的发送器包括：时钟信号产生器，配置来基于基准时钟信号产生时钟信号，以及数据转换器，配置来响应于该时钟信号将多个数据分量转换为串行数据。数据转换器按照预定的间隔添加至少一个伪比特到串行数据，其中该至少一个伪比特指示多个数据分量的类型。
在特定实施例中，发送器响应于时钟信号通过以逐个比特为基础顺序交错多个数据分量来将多个数据分量转换为串行数据。
在特定实施例中，数据分量包括要在显示设备上显示的显示信息。
附图说明
附图说明本发明构思的选择的实施例。在附图中，相似参考数字指示相似特征。
图1是根据本发明构思的实施例的收发器的框图。
图2A是根据本发明构思的实施例的图1的第一时钟信号产生器的框图。
图2B是根据本发明构思的实施例的图1的第二时钟信号产生器的框图。
图3A是根据本发明构思的另一实施例的图1的第一时钟信号产生器的框图。
图3B是根据本发明构思的另一实施例的图1的第二时钟信号产生器的框图。
图4是说明根据本发明构思的实施例的图1的第一数据转换器的框图。
图5是说明根据本发明构思的实施例的图1的第二数据转换器的框图。
图6是说明能够由图1的收发器处理的示例数据式样的波形图。
图7是根据本发明构思的实施例的使用嵌入时钟信号操作收发器的方法的流程图。
图8A到8C是通过图7的方法产生的串行数据的波形图。
图9是根据本发明构思的另一实施例的使用嵌入时钟信号操作收发器的方法的流程图。
图10A到10C是通过图9的方法产生的串行数据的波形图。
图11是根据本发明构思的另一实施例的使用嵌入时钟信号操作收发器的方法的流程图。
图12A到12C是通过图11的方法产生的串行数据的波形图。
图13是根据本发明构思的实施例的显示设备的框图。
图14是在图13的显示设备中使用的数据的状态图。
具体实施方式
下面参考附图描述本发明构思的实施例。这些实施例展示为教示的示例而不解读为限制本发明构思的范围。
图1是根据本发明构思的实施例的收发器100的框图。
参考图1，收发器100包括发送器TX和接收器RX。
发送器TX使用基准时钟信号CLK_REF将多个并行数据分量PDATA_1，PDATA_2，...，PDATA_n转换为串行数据SDATA并且发送串行数据SDATA到接收器RX。发送器TX包括第一时钟信号产生器110和第一数据转换器120。基准时钟信号CLK_REF和数据分量PDATA_1，PDATA_2，...，PDATA_n是根据预定逻辑的操作产生和输出的信号。
第一时钟信号产生器110使用基准时钟信号CLK_REF产生和输出第一时钟信号CLK_1。第一时钟信号产生器110一般包括锁相环(PLL)或延迟锁定环(DLL)。将参考图2A或3A更详细地描述第一时钟信号产生器110的实施例。
第一数据转换器120响应于第一时钟信号CLK_1将数据分量PDATA_1，PDATA_2，...，PDATA_n转换为串行数据SDATA。串行数据SDATA包括关于数据分量PDATA_1，PDATA_2，...，PDATA_n和第一时钟信号CLK_1两者的信息。将参考图4更详细地描述第一数据转换器120的示例配置。第一数据转换器120一般包括用于将并行接收的数据分量转换为串行数据的串行化器。
第一数据转换器120能够产生具有包含关于数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息的至少一个伪比特的串行数据SDATA。伪比特也包括时钟信息。替换地，第一数据转换器120能够响应于第一时钟信号CLK_1通过以逐个比特为基础顺序交错数据分量PDATA_1，PDATA_2，...，PDATA_n来将数据分量PDATA_1，PDATA_2，...，PDATA_n转换为串行数据SDATA。例如，第一数据转换器120能够产生按照如下顺序的串行数据SDATA：第一数据PDATA_1的第一比特、第二数据PDATA_2的第一比特、第三数据PDATA_3的第一比特、第一数据PDATA_1的第二比特、第二数据PDATA_2的第二比特、第三数据PDATA_3的第二比特。替换地，第一数据转换器120能够响应于第一时钟信号CLK_1通过以逐个比特为基础顺序交错数据分量PDATA_1，PDATA_2，...，PDATA_n并且插入包含关于数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息的至少一个伪比特来产生串行数据SDATA。将参考图6到12C更详细地描述第一数据转换器120的操作的示例。
接收器RX使用从发送器TX接收的串行数据SDATA产生第二时钟信号CLK_2，并且响应于第二时钟信号CLK_2将串行数据SDATA转换为数据分量PDATA_1，PDATA_2，...，PDATA_n。接收器RX包括第二时钟信号产生器150和第二数据转换器160。
第二时钟信号产生器150使用串行数据SDATA产生第二时钟信号CLK_2。因为从发送器TX发送的串行数据SDATA包括关于数据分量PDATA_1，PDATA_2，...，PDATA_n的信息和时钟信息，第二时钟信号产生器150通过从串行数据SDATA中提取时钟信息产生第二时钟信号CLK_2。第二时钟信号产生器150一般包括PLL或DLL。将参考图2B或3B更详细地描述第二时钟信号产生器150的配置的示例。
第二数据转换器160响应于第二时钟信号CLK_2将串行数据SDATA转换为数据分量PDATA_1，PDATA_2，...，PDATA_n。将参考图5更详细地描述第二数据转换器160的示例。第二数据转换器160能够包括例如用于将串行输入的数据转换为多个并行数据分量的解串行化器。将参考图6到12C更详细地描述第二数据转换器160的操作的示例。
图2A是根据本发明构思的实施例的图1的第一时钟信号产生器110的框图。具体地，图2A说明其中图1的第一时钟信号产生器110是PLL的实施例。
在图2A的实施例中，第一时钟信号产生器110包括相位频率检测器(PFD)210、电荷泵/环路滤波器(CP/LP)220、电压受控振荡器(VCO)230和划分器(DIV)240。
PFD 210通过比较基准时钟信号CLK_REF和经划分的时钟信号CLKD来检测相位差。CP/LP 220将PFD 210的输出信号转换为电压信号并且输出该电压信号作为用于控制VCO 230的控制电压信号Vctrl。VCO 230响应于控制电压信号Vctrl输出具有预定频率的第一时钟信号CLK_1。DIV 240通过划分从VCO 230输出的第一时钟信号CLK_1来输出划分的时钟信号CLKD。
第一时钟信号产生器110不要求具有图2A中示出的配置，并且可以具有另外的配置，只要第一时钟信号CLK_1被适当地产生以用于第一数据转换器120的正常操作。
图2B是根据本发明构思的实施例的图1的第二时钟信号产生器150的框图。具体地，图2B说明其中图1的第二时钟信号产生器150包括时钟信号提取器250和PLL 200的实施例。
参考图1和2B，时钟信号提取器250从串行数据SDATA中提取时钟信号CLKR。在串行数据SDATA包括包含时钟信息的伪比特时，时钟信号提取器250使用伪比特提取时钟信号CLKR。替换地，在时钟信息不包括在伪比特中但是包括在串行数据SDATA中时，时钟信号提取器250使用串行数据SDATA提取时钟信号CLKR。
与图2A类似，PLL 200包括PFD 210、CP/LP 220、VCO 230和DIV 240。
PFD 210通过比较时钟信号CLKR和经划分的时钟信号CLKD来检测相位差。CP/LP 220将PFD 210的输出信号转换为电压信号并且输出该电压信号作为用于控制VCO 230的控制电压信号Vctrl。VCO 230响应于控制电压信号Vctrl输出具有预定频率的第二时钟信号CLK_2。DIV 240通过划分从VCO 230输出的第二时钟信号CLK_2来输出划分的时钟信号CLKD。
第二时钟信号产生器150不要求具有图2B中示出的配置，并且可以具有另外的配置，只要第二时钟信号CLK_2被适当地产生以用于第二数据转换器160的正常操作。
图3A是根据本发明构思的另一实施例的图1的第一时钟信号产生器110的框图。具体地，图3A说明其中图1的第一时钟信号产生器110是DLL的实施例。
参考图1和3A，第一时钟信号产生器110包括相位检测器310、延迟控制器320和延迟单元330。相位检测器310通过比较基准时钟信号CLK_REF和第一时钟信号CLK_1来检测相位差。延迟控制器320响应于相位检测器310的输出信号输出用于控制延迟单元330的控制信号CON。延迟单元330响应于控制信号CON输出通过将基准时钟信号CLK_REF延迟预定的时间获得的第一时钟信号CLK_1。延迟单元330包括多个延迟端(未示出)，其中每个延迟端包括反相器或触发器。
第一时钟信号产生器110不要求具有图3A中示出的配置，并且可以具有另外的配置，只要第一时钟信号CLK_1被适当地产生以用于第一数据转换器120的正常操作。
图3B是根据本发明构思的另一实施例的图1的第二时钟信号产生器150的框图。具体地，图3B说明其中图1的第二时钟信号产生器150包括DLL的实施例。第二时钟信号产生器150包括时钟信号提取器350和DLL 300。
参考图1和3B，时钟信号提取器350从串行数据SDATA中提取时钟信号CLKR。例如，在串行数据SDATA包括包含时钟信息的伪比特时，时钟信号提取器350使用伪比特提取时钟信号CLKR。替换地，在时钟信息不包括在伪比特中，但是包括在串行数据SDATA中时，时钟信号提取器350使用串行数据SDATA提取时钟信号CLKR。
DLL 300包括相位检测器310、延迟控制器320和延迟单元330。相位检测器310通过比较时钟信号CLKR和第二时钟信号CLK_2来检测相位差。延迟控制器320响应于相位检测器310的输出信号输出用于控制延迟单元330的控制信号CON。延迟单元330响应于控制信号CON输出通过将时钟信号CLKR延迟预定的时间获得的第二时钟信号CLK_2。延迟单元330包括多个延迟端(未示出)，其中每个延迟端包括反相器或触发器。
第二时钟信号产生器150不要求具有图3B中示出的配置，并且可以具有另外的配置，只要第二时钟信号CLK_2被适当地产生以用于第二数据转换器160的正常操作。
图4是说明根据本发明构思的实施例的图1的第一数据转换器120的框图。
参考图1和4，第一数据转换器120包括多个触发器410_1，410_2，...，410_n。其中第一到第n数据分量PDATA_1，PDATA_2，...，PDATA_n被并行输入到第一数据转换器120，第一到第n触发器410_1，410_2，...，410_n响应于第一时钟信号CLK_1的相应的时钟信号CLK_11、CLK_12、...、CLK_1n来延迟输入数据。作为示例，假定第一时钟信号CLK_11、CLK_12、...、CLK_1n按照连续的间隔被顺序地使能。在该示例中，第一数据PDATA_1在初始间隔期间经由第一触发器410_1输出，第二数据PDATA_2在下一间隔期间经由第二触发器410_2输出，等等。当在每个间隔中输出每个数据分量的一个比特时，第一到第n数据PDATA_1，PDATA_2，...，PDATA_n的各第一比特被顺序包括在串行数据SDATA中，然后第一到第n数据PDATA_1，PDATA_2，...，PDATA_n的各第二比特被顺序包括在串行数据SDATA中。将参考图6到12C更详细地描述第一数据转换器120的操作的示例。
图5是根据本发明构思的实施例的图1的第二数据转换器160的框图。
参考图1和5，第二数据转换器160包括多个触发器510_1，510_2，...，510_n。其中从第一数据转换器120输出的串行数据SDATA被输入到第二数据转换器160，第一到第n触发器510_1，510_2，...，510_n响应于第二时钟信号CLK_2的各自的时钟信号CLK_21、CLK_22、...、CLK_2n来延迟输入数据。作为示例，假定第二时钟信号CLK_21、CLK_22、...、CLK_2n按照连续的间隔被顺序地使能。在该示例中，串行数据SDATA在初始间隔期间经由第一触发器510_1输出，然后在下一间隔期间经由第二触发器510_2输出，等等。
当如图4在每个间隔中输出每个数据分量的一个比特时，第一到第n触发器510_1，510_2，...，510_n以顺序的方式输出第一到第n数据PDATA_1，PDATA_2，...，PDATA_n的各第一比特，然后输出第一到第n数据PDATA_1，PDATA_2，...，PDATA_n的各第二比特。将参考图6到12C更详细地描述第二数据转换器160的操作的示例。
图6是说明图1的数据分量PDATA_1，PDATA_2，...，PDATA_n的示例的波形图。
为了便于解释，将参考图6描述三个数据分量PDATA_1，PDATA_2，和PDATA_3。可是，本发明构思的实施例并不局限于三个数据分量，类似于以下描述的方法能够被用于处理三个以上的数据分量。
参考图1和6，第一到第三数据分量PDATA_1，PDATA_2，和PDATA_3分别包括多个比特：D000到D010、D100到D110、和D200到D210。虽然图6示出其中第一到第三数据分量PDATA_1，PDATA_2，和PDATA_3分别包括D000到D010，D100到D110，和D200到D210的11比特的示例，本发明构思的实施例并不局限于该示例，并且每个数据分量能够包括不同数量的比特。
图7是根据本发明构思的实施例的使用嵌入时钟信号操作收发器的方法的流程图。在以下的说明中，示例方法步骤由括号(SXXX)指示。
参考图1到7，第一数据转换器120响应于由第一时钟信号产生器110产生的第一时钟信号CLK_1将数据分量PDATA_1，PDATA_2，...，PDATA_n转换为包括至少一个伪比特的串行数据SDATA(S710)。至少一个伪比特包含关于输入到第一数据转换器120的数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息。替换地，至少一个伪比特包含关于数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息以及时钟信息。
发送器TX发送串行数据SDATA到接收器RX(S720)，并且接收器RX从发送器TX接收串行数据SDATA(S730)。第二时钟信号产生器150使用串行数据SDATA产生第二时钟信号CLK_2(S740)。第二数据转换器160接收第二时钟信号CLK_2和串行数据SDATA并且响应于第二时钟信号CLK_2将串行数据SDATA转换为数据分量PDATA_1，PDATA_2，...，PDATA_n(S750)。
将参考图8A到8C更详细地描述在图7的方法中第一数据转换器120和第二数据转换器160的操作。
图8A到8C是通过图7的方法产生的串行数据SDATA的波形图。
参考图1到8C，在图7的步骤S710中，第一数据转换器120产生图8A、8B或8C形式的串行数据SDATA。虽然图8A到8C示出其中在伪比特AD之间包括9个数据比特D000、D001、...、D008的示例，本发明构思的实施例不局限于这些示例，并且不同数量的数据比特能够包括在伪比特AD之间。另外，在伪比特AD之间的数据比特D000、D001、...、D008并非必须按照图8A到8C示出的顺序来交错，并且数据比特D000、D001、...、D008能够按照各种替换的顺序来交错。
在图8A到8C中，能够根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的一组比特的逻辑状态。另外，在图8A到8C中，能够通过将包括伪比特AD的一组比特的逻辑状态相互比较来确定数据分量PDATA_1，PDATA_2，...，PDATA_n的类型。
在图8A的示例中，第一数据转换器120根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的两个比特(如，伪比特AD以及与伪比特AD相邻的第一比特D000)的逻辑状态。在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态。替换地，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态。
在一些实施例中，第一状态STATE_1指示数据分量PDATA_1，PDATA_2，...，PDATA_n包括有效载荷信息，而第二状态STATE_2指示数据分量PDATA_1，PDATA_2，...，PDATA_n不包括有效载荷信息。在一些替换的实施例中，第一状态STATE_1指示数据分量PDATA_1，PDATA_2，...，PDATA_n不包括有效载荷信息，而第二状态STATE_2指示数据分量PDATA_1，PDATA_2，...，PDATA_n包括有效载荷信息。
包括有效载荷信息的数据分量能够是例如要记录在存储器设备的存储器单元的数据，或是用于显示设备的显示信息。不包括有效载荷信息的数据分量能够是例如用于正常操作存储器设备或显示设备所需的附加信息。可是，本发明构思的实施例并不局限于如上所述分类的有效载荷信息和非有效载荷信息。相反，能够以相似的方式定义和发送各种替换类型的信息。
第二数据转换器160通过将包括伪比特AD的两个比特(如，伪比特AD以及与伪比特AD相邻的第一比特D000)的逻辑状态相互比较来确定串行数据SDATA的类型。在伪比特AD以及与伪比特AD相邻的第一比特D000具有不同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第一状态STATE_1。另一方面，在伪比特AD以及与伪比特AD相邻的第一比特D000具有相同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第二状态STATE_2。
在图8B的示例中，根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的三个比特(如，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态。例如，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态。在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001相同的逻辑状态。最后，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第三状态STATE_3时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001不同的逻辑状态。在需要分类数据分量PDATA_1，PDATA_2，...，PDATA_n的类型时，可以不同地定义第一到第三状态STATE_1、STATE_2和STATE_3。
第二数据转换器160通过将包括伪比特AD的三个比特(如，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态相互比较来确定串行数据SDATA的类型。在伪比特AD以及与伪比特AD相邻的第一比特D000具有不同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第一状态STATE_1。在伪比特AD以及与伪比特AD相邻的第一比特D000具有相同的逻辑状态时，以及第一比特D000和与第一比特D000相邻的第二比特D001具有相同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第二状态STATE_2。最后，在伪比特AD以及与伪比特AD相邻的第一比特D000具有相同的逻辑状态时，以及第一比特D000和与第一比特D000相邻的第二比特D001具有不同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第三状态STATE_3。
类似于图8B的示例，在图8C，根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的三个比特(如，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态。例如，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态。在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001相同的逻辑状态。最后，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第三状态STATE_3时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001不同的逻辑状态。在需要分类待发送的数据分量PDATA_1，PDATA_2，...，PDATA_n的类型时，可以不同地定义第一到第三状态STATE_1、STATE_2和STATE_3。
第二数据转换器160通过将包括伪比特AD的三个比特(如，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态相互比较来确定串行数据SDATA的类型。在伪比特AD以及与伪比特AD相邻的第一比特D000具有相同的逻辑状态时，第二数据转换器160可以确定串行数据SDATA处于第一状态STATE_1。另外，在伪比特AD以及与伪比特AD相邻的第一比特D000具有不同的逻辑状态时，以及第一比特D000和与第一比特D000相邻的第二比特D001具有相同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第二状态STATE_2。最后，在伪比特AD以及与伪比特AD相邻的第一比特D000具有不同的逻辑状态时，以及第一比特D000和与第一比特D000相邻的第二比特D001具有不同的逻辑状态时，第二数据转换器160确定串行数据SDATA处于第三状态STATE_3。
图9是根据本发明构思的另一实施例的使用嵌入时钟信号操作收发器的方法的流程图。
参考图1到6和图9，第一数据转换器120响应于由第一时钟信号产生器110产生的第一时钟信号CLK_1通过以逐个比特为基础顺序交错数据分量PDATA_1，PDATA_2，...，PDATA_n来将数据分量PDATA_1，PDATA_2，...，PDATA_n转换为串行数据SDATA(S910)。发送器TX向接收器RX发送串行数据SDATA(S920)，并且接收器RX从发送器TX接收串行数据SDATA(S920)。第二时钟信号产生器150使用串行数据SDATA产生第二时钟信号CLK_2(S940)。第二数据转换器160接收第二时钟信号CLK_2和串行数据SDATA并且响应于第二时钟信号CLK_2将串行数据SDATA转换为数据分量PDATA_1，PDATA_2，...，PDATA_n(S950)。
将参考图10A到10C更详细地描述在图9的方法中第一数据转换器120和第二数据转换器160的操作。
图10A到10C是通过图9的方法产生的串行数据SDATA的波形图。
参考图1到6和图9到10C，在图9的步骤S910中，第一数据转换器120产生图10A、10B或10C所示形式的串行数据SDATA。为了便于解释，将假设第一到第三数据分量PDATA_1，PDATA_2，和PDATA_3被输入到第一数据转换器120，其将第一到第三数据分量PDATA_1，PDATA_2，和PDATA_3转换为串行数据SDATA。可是，本发明构思的实施例不局限于该示例。
在图10A的示例中，第一数据转换器120通过顺序交错第一数据PDATA_1的一个比特、第二数据PDATA_2的一个比特、和第三数据PDATA_3的一个比特来产生串行数据SDATA。因此，串行数据SDATA按照如下顺序产生：第一数据PDATA_1的第一比特D000、第二数据PDATA_2的第一比特D100、第三数据PDATA_3的第一比特D200、第一数据PDATA_1的第二比特D001、第二数据PDATA_2的第二比特D101、第三数据PDATA_3的第二比特D201，等等。
在图10B的示例中，第一数据转换器120通过顺序交错第一数据PDATA_1的一个比特、第三数据PDATA_3的一个比特和第二数据PDATA_2的一个比特来产生串行数据SDATA。因此，串行数据SDATA按照如下顺序产生：第一数据PDATA_1的第一比特D000、第三数据PDATA_3的第一比特D200、第二数据PDATA_2的第一比特D100、第一数据PDATA_1的第二比特D001、第三数据PDATA_3的第二比特D201、第二数据PDATA_2的第二比特D101，等等。
在图10C的示例中，第一数据转换器120通过顺序交错第二数据PDATA_2的一个比特、第一数据PDATA_1的一个比特、和第三数据PDATA_3的一个比特来产生串行数据SDATA。因此，串行数据SDATA按照如下顺序产生：第二数据PDATA_2的第一比特D100、第一数据PDATA_1的第一比特D000、第三数据PDATA_3的第一比特D200、第二数据PDATA_2的第二比特D101、第一数据PDATA_1的第二比特D001、第三数据PDATA_3的第二比特D201，等等。
图10A到10C说明在图9的步骤S910中产生的串行数据SDATA的示例。可是，本发明构思的实施例不局限于这些示例，并且串行数据SDATA能够按照其中数据分量被顺序交错的其他形式来产生。
图11是根据本发明构思的另一实施例的使用嵌入时钟信号操作收发器的方法的流程图。
参考图1到11，第一数据转换器120响应于由第一时钟信号产生器110产生的第一时钟信号CLK_1通过以逐个比特为基础顺序交错数据分量PDATA_1，PDATA_2，...，PDATA_n和插入至少一个伪比特来将数据分量PDATA_1，PDATA_2，...，PDATA_n转换为串行数据SDATA(S1110)。步骤S1110结合了图7的步骤S710和图9的步骤S910。如图7所述的，该至少一个伪比特典型地包括关于输入到第一数据转换器120的数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息。替换地，该至少一个伪比特可以包括关于数据分量PDATA_1，PDATA_2，...，PDATA_n的类型的信息和时钟信息。发送器TX向接收器RX发送串行数据SDATA(S1120)，并且接收器RX从发送器TX接收串行数据SDATA(S1130)。第二时钟信号产生器150使用串行数据SDATA产生第二时钟信号CLK_2(S1140)。第二数据转换器160接收第二时钟信号CLK_2和串行数据SDATA并且响应于第二时钟信号CLK_2将串行数据SDATA转换为数据分量PDATA_1，PDATA_2，...，PDATA_n(S1150)。
将参考图12A到12C更详细地描述在图11的方法中第一数据转换器120和第二数据转换器160的操作。
图12A到12C是通过图11的方法产生的串行数据SDATA的波形图。
图12A到12C的串行数据SDATA的比特按照和图10A的串行数据SDATA的相同顺序来交错，并且伪比特在预定的间隔处添加在交错的比特之间。另外，图12A说明按照和图8A描述的相同方式，图1的第一数据转换器120根据要发送的数据的类型确定每个伪比特AD的逻辑状态，以及图1的第二数据转换器160根据确定的每个伪比特AD的逻辑状态确定接收的数据的类型。图12B说明按照和图8B描述的相同方式，图1的第一数据转换器120根据要发送的数据的类型确定每个伪比特AD的逻辑状态，以及图1的第二数据转换器160根据确定的每个伪比特AD的逻辑状态确定接收的数据的类型。图12C说明按照和图8C描述的相同方式，图1的第一数据转换器120根据要发送的数据的类型确定每个伪比特AD的逻辑状态，以及图1的第二数据转换器160根据确定的每个伪比特AD的逻辑状态确定接收的数据的类型。
在图12A的示例中，第一数据转换器120通过顺序交错第一数据PDATA_1的一个比特、第二数据PDATA_2的一个比特、和第三数据PDATA_3的一个比特来产生串行数据SDATA。因此，串行数据SDATA按照如下顺序产生：第一数据PDATA_1的第一比特D000、第二数据PDATA_2的第一比特D100、第三数据PDATA_3的第一比特D200、第一数据PDATA_1的第二比特D001、第二数据PDATA_2的第二比特D101、第三数据PDATA_3的第二比特D201，等等。
另外，第一数据转换器120根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的两个比特(如，伪比特AD以及与伪比特AD相邻的第一比特D000)的逻辑状态。在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态。另外，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态。
图12A的示例结合了图8A的示例和图10A的示例的各种特征，从而省去重复特征的详细说明以避免冗余。
与图12A的示例类似，在图12B的示例中，第一数据转换器120通过顺序交错第一数据PDATA_1的一个比特、第二数据PDATA_2的一个比特、和第三数据PDATA_3的一个比特来产生串行数据SDATA。另外，根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的三个比特(即，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态。例如，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态。另外，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001相同的逻辑状态。最后，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第三状态STATE_3时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态，以及第一比特D000具有和第一比特D000相邻的第二比特D001不同的逻辑状态。在需要分类数据分量PDATA_1，PDATA_2，...，PDATA_n的类型时，可以不同地定义第一到第三状态STATE_1、STATE_2和STATE_3。
图12B的示例结合了图8A的示例和图10B的示例的各种特征，从而省去重复特征的详细说明以避免冗余。
与图12A和12B的示例类似，在图12C的示例中，第一数据转换器120通过顺序交错第一数据PDATA_1的一个比特、第二数据PDATA_2的一个比特、和第三数据PDATA_3的一个比特来产生串行数据SDATA。另外，类似于图12B的示例，根据数据分量PDATA_1，PDATA_2，...，PDATA_n的类型确定包括伪比特AD的三个比特(即，伪比特AD、与伪比特AD相邻的第一比特D000、和与第一比特D000相邻的第二比特D001)的逻辑状态。例如，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第一状态STATE_1时，第一数据转换器120确定伪比特AD的逻辑状态从而伪比特AD具有和与伪比特AD相邻的第一比特D000相同的逻辑状态。另外，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第二状态STATE_2时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态以及第一比特D000具有和第一比特D000相邻的第二比特D001相同的逻辑状态。最后，在数据分量PDATA_1，PDATA_2，...，PDATA_n处于第三状态STATE_3时，第一数据转换器120确定伪比特AD具有和与伪比特AD相邻的第一比特D000不同的逻辑状态，以及第一比特D000具有和第一比特D000相邻的第二比特D001不同的逻辑状态。在需要分类要发送的数据分量PDATA_1，PDATA_2，，..，PDATA_n的类型时，可以不同地定义第一到第三状态STATE_1、STATE_2和STATE_3。
图12C的示例结合了图8A的示例和图10C的示例的各种特征，从而出于简洁省去重复特征的详细说明。
已经参考图10A示出的串行数据SDATA描述了图12A到12C。可是，本发明构思的实施例不局限于这些示例，并且能够以各种方式修改，诸如在图9到10C中示出的那些，其中串行数据SDATA具有不同的顺序。
图13是根据本发明构思的实施例的显示设备1300的框图。
参考图13，显示设备1300包括面板1310、源极驱动器1320、栅极驱动器1330和控制器1340。面板1310包括多个像素区域。多个栅极线G1到Gn和源极线S1到Sn以矩阵的形式布置在面板1310上，并且栅极线G1到Gn和源极线S1到Sn的交叉点被定义为多个像素区域。
控制器1340控制源极驱动器1320和栅极驱动器1330。控制器1340从外部系统(未示出)接收多个控制信号和数据信号。控制器1340响应于接收的控制信号和数据信号产生栅极控制信号GC和源极控制信号SC，输出栅极控制信号GC到栅极驱动器1330，以及输出源极控制信号SC到源极驱动器1320。如上所述，控制器1340将多个接收的数据分量转换为串行数据并且发送串行数据到源极驱动器1320。控制器1340可以类似于图1到12C的发送器TX来操作。
栅极驱动器1330响应于栅极控制信号GC向栅极线G1到Gn顺序地提供栅极驱动信号，而面板1310经由栅极线G1到Gn接收该栅极驱动信号。每次栅极线GL被顺序选择时源极驱动器1320响应于源极控制信号SC经由源极线S1到Sn向面板1310提供预定的灰度电压。如上所述，源极驱动器1320将从控制器1340接收的串行数据转换为数据分量。例如，控制器1340可以类似于图1到12C中描述的接收器RX来操作。
图14是在图13的显示设备1300中使用的数据的状态图。
参考图1到14，在显示设备1300中使用的数据能够具有各种状态。例如，在图14的示例中，在显示设备1300中使用的数据具有指示数据包括关于显示设备1300的操作的信息的状态CONFIG_STATE、指示数据包括显示信息的状态DPDATA_STATE、和指示数据包括用于维持该显示信息达预定持续时间的信息的状态HBP_STATE。作为示例，在必须发送和接收仅包括关于是否该数据包括显示信息的信息的数据的情况下，能够使用图8A或12A的实施例。例如，在发送和接收具有数据中三个状态的一个或两个状态的信息的数据时，能够使用图8A或12A的实施例。类似地，在发送和接收的数据具有关于三个状态的信息时，能够使用图8B、8C、12B或12C的实施例。
虽然图14示出其中显示设备1300中使用的数据具有三个状态的示例，本发明构思的实施例不局限于该示例，能够在数据中携带关于其他类型的状态或关于其他数量的状态的信息。
前述为实施例的说明且不应解读为限制本发明。虽然已经描述若干实施例，但是本领域技术人员将容易看到：在不实质上背离本发明构思的新颖性教导和优点的情况下，在这些实施例中众多修改是可能的。因此，全部此类修改意图包括在如权利要求定义的本发明构思的范围中。

Claims (16)

1.一种操作收发器的方法，包括：
响应于第一时钟信号将多个数据分量转换为串行数据；
发送和接收串行数据；
依据串行数据产生第二时钟信号；以及
响应于第二时钟信号将串行数据转换为多个数据分量，
其中将多个数据分量转换为串行数据的步骤包括按照预定的间隔添加至少一个伪比特到串行数据，该至少一个伪比特指示多个数据分量的类型，
其中通过响应于第一时钟信号以逐个比特为基础顺序交错多个数据分量来将多个数据分量转换为串行数据，
其中将多个数据分量转换为串行数据的步骤包括：根据多个数据分量的类型，设置串行数据的包括伪比特的预定数量比特的逻辑状态，其中将串行数据转换为多个数据分量的步骤包括：将包括伪比特的预定数量比特的至少一个比特的逻辑状态与预定数量比特的另一个比特的逻辑状态进行比较，并根据比较来识别多个数据分量的类型，以及其中伪比特包括时钟信息。
2.根据权利要求1所述的方法，其中将多个数据分量转换为串行数据的步骤包括：根据多个数据分量的类型，将至少一个伪比特设置为和与该伪比特相邻的比特的逻辑状态相同或不同的逻辑状态，以及其中将串行数据转换为多个数据分量的步骤包括：通过比较与伪比特相邻的比特的逻辑状态和伪比特的逻辑状态来识别多个数据分量的类型。
3.根据权利要求1所述的方法，其中将多个数据分量转换为串行数据的步骤包括：
在多个数据分量包括有效载荷信息时，将至少一个伪比特设置为和与该至少一个伪比特相邻的比特不同的逻辑状态；
在多个数据分量不包括有效载荷信息时，将至少一个伪比特设置为和与伪比特相邻的比特相同的逻辑状态；以及
其中多个数据分量不包括有效载荷信息时，根据多个数量分量的类型来设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态。
4.根据权利要求1所述的方法，其中将多个数据分量转换为串行数据的步骤包括：
在数据分量包括有效载荷信息时，将伪比特设置为和与该伪比特相邻的比特的逻辑状态相同的逻辑状态；
在数据分量不包括有效载荷信息时，将伪比特设置为和与该伪比特相邻的比特的逻辑状态不同的逻辑状态；以及
其中数据分量不包括有效载荷信息时，根据数量分量的类型来设置包括与该伪比特相邻的比特的预定数量的比特的逻辑状态。
5.根据权利要求1所述的方法，其中将串行数据转换为多个数据分量的步骤包括：
在伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态时，确定多个数据分量包括有效载荷信息；
在伪比特的逻辑状态和与该伪比特相邻的比特的逻辑状态相同时，确定多个数据分量不包括有效载荷信息；以及
其中多个数据分量不包括有效载荷信息时，通过相互比较包括该伪比特的预定数量的比特的逻辑状态来确定多个数据分量的类型。
6.根据权利要求1所述的方法，其中将串行数据转换为数据分量的步骤包括：
在伪比特具有和与该伪比特相邻的比特相同的逻辑状态时，确定多个数据分量包括有效载荷信息；
在伪比特具有和与该伪比特相邻的比特不同的逻辑状态时，确定数据分量不包括有效载荷信息；以及
其中数据分量不包括有效载荷信息时，通过相互比较包括该伪比特的预定数量的比特的逻辑状态来确定数据分量的类型。
7.根据权利要求1所述的方法，还包括：使用延迟锁定环或锁相环从基准时钟信号中产生第一时钟信号。
8.一种收发器，包括：
发送器，配置来响应于第一时钟信号将多个数据分量转换为串行数据并且发送串行数据；和
接收器，配置来接收串行数据并且响应于依据串行数据产生的第二时钟信号将串行数据转换为多个数据分量，
其中发送器按照预定的间隔添加至少一个伪比特到串行数据，该至少一个伪比特包括关于多个数据分量的类型的信息，
其中发送器通过响应于第一时钟信号以逐个比特为基础顺序交错多个数据分量来将多个数据分量转换为串行数据，
其中发送器通过根据多个数据分量的类型设置串行数据的包括伪比特的预定数量比特的逻辑状态来产生串行数据，其中接收器通过将包括伪比特的预定数量比特的至少一个比特的逻辑状态与预定数量比特的另一个比特的逻辑状态进行比较、以及根据比较确定多个数据分量的类型来识别多个数据分量的类型，以及其中伪比特包括时钟信息。
9.根据权利要求8所述的收发器，其中发送器根据多个数据分量的类型，将至少一个伪比特设置为具有和与该伪比特相邻的比特相同的逻辑状态或不同的逻辑状态，以及其中接收器通过比较与伪比特相邻的比特的逻辑状态和至少一个伪比特的逻辑状态来识别多个数据分量的类型。
10.根据权利要求8所述的收发器，其中发送器根据多个数据分量是否包括有效载荷信息来将伪比特的逻辑状态设置为和与该伪比特相邻的比特相同的逻辑状态或不同的逻辑状态，以及其中接收器根据伪比特的逻辑状态是和与该伪比特相邻的比特的逻辑状态相同还是不同来确定多个数据分量包括有效载荷信息。
11.根据权利要求10所述的收发器，其中多个数据分量不包括有效载荷信息时，发送器设置至少一个伪比特具有和与该伪比特相邻的比特相同的逻辑状态，以及根据多个数据分量的类型设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态，以及其中接收器通过检测至少一个伪比特具有和与该伪比特相邻的比特相同的逻辑状态来确定多个数据分量不包括有效载荷信息。
12.根据权利要求8所述的收发器，其中多个数据分量包括有效载荷信息时，发送器设置伪比特具有和与该伪比特相邻的比特相同的逻辑状态，以及接收器通过检测伪比特的逻辑状态是否和与该伪比特相邻的比特的逻辑状态相同来确定多个数据分量是否包括有效载荷信息。
13.根据权利要求12所述的收发器，其中多个数据分量不包括有效载荷信息时，发送器设置伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态，以及根据多个数据分量的类型设置包括与伪比特相邻的比特的预定数量的比特的逻辑状态，以及其中，在伪比特的逻辑状态不同于与该伪比特相邻的比特的逻辑状态时，接收器确定多个数据分量不包括有效载荷信息，以 及通过相互比较预定数量的比特的逻辑状态识别多个数据分量的类型。
14.根据权利要求8所述的收发器，其中发送器包括用于基于基准时钟信号产生第一时钟信号的延迟锁定环或锁相环，以及接收器包括用于基于串行数据产生第二时钟信号的延迟锁定环或锁相环。
15.根据权利要求8所述的收发器，其中多个数据分量包括要在显示设备上显示的显示信息。
16.根据权利要求15所述的收发器，其中该显示设备包括包含多个像素区域的面板，其中发送器是该显示设备的控制器的一部分，并且其中接收器是源极驱动器的一部分，该源极驱动器基于多个数据分量驱动面板的源极线。
CN201110035095.7A 2010-02-05 2011-02-09 具有嵌入时钟接口的收发器和操作收发器的方法 Active CN102148625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR11194/10 2010-02-05
KR1020100011194A KR101642833B1 (ko) 2010-02-05 2010-02-05 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
CN102148625A CN102148625A (zh) 2011-08-10
CN102148625B true CN102148625B (zh) 2015-10-28

Family

ID=44353696

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110035095.7A Active CN102148625B (zh) 2010-02-05 2011-02-09 具有嵌入时钟接口的收发器和操作收发器的方法

Country Status (5)

Country Link
US (1) US8588281B2 (zh)
JP (1) JP5707157B2 (zh)
KR (1) KR101642833B1 (zh)
CN (1) CN102148625B (zh)
TW (1) TWI501612B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101642833B1 (ko) * 2010-02-05 2016-07-26 삼성전자주식회사 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치
KR102014074B1 (ko) * 2012-12-10 2019-10-21 삼성전자 주식회사 데이터 처리 장치 및 방법
KR20140108376A (ko) * 2013-02-25 2014-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR102219762B1 (ko) * 2014-10-30 2021-02-24 삼성전자주식회사 클럭 임베디드 호스트 인터페이스를 사용하여 통신을 하는 호스트와 패널 구동 회로를 포함하는 디스플레이 장치 및 디스플레이 장치의 동작 방법
US9525573B2 (en) * 2015-01-23 2016-12-20 Microsoft Technology Licensing, Llc Serializing transmitter
KR102244296B1 (ko) 2015-01-28 2021-04-27 삼성디스플레이 주식회사 커맨드 입력 방법 및 표시 시스템
KR102303914B1 (ko) 2015-03-06 2021-09-17 주식회사 실리콘웍스 디스플레이 신호 전송 장치 및 방법
KR102366952B1 (ko) * 2015-07-14 2022-02-23 주식회사 엘엑스세미콘 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치
US11568793B2 (en) 2020-03-26 2023-01-31 Macroblock, Inc. Scan-type display apparatus, and driving device and driving method thereof
CN113450722B (zh) * 2020-03-26 2024-05-28 聚积科技股份有限公司 扫描式显示器及其驱动方法
US11348543B2 (en) 2020-03-26 2022-05-31 Macroblock, Inc. Scan-type display apparatus, and driving device and driving method thereof
CN113450724B (zh) 2020-03-26 2024-10-01 聚积科技股份有限公司 扫描式显示器及其驱动装置
CN113450721B (zh) 2020-03-26 2024-05-28 聚积科技股份有限公司 扫描式显示器及其驱动装置与驱动方法
CN113450719A (zh) 2020-03-26 2021-09-28 聚积科技股份有限公司 扫描式显示器的驱动方法及其驱动装置
CN113450723B (zh) 2020-03-26 2024-05-28 聚积科技股份有限公司 扫描式显示器及其驱动装置与驱动方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101222457A (zh) * 2007-01-12 2008-07-16 三星电子株式会社 使用嵌入时钟的信号的串行通信方法和装置
US20090015537A1 (en) * 2007-07-11 2009-01-15 Samsung Electronics Co., Ltd. Display device transferring data signal with clock
CN100454385C (zh) * 2006-01-20 2009-01-21 联詠科技股份有限公司 以嵌入方式传递数据讯号等讯号的显示系统及相关方法
CN101477779A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 用于平板显示设备的数据接口的装置和方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5799686A (en) * 1980-12-11 1982-06-21 Omron Tateisi Electronics Co Display controller
JPH06120925A (ja) * 1992-10-05 1994-04-28 Toshiba Corp 時分割多重分離装置
JP3184083B2 (ja) * 1995-12-15 2001-07-09 日本電気株式会社 チャネル多重分離方法およびチャネル多重分離装置
JP3131870B2 (ja) * 1996-06-28 2001-02-05 日本電気エンジニアリング株式会社 多重化方式および回路
US6609171B1 (en) * 1999-12-29 2003-08-19 Intel Corporation Quad pumped bus architecture and protocol
JP3551894B2 (ja) * 2000-05-18 2004-08-11 日立電線株式会社 多重化送受信装置
US7231500B2 (en) * 2001-03-22 2007-06-12 Sony Computer Entertainment Inc. External data interface in a computer architecture for broadband networks
US6937679B2 (en) * 2001-12-26 2005-08-30 Intel Corporation Spread spectrum clocking tolerant receivers
JP3822632B2 (ja) * 2004-04-16 2006-09-20 ザインエレクトロニクス株式会社 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
JP4676792B2 (ja) * 2005-03-17 2011-04-27 株式会社リコー データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
EP1925086B1 (en) * 2005-09-15 2012-06-20 Analog Devices, Inc. High speed transmission system
TW200830876A (en) * 2006-08-24 2008-07-16 Chumby Ind Inc Networked personal audiovisual device having flexible housing
KR100866603B1 (ko) * 2007-01-03 2008-11-03 삼성전자주식회사 디시리얼라이징과 시리얼라이징을 수행하는 데이터 처리 방법 및 데이터 처리 장치
KR100833604B1 (ko) * 2007-01-09 2008-05-30 삼성전자주식회사 패리티 에러 검출 회로
KR100913400B1 (ko) * 2007-07-24 2009-08-21 고려대학교 산학협력단 직렬 송수신 장치 및 그 통신 방법
TWI364219B (en) * 2007-08-20 2012-05-11 Novatek Microelectronics Corp High transmission rate interface for storing both clock and data signals
KR100932138B1 (ko) * 2008-04-02 2009-12-16 주식회사 동부하이텍 데이터 송신 장치
KR101642833B1 (ko) * 2010-02-05 2016-07-26 삼성전자주식회사 클럭 임베디드 인터페이스 방법, 그 방법을 이용하는 송수신기 및 디스플레이 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100454385C (zh) * 2006-01-20 2009-01-21 联詠科技股份有限公司 以嵌入方式传递数据讯号等讯号的显示系统及相关方法
CN101222457A (zh) * 2007-01-12 2008-07-16 三星电子株式会社 使用嵌入时钟的信号的串行通信方法和装置
US20090015537A1 (en) * 2007-07-11 2009-01-15 Samsung Electronics Co., Ltd. Display device transferring data signal with clock
CN101477779A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 用于平板显示设备的数据接口的装置和方法

Also Published As

Publication number Publication date
TWI501612B (zh) 2015-09-21
US8588281B2 (en) 2013-11-19
TW201145957A (en) 2011-12-16
US20110194590A1 (en) 2011-08-11
JP2011166764A (ja) 2011-08-25
KR101642833B1 (ko) 2016-07-26
JP5707157B2 (ja) 2015-04-22
KR20110091383A (ko) 2011-08-11
CN102148625A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
CN102148625B (zh) 具有嵌入时钟接口的收发器和操作收发器的方法
CN100435064C (zh) 串行总线通信的时钟信号发生器电路
US7599439B2 (en) Method and system for transmitting N-bit video data over a serial link
EP1459531B1 (en) System for regenerating a clock for data transmission
CN103168424B (zh) 用于基于数据速率的变化来改变周期信号的技术
US7251764B2 (en) Serializer/deserializer circuit for jitter sensitivity characterization
EP2183674B1 (en) Transmitter and receiver connected through a serial channel
CN101986567B (zh) 时钟数据恢复电路和显示装置
US20080298532A1 (en) Audio clock regenerator with precisely tracking mechanism
CN110677230B (zh) 时钟恢复装置和源极驱动器
CN102714589B (zh) 用于突发模式串行信号的时钟与数据恢复
US7474723B2 (en) DSRC communication circuit and communication method
CN103141066A (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
WO2003058946A2 (en) Method and system for video and auxiliary data transmission over a serial link
TWI649966B (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
CN101902219A (zh) 用于数字视频接口的可适应的锁相环路传递函数
CN103039004A (zh) 用于集成电路设备的异构物理介质附件电路系统
CN107925412A (zh) 新型分数锁相环（pll）架构
US20180173585A1 (en) Clock recovery system of display apparatus
US20050135518A1 (en) Improvements to data recovery circuits using oversampling for isi compensation
CN110706674B (zh) 时钟恢复装置和源极驱动器
CN102651647A (zh) 延迟锁相回路及时脉信号产生方法
US20100239059A1 (en) Transmission method and transmission apparatus
US20060115020A1 (en) Clock data recovery circuit with phase decision circuit
US8619931B1 (en) Multi-purpose phase-locked loop for low cost transceiver

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant