CN102122526A - 半导体存储装置的位线预充电电压发生电路 - Google Patents

Abstract

本发明提供了半导体存储装置的位线预充电电压发生电路的各种实施例。在一个示例性实施例中，提供一种位线预充电电压发生电路，可以包括：分压块，对内部电压进行分压以产生第一分压和第二分压，其中，第二分压的电平高于第一分压的电平；上拉放大块，将第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使位线预充电电压的电平升高；和下拉放大块，将第二分压的电平与位线预充电电压的电平进行比较，并使位线预充电电压的电平降低。

Description

半导体存储装置的位线预充电电压发生电路

本申请要求2010年1月8日向韩国知识产权局提交的韩国专利申请10-2010-0001773的优先权，其全部内容通过引用并入本文。

技术领域

本发明的各个实施例总的来说涉及半导体集成电路，具体地说涉及半导体存储装置的位线预充电电压发生电路。

背景技术

半导体存储装置可以将存储在存储单元中的数据传送到位线，通过位线读出放大器将传送到位线的数据放大，将放大的数据顺序地传送到子输入/输出线和局部输入/输出线，并将数据输出到半导体存储装置的外部。

图1是说明现有的半导体存储装置的的方框图。现有的半导体可以包括第一开关单元10、第一预充电单元20、第二开关单元30和第二预充电单元40。

第一开关单元10可以包括第一晶体管N1和第二晶体管N2。第一开关单元10响应于列选择信号Yi，将位线BL和BLb连接到子输入/输出线SIO和SIOb。

第一预充电单元20可以包括第三至第五晶体管N3至N5。当位线均衡信号BLEQ降低到低电平时，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电到位线预充电电压VBLP的电平。

第二开关单元30可以包括第六和第七晶体管N6和N7。当位线均衡信号BLEQ升高到高电平时，第二开关单元30可以将子输入/输出线SIO和SIOb连接到局部输入/输出线LIO和LIOb。

第二预充电单元40可以包括第八至第十晶体管P1至P3。第二预充电单元40可以将局部输入/输出线LIO和LIOb预充电至核心电压Vcore的电平。位线预充电电压VBLP的电平可以是核心电压Vcore的电平的一半。

图1所示的半导体存储装置可以通过反复的刷新操作，来将位线预充电电压VBLP升高。预充电操作可以跟在每一次刷新操作之后。因此，预充电操可以与刷新操作一起反复进行。

如图1所示，第二预充电单元40可以将局部输入/输出线LIO和LIOb预充电至核心电压Vcore的电平，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电到位线预充电电压VBLP的电平。而当不执行预充电操作时，第二开关单元30可以将子输入/输出线SIO和SIOb分别连接到局部输入/输入线LIO和LIOb。即，当位线均衡信号BLEQ升高到高电平时，第二开关单元30可以将子输入/输出线SIO和SIOb分别连接到局部输入/输出线LIO和LIOb。当位线均衡信号BLEQ降低到低电平时，第一预充电单元20可以将子输入/输出线SIO和SIOb预充电。

随着刷新操作的反复进行，会使预充电至核心电压Vcore的电平的局部输入/输出线LIO和LIOb与预充电至位线预充电电压VBLP的电平的子输入/输出线SIO和SIOb之间的连接次数增加。因此，预充电了的子输入/输出线SIO和SIOb的电压电平可以变得高于位线预充电电压VBLP的电平，这会使位线预充电电压VBLP的电平升高。具体地，当子输入/输出线SIO和SIOb被预充电时，半导体存储装置可以将位线预充电电压VBLP供给子输入/输出线SIO和SIOb。然而，反复的刷新操作会使子输入/输出线SIO和SIOb的电压电平升高，并且子输入/输出线SIO和SIOb的电压会流到施加有位线预充电电压VBLP的节点。因此，会使位线预充电电压VBLP的电平升高。

当位线预充电电压VBLP升高时，也会使位线BL和BLb的预充电电压电平升高。因此，当存储单元的数据传送到位线BL和BLb时，位线BL与BLb之间的电压差小于预设定的电压差。因此，被配置为读出并放大位线BL和BLb的电压电平的位线读出放大器可能会发生异常操作。

发明内容

因此，需要可以克服上述的一个或多个问题的改进的位线读出放大器。因此，本发明的各个方面可以提供半导体存储装置的位线预充电电压发生电路，即使在反复的刷新操作期间，也可以防止位线预充电电压升高。

为了获得所述优点并且根据如在此具体实施和宽泛地描述的本发明的目的，本发明的一个示例性方面提供一种半导体存储装置的位线预充电电压发生电路，包括：分压块，被配置为对内部电压进行分压以产生第一分压和第二分压，其中，第二分压的电平高于第一分压的电平；上拉放大块，被配置为将第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使位线预充电电压的电平升高；和下拉放大块，被配置为将第二分压的电平与位线预充电电压的电平进行比较，并使位线预充电电压的电平降低。在此，与在非刷新操作期间相比，在刷新操作期间，下拉放大块可以使位线预充电电压的电平更快地降低到目标电平。

根据本发明的另一个示例性方面，提供一种用于半导体存储装置的位线预充电电压发生电路，可以包括：下拉比较信号发生块，被配置为将分压的电平与位线预充电电压的电平进行比较，并产生下拉比较信号；和下拉控制块，被配置为当下拉比较信号被使能时，使位线预充电电压的电平降低。在此，可以通过对内部电压进行分压来产生所述分压。另外，与在非刷新操作期间相比，在刷新操作期间，下拉比较信号发生块使下拉比较信号的使能过渡时间减少得更多。另外，与在非刷新操作期间相比，在刷新操作期间，下拉控制块使位线预充电电压的电平降低得更快。

根据本发明的又一个示例性方面，提供一种半导体存储装置的电压发生电路，可以包括：分压块，被配置为对内部电压进行分压以产生第一分压和第二分压，其中，第二分压的电平高于第一分压的电平；上拉放大块，被配置为将第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使位线预充电电压的电平升高；和下拉放大块，被配置为将第二分压的电平与位线预充电电压的电平进行比较，并使所述位线预充电电压的电平降低。

根据本发明的又另一个示例性方面，提供一种产生半导体存储装置的位线预充电电压的方法，可以包括以下步骤：对内部电压进行分压并产生第一分压和第二分压，其中，第二分压的电平高于第一分压的电平；将第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使位线预充电电压的电平升高；和将第二分压的电平与位线预充电电压的电平进行比较，并使位线预充电电压的电平降低到目标电平。这里，与在非刷新操作期间相比，在刷新操作期间，将位线预充电电压的电平降低到目标电平的步骤完成得更快。

本发明的其它目的和优点将在下文中进行一定程度的阐述，且根据说明书会在一定程度上明了、或者可以通过实施本发明来了解这些目的和优点。通过权利要求中具体指出的要素及其组合，将会认识并获得本发明的目的和优点。

应当理解，前面的概述以及下文的详细描述都只是示例性和解释性的，而不是用于限制本发明。

附图说明

包含在说明书中并且构成说明书的一部分的附图阐述本发明的各个实施例，并且与说明书一起用于解释本发明的原理。

图1是说明现有的半导体存储装置的结构的示意图。

图2是根据本发明的一个实施例的半导体存储装置的位线预充电电压发生电路的示例性结构的示意图。

图3是图2所示的位线预充电电压发生电路的电路示意图。

具体实施方式

下面将详细地描述本发明的示例性实施例，附图示出了这些实施例。只要可能，在所有附图中，使用相同的附图标记指代相同或相似的部件。

图2和图3说明了根据本发明的一个实施例的半导体存储装置的位线预充电电压发生电路的示例性结构。位线预充电电压发生电路可以包括分压块100、上拉放大块200和下拉放大块300。

如图2所示，分压块100可以将内部电压(下文中称为核心电压‘Vcore’)进行分压，并产生第一分压‘Vd1’和第二分压‘Vd2’，第二分压‘Vd2’的电平高于第一分压‘Vd1’的电平。

如图3所示，分压块100可以包括串联连接的第一至第三电阻R11至R13。分压块100的一个端子可以接收核心电压‘Vcore’，另一个端子连接到接地端子‘VSS’。分压块100可以通过将第一电阻R11与第二电阻R12彼此连接起来的节点来输出第二分压‘Vd2’，分压块100可通过将第二电阻R12与第三电阻R13彼此连接起来的节点来输出第一分压‘Vd1’。

上拉放大块200可以将第一分压‘Vd1’的电平与位线预充电电压‘VBLP’的电平进行比较，并可以使位线预充电电压‘VBLP’的电平升高。

如图2所示，上拉放大块200可以包括第一比较单元210和上拉单元220。第一比较单元210可以将第一分压‘Vd1’的电平与位线预充电电压‘VBLP’的电平进行比较，并产生上拉比较信号‘com_up’。上拉单元220响应于上拉比较信号‘com_up’，可以使位线预充电电压‘VBLP’的电平升高。同时，上拉单元220可以将核心电压‘Veore’施加到输出节点‘Node_out’。可以通过输出节点‘Node_out’来输出位线预充电电压‘VBLP’。输出节点‘Node_out’可以连接到位线预充电电压线。可以通过位线预充电电压线，将位线预充电电压‘VBLP’提供至半导体存储装置的内部。

如图3所示，比较单元210可以包括第一至第五晶体管N11、N12、N13，P11和P12。在第一晶体管N11中，第一分压‘Vd1’可以施加到栅极，而源极可以连接到接地端子‘VSS’。在第二晶体管N12中，第一分压‘Vd1’可以施加到栅极，而源极可以连接到第一晶体管N11的漏极。在第三晶体管N13中，位线预充电电压‘VBLP’可以施加到栅极，而源极可以连接到第一晶体管N11的漏极。在第四晶体管P11中，核心电压‘Veore’可以施加到源极，而漏极可以连接到第二晶体管N12的漏极。在第五晶体管P12中，核心电压‘Vcore’可以施加到源极，栅极可以连接到第四晶体管P11的栅极，而漏极可以连接到第三晶体管N13的漏极。同时，可以通过将第二晶体管N12与第四晶体管P11彼此连接起来的节点来输出上拉比较信号‘com_up’。

上拉单元220包括第六晶体管P13。在第六晶体管P13中，上拉比较信号‘com_up’可以输入到栅极，核心电压‘Veore’可以施加到源极，而漏极可以连接到输出节点‘Node_out’。

下拉放大块300可以将第二分压‘Vd2’的电平与位线预充电电压‘VBLP’的电平进行比较，并执行使位线预充电电压‘VBLP’的电平降低的操作。与在任何其它操作即非刷新操作期间相比，下拉放大块300在刷新操作期间可以更快地使位线预充电电压‘VBLP’的电平降低到目标电平。

如图2所示，下拉放大块300可以包括下拉比较信号发生单元310和下拉控制单元320。

下拉比较信号发生单元310可以将第二分压‘Vd2’的电平与位线预充电电压‘VBLP’的电平进行比较，并产生下拉比较信号‘com_down’。与在任何其它操作期间相比，下拉比较信号产生单元310在刷新操作期间可以使下拉比较信号‘com_down’的使能过渡时间减少得多得多。

下拉控制单元320可以在下拉比较信号‘com_down’被使能时使位线预充电电压‘VBLP’的电平降低。特别地，与在任何其它操作期间相比，下拉控制单元320在刷新操作期间可以使位线预充电电压‘VBLP’的电平降低得更快。

下拉比较信号发生单元310可以包括电流供给控制单元311和第二比较单元312。

与在任何其它操作期间相比，电流供给控制单元311在刷新操作期间可以将更大量的供电电流‘I_supply’提供给第二比较单元312。

如图3所示，电流供给控制单元311可以包括固定电流供给部311-1和刷新电流供给部311-2。

在刷新操作期间或者在任何其它操作期间不论是否提供电流，固定电流供给部311-1都可以向第二比较单元312提供固定电流‘I_fix’。

固定电流供给部311-1可以包括第七晶体管P14。在第七晶体管P14中，第二分压‘Vd2’施加到栅极，核心电压‘Vcore’可以施加到源极，而固定电流‘I_fix’可以通过漏极输出。

只有在刷新操作期间，刷新电流供给部311-2可以将刷新电流‘I_ref’提供给第二比较单元312。

刷新电流供给部311-2可以包括第八晶体管P15和第九晶体管P16。在第八晶体管P15中，反相器IV11的输出信号可以输入到栅极，而核心电压‘Vcore’可以施加到源极。在第九晶体管P16中，第二分压‘Vd2’可以施加到栅极，源极可以连接到第八晶体管P15的漏极，而刷新电流‘I_ref’可以通过漏极输出。同时，供电电流‘I_supply’是固定电流‘I_fix’与刷新电流‘I_ref’之和。此外，反相器IV11可以接收刷新信号‘REF’。

第二比较单元312可以接收供电电流‘I_supply’，将第二分压‘Vd2’的电平与位线预充电电压‘VBLP’的电平进行比较，并产生下拉比较信号‘com_down’。

如图3所示，第二比较单元312可以包括第十至第十三晶体管P17、P18、N14和N15。在第十晶体管P17中，第二分压‘Vd2’可以施加到栅极。在第十一晶体管P18中，位线预充电电压‘VBLP’可以施加到栅极。在第十二晶体管N14中，漏极可以连接到第十晶体管P17的漏极，而源极可以连接到接地端子‘VSS’。在第十三晶体管P15中，栅极可以连接到第十二晶体管N14的栅极，漏极可以连接到第十七晶体管P18的漏极，而源极可以连接到接地端子‘VSS’。同时，下拉比较信号‘com_down’可以通过将第十晶体管P17与第十二晶体管N14彼此连接起来的节点输出。

如图3所示，下拉控制单元320可以包括下拉部321和可变下拉部322。

不论刷新操作或者任何其它操作是否发生，当下拉比较信号‘com_down’被使能时，下拉部321可以使位线预充电电压‘VBLP’的电平降低。

下拉部321可以包括第十四晶体管N16。在第十四晶体管N16中，漏极可以连接到输出节点‘Node_out’，下拉比较信号‘com_down’可以输入到栅极，而源极可以连接到接地端子‘VSS’。

当下拉比较信号‘com_down’被使能时，只有在刷新操作期间，可变下拉部322可以使位线预充电电压‘VBLP’的电平降低。

可变下拉部322可以包括第十五晶体管P19和第十六晶体管N17。在第十五晶体管P19中，反相器IV11的输出信号输入到栅极，而位线预充电电压‘VBLP’施加到源极。在第十六晶体管N17中，下拉比较信号‘com_down’输入到栅极，漏极连接到第十五晶体管P19的源极，而源极连接到接地端子‘VSS’。

下面描述根据一个实施例的用于半导体存储装置的位线预充电电压发生电路的操作。

当刷新信号‘REF’降到低电平时，只可以进行除了刷新操作之外的操作。下面描述非刷新操作。

当位线预充电电压‘VBLP’的电平低于第一分压‘Vd1’的电平时，上拉比较信号‘com_up’可以降低到低电平，并且位线预充电电压‘VBLP’的电平可以升高。

当位线预充电电压‘VBLP’的电平高于第二分压‘Vd2’的电平时，下拉比较信号‘eom_down’被使能为高电平。当下拉比较信号‘com_down’被使能为高电平且刷新信号‘REF’被禁止为低电平时，下拉部321可以使位线预充电电压‘VBLP’的电平降低。

下面描述刷新操作。

当位线预充电电压‘VBLP’的电平低于第一分压‘Vd1’的电平时，上拉比较信号‘com_up’被使能为低电平，并且位线预充电电压‘VBLP’的电平可以升高。即，根据本发明的一个实施例，半导体存储装置的位线预充电电压发生电路可以在刷新操作期间和在任何其它操作期间基本相同地操作。

当位线预充电电压‘VBLP’的电平高于第二分压‘Vd2’的电平时，下拉比较信号‘com_down’可以被使能为高电平。同时，在刷新操作期间，刷新电流‘I_ref’和固定电流‘I_fix’可以被提供给第二比较单元312。因此，与在任何其它操作即非刷新操作期间相比，第二比较单元312在刷新操作期间使下拉比较信号‘com_down’过渡到高电平所花的时间更短。

在刷新操作期间，可变下拉部322和上拉部321可以响应于下拉比较信号‘com_down’进行操作。因此，当在刷新操作期间位线预充电电压‘VBLP’的电平高于第二分压‘Vd2’的电平时，下拉部321和可变下拉部322可以使位线预充电电压‘VBLP’的电平降低。因此，与除刷新操作以外的操作(即，只由下拉部321降低位线预充电电压VBLP的电平时)相比，在刷新操作期间，位线预充电电压‘VBLP’的电平可以降低得更快。

因此，与在任何其它操作期间相比，在刷新操作期间，半导体存储装置的位线预充电电压‘VBLP’的电平可以进一步提高用于位线预充电电压的下拉响应速度和下拉能力。因此，即使半导体存储装置反复进行刷新操作，位线预充电电压发生电路也可以防止位线预充电电压‘VBLP’的电平升高。

在包括权利要求书的所有描述中，术语“包括”应当理解为与术语“包括至少一个”同义，除非其它地方有相反的说明。

虽然参照特定应用的说明性实施例描述了一些实施例，应当理解，所描述的实施例只是示例性的。根据本发明的教导，本领域普通技术人员将认识到本发明的其他的修改、应用和/或实施例以及本发明会发挥重要作用的其他领域。因此，在此公开的位线预充电电压发生电路不应当限于所描述的实施例。确切的说，应当根据本发明所附的权利要求并结合上述的描述和附图来限定在此描述的位线预充电电压发生电路。

Claims (13)

1.一种半导体存储装置的位线预充电电压发生电路，包括：

下拉比较信号发生块，被配置为将分压的电平与位线预充电电压的电平进行比较并产生下拉比较信号，其中，所述分压是通过对内部电压进行分压而产生的，并且与在非刷新操作期间相比，在刷新操作期间，所述下拉比较信号发生块使所述下拉比较信号的使能过渡时间减少得更多；和

下拉控制块，被配置为当所述下拉比较信号被使能时，使所述位线预充电电压的电平降低，其中，与在所述非刷新操作期间相比，在所述刷新操作期间，所述下拉控制块使所述位线预充电电压的电平更快地降低。

2.如权利要求1所述的位线预充电电压发生电路，其中，所述下拉比较信号发生块包括：

比较单元，被配置为将所述分压的电平与所述位线预充电电压的电平进行比较并产生所述下拉比较信号；和

电流供给控制单元，被配置为与在所述非刷新操作期间相比，在所述刷新操作期间，向所述比较单元提供更大量的供电电流。

3.如权利要求2所述的位线预充电电压发生电路，其中，所述电流供给控制单元包括：

固定电流供给部，被配置在所述刷新操作期间和所述非刷新操作期间，向所述比较单元提供固定电流；和

刷新电流供给部，被配置为在所述刷新操作期间向所述比较单元提供刷新电流，

其中，所述供电电流包括所述固定电流和所述刷新电流。

4.如权利要求1所述的位线预充电电压发生电路，其中，所述下拉控制块包括：

下拉单元，被配置为在所述刷新操作期间和所述非刷新操作期间，当所述下拉比较信号被使能时，使所述位线预充电电压的电平降低；和

可变下拉单元，被配置为在所述刷新操作期间，当所述下拉比较信号被使能时，使所述位线预充电电压的电平降低。

5.一种半导体存储装置的电压发生电路，包括：

分压块，被配置为对内部电压进行分压并产生第一分压和第二分压，其中，所述第二分压的电平高于所述第一分压的电平；

上拉放大块，被配置为将所述第一分压的电平与位线预充电电压线上的所述位线预充电电压的电平进行比较，并使所述位线预充电电压的电平升高；和

下拉放大块，被配置为将所述第二分压的电平与所述位线预充电电压的电平进行比较，并且使所述位线预充电电压的电平降低。

6.如权利要求5所述的电压发生电路，其中，与在非刷新操作期间相比，在刷新操作期间，所述下拉放大块使所述位线预充电电压的电平更快地降低到目标电平。

7.如权利要求6所述的电压发生电路，其中，所述下拉放大块包括：

比较单元，被配置为将所述第二分压的电平与所述位线预充电电压的电平进行比较并产生下拉比较信号；

电流供给控制单元，被配置为与在所述非刷新操作期间相比，在所述刷新操作期间，向所述比较单元提供更大量的供电电流；

下拉单元，被配置为响应于所述下拉比较信号而使所述位线预充电电压的电平降低；和

可变下拉单元，被配置为在所述刷新操作期间，响应于所述下拉比较信号而使所述位线预充电电压的电平降低。

8.如权利要求7所述的电压发生电路，其中，所述电流供给控制单元包括：

固定电流供给部，被配置为向所述比较单元提供固定电流；和

刷新电流供给部，被配置为在所述刷新操作期间，向所述比较单元提供刷新电流，

其中，所述供电电流包括所述固定电流和所述刷新电流。

9.如权利要求7所述的电压发生电路，其中，所述可变下拉单元响应于刷新信号和所述下拉比较信号而将所述位线预充电电压线连接到接地端子。

10.如权利要求6所述的电压发生电路，其中，所述上拉放大块包括：

比较单元，被配置为将所述第一分压的电平与所述位线预充电电压的电平进行比较，并产生上拉比较信号；和

上拉单元，被配置为响应于所述上拉比较信号而将所述内部电压施加到所述位线预充电电压线。

11.一种产生半导体存储装置的位线预充电电压的方法，包括以下步骤：

对内部电压进行分压并产生第一分压和第二分压，其中，所述第二分压的电平高于所述第一分压的电平；

将所述第一分压的电平与位线预充电电压线上的位线预充电电压的电平进行比较，并使所述位线预充电电压的电平升高；和

将所述第二分压的电平与所述位线预充电电压的电平进行比较，并使所述位线预充电电压的电平降低到目标电平，

其中，与在非刷新操作期间相比，在刷新操作期间，将所述位线预充电电压的电平降低到所述目标电平的步骤完成得更快。

12.如权利要求11所述的产生位线预充电电压的方法，其中，将所述第二分压的电平与所述位线预充电电压的电平进行比较的步骤包括以下步骤：

利用比较单元将所述第二分压的电平与所述位线预充电电压的电平进行比较以产生下拉比较信号；

与在所述非刷新操作期间相比，在所述刷新操作期间，向所述比较单元提供更大量的供电电流；

响应于所述下拉比较信号，使所述位线预充电电压的电平降低；和

在所述刷新操作期间，响应于所述下拉比较信号，使所述位线预充电电压的电平降低。

13.如权利要求12所述的产生位线预充电电压的方法，其中，向所述比较单元提供更大量的供电电流的步骤包括：

向所述比较单元提供固定电流；和

在所述刷新操作期间，向所述比较单元提供刷新电流，

其中，所述供电电流包括所述固定电流和所述刷新电流。

Images