CN102117884B - 不需要专用选择器晶体管的自选择相变存储器设备 - Google Patents

不需要专用选择器晶体管的自选择相变存储器设备 Download PDF

Info

Publication number
CN102117884B
CN102117884B CN201010548105.2A CN201010548105A CN102117884B CN 102117884 B CN102117884 B CN 102117884B CN 201010548105 A CN201010548105 A CN 201010548105A CN 102117884 B CN102117884 B CN 102117884B
Authority
CN
China
Prior art keywords
copper cash
zinc oxide
oxide film
memory unit
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010548105.2A
Other languages
English (en)
Other versions
CN102117884A (zh
Inventor
A·里德艾里
A·皮罗瓦诺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengyi Co
Original Assignee
Hengyi Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengyi Co filed Critical Hengyi Co
Publication of CN102117884A publication Critical patent/CN102117884A/zh
Application granted granted Critical
Publication of CN102117884B publication Critical patent/CN102117884B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/73—Array where access device function, e.g. diode function, being merged with memorizing function of memory element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

使用原子层沉积(ALD)而沉积在相变材料上的氧化锌(ZnO)层形成了自选择存储设备。形成在ZnO/GST接口处的二极管显示了在PCM结构内的整流和存储性能。

Description

不需要专用选择器晶体管的自选择相变存储器设备
技术领域
本申请涉及存储器领域。
背景技术
可变门电路存储器是自选择设备，在其中选择功能和存储功能在唯一的设备中实现。然而，这一类型的非易失性存储器正被相变存储器(PCM)取代成为新一代，这是由于PCM具有有利的写入速度，较小的单元尺寸，较简单的电路和与互补金属氧化物半导体(CMOS)工序的制作兼容性。当前的PCM使用专门的选择设备，通常是MOS或BJT晶体管，从而选择存储单元来读和写。选择设备需要另外的掩膜和工序组合，因此，在用于选择存储单元的选择设备上需要进行改进。
发明内容
根据本发明的一方面，提供了一种相变存储器存储元件，该相变存储器存储元件包含：n型半导体层，与p型硫族化合物材料直接接触来形成嵌入所述相变存储器存储元件的二极管，其中所述二极管被用来选择所述相变存储器存储元件。
根据本发明的另一方面，提供了一种存储单元，该存储单元包括：选择器二极管，通过氧化锌层直接接触相变存储器层而形成，其中所述选择器二极管被偏置以允许所述存储单元的状态通过读取所述相变存储器层的阻抗而被检测到。
根据本发明的又一方面，提供了一种一种相变存储器，该相变存储器包括：具有n型氧化锌层的存储器单元，该n型氧化锌层通过直接接触天然p型结晶相变存储器材料而被沉积，从而形成嵌入在所述相变存储器材料中的二极管结；以及覆盖层，邻近所述氧化锌层以与所述氧化锌层和所述相变存储器材料形成堆叠(stack)。
附图说明
在说明书的总结部分特别指出并且单独要求保护了本发明的主题。然而，对于本发明的组织、操作方法、目的、特征以及益处，当阅读以下附图时，参考下面的详细描述可以更好地加以理解。
图1示出了说明第一视图A-A’和第二视图B-B’的存储设备；
图2是沿着所沉积的铜字线的A-A’轴以及沿着B-B’轴显示的其他字线的视图；
图3说明了依照本发明沿着A-A’轴和B-B’轴显示的包括n型ZnO，p型GST以及TiN的沉积材料堆叠的横截面图；
图4说明了被定义为PCM存储器存储设备的点横截面，该PCM存储器存储设备是依照本发明采用原子层沉积(ALD)工序邻近GST材料沉积的氧化锌(ZnO)来制造的；
图5说明了依照本发明的在堆叠沉积之后的单元密封和电介质填充；
图6说明了依照本发明的位线构成及定义；
图7说明了依照本发明的在PCM结构中的切隙(lance)加热器定义；
图8示出了在利用在图7中说明的加热元件的存储器设备的实施例中GST/ZnO异质结的I-V电特性；以及
图9示出了自选择设备的I-V电特性，其展示了用于检测存储器设备的阻抗的取消选择区和选择区；
需要理解的是，图中示出的元件是为了简单清楚的说明而不必要作为限制。例如，为清楚起见，一些元件的尺寸可能相对于其他的元件被夸大。进一步地，在被认为是恰当的地方，参考标号在图中被重复来指示相应或类似的元件。
具体实施方式
在下面的详细描述中，大量的特定细节被提出以便提供对本发明的全面理解。然而，本领域技术人员可以理解的是，本发明可以在没有这些特定细节的情况下实施。在其他实例下，已知方法、程序、组件和电路并未被详细描述，以便不会使本发明难以理解。
需要被理解的是条件“耦合”和“连接”，与衍生物一起，不被意在做为彼此的同义词。在具体的实施例中，“连接”可以被用来显示两个或更多的元件彼此直接物理或电接触。“耦合”可以被用来显示两个或更多的元件彼此直接或非直接(通过其它的介于他们之间的元件)物理或电接触，和/或两个或更多的元件协作或相互作用(例如以原因和效果关系)。
图1显示存储设备的俯视图，说明了沿着A-A’轴的第一视图和沿着B-B’轴的第二垂直视图。这两个视图被用在图2-图6来显示将PCM设备放置到互补金属氧化物半导体工序的制作兼容性。特别地，图2是显示所沉积的铜字线的沿着A-A’轴和B-B’轴的侧视图。需要注意的是这些视图举例说明在PCM存储元件制作中的初始工序步骤，其跟随在制造CMOS逻辑门电路的CMOS工序之后。
图3说明了依照本发明沿着堆叠有n型ZnO302、p型GST304以及TiN308的沉积材料的A-A’轴和B-B’轴的截面图。该图示出了制造有Ge-Sb-Te(GST)材料304的自动加热PCM存储设备300，该GST材料304直接沉积在氧化锌(ZnO)层的顶部，而不失去GST材料的存储能力。该堆叠在p型GST材料304和n型ZnO层的结合处形成了异质结二极管306。
使用如同在图3中示出的制造工序，有相变材料的系统存储器可以被制作以展示由于温度改变的相位转变。由于包含周期表VI族的元素合金(如称为硫族化合物(chalcogenide)或硫化物(chalcogenic)材料)，存储器单元可以通过用将存储器单元在高电阻状态(非晶相，复位状态)和低电阻状态(结晶相，设置状态)之间转换的脉冲电流来加热电阻的方式编程。因此，在所描述的工序上有利地使用硫族化合物可以在即使电源从非易失性存储器上移除后保持稳定的相变存储单元上提供数据记忆。
在CMOS/PCM制造工序中，ZnO覆盖层可以使用原子层沉积(ALD)来进行沉积，原子层沉积提供了薄膜生长，该薄膜生长基于表面反应来进行自身限制，该表面反应使原子标度(scale)沉积控制变为可能。在制造期间，在晶圆表面上沉积单层(monolayer)的涂覆方法将气体引进到处理腔。引进到所述腔中的第二气体与第一气体相互反应以在衬底上产生单层薄膜，单层薄膜的厚度由沉积循环的数量来精确控制。因此，ALD工序可以在相对低的温度下被实现，并且用无针孔(pinhole-free)的超共形(super-conformal)薄膜来提供了埃级(Angstrom-level)厚度控制。
正如先前提及的，经过使得GST层304接触ZnO层302，而在接口形成了GST/ZnO异质结。晶状GST材料304是自然p型，并且ZnO材料302是n型，由此造成的二极管306有良好的整流性能。二极管306可以用来选择GST存储器单元存储元件，这避免了在PCM矩阵中针对每个存储器单元使用专用选择晶体管。因此，在n型氧化锌(ZnO)层302上直接沉积p型晶状GST层304形成了嵌入在PCM存储元件中的GST/ZnO结，并且所形成的二极管减少了堆叠和后续工序复杂性，也节约了有关选择设备制造的掩膜的数量。
图4说明了定义为由p型GST材料304邻近n型ZnO材料302来制造自加热PCM存储设备300的点402的横截面。图5说明了依照本发明在堆叠沉积之后的单元密封SiN502和介质填充504。图6说明了位线602构成和定义。相对于底部接触(WB)而应用到顶部接触(WT)的正偏置启动选择器设备。
图7说明了具有加热器700和在相变中涉及的GST点区域712的PCM存储设备700的实施例。n型ZnO层704覆盖GST层702来形成PN结。需要注意的是基于切隙(lance)的单元被描述，但是例如诸如间隔(wall)设备、孔隙(pore)设备或钩槽(Trench)设备等的其他PCM单元结构可以结合当前发明的特征。因此，在沉积GST层702后，其他PCM单元结构可以沉积ZnO层704和覆盖层708，其中所有堆叠随后被蚀刻。GST点区域712被形成接近加热器元件、在相变中被涉及并且也是通过GST层702和ZnO层704整流结的一部分。需要清楚的是GST层702同时是选择器和存储元件的一部分，由此实现自选择设备。
图8提供了p型GST层和n型ZnO异质结的I-V电特性。该结的电特性被说明为施加在ZnO层704的地电势和施加在GST层702上的正电压，以及为了反向偏置所述结而施加在GST层的负电压。X轴上的电压与底部接触电压及顶部接触电压不同。对于100nm×100nm的区域和3伏特偏置的1mA“Ion”电流的二极管，“导通”电流到“断开”电流的比率(如由Ion/Ioff指定)有近似109的值。电流Ion/Ioff的数据被作为一个例子提供，并且其他比率可以被使用，而不限制所要求保护的主题。
图9描述了自选择设备的I-V电气特性。用形成于反向偏置的GST/ZnO结处的二极管，PCM存储设备700的两个状态如描述一样被取消选择区902取消选择。利用被提供以前向偏置所述二极管的正电压低于两伏特限度(由区域904定义)，PCM存储设备700的两个状态可以通过读取设备的阻抗来检测到。可以预料的是两伏特正偏置电压被描述为可以被调整的限度。同时需要理解的是当偏置电压高于两伏特限度时，二极管706的电特性叠加在编程区域。
到现在为止，显而易见的是邻近ZnO层沉积的相变材料GST形成了自选择存储设备。形成在ZnO/GST接口处的二极管清楚地说明了在该PCM结构中的整流和存储能力。
虽然发明的特定的特征在这里被举例说明和描述，本领域技术人员可以理解的是，许多修改、代替、变化和等价方式均是可行的。因此，需要理解的是，附加的权利要求是意在覆盖所有这样的修改和变换，这些修改和变换落入本发明的实质精神中。

Claims (15)

1.一种相变存储器，该相变存储器存储元件包含：
第一铜线；
第二铜线；
电介质，位于所述第一铜线与所述第二铜线之间；
第一势垒，位于所述第一铜线与所述电介质之间，并接触所述第一铜线与所述电介质；
第二势垒，位于所述第二铜线与所述电介质之间，并接触所述第二铜线与所述电介质；
第一存储器单元，具有第一n型半导体层，该第一n型半导体层与第一p型硫族化合物材料直接接触来形成二极管，所述第一n型半导体层与所述第一铜线相耦合；
第一TiN材料，被布置为与所述第一n型半导体层相堆叠，以形成与所述第一n型半导体层和所述第一p型硫族化合物材料的堆叠；
第二存储器单元，具有与第二p型硫族化合物材料直接接触以形成二极管的第二n型半导体层，该第二n型半导体层与所述第二铜线相耦合；以及
第二TiN材料，被布置为与所述第二存储器单元的所述第二n型半导体层和所述第二p型硫族化合物材料相堆叠，以使所述第二p型硫族化合物材料在所述第二TiN材料与所述第二n型半导体层之间。
2.根据权利要求1所述的相变存储器，其中所述第一存储器单元不利用加热器元件来改变状态。
3.根据权利要求1所述的相变存储器，其中所述第一存储器单元的所述第一n型半导体层是氧化物系半导体层，并且所述第一存储器单元的所述第一p型硫族化合物材料是相变合金。
4.根据权利要求3所述的相变存储器，其中所述氧化物系半导体层是氧化锌层。
5.根据权利要求4所述的相变存储器，其中所述相变合金是Ge、Sb、Te合金。
6.根据权利要求5所述的相变存储器，其中应用于所述第一存储器单元的所述二极管的偏置允许所述第一存储器单元的两种状态通过读取所述Ge、Sb、Te合金的阻抗而被检测到。
7.存储单元，该存储单元包括：
第一铜线；
第二铜线；
电介质，位于所述第一铜线与所述第二铜线之间；
第一势垒，位于所述第一铜线与所述电介质之间，并接触所述第一铜线与所述电介质；
第二势垒，位于所述第二铜线与所述电介质之间，并接触所述第二铜线与所述电介质；
第一存储器单元，具有选择器二极管，该选择器二极管通过第一氧化锌层直接接触第一相变存储器层而形成，其中所述选择器二极管被偏置以允许所述第一存储器单元的状态通过读取所述相变存储器层的阻抗而被检测到，所述第一氧化锌层耦合至所述第一铜线；
第一TiN材料，被布置为所述第一氧化锌层和所述第一相变存储器层的堆叠，以使所述第一相变存储器层在所述第一TiN材料与所述第一氧化锌层之间；
第二存储器单元，具有通过第二氧化锌层直接接触第二相变存储器层而形成的选择器二极管，其中所述选择器二极管被偏置以允许所述第二存储器单元的状态通过读取所述第二相变存储器层的阻抗而被检测到，所述第二氧化锌层与所述第二铜线相耦合；以及
第二TiN材料，被布置为与所述第二存储器单元的所述第二氧化锌层和所述第二相变存储器层相堆叠，以使所述第二相变存储器层在所述第二TiN材料与所述第二氧化锌层之间。
8.根据权利要求7所述的存储单元，其中所述第一存储器单元不利用加热元件来实现。
9.根据权利要求7所述的存储单元，其中所述第一存储器单元的所述第一相变存储器层是天然p型，并且所述第一存储器单元的所述第一氧化锌层是n型，从而形成被用来选择所述第一存储器单元的所述第一存储器单元的所述选择器二极管。
10.根据权利要求7所述的存储单元，其中使用原子层沉积来沉积所述第一存储器单元的所述第一氧化锌层。
11.根据权利要求7所述的存储单元，其中所述第一相变存储器层是硫族化合物材料。
12.一种相变存储器，该相变存储器包括：
第一铜线；
第二铜线；
电介质，位于所述第一铜线与所述第二铜线之间；
第一势垒，位于所述第一铜线与所述电介质之间，并接触所述第一铜线与所述电介质；
第二势垒，位于所述第二铜线与所述电介质之间，并接触所述第二铜线与所述电介质；
第一存储器单元，具有第一n型氧化锌层，该第一n型氧化锌层通过直接接触第一天然p型结晶相变存储器材料而被沉积，从而形成嵌入在所述第一天然p型结晶相变存储器材料中的二极管结，所述第一n型氧化锌层与所述第一铜线相耦合；
第一TiN材料，邻近所述第一n型氧化锌层以与所述第一n型氧化锌层和所述第一天然p型结晶相变存储器材料形成堆叠，以使所述第一天然p型结晶相变存储器材料在所述第一TiN材料与所述第一n型氧化锌层之间；
第二存储器单元，具有第二n型氧化锌层，该第二n型氧化锌层通过直接接触第二天然p型结晶相变存储器材料而被沉积，从而形成嵌入在所述第二天然p型结晶相变存储器材料中的二极管结，所述第二n型氧化锌层与所述第二铜线相耦合；以及
第二TiN材料，邻近所述第二n型氧化锌层以与所述第二存储器单元的所述第二n型氧化锌层和所述第二天然p型结晶相变存储器材料形成堆叠，以使所述第二天然p型结晶相变存储器材料在所述第二TiN材料与所述第二n型氧化锌层之间。
13.根据权利要求12所述的相变存储器，其中在所述第一存储器单元的所述第一天然p型结晶相变存储器材料中的存储不利用加热器元件来完成。
14.根据权利要求12所述的相变存储器，其中两伏特或更少的正偏置使二极管结前向偏置以允许通过读取所述第一存储器单元的所述第一天然p型结晶相变存储器材料的阻抗来检测所述第一存储器单元的状态。
15.根据权利要求12所述的相变存储器，其中使用原子层沉积来沉积所述第一存储器单元的所述第一n型氧化锌层。
CN201010548105.2A 2009-12-31 2010-11-16 不需要专用选择器晶体管的自选择相变存储器设备 Active CN102117884B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/651,097 2009-12-31
US12/651,097 US8847186B2 (en) 2009-12-31 2009-12-31 Self-selecting PCM device not requiring a dedicated selector transistor

Publications (2)

Publication Number Publication Date
CN102117884A CN102117884A (zh) 2011-07-06
CN102117884B true CN102117884B (zh) 2016-01-20

Family

ID=44186301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010548105.2A Active CN102117884B (zh) 2009-12-31 2010-11-16 不需要专用选择器晶体管的自选择相变存储器设备

Country Status (5)

Country Link
US (2) US8847186B2 (zh)
JP (2) JP2011139057A (zh)
CN (1) CN102117884B (zh)
DE (1) DE102010052538A1 (zh)
SG (1) SG172525A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
US8486743B2 (en) 2011-03-23 2013-07-16 Micron Technology, Inc. Methods of forming memory cells
US8994489B2 (en) 2011-10-19 2015-03-31 Micron Technology, Inc. Fuses, and methods of forming and using fuses
US8723155B2 (en) 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
US9252188B2 (en) 2011-11-17 2016-02-02 Micron Technology, Inc. Methods of forming memory cells
US8546231B2 (en) 2011-11-17 2013-10-01 Micron Technology, Inc. Memory arrays and methods of forming memory cells
FR2985840B1 (fr) 2012-01-12 2014-02-28 Commissariat Energie Atomique Cellule memoire a changement de phase
US9136467B2 (en) 2012-04-30 2015-09-15 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
US8765555B2 (en) 2012-04-30 2014-07-01 Micron Technology, Inc. Phase change memory cells and methods of forming phase change memory cells
CN103866269A (zh) * 2012-12-11 2014-06-18 中国科学院微电子研究所 原子层沉积制备Te-N共掺的氧化锌薄膜的方法
US9553262B2 (en) 2013-02-07 2017-01-24 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of memory cells
US9881971B2 (en) 2014-04-01 2018-01-30 Micron Technology, Inc. Memory arrays
US9362494B2 (en) 2014-06-02 2016-06-07 Micron Technology, Inc. Array of cross point memory cells and methods of forming an array of cross point memory cells
US9343506B2 (en) 2014-06-04 2016-05-17 Micron Technology, Inc. Memory arrays with polygonal memory cells having specific sidewall orientations
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
JP6505619B2 (ja) * 2016-02-09 2019-04-24 株式会社東芝 超格子メモリ及びクロスポイント型メモリ装置
KR102453349B1 (ko) 2016-02-25 2022-10-07 삼성전자주식회사 가변 저항 메모리 장치 및 이의 제조 방법
US9881972B2 (en) 2016-05-20 2018-01-30 Micron Technology, Inc. Array of memory cells and methods of forming an array of memory cells
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
US10157670B2 (en) * 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10163977B1 (en) 2017-03-22 2018-12-25 Micron Technology, Inc. Chalcogenide memory device components and composition
US10727405B2 (en) 2017-03-22 2020-07-28 Micron Technology, Inc. Chalcogenide memory device components and composition
KR102295524B1 (ko) * 2017-03-27 2021-08-30 삼성전자 주식회사 메모리 소자
US10096655B1 (en) * 2017-04-07 2018-10-09 Micron Technology, Inc. Three dimensional memory array
US10461128B2 (en) 2017-04-26 2019-10-29 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of elevationally-outer-tier memory cells and elevationally-inner-tier memory cells
US10424374B2 (en) 2017-04-28 2019-09-24 Micron Technology, Inc. Programming enhancement in self-selecting memory
US10263039B2 (en) 2017-06-26 2019-04-16 Micron Technology, Inc. Memory cells having resistors and formation of the same
US10573362B2 (en) 2017-08-29 2020-02-25 Micron Technology, Inc. Decode circuitry coupled to a memory array
US10128437B1 (en) 2017-08-31 2018-11-13 Micron Technology, Inc. Semiconductor structures including memory materials substantially encapsulated with dielectric materials, and related systems and methods
US10693065B2 (en) 2018-02-09 2020-06-23 Micron Technology, Inc. Tapered cell profile and fabrication
US10854813B2 (en) 2018-02-09 2020-12-01 Micron Technology, Inc. Dopant-modulated etching for memory devices
US10541364B2 (en) 2018-02-09 2020-01-21 Micron Technology, Inc. Memory cells with asymmetrical electrode interfaces
US10424730B2 (en) 2018-02-09 2019-09-24 Micron Technology, Inc. Tapered memory cell profiles
KR102207216B1 (ko) * 2018-12-18 2021-01-25 삼성전자주식회사 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자
WO2019226000A1 (ko) * 2018-05-24 2019-11-28 한양대학교 산학협력단 선택소자 일체형 상변화 메모리 및 그 제조 방법
CN112204746A (zh) * 2018-05-24 2021-01-08 三星电子株式会社 集成有选择元件的相变存储器及其制造方法
US10957853B2 (en) 2018-09-18 2021-03-23 International Business Machines Corporation Modifying material parameters of a nanoscale device post-fabrication
JP7271057B2 (ja) * 2018-11-21 2023-05-11 マイクロン テクノロジー，インク． カルコゲナイドメモリデバイスの構成要素及び組成物
US10985212B2 (en) 2019-04-16 2021-04-20 Micron Technology, Inc. Multi-component cell architectures for a memory device
US10957741B2 (en) 2019-05-01 2021-03-23 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of forming sense/access lines
US11222854B2 (en) 2019-05-15 2022-01-11 Micron Technology, Inc. Multitier arrangements of integrated devices, and methods of protecting memory cells during polishing
US11996145B2 (en) 2022-05-03 2024-05-28 Western Digital Technologies, Inc. Cross-point array with threshold switching selector memory element

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068850A (ja) * 2001-08-29 2003-03-07 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2004193499A (ja) * 2002-12-13 2004-07-08 Applied Materials Inc 半導体装置、その製造方法、及びその製造装置
JP4634014B2 (ja) * 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100562985B1 (ko) * 2003-12-30 2006-03-23 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US20050227382A1 (en) * 2004-04-02 2005-10-13 Hui Angela T In-situ surface treatment for memory cell formation
KR100682908B1 (ko) * 2004-12-21 2007-02-15 삼성전자주식회사 두개의 저항체를 지닌 비휘발성 메모리 소자
EP1675183A1 (en) * 2004-12-21 2006-06-28 STMicroelectronics S.r.l. Phase change memory cell with diode junction selection and manufacturing method thereof
US8197914B2 (en) * 2005-11-21 2012-06-12 Air Products And Chemicals, Inc. Method for depositing zinc oxide at low temperatures and products formed thereby
KR100745761B1 (ko) * 2006-02-07 2007-08-02 삼성전자주식회사 다이오드겸용 저항소자를 구비하는 상변화 램과 그 제조 및동작 방법
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
KR101176542B1 (ko) * 2006-03-02 2012-08-24 삼성전자주식회사 비휘발성 메모리 소자 및 이를 포함하는 메모리 어레이
DE602006012825D1 (de) * 2006-07-27 2010-04-22 St Microelectronics Srl Phasenwechsel-Speichervorrichtung
JP4616359B2 (ja) * 2007-01-09 2011-01-19 韓國電子通信研究院 電子素子用ＺｎＯ半導体膜の形成方法及び前記半導体膜を含む薄膜トランジスタ
US7619237B2 (en) * 2007-02-21 2009-11-17 Macronix International Co., Ltd. Programmable resistive memory cell with self-forming gap
JP5364280B2 (ja) * 2008-03-07 2013-12-11 株式会社東芝 不揮発性記憶装置及びその製造方法
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
CN1790726A (zh) * 2004-11-10 2006-06-21 三星电子株式会社 包括一个电阻器和一个二极管的非挥发性存储器

Also Published As

Publication number Publication date
US9620710B2 (en) 2017-04-11
JP2016136631A (ja) 2016-07-28
US20110155984A1 (en) 2011-06-30
US8847186B2 (en) 2014-09-30
DE102010052538A1 (de) 2011-07-07
CN102117884A (zh) 2011-07-06
US20150008387A1 (en) 2015-01-08
SG172525A1 (en) 2011-07-28
JP2011139057A (ja) 2011-07-14
JP6225203B2 (ja) 2017-11-01

Similar Documents

Publication Publication Date Title
CN102117884B (zh) 不需要专用选择器晶体管的自选择相变存储器设备
US7573058B2 (en) Phase change materials, phase change random access memories having the same and methods of operating phase change random access memories
KR100668846B1 (ko) 상변환 기억 소자의 제조방법
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
CN103733337B (zh) 微电子器件
US20060098472A1 (en) Nonvolatile memory device, array of nonvolatile memory devices, and methods of making the same
JP5748750B2 (ja) 封入相変化セル構造および方法
US8288752B2 (en) Phase change memory device capable of reducing disturbance and method of manufacturing the same
KR20180013035A (ko) 가변 저항 메모리 소자 및 그 제조 방법
CN103165607B (zh) 半导体存储器件及其制造方法
US20140063924A1 (en) Nonvolatile semiconductor memory device and operating method of the same
CN102820299A (zh) 存储器件
JP2008022007A (ja) 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法
US9172037B2 (en) Combined conductive plug/conductive line memory arrays and methods of forming the same
CN110858623B (zh) 可变电阻存储器件及其制造方法
TW201904101A (zh) 記憶體胞切換裝置
CN102237134B (zh) 集成电路装置及操作该集成电路装置的方法
KR100902504B1 (ko) 비정질 고체 전해질층을 포함하는 저항성 메모리 소자 및그 동작 방법
US11616197B2 (en) Variable resistance memory device
JP6270600B2 (ja) 相変化メモリ
KR20100137627A (ko) 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법
KR100951661B1 (ko) 상변화 물질을 보호하는 보호막을 구비한 상변화 메모리장치 및 그 제조방법
US11121179B2 (en) Variable resistance memory devices
CN101414481A (zh) 基于SiSb复合材料的相变存储器单元
CN102468432B (zh) 相变半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant