CN112204746A - 集成有选择元件的相变存储器及其制造方法 - Google Patents
集成有选择元件的相变存储器及其制造方法 Download PDFInfo
- Publication number
- CN112204746A CN112204746A CN201980033781.5A CN201980033781A CN112204746A CN 112204746 A CN112204746 A CN 112204746A CN 201980033781 A CN201980033781 A CN 201980033781A CN 112204746 A CN112204746 A CN 112204746A
- Authority
- CN
- China
- Prior art keywords
- phase change
- electrode
- material layer
- change material
- selection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 186
- 230000015654 memory Effects 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000012782 phase change material Substances 0.000 claims abstract description 185
- 239000000463 material Substances 0.000 claims abstract description 75
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 37
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 37
- 229910052723 transition metal Inorganic materials 0.000 claims description 17
- 150000003624 transition metals Chemical class 0.000 claims description 17
- 229910052725 zinc Inorganic materials 0.000 claims description 13
- 150000001768 cations Chemical class 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 229910052738 indium Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000013590 bulk material Substances 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 24
- 230000010354 integration Effects 0.000 description 8
- 229910007667 ZnOx Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8413—Electrodes adapted for resistive heating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
公开了一种相变存储器，为了减轻现有的OTS的问题和缺点，所述相变存储器包括由于消除了对中间电极的需要而具有改善的密度的选择元件，并且公开了一种包括该选择元件的相变存储器元件，该相变存储器元件具有高度密集的三维架构。该相变存储器元件具有包括P型相变材料层和N型金属氧化物层的PN二极管结构。此外，该相变存储器元件包括半导体材料层，该半导体材料层借助于电极界面的肖特基二极管性质而切换到相变材料层。
Description
技术领域
本公开涉及集成有选择元件的相变存储器及其制造方法，更具体地，涉及用于包括集成有选择元件的相变元件的相变存储器的技术。
背景技术
随着IT技术的快速发展，需要适合于无线地处理大量信息的便携式信息通信系统和装置的发展的具有诸如超高速、大容量和高集成度的特性的下一代存储器件。因此，已经实现了具有最高集成度的三维V-NAND存储器。然而，预期串的高度将朝着更高层级增加，并且由于在将三维V-NAND存储器形成为100或更高层级的工艺中存在困难，所以三维V-NAND存储器在实现其超高集成度方面受到限制。
作为替代，已经研究了与普通存储器件相比具有功率的高质量特性以及数据的保留和写入/读取的高质量特性的诸如STT-MRAM、FeRAM、ReRAM和PCRAM的下一代存储器件。
在上述存储器当中的PCRAM(在下文中被称为相变存储器)中，由于相变材料层被供应由于电流或者第一电极与第二电极之间所施加的电压之差而产生的热，所以相变材料层的结晶状态在结晶态与非晶态之间变化。结果，相变材料层在其结晶状态为结晶态时具有低电阻，而在其结晶状态为非晶态时具有高电阻，从而显示出与每种电阻状态相对应的二进制值(例如，当相变材料层在结晶态的结晶状态下具有低电阻时，相变材料层显示出二进制值[0]的设置状态；并且，当相变材料层在非晶态的结晶状态下具有高电阻时，相变材料层显示出二进制值[1]的复位状态)。
因为如上所述的相变存储器可以以低成本制造并且以高速度运行，所以相变存储器已经作为下一代半导体存储器件被积极地研究，并且已经被提供为利用各种三维架构实现的结构，以改善二维相微缩的限制。
然而，在相变存储器中用作选择元件的现有OTS需要被布置成与相变材料层接触的中间电极，因此可能无法实现高微缩集成度，并且由于根据微缩的相变材料之间的热效应而可能具有低的材料可靠性。
因此，需要开发一种选择元件来代替现有的OTS。
发明内容
技术问题
提供一种不需要中间电极而具有提高的集成度的选择元件、一种包括该选择元件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器。
还提供一种集成有选择元件的相变元件、一种包括该选择元件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器，该集成有选择元件的相变元件具有PN二极管结构，该PN二极管结构包括的P型相变材料层和N型金属氧化物层，所述P型相变材料层具有由于供应的热而改变的结晶状态，所述N型金属氧化物层接触所述P型相变材料层，从而通过相变而用作存储单元，并且用作用于将热选择性地切换到相变材料层的选择元件。
还提供一种集成有选择元件的相变元件、一种包括该集成有选择元件的相变元件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三层架构的相变存储器，该集成有选择元件的相变元件包括由在相变材料中包括过渡金属的化合物形成的相变材料层，以具有相变材料层在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。
还提供一种相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器，该相变存储器件包括布置在第一电极或第二电极中的一个电极与相变材料层之间的半导体材料层，并且通过利用与该一个电极的接触界面的肖特基二极管特性而操作为用于相变材料层的选择元件。
还提供一种通过形成一个电极和半导体材料层的PN二极管结构而具有低的漏电流特性的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器。
技术方案
根据本公开的一方面，一种在相变存储器件中使用的集成有选择元件的相变元件可以包括：P型相变材料层，所述相变材料层具有由于从包括在所述相变存储器件中的第一电极和第二电极供应的热而改变的结晶状态；和N型金属氧化物层，所述金属氧化物层接触所述相变材料层，其中，所述集成有选择元件的相变元件以PN二极管结构形成，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
所述金属氧化物层可以由包括Zn、In或Ga中的至少一种阳离子的氧化物半导体材料形成。
所述金属氧化物层可以由基于ZnOx的材料形成。
所述基于ZnOx的材料可以包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种。
所述相变材料层可以由在相变材料中包括过渡金属的化合物形成，以具有所述相变材料层在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。
所述过渡金属被包括在所述相变材料中的组成比被调节为使得当所述相变材料层的结晶状态为结晶态时与当所述相变材料层的结晶状态为非晶态时所述相变材料层的电阻之比最大化。
所述相变材料可以包括Ge、Sb或Te中的至少一种，并且所述过渡金属可以包括Cr、Ti、Ni、Zn、Cu或Mo中的至少一种。
根据本公开的另一方面，一种制造在相变存储器件中使用的集成有选择元件的相变元件的方法可以包括：形成P型相变材料层，所述相变材料层具有由于从包括在所述相变存储器件中的第一电极和第二电极供应的热而改变的结晶状态；和形成N型金属氧化物层，以使所述金属氧化物层接触所述相变材料层，其中，所述集成有选择元件的相变元件以PN二极管结构形成，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
根据本公开的另一方面，一种集成有选择元件的相变存储器件可以包括：第一电极和第二电极；和布置在所述第一电极与所述第二电极之间的集成有选择元件的相变元件，其中，所述集成有选择元件的相变元件以PN二极管结构形成，所述PN二极管结构包括P型相变材料层和N型金属氧化物层，所述P型相变材料层具有由于从所述第一电极和所述第二电极供应的热而改变的结晶状态，所述N型金属氧化物层接触所述相变材料层，从而将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
根据本公开的另一方面，一种具有高度集成的三维架构的相变存储器可以包括：在水平方向上延伸的至少一个第一电极和相对于所述至少一个第一电极在垂直方向上延伸的第二电极；和布置在所述至少一个第一电极与所述第二电极之间的至少一个集成有选择元件的相变元件，其中，所述至少一个集成有选择元件的相变元件均以PN二极管结构形成，所述PN二极管结构包括P型相变材料层和N型金属氧化物层，所述P型相变材料层具有由于从所述至少一个第一电极和所述第二电极供应的热而改变的结晶状态，所述N型金属氧化物层接触所述相变材料层，从而将从所述至少一个第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
根据本公开的另一方面，一种制造具有高度集成的三维架构的相变存储器的方法可以包括：制备在水平方向上延伸的至少一个绝缘层和至少一个第一电极交替堆叠的结构；在所述结构中相对于所述至少一个第一电极在垂直方向上形成垂直孔；蚀刻在所述垂直孔的内表面上暴露的所述至少一个第一电极的一部分；在通过蚀刻所述至少一个第一电极的所述一部分而形成的空间中并且在所述内表面上以PN二极管结构形成集成有选择元件的相变元件；和在形成了所述集成有选择元件的相变元件的所述垂直孔中填充第二电极，其中，形成所述集成有选择元件的相变元件包括：在通过蚀刻所述至少一个第一电极的所述一部分而形成的每个空间中填充P型相变材料层；和在所述垂直孔的所述内表面上形成N型金属氧化物层，以使所述金属氧化物层接触所述相变材料层。
根据本公开的另一方面，一种相变存储器件可以包括：第一电极；第二电极；位于所述第一电极与所述第二电极之间的相变材料层；和半导体材料层，所述半导体材料层布置在所述第一电极或所述第二电极中的一个电极与所述相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性而操作为用于所述相变材料层的选择元件。
所述一个电极和所述半导体材料层可以形成PN二极管结构，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
当所述一个电极形成为P型并且所述半导体材料层形成为N型时，所述一个电极和所述半导体材料层可以具有PN二极管结构。
所述半导体材料层可以由包括Zn、In或Ga中的至少一种阳离子的N型氧化物半导体材料形成。
所述半导体材料层可以由基于ZnOx的材料形成。
所述基于ZnOx的材料可以包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种。
根据本公开的另一方面，一种在包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的相变材料层的相变存储器件中使用的选择元件可以包括半导体材料层，所述半导体材料层布置在所述第一电极或所述第二电极中的一个电极与所述相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
根据本公开的另一方面，一种具有高度集成的三维架构的相变存储器可以包括：在水平方向上延伸的至少一个第一电极和相对于所述至少一个第一电极在垂直方向上延伸的第二电极；位于所述至少一个第一电极与所述第二电极之间的至少一个相变材料层；和至少一个半导体材料层，所述至少一个半导体材料层布置在所述至少一个第一电极或所述第二电极中的一个电极与所述至少一个相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性而操作为用于所述至少一个相变材料层的选择元件。
本公开的有益效果
一个或更多个实施例可以提供一种不需要中间电极并且因此具有提高的集成度的选择元件、一种包括该选择元件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器。
更详细地，一个或更多个实施例可以提供一种集成有选择元件的相变器件、一种包括该集成有选择元件的相变器件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器，该集成有选择元件的相变器件具有PN二极管结构，该PN二极管结构包括具有由于供应的热而改变的结晶状态的P型相变材料层以及接触该P型相变材料层的N型金属氧化物层，从而通过相变而用作存储单元，并且用作用于将热选择性地切换到相变材料层的选择元件。
这里，一个或更多个实施例可以提供一种集成有选择元件的相变元件、一种包括该集成有选择元件的相变元件的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器，该集成有选择元件的相变元件包括由在相变材料中包括过渡金属的化合物形成的相变材料层，以具有逆相变特性，在所述逆相变特性下所述相变材料层在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻。
另外，一个或更多个实施例可以提供一种相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器，该相变存储器件包括布置在第一电极或第二电极中的一个电极与相变材料层之间的半导体材料层，并且通过利用与该一个电极的接触界面的肖特基二极管特性而操作为用于相变材料的选择元件。
这里，一个或更多个实施例可以提供一种通过形成一个电极和半导体材料层的PN二极管结构而具有低的漏电流特性的相变存储器件以及一种被实现为使得该相变存储器件具有高度集成的三维架构的相变存储器。
附图说明
图1是示出根据实施例的相变存储器件的图。
图2是示出图1所示的相变存储器件中包括的集成有选择元件的相变元件的图。
图3是用于说明根据实施例的集成有选择元件的相变元件的概念图。
图4是示出包括现有的OTS的相变存储器件的图。
图5是用于说明现有的相变存储器件的缺点的图。
图6是用于说明根据实施例的包括集成有选择元件的相变元件的相变存储器件的优点的图。
图7是示出根据实施例的制造集成有选择元件的相变元件的方法的流程图。
图8是示出根据实施例的被实现为具有高度集成的三维架构同时包括集成有选择元件的相变元件的相变存储器的图。
图9是示出根据实施例的制造相变存储器的方法的流程图。
图10至图15是用于说明根据实施例的制造相变存储器的方法的图。
图16是示出根据实施例的相变存储器件的图。
图17是用于说明根据实施例的选择元件的图。
图18是用于说明根据实施例的选择元件的特性的图。
图19和图20是用于说明根据实施例的相变存储器件的优点的图。
图21是示出根据实施例的被实现为具有高度集成的三维架构同时包括选择元件的相变存储器的图。
具体实施方式
在下文中，将参照附图详细描述实施例。然而，本公开不受实施例的限制或制约。而且，附图中相同的附图标记表示相同的元件。
另外，本文中使用的术语用于适当地表达本公开的示例实施例，并且可以根据用户或操作者的意图或者本公开所属领域中的司法判例而变化。因此，本术语应当始终根据内容来定义。
图1是示出根据实施例的相变存储器件的图。图2是示出图1所示的相变存储器件中包括的集成有选择元件的相变元件的图。图3是用于说明根据实施例的集成有选择元件的相变元件的概念图。
参照图1至图3，根据实施例的相变存储器件100包括第一电极110、第二电极120和集成有选择元件的相变元件130。
第一电极110和第二电极120均可以由诸如W、TaN或TiN的具有导电性的金属材料形成。第一电极110和第二电极120布置在集成有选择元件的相变元件130之上和之下，因此可以分别被称为顶电极和底电极。
集成有选择元件的相变元件130布置在第一电极110与第二电极120之间，因此，可以用作具有由于从第一电极110和第二电极110供应的热而改变的结晶状态的存储单元，并且可以用作选择性地切换相应热的选择元件。
更详细地，参照图2，集成有选择元件的相变元件130可以包括P型相变材料层210和N型金属氧化物层220，P型相变材料层210具有由于从第一电极110和第二电极120供应的热而改变的结晶状态，N型金属氧化物层220接触相变材料层210。因此，集成有选择元件的相变元件130可以以PN二极管结构形成，并且因此将从第一电极110和第二电极120供应的热选择性地切换到相变材料层210。
换句话说，如图3所示，根据实施例的集成有选择元件的相变元件130可以用作相变材料层210中的存储单元，并且可以用作选择元件。
在如上所述的以PN二极管结构形成的集成有选择元件的相变元件130中，P型相变材料层210可以被构成为具有用于稳定的P型半导体特性的逆相变特性(从而即使在结晶状态下也保持高电阻状态)。例如，P型相变材料层210可以由在相变材料中包括过渡金属的化合物形成，以具有相变材料层210在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。当相变材料层210的结晶状态为结晶态时具有高电阻表示基于当相变材料层210的结晶状态为非晶态时所获得的电阻具有相对高的电阻，而当相变材料层210的结晶状态为非晶态时具有低电阻表示具有当相变材料层210的结晶状态为结晶态时所获得的相对低的电阻。换句话说，根据相变材料层210的结晶状态具有高电阻或低电阻可以表示相对比较的电阻值为高或低。
这里，相变材料是具有相变特性的材料，其中相变材料在其结晶状态为结晶态时具有低电阻而在其结晶状态为非晶态时具有高电阻，并且相变材料可以为例如包括Ge、Sb或Te中的至少一种的材料。过渡金属可以为包括Cr、Ti、Ni、Zn、Cu和/或Mo中的至少一种的材料。
这里，可以调节在相变材料中所包括的过渡金属的组成比，以使当相变材料层210的结晶状态为结晶态时与当相变材料层210的结晶状态为非晶态时相变材料层210的电阻之比最大化。例如，可以将在诸如Ge和Te的相变材料中所包括的诸如Cr(或Ti、Ni、Zn、Cu或Mo)的过渡金属的组成比调节为在Ge和Te的基础上具有小于10％的重量百分比，从而使当相变材料层210的结晶状态为结晶态时与当相变材料层210的结晶状态为非晶态时相变材料层210的电阻之比最大化。
参照用于说明现有的相变存储器件的缺点的图4，在现有的相变存储器件中，相变材料层仅由具有相变材料在其结晶状态为结晶态时具有低电阻而在其结晶状态为非晶态时具有高电阻的相变特性的相变材料形成。因此，如图4所示，相变材料层在非晶态下显示出强的整流特性，而在结晶态下由于当被施加偏压时被降低的势垒高度而导致弱的整流特性。
然而，参照用于说明根据实施例的包括集成有选择元件的相变元件的相变存储器件的优点的图5，在根据实施例的集成有选择元件的相变元件130中，相变材料层210由在相变材料中包括过渡金属的化合物形成。因此，相变材料层210具有在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。结果，集成有选择元件的相变元件130甚至在结晶状态下也可以保持高电阻状态，以解决现有的相变存储器件的缺点。
另外，在以PN二极管结构形成的集成有选择元件的相变元件130中，N型金属氧化物层220可以由具有低的漏电流特性的包括Zn、In或Ga中的至少一种阳离子的氧化物半导体材料形成。例如，集成有选择元件的相变元件130可以由基于ZnOx的材料形成，从而实现具有宽带隙的高质量漏电流特性。此处，基于ZnOx的材料可以为包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种的材料。
如上所述，根据实施例的集成有选择元件的相变元件130可以通过形成具有逆相变特性的P型相变材料层210而用作具有由于从第一电极110和第二电极120供应的热而改变的结晶状态的存储单元，并且通过具有实现稳定且高质量的P型半导体特性和N型导体特性的PN二极管结构而同时用作选择性地将热切换到相变材料层210的选择元件。
参照示出了包括现有的OTS的相变存储器件的图6，现有的相变存储器件600包括位于OTS 610与相变材料层620之间的中间电极630，因此可能无法实现高微缩集成度，并且可能由于微缩而具有低的材料可靠性。
然而，根据上述实施例的集成有选择元件的相变元件130仅包括P型相变材料层210和N型金属氧化物层220，因此，包括集成有选择元件的相变元件130的相变存储器件100可以解决现有的相变存储器件的缺点。
图7是示出根据实施例的制造集成有选择元件的相变元件的方法的流程图。
参照图7，根据实施例的制造集成有选择元件的相变元件的方法涉及制造以上参照图1至图3描述的集成有选择元件的相变元件的方法，并且由制造系统执行。
在操作S710中，制造系统在包括在相变存储器件中的第一电极与第二电极之间形成相变材料层。更详细地，制造系统可以形成具有由于从第一电极和第二电极供应的热而改变的结晶状态的P型相变材料层。
特别地，在操作S710中，制造系统可以形成在相变材料(例如，包括Ge、Sb或Te中的至少一种的材料)中包括过渡金属(例如，包括Cr、Ti、Ni、Zn、Cu和/或Mo中的至少一种的材料)的化合物的相变材料层，使得相变材料层具有相变材料层在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。这里，制造系统可以调节在相变材料中包括的过渡金属的组成比，以使当相变材料层的结晶状态为结晶态时与当相变材料层的结晶状态为非晶态时相变材料层的电阻之比最大化。
在操作S720中，制造系统可以形成N型金属氧化物层，以使金属氧化物层接触相变材料层。详细地，制造系统可以形成包括Zn、In或Ga中的至少一种阳离子的氧化物半导体材料的金属氧化物层。例如，制造系统可以形成基于ZnOx的材料(例如，包括AZO、ZTO、IZO、ITO、IGTO或Ag-ZnO中的至少一种的材料)的金属氧化物层。
因此，通过操作S710和S720制造的集成有选择元件的相变元件可以具有PN二极管结构，可以用作具有由于热而改变的结晶状态的存储单元，并且可以用作用于将热选择性地切换到相变材料层的选择元件。
上面已经描述了制造集成有选择元件的相变元件的方法，但是可以基于操作S710和S720来制造包括集成有选择元件的相变元件的相变存储器件。例如，在操作S710和S720之前或之后，可以进一步执行形成在其间夹有集成有选择元件的相变元件的第一电极和第二电极的操作，以制造相变存储器件。
上述的集成有选择元件的相变元件和包括该集成有选择元件的相变元件的相变存储器件具有简化的结构，并且可以被实现为具有高度集成的三维结构。这将在下面详细描述。
图8是示出根据实施例的被实现为具有高度集成的三维架构同时包括集成有选择元件的相变元件的相变存储器的图。
参照图8，相变存储器800包括在水平方向上延伸的至少一个第一电极810、相对于至少一个第一电极810在垂直方向上延伸的第二电极820、以及在水平方向上延伸以接触至少一个第一电极810并且布置在至少一个第一电极810与第二电极820之间的至少一个集成有选择元件的相变元件830。
在具有上述结构的相变存储器800中，区域830对应于以上参照图1至图3描述的相变存储器件。换句话说，至少一个集成有选择元件的相变元件830均可以以PN二极管结构形成，该PN二极管结构包括P型相变材料层831和N型金属氧化物层832，其中P型相变材料层831具有由于从至少一个第一电极810和第二电极820供应的热而改变的结晶状态，N型金属氧化物层832接触相变材料层831，从而将从至少一个第一电极810和第二电极820供应的热选择性地切换到相变材料层831。
包括P型相变材料层831和N型金属氧化物层832的至少一个集成有选择元件的相变元件830中的每一者的详细描述如以上参照图1至图3所描述的，因此在此将被省略。
图9是示出根据实施例的制造相变存储器的方法的流程图。图10至图15是用于说明根据实施例的制造相变存储器的方法的图。
参照图9至图15，根据实施例的制造相变存储器的方法涉及制造被实现为具有以上参照图8描述的高度集成的三维架构的相变存储器的方法，并且由制造系统执行。
在操作S910中，如图10所示，制造系统制备在水平方向上延伸的至少一个绝缘层1020和至少一个第一电极1010交替堆叠的结构1000。
在操作S920中，如图11所示，制造系统在结构1000中相对于至少一个第一电极1010在垂直方向上形成至少一个垂直孔1110。
在操作S930中，如图12所示，制造系统通过蚀刻在垂直孔1110的内表面上暴露的至少一个第一电极1020的一部分来形成具有蚀刻部分的空间1011。
在操作S940中，制造系统在通过蚀刻至少一个第一电极1010的一部分而形成的空间1011中并且在垂直孔1110的内表面上以PN二极管结构形成集成有选择元件的相变元件。更详细地，制造系统如图13所示在操作S941中在通过蚀刻至少一个第一电极1010的一部分而形成的每个空间1011中填充P型相变材料层1310，如图14所示在操作S942中在垂直孔1110的内表面上形成N型金属氧化物层1410以使金属氧化物层1410接触相变材料层1310，从而在操作S940中形成包括P型相变材料层1310和N型金属氧化物层1410的集成有选择元件的相变元件1400。
这里，P型相变材料层1310可以由在相变材料(例如，包括Ge、Sb或Te中的至少一种的材料)中包括过渡金属(例如，包括Cr、Ti、Ni、Zn、Cu和/或Mo中的至少一种的材料)的化合物形成，从而具有相变材料层1310在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻的逆相变特性。可以调节在相变材料层1310中的相变材料中包括的过渡金属的组成比，以使当相变材料层1310的结晶状态为结晶态时与当相变材料层1310的结晶状态为非晶态时相变材料层1310的电阻之比最大化。
N型金属氧化物层1410可以由包括Zn、In或Ga中的至少一种阳离子的氧化物半导体材料形成。例如，N型金属氧化物层1410可以由基于ZnOx的材料(例如，包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种的材料)形成。
在操作S950中，如图15所示，制造系统在形成了集成有选择元件的相变元件1400的垂直孔1110中填充第二电极1510。
图16是示出根据实施例的相变存储器件的图。图17是用于说明根据实施例的选择元件的图。图18是用于说明根据实施例的选择元件的特性的图。图19和图20是用于说明根据实施例的相变存储器件的优点的图。
参照图16至图20，根据实施例的相变存储器件1600包括第一电极1610、第二电极1620、相变材料层1630和半导体材料层1640。
第一电极1610和第二电极1620均可以由诸如W、TaN或TiN的具有导电性的金属材料形成。如图16所示，第一电极1610和第二电极1620布置在相变材料层1630之上和之下，并且因此可以分别被称为顶电极和底电极。特别地，如稍后将描述的，第一电极1610和第二电极1620可以由P型金属材料形成，使得与第一电极1610和第二电极1620中的一者的界面与半导体材料层1640一起形成PN二极管结构。
相变材料层1630位于第一电极1610与第二电极1620之间，并且由相变材料形成，使得其结晶状态由于从第一电极1610和第二电极1620供应的热(由在第一电极1610与第二电极1620之间的电流流动产生的热或者在所施加的电压中的差异产生的热)而改变。
例如，相变材料层1630由诸如Ge、Sb和/或Te的相变材料(Ge2Sb2Te5)形成，以显示相变材料层1630在其结晶状态为结晶态时具有低电阻而在其结晶状态为非晶态时具有高电阻的相变特性。这里，当相变材料层1630的结晶状态为结晶态时具有低电阻表示基于当相变材料层1630的结晶状态为非晶态时所获得的电阻具有相对低的电阻，而当相变材料层1630的结晶状态为非晶态时具有高电阻表示基于当相变材料层1630的结晶状态为结晶态时获得的电阻具有相对高的电阻。换句话说，根据相变材料层1630的结晶状态而具有低电阻或高电阻可以表示相对比较的电阻值为高或低。
半导体材料层1640布置在第一电极1610或第二电极1620中的一者与相变材料层1630之间，并且通过利用与第一电极1610或第二电极1620中的一者的接触界面的肖特基二极管特性而操作为用于相变材料层1630的选择元件。在下文中，当半导体材料层1640操作为用于相变材料层1630的选择元件时，半导体材料层1640执行将从第一电极1610和第二电极1620供应的热选择性地切换到相变材料层1630的操作。
更详细地，当半导体材料层1640形成为N型，并且第一电极1610或第二电极1620中的一者形成为P型时，第一电极1610或第二电极1620中的一者以及半导体材料层1640可以形成如图17(图17是示出相变材料层1630和半导体材料层1640的等效电路的图)所示的PN二极管结构。因此，在与第一电极1610或第二电极1620中的一者的接触界面处具有PN二极管结构的半导体材料层1640可以用作用于将从第一电极1610和第二电极1620供应的热选择性地切换到相变材料层1630的选择元件。
这里，半导体材料层1640可以由具有低的漏电流特性的包括Zn、In或Ga中的至少一种阳离子的N型氧化物半导体材料形成，从而在宽带隙下实现高的漏电流特性。例如，半导体材料层1640可以由包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种的基于ZnOx的材料形成。
在与第一电极1610或第二电极1620中的一者的接触界面处形成PN二极管结构的半导体材料层1640可以通过利用肖特基二极管特性具有如图18所示的非常快的开关特性，从而用作用于将热选择性地切换到相变存储器件1600中的相变材料层130的选择元件。
另外，根据实施例的半导体材料层1640不需要另外的中间电极，因此，包括半导体材料层1640的相变存储器件1600可以提高微缩集成度。
在不包括根据实施例的半导体材料层1640并且其中排列了相变材料层的现有的相变存储器中，如图19所示，在读取所选择的相变材料层1910的过程中，漏电流可能流入未被选择的相变材料层1920和1930中。然而，包括根据实施例的半导体材料层1640并且其中排列了相变材料层的相变存储器可以通过使电流仅在所选择的相变材料层2010中流动并且执行读取来阻止漏电流。
图21是示出根据实施例的被实现为具有高度集成的三维架构同时包括选择元件的相变存储器的图。
参照图21，根据实施例的被实现为具有三维架构的相变存储器2100包括在水平方向上延伸的至少一个第一电极2110、相对于至少一个第一电极2110在垂直方向上延伸的第二电极2120、位于至少一个第一电极2110与第二电极2120之间的至少一个相变材料层2130、以及布置在至少一个第一电极2110或第二电极2120中的一者与至少一个相变材料层2130之间的至少一个半导体材料层2140。
在具有上述结构的相变存储器2100中，区域2150对应于以上参照图16至图20描述的相变存储器件。换句话说，相变存储器2100可以被实现为包括多个相变存储器件的三维架构，从而根据与多个相变存储器件中的每一个相变存储器件相对应的半导体材料层的切换操作选择性地驱动多个相变存储器件中的每一个相变存储器件。
如上所述，至少一个半导体材料层2140以与至少一个相变材料层2130相对应的数量布置在至少一个第一电极2110与至少一个相变材料层2130之间，但不限于此。像第二电极2120一样，至少一个半导体材料层2140可以相对于第一电极2110在垂直方向上单个地延伸，以布置在第二电极2120与至少一个相变材料层2130之间。在这种情况下，至少一个半导体材料层2140可以对与至少一个相变材料层2130相对应的每个区域执行切换操作，以选择性地向至少一个相变材料层2130中的每一个相变材料层2130供应热。
尽管以上已经通过有限的实施例和附图描述了实施例，但是本领域的普通技术人员将理解的是，可以根据以上描述进行各种修改和变型。例如，尽管以与所描述的方法不同的顺序执行所描述的技术，和/或诸如所描述的系统、结构、器件、电路等的组件以与所描述的方法不同的形式耦接或组合，或者被其他组件或等效物替代或替换，但是可以实现适当的结果。
因此，权利要求的其他实现方式、其他实施例以及等同形式属于将在下面描述的权利要求的范围。
Claims (19)
1.一种在相变存储器件中使用的集成有选择元件的相变元件，所述集成有选择元件的相变元件包括：
P型的相变材料层，所述相变材料层的结晶状态由于从包括在所述相变存储器件中的第一电极和第二电极供应的热而改变；和
N型的金属氧化物层，所述金属氧化物层接触所述相变材料层，
其中，所述集成有选择元件的相变元件以PN二极管结构形成，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
2.根据权利要求1所述的集成有选择元件的相变元件，其中，所述金属氧化物层由包括Zn的阳离子、In的阳离子或Ga的阳离子中的至少一种阳离子的氧化物半导体材料形成。
3.根据权利要求2所述的集成有选择元件的相变元件，其中，所述金属氧化物层由基于ZnOx的材料形成。
4.根据权利要求3所述的集成有选择元件的相变元件，其中，所述基于ZnOx的材料包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种。
5.根据权利要求1所述的集成有选择元件的相变元件，其中，所述相变材料层由在相变材料中包含过渡金属的化合物形成，以具有逆相变特性，在所述逆相变特性下所述相变材料层在其结晶状态为结晶态时具有高电阻而在其结晶状态为非晶态时具有低电阻。
6.根据权利要求5所述的集成有选择元件的相变元件，其中，所述过渡金属被包含在所述相变材料中的组成比被调节为使得当所述相变材料层的结晶状态为结晶态时与当所述相变材料层的结晶状态为非晶态时所述相变材料层的电阻之比最大化。
7.根据权利要求5所述的集成有选择元件的相变元件，其中，所述相变材料包括Ge、Sb或Te中的至少一种，并且
所述过渡金属包括Cr、Ti、Ni、Zn、Cu或Mo中的至少一种。
8.一种制造在相变存储器件中使用的集成有选择元件的相变元件的方法，所述方法包括：
形成P型的相变材料层，所述相变材料层的结晶状态由于从包括在所述相变存储器件中的第一电极和第二电极供应的热而改变；和
形成N型的金属氧化物层，以使所述金属氧化物层接触所述相变材料层，
其中，所述集成有选择元件的相变元件以PN二极管结构形成，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
9.一种集成有选择元件的相变存储器件，包括：
第一电极和第二电极；和
集成有选择元件的相变元件，所述集成有选择元件的相变元件布置在所述第一电极与所述第二电极之间，
其中，所述集成有选择元件的相变元件以PN二极管结构形成，所述PN二极管结构包括P型的相变材料层和N型的金属氧化物层，所述相变材料层的结晶状态由于从所述第一电极和所述第二电极供应的热而改变，所述金属氧化物层接触所述相变材料层，从而将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
10.一种具有高度集成的三维架构的相变存储器，所述相变存储器包括：
在水平方向上延伸的至少一个第一电极和相对于所述至少一个第一电极在垂直方向上延伸的第二电极；和
至少一个集成有选择元件的相变元件，所述至少一个集成有选择元件的相变元件布置在所述至少一个第一电极与所述第二电极之间，
其中，所述至少一个集成有选择元件的相变元件均以PN二极管结构形成，所述PN二极管结构包括P型的相变材料层和N型的金属氧化物层，所述相变材料层的结晶状态由于从所述至少一个第一电极和所述第二电极供应的热而改变，所述金属氧化物层接触所述相变材料层，从而将从所述至少一个第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
11.一种制造具有高度集成的三维架构的相变存储器的方法，所述方法包括：
制备在水平方向上延伸的至少一个绝缘层和至少一个第一电极交替堆叠的结构；
在所述结构中相对于所述至少一个第一电极在垂直方向上形成垂直孔；
蚀刻在所述垂直孔的内表面上暴露的所述至少一个第一电极的一部分；
在通过蚀刻所述至少一个第一电极的所述一部分而形成的空间中并且在所述内表面上以PN二极管结构形成集成有选择元件的相变元件；和
在形成了所述集成有选择元件的相变元件的所述垂直孔中填充第二电极，
其中，形成所述集成有选择元件的相变元件包括：
在通过蚀刻所述至少一个第一电极的所述一部分而形成的每个空间中填充P型的相变材料层；和
在所述垂直孔的所述内表面上形成N型的金属氧化物层，以使所述金属氧化物层接触所述相变材料层。
12.一种相变存储器件，包括：
第一电极；
第二电极；
相变材料层，所述相变材料层位于所述第一电极与所述第二电极之间；和
半导体材料层，所述半导体材料层布置在所述第一电极或所述第二电极中的一个电极与所述相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性而用作用于所述相变材料层的选择元件。
13.根据权利要求12所述的相变存储器件，其中，所述一个电极和所述半导体材料层形成PN二极管结构，以将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
14.根据权利要求13所述的相变存储器件，其中，当所述一个电极形成为P型并且所述半导体材料层形成为N型时，所述一个电极和所述半导体材料层具有PN二极管结构。
15.根据权利要求13所述的相变存储器件，其中，所述半导体材料层由包括Zn的阳离子、In的阳离子或Ga的阳离子中的至少一种阳离子的N型氧化物半导体材料形成。
16.根据权利要求15所述的相变存储器件，其中，所述半导体材料层由基于ZnOx的材料形成。
17.根据权利要求16所述的相变存储器件，其中，所述基于ZnOx的材料包括AZO、ZTO、IZO、ITO、IGZO或Ag-ZnO中的至少一种。
18.一种在相变存储器件中使用的选择元件，所述相变存储器件包括第一电极、第二电极以及位于所述第一电极与所述第二电极之间的相变材料层，所述选择元件包括半导体材料层，所述半导体材料层布置在所述第一电极或所述第二电极中的一个电极与所述相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性将从所述第一电极和所述第二电极供应的热选择性地切换到所述相变材料层。
19.一种具有高度集成的三维架构的相变存储器，所述相变存储器包括：
在水平方向上延伸的至少一个第一电极和相对于所述至少一个第一电极在垂直方向上延伸的第二电极；
至少一个相变材料层，所述至少一个相变材料层位于所述至少一个第一电极与所述第二电极之间；和
至少一个半导体材料层，所述至少一个半导体材料层布置在所述至少一个第一电极或所述第二电极中的一个电极与所述至少一个相变材料层之间，并且通过利用与所述一个电极的接触界面的肖特基二极管特性而用作用于所述至少一个相变材料层的选择元件。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20180059057 | 2018-05-24 | ||
| KR10-2018-0059057 | 2018-05-24 | ||
| KR10-2018-0061256 | 2018-05-29 | ||
| KR1020180061256A KR20190134431A (ko) | 2018-05-24 | 2018-05-29 | 선택소자 일체형 상변화 메모리 및 그 제조 방법 |
| KR1020180164317A KR102207216B1 (ko) | 2018-12-18 | 2018-12-18 | 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자 |
| KR10-2018-0164317 | 2018-12-18 | ||
| PCT/KR2019/006229 WO2019226000A1 (ko) | 2018-05-24 | 2019-05-23 | 선택소자 일체형 상변화 메모리 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112204746A true CN112204746A (zh) | 2021-01-08 |
| CN112204746B CN112204746B (zh) | 2024-09-03 |
Family
ID=74004557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980033781.5A Active CN112204746B (zh) | 2018-05-24 | 2019-05-23 | 集成有选择元件的相变存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112204746B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158862A1 (en) * | 2005-11-21 | 2007-07-12 | Hsiang-Lan Lung | Vacuum jacketed electrode for phase change memory element |
| US20070184613A1 (en) * | 2006-02-07 | 2007-08-09 | Samsung Electronics Co. Ltd. | Phase change RAM including resistance element having diode function and methods of fabricating and operating the same |
| US20090116272A1 (en) * | 2007-11-02 | 2009-05-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device |
| CN101615656A (zh) * | 2008-06-26 | 2009-12-30 | 三星电子株式会社 | 非易失性存储装置及其制造方法 |
| US20110155984A1 (en) * | 2009-12-31 | 2011-06-30 | Andrea Redaelli | Self-selecting pcm device not requiring a dedicated selector transistor |
| KR20110086452A (ko) * | 2010-01-22 | 2011-07-28 | 주식회사 하이닉스반도체 | 다이오드형 상변화 메모리 장치의 제조 방법 |
| US20140361239A1 (en) * | 2013-06-11 | 2014-12-11 | Micron Technology, Inc. | Three dimensional memory array with select device |
| US20150333103A1 (en) * | 2014-05-15 | 2015-11-19 | Globalfoundries Singapore Pte. Ltd. | Vertical random access memory with selectors |
| CN106098721A (zh) * | 2016-08-19 | 2016-11-09 | 中国科学院上海微系统与信息技术研究所 | 三维1d1r相变存储器单元及其制备方法 |
-
2019
- 2019-05-23 CN CN201980033781.5A patent/CN112204746B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158862A1 (en) * | 2005-11-21 | 2007-07-12 | Hsiang-Lan Lung | Vacuum jacketed electrode for phase change memory element |
| US20070184613A1 (en) * | 2006-02-07 | 2007-08-09 | Samsung Electronics Co. Ltd. | Phase change RAM including resistance element having diode function and methods of fabricating and operating the same |
| US20090116272A1 (en) * | 2007-11-02 | 2009-05-07 | Samsung Electronics Co., Ltd. | Non-volatile memory device including diode-storage node and cross-point memory array including the non-volatile memory device |
| CN101615656A (zh) * | 2008-06-26 | 2009-12-30 | 三星电子株式会社 | 非易失性存储装置及其制造方法 |
| US20110155984A1 (en) * | 2009-12-31 | 2011-06-30 | Andrea Redaelli | Self-selecting pcm device not requiring a dedicated selector transistor |
| KR20110086452A (ko) * | 2010-01-22 | 2011-07-28 | 주식회사 하이닉스반도체 | 다이오드형 상변화 메모리 장치의 제조 방법 |
| US20140361239A1 (en) * | 2013-06-11 | 2014-12-11 | Micron Technology, Inc. | Three dimensional memory array with select device |
| US20150333103A1 (en) * | 2014-05-15 | 2015-11-19 | Globalfoundries Singapore Pte. Ltd. | Vertical random access memory with selectors |
| CN106098721A (zh) * | 2016-08-19 | 2016-11-09 | 中国科学院上海微系统与信息技术研究所 | 三维1d1r相变存储器单元及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| YUEQIN ZHU ET AL.: ""Ni-doped GST materials for high speed phase change memory applications"", 《MATERIALS RESEARCH BULLETIN》, pages 333 - 336 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112204746B (zh) | 2024-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11812661B2 (en) | Phase-change memory device having reversed phase-change characteristics and phase-change memory having highly integrated three-dimensional architecture using same | |
| US8377741B2 (en) | Self-heating phase change memory cell architecture | |
| KR101136319B1 (ko) | 비휘발성 기억 장치 및 그 제조 방법 | |
| JP2007019475A (ja) | 相変化メモリ素子及びその製造方法 | |
| US8143150B2 (en) | Method of fabricating semiconductor device and electronic system | |
| KR20130073038A (ko) | 리본형 접합을 가진 멤리스티브 디바이스 및 멤리스터와, 그 제조 방법 | |
| CN110729302A (zh) | 可变电阻非易失性存储器装置 | |
| US11980109B2 (en) | Selection element-integrated phase-change memory and method for producing same | |
| KR20190055660A (ko) | 크로스-포인트 어레이 장치 및 이의 제조 방법 | |
| US10964751B2 (en) | Semiconductor device having plural dummy memory cells | |
| CN112204746B (zh) | 集成有选择元件的相变存储器及其制造方法 | |
| US10854673B2 (en) | Elementary cell comprising a resistive random-access memory and a selector, stage and matrix of stages comprising a plurality of said cells and associated manufacturing method | |
| US20230133638A1 (en) | Semiconductor device and method for fabricating the same | |
| KR102474306B1 (ko) | 크로스-포인트 어레이 장치 및 이의 제조 방법 | |
| KR20190134431A (ko) | 선택소자 일체형 상변화 메모리 및 그 제조 방법 | |
| KR102207216B1 (ko) | 전극과의 접촉 계면의 쇼트키 다이오드 특성을 이용하는 선택 소자 및 이를 포함하는 상변화 메모리 소자 | |
| CN112655093A (zh) | 用于3d x点存储器的具有减小的编程电流和热串扰的新颖的衬垫限制单元结构和制造方法 | |
| US9601691B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| US11024671B2 (en) | Resistive random access memory device | |
| US20230134429A1 (en) | Semiconductor device and method for fabricating the same | |
| US20240172452A1 (en) | Semiconductor device and method for fabricating the same | |
| KR102193691B1 (ko) | 2단자 상변화 메모리 소자 및 그 동작 방법 | |
| CN116507134A (zh) | 半导体存储器件 | |
| CN113330594A (zh) | 具有双向驱动特性的切换器件及其操作方法 | |
| CN118057935A (zh) | 半导体器件以及用于制造半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |