CN102468432B - 相变半导体器件的制造方法 - Google Patents
相变半导体器件的制造方法 Download PDFInfo
- Publication number
- CN102468432B CN102468432B CN201010547506.6A CN201010547506A CN102468432B CN 102468432 B CN102468432 B CN 102468432B CN 201010547506 A CN201010547506 A CN 201010547506A CN 102468432 B CN102468432 B CN 102468432B
- Authority
- CN
- China
- Prior art keywords
- layer
- phase change
- semiconductor device
- change material
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
一种相变半导体器件的制造方法，包括：提供基底，所述基底上具有沟槽，所述沟槽底部具有第一电极层；形成填充所述沟槽的固态相变材料层；在固态相变材料层表面形成保护层；在所述基底表面形成具有通孔的电介质层，所述通孔暴露所述保护层；形成填充所述通孔的第二电极层。本发明在固态相变材料表面形成保护层，氮化硅与形成所述保护层的材料的刻蚀选择比足够高，所以，在形成具有通孔的电介质层的步骤中，所述保护层可以保护固态相变材料层不会被部分或者全部刻蚀，避免了固态相变材料的损失，从而可以提高相变半导体器件的性能。
Description
技术领域
本发明涉及半导体器件制造方法，特别涉及相变半导体器件的制造方法。
背景技术
具有如锗(Ge)、硒(Se)、碲(Sb)、铋(Bi)等元素构成的合金型固态相变材料，逐渐作为开关材料被用到半导体器件中。固态相变材料至少存在两种不同的固态状态。最极端的两种状态能够被简单地分为非晶态和结晶态。在这两种状态之间还有其他更不容易辨别的状态。非晶态具有无序的原子结构，而结晶状态通常是多晶。固态相变材料各种状态具有完全不同的电学性质。在非晶态下，固态相变材料表现为绝缘的电学性质；而在结晶态下，同样的材料却表现出P型半导体那样的电阻性质。固态相变材料的电阻率在非晶态和结晶态之间变化。
具体地说，当这种固态相变材料被加热时，就会从一种状态(例如非晶态)转变为第二种状态(例如结晶态)。状态之间的转变可以因受热不同而选择性地可逆，也就是说，固态相变材料可以被设定成一种电学状态并可以被复位。正如其他具有两种或更多种可辨别和可选择状态的材料一样，固态相变材料的两个稳定状态中的任一个都能被指定为逻辑1而另一个被指定为逻辑0。于是，固态相变材料就可以被用于存储器件，准确地说是非易失存储器。此外，利用结晶态和非晶态之间的中间状态所固有的电阻率变化，还可以制造多位存储元件。关于由固态相变材料所制造的半导体器件的结构可以参考公开号为CN1627547A的中国发明专利申请所公开的内容。
现有的相变半导体器件的制造方法是：
如图1所示，提供基底101，基底101上开有沟槽103，沟槽103底部设有第一电极层102。
如图2所示，采用相变材料填充所述沟槽102，形成相变材料层104。
如图3所示，依次形成覆盖所述基底101和相变材料层104的刻蚀停止层105、介质层106、硬掩膜层107。
如图4所述，图案化所述硬掩膜层107，并以图案化后的硬掩膜层107为掩膜，依次刻蚀所述介质层106、刻蚀停止层105，形成通孔108，所述通孔108的作用是在后续步骤中形成第二电极层。
实际工艺中，刻蚀停止层105的材料一般选择的是氮化硅，本发明的发明人发现因为氮化硅与相变材料的刻蚀选择比小于1，所以刻蚀的结果往往是全部或者部分的相变材料层104被刻蚀，从而造成相变材料的损失，降低器件的性能。
发明内容
本发明解决的问题是提供一种能够避免相变材料损失的相变半导体器件的制造方法。
为解决上述问题，本发明提供一种相变半导体器件的制造方法，本发明所提供的相变半导体器件的制造方法包括以下步骤：提供基底，所述基底上具有沟槽，所述沟槽底部具有第一电极层；形成填充所述沟槽的固态相变材料层；在固态相变材料层表面形成保护层；在所述基底表面形成具有通孔的电介质层，所述通孔暴露所述保护层；形成填充所述通孔的第二电极层。优选地，形成所述保护层的工艺是选择性无电镀金属沉积技术。
优选地，所述保护层的材料是镍、钯或钴。
优选地，所述保护层的厚度是100-250埃。
优选地，所述固态相变材料层的材料是硫族化合物。
优选地，所述固态相变材料层的材料是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
优选地，在所述基底表面形成具有通孔的电介质层的步骤包括：形成覆盖所述基底和保护层的刻蚀停止层，中间介质层，硬掩膜层；在所述硬掩膜层表面形成图案化的光刻胶层，所述光刻胶层的图案与所述固态相变材料层的位置相对应；以光刻胶层为掩膜，刻蚀所述硬掩膜层，直至暴露所述中间介质层；以刻蚀后的硬掩膜层为掩膜，刻蚀所述中间介质层、刻蚀停止层，直至暴露保护层；去除光刻胶层。
优选地，所述刻蚀停止层的材料是氮化硅或掺氮的碳化硅。
优选地，所述刻蚀停止层的厚度的范围是200-600埃。
优选地，所述中间介质层的材料是氟硅玻璃、正硅酸乙酯。
与现有技术相比，本发明具有以下优点：本发明在固态相变材料表面形成保护层，氮化硅与形成所述保护层的材料的刻蚀选择比足够高，所以，在形成具有通孔的电介质层的步骤中，所述保护层可以保护固态相变材料层不会被部分或者全部刻蚀，避免了固态相变材料的损失，从而可以提高固态相变半导体器件的性能。
附图说明
图1至图4是现有相变半导体器件的形成方法示意图；
图5是本发明所提供的相变半导体器件的形成方法的流程示意图；
图6至图11是本发明所提供的相变半导体器件的形成方法的实施例的示意图。
具体实施方式
由背景技术可知，现有相变半导体器件的形成过程中，由于刻蚀停止层与固态相变材料层的刻蚀选择比小于1，所以往往是全部或者部分的固态相变材料层被刻蚀，从而造成相变材料的损失，降低器件的性能。针对上述问题，本发明的发明人经过研究在本发明中提供一种相变半导体器件的制造方法。
图5是本发明所提供的相变半导体器件的制造方法的示意性流程图。本发明所提供的相变半导体器件的制造方法包括以下步骤：
S101，提供基底，所述基底上具有沟槽，所述沟槽底部具有第一电极层。
S102，形成填充所述沟槽的固态相变材料层。
S103，在固态相变材料层表面形成保护层。
S104，在所述基底表面形成具有通孔的电介质层，所述通孔暴露所述保护层。
S105，形成填充所述通孔的第二电极层。
本发明在固态相变材料表面形成保护层，且刻蚀停止层与所形成的保护层的刻蚀选择比足够高，所以，在形成具有通孔的电介质层的步骤中，所述保护层可以保护固态相变材料层不会被部分或者全部刻蚀，避免了固态相变材料的损失，从而可以提高相变半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
参考图6，提供基底201，所述基底201内具有沟槽203，所述沟槽203底部覆盖有第一电极层202。
用金属材料填充沟槽203，形成高度小于所述沟槽203的深度的第一电极层202，所述第一电极层202与内部互联金属层(未示出)电连通，即该第一电极层202与基底201内部互联金属层形成电连通，在该第一电极层202上施加的电信号即通过内部互联金属层从其他信号接口(图未示)处传来。形成第一电极层202的材料可以是钨(W)。当然，本领域技术人员知道，采用其他金属或者多晶硅也可以制造本发明所说的第一电极层202。制造内部互联金属层、通孔、第一电极层202以及沟槽203的工艺已为本领域技术人员所熟知，在此不再赘述。
优选地，在第一电极层202上，所述沟槽203的侧壁形成侧墙204，所述侧墙204的材料可以选择氮化硅，侧墙204的形成方法可以是在所述沟槽203内填充氮化硅，然后干刻蚀法刻蚀所填充的氮化硅，形成如图6所示的侧墙204。因为形成侧墙204的工艺已为本领域技术人员所熟知，在此不再赘述。
接着，形成填充所述沟槽203的固态相变材料层。
所述固态相变材料是硫族化合物，所述的硫族化合物是锗(Ge)、锑(Sb)、碲(Te)基，即GST基材料。优选地，所述GST基材料是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
沉积固态相变材料层205的方法已为本领域技术人员所熟知，在此不再赘述。
参考图7，在固态相变材料层205表面形成保护层206。
保护层206的材料是金属，现有的在固态相变材料层205表面形成金属层的技术多用电镀技术或者物理气相沉积技术，所形成的金属层覆盖在固态相变材料层205表面，且覆盖基底201的表面。覆盖在基底201的表面的金属层容易造成后续形成的上电极与基底201内的内部互联金属层(未示出)短路，从而使固态相变材料层205与内部互联金属层无法建立通讯，导致相变半导体器件性能下降。采用刻蚀的方法去除基底201暴露的表面的保护层206会增加工艺成本，且耗时耗力。
本发明的发明人经过研究，在本发明中创造性地采用选择性无电镀金属沉积(SEMD)技术在固态相变材料层205表面形成保护层206，基底201暴露的表面不会同时形成保护层206。选择性无电镀金属沉积(SEMD)技术本质上是一个氧化还原反应，金属离子在与还原剂反应过程中被还原成金属原子沉积在接触表面上形成金属薄膜，且该金属薄膜只是选择性的生长在金属材质的接触表面上，而在介质薄膜上是不生长的。
后续形成的刻蚀停止层与所述保护层206的刻蚀选择比大于1，以在后续刻蚀过程中，保护固态相变材料层205。以保护层206的材料是镍(Ni)、钯(Pd)、钴(Co)、或者含有钴与钨、磷的化合物为例，因为后续形成的刻蚀停止层与所述保护层206的刻蚀选择比大于1，所以可以在刻蚀去除后续形成的刻蚀停止层的步骤中，刻蚀可以停止在保护层206，且保护层206能够与后续形成的上电极形成良好的电接触，实现固态相变材料层205与后续形成的上电极之间的电连接。
优选地，所述保护层206的厚度是100-250埃。
这里所列举的保护层206的材料仅仅是一个示例，本领域技术人员从上述对保护层206的用途描述可知，只要能达到保护和导电两个目的的材料，都可以用作保护层206的材料。
参考图8、图9、图10，为在所述基底201表面形成具有通孔210的电介质层，所述通孔210暴露所述保护层206的步骤。
所述在所述基底201表面形成具有通孔210的电介质层，且所述通孔210暴露所述保护层206的步骤包括：
如图8所示，依次形成覆盖所述基底201和保护层206的刻蚀停止层209，中间介质层207，以及硬掩膜层208；
刻蚀所述中间介质层207、刻蚀停止层209的工艺可以选择现有的刻蚀工艺。
所述刻蚀停止层209的材料是氮化硅或掺氮的碳化硅，厚度的范围是200-600埃，所述硬掩膜层208与所述刻蚀停止层209的材料相同或者不相同。
所述中间介质层207的材料是氟硅玻璃、正硅酸乙酯或者其他低介电常数材料。
如图9所示，在所述硬掩膜层208表面形成有开口的光刻胶层211，所述光刻胶层211的开口定义了通孔201的位置和宽度，所述开口的位置与所述固态相变材料层205的位置相对应；
以图案化的光刻胶层211为掩膜，刻蚀所述硬掩膜层208，直至包括所述中间介质层；
以刻蚀后的硬掩膜层208为掩膜，刻蚀所述中间介质层207、刻蚀停止层209，直至暴露所述保护层206；
去除光刻胶层211，形成如图10所示的通孔210。
在本发明的其他实施例中，还可以不形成硬掩膜层208，直接以光刻胶层211为掩膜刻蚀所述中间介质层207、刻蚀停止层209，直至暴露所述保护层206。
参考图11，形成填充所述通孔210的第二电极层212。
第二电极层212的材料选择铜，或者其它与互连层兼容的导电金属。因为电极层的形成方法已经为本领域技术人员所熟知，故在此不再详述。
综上，本发明在固态相变材料表面形成保护层，刻蚀停止层与所形成的保护层的刻蚀选择比足够高，所以，在形成具有通孔的电介质层的步骤中，所述保护层可以保护固态相变材料层不会被部分或者全部刻蚀，避免了固态相变材料的损失，从而可以提高相变半导体器件的性能。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (8)
1.一种相变半导体器件的制造方法，其特征在于，包括：
提供基底，所述基底上具有沟槽，所述沟槽底部具有第一电极层；
形成填充所述沟槽的固态相变材料层；
在固态相变材料层表面形成保护层；
在所述基底表面形成具有通孔的刻蚀停止层与电介质层，所述通孔暴露所有覆盖所述固态相变材料层表面的保护层，所述保护层的材料是镍、钯、钴或含有钴与钨、磷的化合物，且所述刻蚀停止层与所形成的保护层的刻蚀选择比大于1；
形成填充所述通孔的第二电极层；
其中，在所述基底表面形成具有通孔的电介质层的步骤包括：
形成覆盖所述基底和保护层的刻蚀停止层，中间介质层，硬掩膜层；
在所述硬掩膜层表面形成有开口的光刻胶层，所述光刻胶层的开口与所述固态相变材料层的位置相对应；
以光刻胶层为掩膜，刻蚀所述硬掩膜层，直至暴露所述中间介质层；
以刻蚀后的硬掩膜层为掩膜，刻蚀所述中间介质层、刻蚀停止层，直至暴露所有覆盖所述固态相变材料层表面的保护层；
去除光刻胶层。
2.依据权利要求1的相变半导体器件的制造方法，其特征在于，形成保护层的工艺是选择性无电镀金属沉积技术。
3.依据权利要求1的相变半导体器件的制造方法，其特征在于，所述保护层的厚度是100-250埃。
4.依据权利要求1的相变半导体器件的制造方法，其特征在于，所述固态相变材料层的材料是硫族化合物。
5.依据权利要求1的相变半导体器件的制造方法，其特征在于，所述固态相变材料层的材料是GexSbyTez，且1＜x，y，z＜1，x+y+z＝1。
6.依据权利要求1的相变半导体器件的制造方法，其特征在于，所述刻蚀停止层的材料是氮化硅或掺氮的碳化硅。
7.依据权利要求6的相变半导体器件的制造方法，其特征在于，所述刻蚀停止层的厚度的范围是200-600埃。
8.依据权利要求1的相变半导体器件的制造方法，其特征在于，所述中间介质层的材料是氟硅玻璃、正硅酸乙酯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010547506.6A CN102468432B (zh) | 2010-11-17 | 2010-11-17 | 相变半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010547506.6A CN102468432B (zh) | 2010-11-17 | 2010-11-17 | 相变半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468432A CN102468432A (zh) | 2012-05-23 |
| CN102468432B true CN102468432B (zh) | 2014-12-03 |
Family
ID=46071789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010547506.6A Active CN102468432B (zh) | 2010-11-17 | 2010-11-17 | 相变半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102468432B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101267017A (zh) * | 2008-03-21 | 2008-09-17 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007042804A (ja) * | 2005-08-02 | 2007-02-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR20100082604A (ko) * | 2009-01-09 | 2010-07-19 | 삼성전자주식회사 | 가변저항 메모리 장치 및 그의 형성 방법 |
-
2010
- 2010-11-17 CN CN201010547506.6A patent/CN102468432B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101267017A (zh) * | 2008-03-21 | 2008-09-17 | 中国科学院上海微系统与信息技术研究所 | 一种管状相变存储器单元结构及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102468432A (zh) | 2012-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100668846B1 (ko) | 상변환 기억 소자의 제조방법 | |
| CN102117884B (zh) | 不需要专用选择器晶体管的自选择相变存储器设备 | |
| CN102667946B (zh) | 相变存储元件以及制造相变存储元件的方法 | |
| EP1318552A1 (en) | Small area contact region, high efficiency phase change memory cell and fabrication method thereof | |
| US20090029031A1 (en) | Methods for forming electrodes in phase change memory devices | |
| US7858961B2 (en) | Phase change memory devices and methods for fabricating the same | |
| CN102820299A (zh) | 存储器件 | |
| KR20180022097A (ko) | 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법 | |
| CN101295729A (zh) | 包括隔离材料层的集成电路 | |
| CN101136426B (zh) | 半导体器件及其制造方法 | |
| CN103137863A (zh) | 相变随机存取存储器件及其制造方法 | |
| CN101252169A (zh) | 相变存储器件及其制造方法 | |
| CN110858623B (zh) | 可变电阻存储器件及其制造方法 | |
| US20100096612A1 (en) | Phase change memory device having an inversely tapered bottom electrode and method for manufacturing the same | |
| CN101604728A (zh) | 相变化存储器装置及其制造方法 | |
| TW200847335A (en) | Phase-change memory cell structures and methods for fabricating the same | |
| CN101728481B (zh) | 相变半导体器件的制造方法及相变半导体器件 | |
| US10892410B2 (en) | Variable resistance memory devices and methods of manufacturing variable resistance memory devices | |
| CN104934531A (zh) | 制造具有相变层的半导体集成电路的方法 | |
| KR100548583B1 (ko) | 상변환기억 소자의 형성방법 | |
| CN102468432B (zh) | 相变半导体器件的制造方法 | |
| CN106298481A (zh) | 相变存储器及其形成方法 | |
| CN101728482B (zh) | 相变半导体器件的制造方法及相变半导体器件 | |
| CN112585758B (zh) | 用于3d pcm的改进的选择器热可靠性的新颖间隙填充和单元结构 | |
| CN1988200A (zh) | 间隙壁电极侧接式相变化存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121029 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121029 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |