CN102035528A - 高速动态比较锁存器 - Google Patents

高速动态比较锁存器 Download PDF

Info

Publication number
CN102035528A
CN102035528A CN201010567101.9A CN201010567101A CN102035528A CN 102035528 A CN102035528 A CN 102035528A CN 201010567101 A CN201010567101 A CN 201010567101A CN 102035528 A CN102035528 A CN 102035528A
Authority
CN
China
Prior art keywords
field effect
effect transistor
links
node
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010567101.9A
Other languages
English (en)
Other versions
CN102035528B (zh
Inventor
李斌
武国胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang zhexin Technology Development Co., Ltd
Original Assignee
IPGoal Microelectronics Sichuan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IPGoal Microelectronics Sichuan Co Ltd filed Critical IPGoal Microelectronics Sichuan Co Ltd
Priority to CN201010567101A priority Critical patent/CN102035528B/zh
Priority to US12/981,514 priority patent/US8339158B2/en
Publication of CN102035528A publication Critical patent/CN102035528A/zh
Application granted granted Critical
Publication of CN102035528B publication Critical patent/CN102035528B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H03K3/356173—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

一种高速动态比较锁存器，包括一用于对输入的差分信号进行放大的前置放大单元、一与所述前置放大单元相连的再生锁存单元及一与所述再生锁存单元相连的锁存单元，所述前置放大单元包括一输入时钟信号，所述再生锁存单元利用一正反馈对所述前置放大单元输出的差分信号进行锁存，在一个时钟周期的第一状态时，所述再生锁存单元将所述前置放大单元的输出转化为锁存结果，在与第一状态电平相反的第二状态时，所述再生锁存单元的输出处于保持状态的同时对相关节点进行复位，所述锁存单元将所述再生锁存单元处于保持状态的有效值输出。本发明结构简单，保证了锁存器输出结果的正确性。

Description

高速动态比较锁存器
技术领域
本发明涉及一种比较锁存器，尤指一种高速、低失调的动态比较锁存器。
背景技术
高速动态比较锁存器因具有高速、低功耗、高输入阻抗及全摆幅输出的特点，而被广泛应用于高速数模转换器、传感放大器及数据接收器中。请参阅图1，高速动态比较锁存器通常由一前置放大单元A、一与该前置放大单元A相连的再生锁存单元B及一与该再生锁存单元B相连的锁存单元C三部分构成，该前置放大单元A用于将输入信号的差模进行放大后输入该再生锁存单元B，该再生锁存单元B利用正反馈对该前置放大单元A输出的放大的差模信号进行锁存，该锁存单元C将锁存的差模信号转化为全摆幅信号锁存输出。
请参阅图2及图3，图2为现有技术中高速动态比较锁存器的电路图，图3为采样时钟频率为5G时锁存器输出的波形图。
请参阅图2，INP/INN为一对差分输入信号，CLKP/CLKN为一对差分输入时钟信号，OUT为高速动态比较锁存器的输出端。该前置放大单元A包括一对输入场效应管M1与M2，一对时钟控制复位场效应管M4与M5，及一时钟控制场效应管M3。
该再生锁存单元B包括一对输入控制场效应管M7与M8，锁存场效应管M11、M12、M13与M14、及一时钟控制场效应管M0。
该锁存单元C包括一高电平锁存子单元及一低电平锁存子单元，该高电平锁存子单元由输入时钟信号CLKP控制的开关场效应管M6、场效应管M18与M17组成的反向器以及场效应管M20与M19组成的反向器首尾相接组成；该低电平锁存子单元由输入时钟信号CLKN控制的开关场效应管M21、场效应管M10与M16组成的反向器以及场效应管M9与M15组成的反向器首尾相接组成。
当时钟信号CLKP由低电平向高电平转换，时钟信号CLKN由高电平向低电平转换时，即时钟信号CLKP为上升沿，时钟信号CLKN为下降沿时，高速动态比较锁存器由复位模式向工作模式转换，前置放大单元A中由时钟信号CLKP控制的复位场效应管M4与M5关断，时钟信号CLKP控制的场效应管M3开启；再生锁存单元B中时钟信号CLKN控制的场效应管M0开启，再生锁存单元B由复位模式进入正反馈锁存模式，节点PB1与NB1仍然为低电平状态(PB1＝0/NB1＝0)；锁存器C中由时钟信号CLKP控制的场效应管M6开启，高电平锁存子单元进入锁存状态；由时钟信号CLKN控制的场效应管M21关断，低电平锁存子单元进入保持状态，输出端OUT保持不变。
当时钟信号CLKP处于高电平状态，时钟信号CLKN处于低电平状态时，高速动态比较锁存器处于比较锁存模式，输入差分信号的差模被前置放大单元A放大后通过节点PA1控制再生锁存单元B的场效应管M7，通过节点NA1控制再生锁存单元B的场效应管M8；再生锁存单元B通过场效应管M7与M8注入与输入信号差模成比例的电流重建信号并最终将输入的差模锁存到相应状态；当再生锁存单元B重建状态建立后，即使差分信号INP/INN发生改变，再生锁存单元B的输出不再随之变化；锁存单元C中由时钟信号CLKP控制的场效应管M6开启，高电平锁存子单元进入锁存状态，NC1被锁存为当前再生锁存单元B的输出；由时钟信号CLKN控制的场效应管M21关断，低电平锁存子单元进入保持状态，输出端OUT保持前一状态不变。
当时钟信号CLKP由高电平向低电平转换并维持低电平状态，时钟信号CLKN由低电平向高电平转换时，高速动态比较锁存器由工作模式向复位模式转换，前置放大单元A中由时钟信号CLKP控制的复位场效应管M4与M5开启，时钟信号CLKP控制的场效应管M3关断，节点PA1与NA1被上拉到电源(PA1＝1/NA1＝1)；再生锁存单元B中时钟信号CLKN控制的场效应管M0关断，由于节点PA1与NA1被上拉到电源，由节点PA1控制的场效应管M7开启，节点NB1被下拉到地，由节点NA1控制的场效应管M8开启，节点PB1被下拉到地；锁存单元中由时钟信号CLKP控制的场效应管M6关断，高电平锁存子单元进入保持状态，节点NC1保持再生锁存单元的前一工作模式时的输出；由时钟信号CLKN控制的场效应管M21开启，低电平锁存子单元进入锁存，输出端OUT为时钟信号CLKP高电平时再生锁存单元B的输出。
现有的高速动态比较锁存器存在以下不足：
1)再生锁存单元B的结构决定需要一对差分时钟，而且差分时钟之间的时序需要很精确匹配；随着高速系统时钟速率的不断提高，差分时钟的精确匹配在设计和物理层实现上面临着挑战；
2)再生锁存单元B的结构决定在一个时钟周期的高电平时间内处于工作状态，低电平处于复位状态，即再生锁存单元B的输出仅在高电平时钟周期内为有效输出，低电平时钟周期内为无效输出；
3)再生锁存单元B由复位状态到锁存输出状态需要一个内建锁存时间，该内建锁存时间由电路中的晶体管和寄生参数决定，导致了在不同工艺及温度条件下再生锁存单元B的输出相对于时钟上升沿的延时不确定，从而使得锁存器的有效锁存值被压缩，在高速时钟采样应用中，将导致锁存器输出结果出错。
发明内容
鉴于以上内容，有必要提供一种高速、低失调的高速动态比较锁存器。
一种高速动态比较锁存器，包括一用于对输入的差分信号进行放大的前置放大单元、一与所述前置放大单元相连的再生锁存单元及一与所述再生锁存单元相连的锁存单元，所述前置放大单元包括一输入时钟信号，所述再生锁存单元利用一正反馈对所述前置放大单元输出的差分信号进行锁存，在一个时钟周期的第一状态时，所述再生锁存单元将所述前置放大单元的输出转化为锁存结果，在与第一状态电平相反的第二状态时，所述再生锁存单元的输出处于保持状态的同时对相关节点进行复位，所述锁存单元将所述再生锁存单元处于保持状态的有效值输出。
相对现有技术，本发明高速动态比较锁存器具有以下优点：1)只需要一个输入时钟信号CLK；2)在一个时钟周期内再生锁存单元输出数据有效；3)解决了在不同工艺及温度条件下再生锁存单元锁的内建时间不同或输出寄生不同而导致的输出相对于时钟上升沿的延时不确定，使得锁存器的有效锁存值被压缩，导致锁存器输出结果出错这一问题。
附图说明
图1为现有技术中高速动态比较锁存器的组成结构示意图。
图2为现有技术中高速动态比较锁存器的电路图。
图3为现有技术中高速动态比较锁存器输出端输出的波形示意图。
图4为本发明高速动态比较锁存器较佳实施方式的电路图。
图5为本发明高速动态比较锁存器较佳实施方式中输出端输出的波形示意图。
具体实施方式
请参阅图4，图4为本发明高速动态比较锁存器较佳实施方式的电路图，其中INP与INN为一对差分输入信号，CLK为输入时钟信号，OUT为高速动态比较锁存器的输出端。
在本发明高速动态比较锁存器较佳实施方式中，该前置放大单元A由一对输入场效应管M1与M2、一对时钟控制复位场效应管M4与M5、及一时钟控制尾电流场效应管M3组成，其中输入场效应管M1的栅极连接输入信号INN，其漏极通过节点PA1与时钟控制复位场效应管M4的漏极相连，其源极通过节点A1与时钟控制尾电流场效应管M3的漏极相连；输入场效应管M2的栅极连接输入信号INP，其漏极通过节点NA1与时钟控制复位场效应管M5的漏极相连，其源极通过节点A1与时钟控制尾电流场效应管M3的漏极相连；时钟控制尾电流场效应管M3的栅极连接输入时钟信号CLK，其源极接地VS；时钟控制复位场效应管M4与M5的栅极连接输入时钟信号CLK，源极接电源VD。
该再生锁存单元B由节点PA1控制的场效应管M7、节点NA1控制的场效应管M8、一对输入时钟控制场效应管M9与M10、及场效应管M11、M12、M13、M14构成，结构完全对称，其中场效应管M7的栅极连接前置放大单元A的节点PA1，其源极接地VS，其漏极通过节点N1与场效应管M11的漏极相连，并与时钟控制场效应管M9的源极相连；场效应管M11的源极接地VS，其栅极通过节点PB1与场效应管M13的栅极相连，并与场效应管M14及M10的漏极相连；时钟控制场效应管M9的栅极连接输入时钟信号CLK，其漏极通过节点NB1与场效应管M13的漏极相连，并与场效应管M14及M12的栅极相连；场效应管M13的源极连接电源VD；场效应管M8的栅极连接前置放大单元A的节点NA1，其源极接地VS，其漏极通过节点N2与场效应管M12的漏极相连，并与时钟控制场效应管M10的源极相连；场效应管M12的源极接地VS，其栅极通过节点NB1与场效应管M14的栅极相连，并与场效应管M13与M9的漏极相连；时钟控制场效应管M10的栅极连接输入时钟信号CLK，其漏极通过节点PB1与场效应管M14的漏极相连，并与场效应管M13及M11的栅极相连；场效应管M14的源极接电源VD。
该锁存单元C由时钟控制场效应管M0、场效应管M18与M17组成的反向器及场效应管M20与M19组成的反相器首尾相接组成，该锁存单元C的一端通过由输入时钟信号CLK控制的开关场效应管M0与再生锁存单元B的输出端OUTN相连，另一端为高速动态锁存器的输出端OUT。
本发明高速动态比较锁存器较佳实施方式的工作原理如下：
当输入时钟信号CLK由低电平(CLK＝0)向高电平(CLK＝1)转换，即输入时钟信号CLK为上升沿时，高速动态比较锁存器由复位模式向工作模式转换，前置放大单元A由复位模式向工作模式转换，场效应管M4与M5关断，场效应管M3开启；再生锁存单元B中由时钟控制的场效应管M9与M10开启，再生锁存单元B由复位模式进入正反馈锁存模式，节点N1与N2仍然为低电平状态(N1＝0/N2＝0)；锁存单元C中由输入时钟信号CLK控制的场效应管M0关断，锁存器进入保持状态。
当输入时钟信号CLK维持高电平(CLK＝1)状态时，高速动态比较锁存器处于工作模式，前置放大单元A将输入信号的差模放大，通过节点PA1控制的场效应管M7和节点NA1控制的场效应管M8对再生锁存单元B注入大小不等的电流，该电流由放大后的差模决定；再生锁存单元B在不同注入电流的作用下，通过正反馈将注入电流的误差放大，得到相应输出；当再生锁存建立后，由于正反馈的作用，再生锁存单元B的输出保持锁定状态，此时如果输入信号发生翻转，再生锁存单元B的输出仍然保持不变；即此时再生锁存单元B的输出反应的是输入时钟信号CLK处于上升沿时输入信号的差模；锁存单元C中由输入时钟信号CLK控制的场效应管M0关断，锁存器输出仍然处于保持状态。
当输入时钟信号CLK由高电平(CLK＝1)向低电平(CLK＝0)转换并处于低电平(CLK＝0)状态时，高速动态比较锁存器由工作模式向复位模式转换，前置放大单元A由工作模式向复位模式转换，场效应管M3关断，场效应管M4与M5开启，输出节点PA1与NA1被复位为高电平状态(PA1/NA1＝1)；再生锁存单元B由正反馈锁存模式进入复位模式，再生锁存单元B中由时钟控制的场效应管M9与M10关断，节点PB1与节点NB1处于保持状态，在节点PA1控制的场效应管M7的作用下，节点N1被下拉到低电平，处于复位状态；在节点NA1控制的场效应管M8的作用下，节点N2被下拉到低电平，处于复位状态；锁存单元C中由输入时钟信号CLK控制的场效应管M0开启，锁存单元C将再生锁存单元B的输出进行锁存并输出。
重复以上过程，将处于输入时钟信号CLK由低电平(CLK＝0)向高电平(CLK＝1)跳变边沿处的输入信号进行锁存，在输入时钟信号CLK为低电平(CLK＝0)时将锁存的信号进行输出并维持一个时钟周期，实现在高速时钟下对输入信号的动态锁存的功能。
请同时参阅图5，图5为本发明高速动态比较锁存器较佳实施方式中输出端OUT输出的波形示意图。
本发明高速动态比较锁存器较佳实施方式具有以下优点：
1)通过对再生锁存单元B的修改，使得该发明只需要一个输入时钟信号CLK；
2)在一个时钟周期内，第一状态时，再生锁存单元B将前置放大单元A的输出进行再生锁存，一旦锁存状态被建立，其结果将不再反映差分信号的变化，在与第一状态电平相反的第二状态时，输出处于有效保持状态的同时，仍然对电路中相关节点进行复位；即在一个时钟周期内再生锁存单元B输出数据有效；在本发明中，该第一状态为高电平状态，第二状态为低电平状态；
3)锁存单元C在输入时钟信号为低电平状态时将再生锁存单元B的输出结果进行锁存输出，高电平状态时处于保持状态。本发明解决了在不同工艺及温度条件下再生锁存单元B锁的内建时间不同或输出寄生不同而导致的输出相对于时钟上升沿的延时不确定，使得锁存器的有效锁存值被压缩，导致锁存器输出结果出错这一问题。

Claims (8)

1.一种高速动态比较锁存器，包括一用于对输入的差分信号进行放大的前置放大单元、一与所述前置放大单元相连的再生锁存单元及一与所述再生锁存单元相连的锁存单元，其特征在于：所述前置放大单元包括一输入时钟信号，所述再生锁存单元利用一正反馈对所述前置放大单元输出的差分信号进行锁存，在一个时钟周期的第一状态时，所述再生锁存单元将所述前置放大单元的输出转化为锁存结果，在与第一状态电平相反的第二状态时，所述再生锁存单元的输出处于保持状态的同时对相关节点进行复位，所述锁存单元将所述再生锁存单元处于保持状态的有效值输出。
2.如权利要求1所述的高速动态比较锁存器，其特征在于：所述第一状态为高电平状态，所述第二状态为低电平状态，在第一状态时，再生锁存单元将前置放大单元输出的信号进行再生锁存，一旦锁存状态被建立，结果将不再反映输入的差分信号的变化。
3.如权利要求1所述的高速动态比较锁存器，其特征在于：所述前置放大单元由一对输入场效应管M1与M2、一对时钟控制复位场效应管M4与M5、及一时钟控制尾电流场效应管M3组成。
4.如权利要求3所述的高速动态比较锁存器，其特征在于：所述输入场效应管M1的栅极连接一输入信号INN，其漏极通过一节点PA1与时钟控制复位场效应管M4的漏极相连，其源极通过一节点A1与时钟控制尾电流场效应管M3的漏极相连；输入场效应管M2的栅极连接一输入信号INP，其漏极通过一节点NA1与时钟控制复位场效应管M5的漏极相连，其源极通过节点A1与时钟控制尾电流场效应管M3的漏极相连；时钟控制尾电流场效应管M3的栅极连接所述输入时钟信号，其源极接地；时钟控制复位场效应管M4与M5的栅极连接所述输入时钟信号，其源极接电源。
5.如权利要求1所述的高速动态比较锁存器，其特征在于：所述再生锁存单元由所述前置放大单元一输出节点PA1控制的场效应管M7、一输出节点NA1控制的场效应管M8、一对输入时钟控制场效应管M9与M10、及场效应管M11、M12、M13、M14构成，结构完全对称。
6.如权利要求5所述的高速动态比较锁存器，其特征在于：所述场效应管M7的栅极连接所述前置放大单元的一节点PA1，其源极接地，其漏极通过一节点N1与场效应管M11的漏极相连，并与时钟控制场效应管M9的源极相连；场效应管M11的源极接地，其栅极通过一节点PB1与场效应管M13的栅极相连，并与场效应管M14及M10的漏极相连；时钟控制场效应管M9的栅极连接所述输入时钟信号，其漏极通过一节点NB1与场效应管M13的漏极相连，并与场效应管M14及M12的栅极相连；场效应管M13的源极连接电源；场效应管M8的栅极连接所述前置放大单元的一节点NA1，其源极接地，其漏极通过一节点N2与场效应管M12的漏极相连，并与时钟控制场效应管M10的源极相连；场效应管M12的源极接地，其栅极通过一节点NB1与场效应管M14的栅极相连，并与场效应管M13与M9的漏极相连；时钟控制场效应管M10的栅极连接所述输入时钟信号，其漏极通过一节点PB1与场效应管M14的漏极相连，并与场效应管M13及M11的栅极相连；场效应管M14的源极接电源。
7.如权利要求1所述的高速动态比较锁存器，其特征在于：所述锁存单元由一时钟控制场效应管M0、场效应管M18与M17组成的一反向器及场效应管M20与M19组成的一反相器首尾相接组成。
8.如权利要求7所述的高速动态比较锁存器，其特征在于：所述锁存单元的一端通过由所述输入时钟信号控制的开关场效应管M0与所述再生锁存单元的输出端相连，另一端为所述高速动态锁存器的输出端。
CN201010567101A 2010-11-30 2010-11-30 高速动态比较锁存器 Active CN102035528B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201010567101A CN102035528B (zh) 2010-11-30 2010-11-30 高速动态比较锁存器
US12/981,514 US8339158B2 (en) 2010-11-30 2010-12-30 High speed dynamic comparative latch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010567101A CN102035528B (zh) 2010-11-30 2010-11-30 高速动态比较锁存器

Publications (2)

Publication Number Publication Date
CN102035528A true CN102035528A (zh) 2011-04-27
CN102035528B CN102035528B (zh) 2012-10-03

Family

ID=43887949

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010567101A Active CN102035528B (zh) 2010-11-30 2010-11-30 高速动态比较锁存器

Country Status (2)

Country Link
US (1) US8339158B2 (zh)
CN (1) CN102035528B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322942A (zh) * 2014-07-07 2016-02-10 爱思开海力士有限公司 半导体装置的接收器电路
CN107925408A (zh) * 2015-08-24 2018-04-17 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN108347234A (zh) * 2017-12-29 2018-07-31 成都华微电子科技有限公司 基于反相器设计的高速比较器电路
CN113381734A (zh) * 2021-06-17 2021-09-10 芯天下技术股份有限公司 一种带复位且延时少的时钟锁存器电路及芯片

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8829942B2 (en) * 2012-11-13 2014-09-09 University Of Macau Comparator and calibration thereof
US8975949B2 (en) * 2013-03-14 2015-03-10 Samsung Electronics Co., Ltd. Integrated clock gater (ICG) using clock cascode complimentary switch logic
CN110995214B (zh) * 2019-11-29 2024-02-09 湖南国科微电子股份有限公司 一种动态比较器
CN113422594B (zh) * 2021-07-06 2022-11-25 西安电子科技大学 一种动态比较器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026181A1 (en) * 2000-03-29 2001-10-04 Matsushita Electric Industrial Co., Ltd. Current comparison type latch
CN1953327A (zh) * 2006-11-03 2007-04-25 清华大学 条件放电且差分输入输出的cmos电平转换触发器
JP2007166441A (ja) * 2005-12-16 2007-06-28 Nec Engineering Ltd センスアンプ回路
CN101355351A (zh) * 2007-07-23 2009-01-28 杭州中科微电子有限公司 一种cmos低功耗、低失调电压、低回程噪声比较器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050242845A1 (en) * 2004-05-03 2005-11-03 Wu Dolly Y Efficient current monitoring for DC-DC converters
JP4702066B2 (ja) * 2006-01-13 2011-06-15 ソニー株式会社 アナログ／デジタル変換回路
JP4342548B2 (ja) * 2006-12-15 2009-10-14 Ｏｋｉセミコンダクタ株式会社 プリアンプラッチコンパレータ
CN101645707B (zh) * 2009-06-11 2012-06-06 四川和芯微电子股份有限公司 失调自修正的高速数据比较锁存器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010026181A1 (en) * 2000-03-29 2001-10-04 Matsushita Electric Industrial Co., Ltd. Current comparison type latch
JP2007166441A (ja) * 2005-12-16 2007-06-28 Nec Engineering Ltd センスアンプ回路
CN1953327A (zh) * 2006-11-03 2007-04-25 清华大学 条件放电且差分输入输出的cmos电平转换触发器
CN101355351A (zh) * 2007-07-23 2009-01-28 杭州中科微电子有限公司 一种cmos低功耗、低失调电压、低回程噪声比较器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322942A (zh) * 2014-07-07 2016-02-10 爱思开海力士有限公司 半导体装置的接收器电路
CN107925408A (zh) * 2015-08-24 2018-04-17 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN107925408B (zh) * 2015-08-24 2021-08-20 赛灵思公司 用于在发射机中生成调制信号的发射机电路和方法
CN108347234A (zh) * 2017-12-29 2018-07-31 成都华微电子科技有限公司 基于反相器设计的高速比较器电路
CN113381734A (zh) * 2021-06-17 2021-09-10 芯天下技术股份有限公司 一种带复位且延时少的时钟锁存器电路及芯片
CN113381734B (zh) * 2021-06-17 2023-08-29 芯天下技术股份有限公司 一种带复位且延时少的时钟锁存器电路及芯片

Also Published As

Publication number Publication date
CN102035528B (zh) 2012-10-03
US8339158B2 (en) 2012-12-25
US20120133395A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
CN102035528B (zh) 高速动态比较锁存器
US10666243B2 (en) High-speed low-power-consumption dynamic comparator
CN201854264U (zh) 高速动态比较锁存器
CN101355351B (zh) 一种cmos低功耗、低失调电压、低回程噪声比较器
CN107944099B (zh) 一种高速高精度比较器电路设计
Jung et al. A 25-gb/s 5-mw cmos cdr/deserializer
CN104617925B (zh) 锁存电路
CN108574489A (zh) 一种比较器及逐次逼近式模拟数字转换器
WO2018076599A1 (zh) 一种动态比较器及其失调校准的方法、计算机存储介质
US9219486B2 (en) Quadrature-based injection locking of ring oscillators
CN103856206A (zh) 从低到高逻辑电平转换电路
WO2009140656A3 (en) High-speed low-power latches
CN201345060Y (zh) 一种用于温度控制的负反馈迟滞比较器
CN101841315B (zh) 一种高速比较器
CN104333358A (zh) 一种高速钟控比较器
CN100550629C (zh) 一种全差分BiCMOS比较器
CN107565966A (zh) 一种应用于高速流水线adc的比较器
CN103532522A (zh) 占空比调整电路、双端转单端电路及振荡器
CN104796113A (zh) 降低亚稳态发生式d触发器设备
CN206259921U (zh) 一种快速响应动态锁存比较器
Ramanarayanan et al. Characterizing dynamic and leakage power behavior in flip-flops
CN101312344A (zh) 积分数据接收方法及接收器
CN103368542B (zh) 一种高精度延时小的连续时间比较器
CN203895126U (zh) 一种改进型交叉耦合灵敏放大器
CN116318083A (zh) 一种高精度自归零比较器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP02 Change in the address of a patent holder

Address after: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee after: IPGoal Microelectronics (Sichuan) Co., Ltd.

Address before: 402 room 7, building 610041, incubator Park, hi tech Zone, Sichuan, Chengdu

Patentee before: IPGoal Microelectronics (Sichuan) Co., Ltd.

TR01 Transfer of patent right

Effective date of registration: 20201202

Address after: Room 705, building 2, No. 515, No. 2 street, Baiyang street, Qiantang New District, Hangzhou City, Zhejiang Province

Patentee after: Zhejiang zhexin Technology Development Co., Ltd

Address before: 610041 Sichuan city of Chengdu province high tech Zone Kyrgyzstan Road 33 block A No. 9

Patentee before: IPGoal Microelectronics (Sichuan) Co.,Ltd.

TR01 Transfer of patent right