CN101988949B - 测试模式信号发生装置 - Google Patents
测试模式信号发生装置 Download PDFInfo
- Publication number
- CN101988949B CN101988949B CN200910260969.1A CN200910260969A CN101988949B CN 101988949 B CN101988949 B CN 101988949B CN 200910260969 A CN200910260969 A CN 200910260969A CN 101988949 B CN101988949 B CN 101988949B
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- generating unit
- signal generating
- test mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 373
- 238000006243 chemical reaction Methods 0.000 claims abstract description 73
- 230000004044 response Effects 0.000 claims description 16
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 description 24
- 101000625226 Homo sapiens Melanoregulin Proteins 0.000 description 19
- 102100024976 Melanoregulin Human genes 0.000 description 19
- 230000005540 biological transmission Effects 0.000 description 7
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 3
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 3
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 3
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 3
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 2
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000011056 performance test Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
公开了测试模式信号发生装置的各个实施例。该装置包括第一测试模式信号发生单元和第二测试模式信号发生单元。第一测试模式信号发生单元被配置成当第一模式转换信号被使能时，接收测试地址信号以生成第一测试模式信号。第一测试模式信号发生单元还被配置成当测试地址信号对应于第一预定组合时，使能第二模式转换信号。第二测试模式信号发生单元被配置成当第二模式转换信号被使能时，接收测试地址信号以生成第二测试模式信号。第二测试模式信号发生单元还被配置成当测试地址信号对应于第二预定组合时，使能第一模式转换信号。
Description
相关申请的交叉引用
根据35U.S.C 119(a)，本申请要求2009年7月30日向韩国知识产权局提交的韩国申请No.10-2009-0070091的优先权，在此通过引用将其全部内容结合进来。
技术领域
本发明的实施例涉及测试模式信号发生装置，以及更具体地说，涉及能通过使用地址信号生成测试模式信号，使得半导体器件能执行测试操作的测试模式信号发生装置。
背景技术
通常，为保证半导体器件的可靠性，在制作过程期间或在运送产品之前，执行各种测试。由于要对半导体器件实施各种性能测试，该测试涉及设定多种测试模式，在该测试模式中执行各种性能测试并且基于预定的测试模式在半导体器件上执行各种测试。通常，半导体器件逻辑地组合地址信号来生成能指示半导体器件进入特定测试模式的测试模式信号。
图1是示意性地表示传统的测试模式信号发生装置的结构的方框图。图1的测试模式信号发生装置包括控制单元10、地址解码器20和测试模式信号发生单元30。控制单元10接收地址信号MREG<0:6>、正常MRS信号NMRSP、测试MRS信号TMRSP和加电信号PWRUP。当测试MRS信号TMRSP被使能时，控制单元10响应地址信号MREG<0:6>生成传送地址信号TMREG<0:6>。控制单元通过使用正常MRS信号NMRSP和加电信号PWRUP，生成复位信号TRSTPB。地址解码器20解码从控制单元10输入的传送地址信号TMREG<0:6>，然后生成测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>。测试模式信号发生单元30接收测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>，以生成测试模式信号TM。测试模式信号发生单元30包括多个信号发生单元31，32，33和34，并生成多个测试模式信号TM。测试模式信号“TM”在测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>的逻辑组合数目方面彼此不同。
图2是表示构成图1的测试模式信号发生单元30的多个信号发生单元31至34中的一个的结构图。如图2所示，信号发生单元31包括第一至第三NMOS晶体管Na至Nc、第一PMOS晶体管Pa，以及第一至第三反相器IVa至IVc。第一至第三NMOS晶体管Na至Nc分别通过它们的栅极端，接收指定给它们的测试地址信号TRG01<0>、TRG234<m>和TRG56<n>，其中，m是大于或等于0并且小于或等于7的整数，并且n是大于或等于0并小于或等于3的整数。第一PMOS晶体管Pa通过其栅极端，接收复位信号TRSTPB。指定的测试地址信号TRG01<0>、TRG234<m>和TRG56<n>分别确定是否接通或断开第一至第三NMOS晶体管Na至Nc，以及当第一至第三NMOS晶体管Na至Nc均接通时，第一至第三NMOS晶体管Na至Nc将地电压VSS施加到节点C。当复位信号TRSTPB在逻辑低电平被使能时，第一PMOS晶体管Pa接通，以将外部电压VDD施加到节点C。第一和第二反相器IVa和IVb锁存节点C的电压电平，并且第三反相器IVc将节点C的电压电平的反相信号输出作为测试模式信号TM。当指定的测试地址信号TRG01<0>、TRG234<m>和TRG56<n>被使能时，信号发生单元31将节点C变成地电压(VSS)电平以使能测试模式信号TM。当表示测试操作结束的复位信号TRSTPB被使能时，信号发生单元31将节点C变成外部电压(VDD)电平以禁用测试模式信号TM。
测试模式信号发生单元30的所有信号发生单元具有与图2的信号发生单元31基本上相同的结构。换句话说，所有剩下的信号发生单元32，33和34具有与图2的信号发生单元31基本相同的结构。
通常，地址信号通过焊点输入到半导体器件，并且用来生成测试模式信号的输入地址信号的数量有限。例如，如果使用7个输入地址信号来生成测试模式信号，则能生成能够指示半导体器件进入128个不同的测试模式的测试模式信号。在这种情况下，信号发生单元的数量将为128。
通常，半导体器件通过各种测试模式来执行各种测试，以提高产品的可靠性。然而，由于用来执行测试的地址信号的数量有限，难以生成更多的测试模式信号。
发明内容
本发明的实施例包括能够通过接收有限个地址信号作为输入，生成非有限个测试模式信号的测试模式信号发生装置。
在本发明的一个实施例中，一种测试模式信号发生装置包括：第一测试模式信号发生单元，其被配置成当第一模式转换信号被使能时，接收测试地址信号来生成第一测试模式信号，并且当接收测试地址信号的第一预定组合时，使能第二模式转换信号；以及第二测试模式信号发生单元，其被配置成当第二模式转换信号被使能时，接收测试地址信号来生成第二测试模式信号，并且当接收测试地址信号的第二预定组合时，使能第一模式转换信号。
在本发明的另一实施例中，一种测试模式信号发生装置包括：第一测试模式信号发生单元，其被配置成在第一测试模式中响应测试地址信号，生成第一测试模式信号；以及第二测试模式信号发生单元，其被配置成在第二测试模式中响应测试地址信号，生成第二测试模式信号，其中，第一测试模式和第二测试模式能基于测试地址信号彼此转换。
本发明的其他目的和优点一部分将在后续的说明书中阐述，一部分从说明书中看是显而易见的，或者通过实施本发明可以理解。通过在所附权利要求中具体指出的元件和组合，将认识和获得本发明的目的和优点。
如所述，将理解到上述概述和下述详细描述仅是示例性和说明性的，而不是限制本发明。
附图说明
包含在本说明书中并构成说明书一部分的附图示例说明与本发明一致的各种实施例，并且这些附图结合说明书，用来解释本发明的原理。
图1是示意性地示例说明传统的测试模式信号发生装置的结构的方框图。
图2是表示图1的信号发生单元的结构的电路图。
图3是示意性地示例说明测试模式信号发生装置的示例性结构的方框图。
图4表示是图3的第二模式转换信号发生单元的示例性结构的图。
图5是表示图3的第一模式转换信号发生单元的示例性结构的图。
图6是表示图3的控制单元的示例性结构的图。
图7是示意性地示例说明图3的测试地址发生单元的示例性结构的方框图。
图8是表示图7的第一选择单元的示例性结构的图。
图9是表示测试模式信号发生装置的示例性操作的时序图。
具体实施方式
现在，将详细地参考与本发明一致的示例性实施例，在附图中示例说明其实例。只要可能，在整个附图中，将使用相同的附图标记来表示相同或类似的部件。
图3是示意性地示例说明根据本发明的各个方面的测试模式信号发生装置1的示例性结构的方框图。如图3所示，测试模式信号发生装置1可包括第一测试模式信号发生单元100，第二测试模式信号发生单元200和测试控制单元300。
第一测试模式信号发生单元100接收测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>来生成第一测试模式信号TM1。当输入测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>的预定组合时，第一测试模式信号发生单元100还使能第二模式转换信号mode2。第一测试模式信号发生单元100可包括配置成响应测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>，生成第一测试模式信号TM1的多个信号发生单元(未示出)中的至少一个。第一测试模式信号发生单元100还可以包括第二模式转换信号发生单元110，其被配置成响应测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>的预定组合，生成第二模式转换信号mode2。根据不同的示例性实施例，信号发生单元可以具有与上面参考图1和2所述的信号发生单元基本相同的结构。
如图3所示，如果测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>包括多个地址，则可获得多个逻辑组合。例如，如果测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>包括十六个预解码的信号，可获得总共128个地址组合。在这种情况下，第一测试模式信号发生单元100可包括127个信号发生单元(未示出)和第二模式转换信号发生单元110。从127个信号发生单元生成的各个第一测试模式信号TM1指示半导体器件进入不同的测试模式。当输入测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>的预定组合时，第二模式转换信号发生单元110使能第二模式转换信号mode2。例如，当在不同可能组合中，已经指定给第二模式转换信号发生单元110的测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>被使能时，第二模式转换信号发生单元110使能第二模式转换信号mode2。
与第一测试模式信号发生单元100类似，第二测试模式信号发生单元200接收测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>以生成第二测试模式信号TM2，并且当输入测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>的预定组合时，使能第一模式转换信号mode1。
测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>可以是与测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>相同的信号。即，前者测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>和后者测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>可以是通过解码经由焊点施加的地址信号MREG<0:6>而生成的相同信号。然而，由于稍后将描述的测试地址发生单元320有选择地将前者测试地址信号和后者测试地址信号分别传送到第一和第二测试模式信号发生单元100和200，所以将不同的参考符号指定给测试地址信号。
第二测试模式信号发生单元200可以包括配置成响应测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>，生成第二测试模式信号TM2的一个或多个信号发生单元(未示出)。第二测试模式信号发生单元200可以包括配置成响应测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>的预定组合，生成第一模式转换信号mode1的第一模式转换信号发生单元210。如果第二测试模式信号发生单元200的测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>包括多个地址，则可获得多个逻辑组合。在示例性实施例中，第二测试模式信号发生单元200可包括127个信号发生单元(未示出)和第一模式转换信号发生单元210。从127个信号发生单元生成的各个第二测试模式信号TM2能够指示半导体器件进入不同的测试模式。当输入测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>的预定组合时，第一模式转换信号发生单元210使能第一模式转换信号mode1。
第一和第二模式转换信号mode1和mode2是分别指定第一测试模式和第二测试模式的信号。即，如果第一模式转换信号mode1被使能，则设置第一测试模式，并且使能第一测试模式信号发生单元100。然后，响应测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>，使能第一测试模式信号TM1。因此，在第一测试模式中，响应第一测试模式信号TM1，可以执行测试操作。
以类似的方式，如果第二模式转换信号mode2被使能，则设置第二测试模式，并且使能第二测试模式信号发生单元200。响应测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>，使能第二测试模式信号TM2。因此，在第二测试模式中，响应第二测试模式信号TM2，可以执行测试操作。因此，第一和第二模式转换信号mode1和mode2分别是有选择地使能第一和第二测试模式信号发生单元100和200的信号。
在上面参考图1和2所述的传统的测试模式信号发生装置中，当测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>包括总共16个信号时，仅可能有总共128个不同的测试模式。然而，本公开内容的测试模式信号生成装置1可以使用第一和第二模式转换信号mode1和mode2来使第一和第二测试模式彼此转换。这可以允许半导体器件进入总共254个不同的测试模式，大约是图1和2的装置中的可用测试模式的数量的2倍。
测试控制单元300通过焊点接收地址信号MREG<0:6>、加电信号PWRUP、测试MRS信号TMRSP和正常MRS信号NMRSP。加电信号PWRUP是在将电施加到半导体器件后、被使能以立即执行半导体器件的初始化操作的信号。测试MRS信号TMRSP是指示半导体器件执行测试操作的信号，以及正常MRS信号NMRSP是指示半导体器件执行非测试操作的正常操作的信号。可以从半导体器件的模式寄存器集(MRS)生成测试MRS信号TMRSP和正常MRS信号NMRSP。
测试控制单元300解码地址信号MREG<0:6>来生成测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>，以及响应第二模式转换信号mode2，将测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>有选择地传送到第一和第二测试模式信号发生单元100和200中的一个。在图3中，如上所述，尽管使用不同的参考符号来将测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>指定给第一测试模式信号发生单元100和将测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>指定给第二测试模式信号发生单元200，这些信号可以与测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>基本上相同。
如图3所示，测试控制单元300可以包括控制单元310和测试地址发生单元320。如果加电信号PWRUP和正常MRS信号NMRSP的一个或两个被使能，则控制单元310使能复位信号TRSTPB，并且禁用所有传送地址信号TMREG<0:6>而不论地址信号MREG<0:6>如何。如果加电信号PWRUP和正常MRS信号NMRSP两者都被禁用以及测试MRS信号TMRSP被使能，则控制单元310响应地址信号MREG<0:6>生成传送地址信号TMREG<0:6>。即，控制单元310在半导体器件的测试操作中传送所接收的地址信号MREG<0:6>，以及在半导体器件的初始化操作或正常操作中基本上阻止传送所接收的地址信号MREG<0:6>。另外，当指示半导体器件执行正常操作的正常MRS信号NMRSP被使能时，复位信号TRSTPB被使能。因此，可以将复位信号TRSTPB输入到第一和第二测试模式信号发生单元100和200以分别复位第一和第二测试模式信号发生单元100和200，从而可以分别使第一和第二测试模式信号发生单元100和200停止生成第一和第二模式测试信号TM1和TM2。
在半导体器件的操作中，测试地址发生单元320接收传送地址信号TMREG<0:6>以生成测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>。测试地址发生单元320预解码传送地址信号TMREG<0:6>。例如，如图3所示，如果从控制单元310输入7个传送地址信号TMREG<0:6>，则测试地址发生单元320能预解码传送地址信号TMREG<0:6>来生成总共16个测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>。也就是说，测试地址发生单元320能解码传送地址信号TMREG<0:1>来生成测试地址信号TRG01<0:3>，能解码传送地址信号TMREG<2:4>来生成测试地址信号TRG234<0:7>，以及能解码传送地址信号TMREG<5:6>来生成测试地址信号TRG56<0:3>。然而，应理解到地址信号的数量不限于此。
测试地址发生单元320基于第二模式转换信号mode2是否被使能，将测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>有选择地传送到第一和第二测试模式信号发生单元100和200。由于第二模式转换信号mode2在第一测试模式中被禁用，并在第二测试模式中被使能，所以测试地址发生单元320能在第一测试模式中将测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>传送到第一测试模式信号发生单元100，以及能够在第二测试模式中将测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>传送到第二测试模式信号发生单元200。
图4是表示图3的第二模式转换信号发生单元110的示例性结构的图。参考图4，当接收到可以通过分配任意测试地址信号来指定的测试地址信号TRG01_A、TRG234_A和TRG56_A的预定组合时，第二模式转换信号发生单元110使能第二模式转换信号mode2。当复位信号TRSTPB和第一模式转换信号mode1中的一个或两个被使能时，第二模式转换信号发生单元110禁用第二模式转换信号mode2。
如图4所示，第二模式转换信号发生单元110包括第一和第二PMOS晶体管P1和P2、第一至第三NMOS晶体管N1至N3，以及第一至第三反相器IV1至IV3。第一PMOS晶体管P1通过其栅极端接收复位信号TRSTPB，以及当复位信号TRSTPB在逻辑低电平被使能时，将外部电压VDD施加到第一节点A。第二PMOS晶体管P2通过其栅极端接收第一模式转换信号mode1，并且当第一模式转换信号mode1在逻辑低电平被使能时，将外部电压VDD施加到第一节点A。第一NMOS晶体管N1的漏极端耦合到第一节点A，第三NMOS晶体管N3的源极端耦合到地电压VSS，以及第一至第三NMOS晶体管N1至N3的源极端和漏极端串联耦合。第一至第三NMOS晶体管N1至N3分别通过它们的栅极端接收指定给它们的测试地址信号TRG01_A、TRG234_A和TRG56_A。因此，当所有指定的测试地址信号TRG01_A、TRG234_A和TRG56_A都被使能时，所有第一至第三NMOS晶体管N1至N3都接通，从而将地电压VSS施加到第一节点A。第一和第二反相器IV1和IV2以锁存结构耦合，以锁存第一节点A的电压电平。第三反相器IV3将第一节点A的电压电平的反相信号输出作为第二模式转换信号mode2。
仍然参考图4，将更详细地描述第二模式转换信号发生单元110的操作。当所有指定的测试地址信号TRG01_A、TRG234_A和TRG56_A都被使能，并且然后所有第一至第三NMOS晶体管N1至N3都接通时，第一节点A转变成地电压(VSS)电平，以及第三反相器IV3输出在逻辑高电平被使能的第二模式转换信号mode2。第二模式转换信号mode2基本上保持其使能状态，直到复位信号TRSTPB和第一模式转换信号mode1中的一个或两个被使能为止。此后，当复位信号TRSTPB和第一模式转换信号mode1中的一个或两个在逻辑低电平被使能时，第一和第二PMOS晶体管P1和P2中的一个或两个接通，由此第一节点A转变成外部电压(VDD)电平。因此，第三反相器IV3可以生成在逻辑低电平被禁用的第二模式转换信号mode2。
图5是表示图3的第一模式转换信号发生单元210的示例性结构的图。参考图5，当接收测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>的预定组合时，第一模式转换信号发生单元210使能第一模式转换信号mode1。当第二模式转换信号mode2基本上保持其使能状态并且指定的测试地址信号TRG234_B和TRG56_B被使能时，第一模式转换信号发生单元210使能第一模式转换信号mode1。当复位信号TRSTPB被使能时，第一模式转换信号发生单元210禁用第一模式转换信号mode1，并且在使能第一模式转换信号mode1后，立即禁用第一模式转换信号mode1。即，将第一模式转换信号发生单元210配置成以脉冲波形使能第一模式转换信号mode1。
如图5所示，第一模式转换信号发生单元210包括第三和第四PMOS晶体管P3和P4，第四至第六NMOS晶体管N4至N6，第四至第七反相器IV4至IV7，以及延迟单元DLY。第三PMOS晶体管P3通过其栅极端接收复位信号TRSTPB，并且当复位信号TRSTPB在逻辑低电平被使能时接通，以将外部电压VDD施加到第二节点B。第四PMOS晶体管P4通过其栅极端接收第一模式转换信号mode1，并当第一模式转换信号mode1在逻辑低电平被使能时接通，以将外部电压VDD施加到第二节点B。第四NMOS晶体管N4通过其栅极端接收第二模式转换信号mode2，以及第五和第六NMOS晶体管N5和N6分别通过它们的栅极端接收指定的测试地址信号TRG234_B和TRG56_B。第四至第六NMOS晶体管N4至N6在第二节点B和地电压VSS之间串联耦合。第四和第五反相器以锁存结构耦合，以锁存第二节点B的电压电平。第六反相器IV6、延迟单元DLY和第七反相器IV7生成第一模式转换信号mode1，其与第二节点B具有基本相同的电压电平。
参考图4和5，将描述第一模式转换信号发生单元210的操作。当第二模式转换信号mode2基本上保持其使能状态并且指定的测试地址信号TRG234_B和TRG56_B被使能时，第二节点B变为地电压(VSS)电平。因此，在预定延迟时间后，第一模式转换信号发生单元210能生成第一模式转换信号mode1，其在逻辑低电平被使能。当第一模式转换信号mode1在逻辑低电平被使能时，第二模式转换信号mode2通过第二模式转换信号发生单元110在逻辑低电平被禁用，因而不再将地电压VSS施加到第二节点B。另外，当第一模式转换信号mode1在逻辑低电平被使能时，第四PMOS晶体管P4接通，第二节点B转变成外部电压(VDD)电平，并且使第一模式转换信号mode1被禁用至逻辑高电平。即，生成了可具有与延迟单元DLY的延迟时间相同宽度的脉宽的第一模式转换信号mode1。
如上所述，当指定给第二模式转换信号发生单元110的测试地址信号TRG01_A、TRG234_A和TRG56_A被使能时，第二模式转换信号发生单元110使能第二模式转换信号mode2，并且中止第一测试模式。第一模式转换信号发生单元210响应所指定的测试地址信号TRG234_B和TRG56_B以及第二模式转换信号mode2，使能第一模式转换信号mode1。随后，第二模式转换信号mode2被禁用，第二测试模式可结束。
仅通过举例提供了上述第一和第二模式转换信号发生单元210和110。应理解到，所公开的实施例意图包括能够选择第一和第二测试模式信号发生单元中的一个，通过使用测试地址信号生成测试模式信号，以生成第一或第二测试模式信号，而不需要额外控制信号的所有结构，即能够选择第一和第二测试模式的所有结构。
图6是表示图3的控制单元310的示例性结构的图。如图6所示，控制单元310包括第八至第十反相器IV8至IV10、传输门PG、三态反相器TIV、第一NOR门NOR1和第一NAND门ND1。传输门PG由测试MRS信号TMRSP控制，并确定是否通过它传送地址信号MREG<0:6>。如果测试MRS信号TMRSP被使能，则传输门PG传送地址信号MREG<0:6>，但如果测试MRS信号TMRSP被禁用，则不传送地址信号MREG<0:6>。
第一NOR门NOR1接收加电信号PWRUP和正常MRS信号NMRSP。如果加电信号PWRUP和正常MRS信号NMRSP中的一个或两个被使能时，则第一NOR门NOR1生成在逻辑低电平被使能的复位信号TRSTPB。第一NAND门ND1接收复位信号TRSTPB和通过传输门PG传送的地址信号MREG<0:6>。如果复位信号TRSTPB在逻辑高电平被禁用，则第一NAND门ND1使通过传输门PG传送的地址信号MREG<0:6>反相，如果复位信号TRSTPB在逻辑低电平被使能，则维持传送的地址信号MREG<0:6>为禁用状态。
当测试MRS信号TMRSP被禁用时，三态反相器TIV充当反相器，以锁存通过传输门PG传送的地址信号MREG<0:6>。第十反相器IV10反相第一NAND门ND1的输出以输出传送地址信号TMREG<0:6>。然后，将传送地址信号TMREG<0:6>传送到测试地址发生单元320。即，当测试MRS信号TMRSP被使能和复位信号TRSTPB被禁用时，控制单元310生成传送地址信号TMREG<0:6>来将传送地址信号TMREG<0:6>传送到测试地址发生单元320。当复位信号TRSTPB被使能时，不论地址信号MREG<0:6>的电平如何，控制单元310将所有传送地址信号TMREG<0:6>维持在逻辑低电平。
图7是示意性地示例说明图3的测试地址发生单元320的示例性结构的方框图。如图7所示，测试地址发生单元320包括第一至第三预解码器321至323和第一至第三选择单元324至326。第一至第三预解码器321至323预解码相应的传送地址信号TMREG<0:1>、TMREG<2:4>和TMREG<5:6>以分别生成测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>。响应第二模式转换信号mode2，第一至第三选择单元324至326将测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>有选择地传送到第一和第二测试模式信号发生单元100和200。通过使用解码地址信号的任何传统的解码电路，能实现第一至第三预解码器321至323。第一至第三选择单元324至326可以具有基本上相同的结构。在图8中示出了第一选择单元324的示例性结构。
参考图8，第一选择单元324可以包括第一和第二AND门AND1和AND2。如果第二模式转换信号mode2被使能，则第二AND门AND2能够将测试地址信号TRG01_B<0:3>传送到第二测试模式信号发生单元200。如果第二模式转换信号mode2被禁用，则响应第二模式转换信号mode2的反相信号mode2B，第一AND门AND1能够将测试地址信号TRG01_A<0:3>传送到第一测试模式信号发生单元100。
图9是示出根据某些实施例的测试模式信号发生装置1的示例性操作的时序图。参考图3至9，将更详细地描述测试模式信号发生装置1的操作。
当将电初始地施加到半导体器件并完成初始化操作时，加电信号PWRUP被禁用至逻辑低电平。为允许半导体器件执行测试操作，以脉冲波形施加测试MRS信号TMRSP，并且正常MRS信号NMRSP基本上保持其禁用状态。控制单元310响应地址信号MREG<0:6>，生成传送地址信号TMREG<0:6>，并将它们传送到测试地址发生单元320。然后，测试地址发生单元320解码传送地址信号TMREG<0:6>以生成测试地址信号TRG01<0:3>、TRG234<0:7>和TRG56<0:3>。此时，由于第二模式转换信号mode2处于禁用状态，测试地址发生单元320将测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>传送到第一测试模式信号发生单元100的信号发生单元(未示出)。响应指定给它们的测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>，各个信号发生单元生成第一测试模式信号TM1。
在图9中，将测试地址信号TRG01_A<0:3>、TRG234_A<0:7>和TRG56_A<0:3>的任意组合表示为TRG_A，以及将测试地址信号TRG01_B<0:3>、TRG234_B<0:7>和TRG56_B<0:3>的任意组合表示为TRG_B。参考图9，当第二模式转换信号mode2被禁用时，测试地址信号TRG_A被传送到第一测试模式信号发生单元100。然后，第一测试模式信号发生单元100的信号发生单元响应测试地址信号TRG_A，使能相应的第一测试模式信号TM1。
当使能指定给第二模式转换信号发生单元110的测试地址信号TRG_A的地址信号MREG被输入时，第二模式转换信号mode2被使能。测试地址发生单元320响应使能的第二模式转换信号mode2，将测试地址信号TRG_B传送到第二测试模式信号发生单元200的信号发生单元(未示出)。因此，通过将与测试地址信号TRG_A基本上相同的测试地址信号TRG_B施加到第二测试模式信号发生单元200的信号发生单元(未示出)，测试地址发生单元320能使能第二测试模式信号TM2。
当指定给第一模式转换信号发生单元210的测试地址信号TRG_B被使能时，第一模式转换信号mode1被使能至逻辑低电平。当第一模式转换信号mode1被使能时，第二模式转换信号发生单元110禁用第二模式转换信号mode2，并且基本上维持该禁用状态。测试地址发生单元320响应禁用的第二模式转换信号mode2，将测试地址信号TRG_A施加到第一测试模式信号发生单元100。因此，第一测试模式信号发生单元100响应测试地址信号TRG_A，生成第一测试模式信号TM1。
为允许半导体器件完成测试操作和执行正常操作，使能正常MRS信号NMRSP。当正常MRS信号NMRSP被使能时，控制单元310使能复位信号TRSTPB，并且由第一和第二测试模式信号发生单元100和200分别生成的第一和第二测试模式信号TM1和TM2一起被禁用。因此，可以结束所有测试操作。
本发明的公开实施例通过使用测试地址信号，可以选择第一测试模式和第二测试模式。因此，当使用有限个地址信号时，本公开的实施例能生成比通常在现有技术中可获得的测试模式信号更多不同的测试模式信号(例如两倍或更多倍)。
尽管上述公开的实施例能生成两倍于现有技术的许多不同的测试模式信号，但应理解到可以将各种不同实施例配置成生成三倍于现有技术或更多的不同测试模式信号。对本领域的技术人员来说，从公开的实施例考虑并且不脱离本发明的精神，这些结构是明显的。
尽管上面公开了某些实施例，本领域的技术人员将理解到所述的实施例仅是举例。因此，在此所述的设备和方法不应当仅限于上述实施例。相反，当结合上述说明和附图考虑时，在此所述的装置应当仅受下述的权利要求书的限制。
Claims (17)
1.一种测试模式信号发生装置，其包括：
第一测试模式信号发生单元，被配置成当第二模式转换信号被禁用时，接收测试地址信号来生成第一测试模式信号，所述第一测试模式信号发生单元进一步被配置成当所述测试地址信号对应于第一预定组合时，使能第二模式转换信号；以及
第二测试模式信号发生单元，被配置成当第二模式转换信号被使能时，接收所述测试地址信号来生成第二测试模式信号，所述第二测试模式信号发生单元进一步被配置成当所述测试地址信号对应于第二预定组合时，使能第一模式转换信号，
其中，当所述第一模式转换信号被使能时，所述第一测试模式信号发生单元禁用所述第二模式转换信号。
2.如权利要求1所述的测试模式信号发生装置，其中，所述第一测试模式信号发生单元包括：
信号发生单元，被配置成接收所述测试地址信号来生成第一测试模式信号；以及
第二模式转换信号发生单元，被配置成当接收所述测试地址信号的第一预定组合时，生成第二模式转换信号。
3.如权利要求2所述的测试模式信号发生装置，其中，所述信号发生单元被配置成当复位信号被使能时，禁用所述第一测试模式信号。
4.如权利要求3所述的测试模式信号发生装置，其中，所述第二模式转换信号发生单元被配置成当所述第一模式转换信号被使能时，禁用所述第二模式转换信号。
5.如权利要求1所述的测试模式信号发生装置，其中，所述第二测试模式信号发生单元包括：
信号发生单元，被配置成接收所述测试地址信号来生成第二测试模式信号；以及
第一模式转换信号发生单元，被配置成当接收所述测试地址信号的第二预定组合时，生成第一模式转换信号。
6.如权利要求5所述的测试模式信号发生装置，其中，将所述信号发生单元配置成当所述复位信号被使能时，禁用所述第二测试模式信号。
7.如权利要求1所述的测试模式信号发生装置，进一步包括测试控制单元，被配置成解码地址信号来生成所述测试地址信号，所述测试控制单元进一步被配置成响应所述第二模式转换信号，将所述测试地址信号有选择地传送到第一测试模式信号发生单元和第二测试模式信号发生单元。
8.如权利要求7所述的测试模式信号发生装置，其中，所述测试控制单元包括：
控制单元，被配置成当测试MRS信号被使能时，传送所述地址信号，并且当正常MRS信号被使能时，停止传送所述地址信号以生成复位信号；以及
测试地址发生单元，被配置成解码从所述控制单元传送的地址，以生成所述测试地址信号，所述测试地址发生单元被配置成响应所述第二模式转换信号，将所述测试地址信号有选择地传送到所述第一测试模式信号发生单元和第二测试模式信号发生单元。
9.一种测试模式信号发生装置，其包括：
第一测试模式信号发生单元，被配置成在第一测试模式中响应测试地址信号，生成第一测试模式信号；以及
第二测试模式信号发生单元，被配置成在第二测试模式中响应测试地址信号，生成第二测试模式信号，
其中，第一测试模式和第二测试模式能够基于所述测试地址信号的预定组合彼此转换。
10.如权利要求9所述的测试模式信号发生装置，其中，所述第一测试模式信号发生单元被配置成响应所述测试地址信号的第一预定组合，指示转换成所述第二测试模式，以及
所述第二测试模式信号发生单元被配置成响应所述测试地址信号的第二预定组合，指示转换成所述第一测试模式。
11.如权利要求10所述的测试模式信号发生装置，其中，所述第一测试模式信号发生单元包括：
信号发生单元，被配置成响应所述测试地址信号，生成所述第一测试模式信号；以及
第二模式转换信号发生单元，被配置成当所述测试地址信号对应于第一预定组合时，生成指示转换成所述第二测试模式的第二模式转换信号。
12.如权利要求11所述的测试模式信号发生装置，其中，所述信号发生单元被配置成当复位信号被使能时，禁用所述第一测试模式信号。
13.如权利要求11所述的测试模式信号发生装置，其中，所述第二模式转换信号发生单元被配置成当第一模式转换信号被使能时，禁用所述第二模式转换信号。
14.如权利要求11所述的测试模式信号发生装置，其中，所述第二测试模式信号发生单元包括：
信号发生单元，被配置成响应所述测试地址信号，生成所述第二测试模式信号；以及
第一模式转换信号发生单元，被配置成当所述测试地址信号对应于第二预定组合时，生成指示转换成所述第一测试模式的第一模式转换信号。
15.如权利要求14所述的测试模式信号发生装置，其中，所述信号发生单元被配置成当复位信号被使能时，禁用所述第二测试模式信号。
16.如权利要求11所述的测试模式信号发生装置，进一步包括测试控制单元，其被配置成解码地址信号以生成所述测试地址信号，所述测试控制单元进一步被配置成响应所述第二模式转换信号，有选择地将所述测试地址信号传送到所述第一测试模式信号发生单元和第二测试模式信号发生单元。
17.如权利要求16所述的测试模式信号发生装置，其中，所述测试控制单元包括：
控制单元，被配置成当所述测试MRS信号被使能时，传送所述地址信号，并且当正常MRS信号被使能时，停止传送所述地址信号以生成复位信号；以及
测试地址发生单元，被配置成解码从所述控制单元传送的地址以生成所述测试地址信号，所述测试地址发生单元进一步被配置成响应所述第二模式转换信号，将所述测试地址信号有选择地传送到所述第一测试模式信号发生单元和第二测试模式信号发生单元。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2009-0070091 | 2009-07-30 | ||
| KR1020090070091A KR101062756B1 (ko) | 2009-07-30 | 2009-07-30 | 테스트 모드 신호 생성 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101988949A CN101988949A (zh) | 2011-03-23 |
| CN101988949B true CN101988949B (zh) | 2015-04-15 |
Family
ID=43526399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910260969.1A Expired - Fee Related CN101988949B (zh) | 2009-07-30 | 2009-12-18 | 测试模式信号发生装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8248096B2 (zh) |
| KR (1) | KR101062756B1 (zh) |
| CN (1) | CN101988949B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124293B1 (ko) * | 2009-12-28 | 2012-03-28 | 주식회사 하이닉스반도체 | 테스트 모드 신호 생성장치 및 방법 |
| KR101143443B1 (ko) * | 2010-03-29 | 2012-05-23 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 리페어 방법 |
| KR101190687B1 (ko) * | 2010-11-17 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 장치의 테스트 모드 제어 회로 및 그 제어 방법 |
| KR101904142B1 (ko) * | 2012-05-25 | 2018-10-05 | 에스케이하이닉스 주식회사 | 테스트 모드 신호 생성 회로 |
| US10583373B2 (en) * | 2016-12-06 | 2020-03-10 | Fluidsep As | Method and device for separation of liquids and gas with use of inclined and rounded holes or channels in the wall of a pipe |
| CN114882934B (zh) * | 2021-02-05 | 2024-06-21 | 长鑫存储技术有限公司 | 测试电路 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5493532A (en) * | 1994-05-31 | 1996-02-20 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit memory with disabled edge transition pulse generation during special test mode |
| US5519659A (en) * | 1993-10-01 | 1996-05-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test |
| CN1495796A (zh) * | 2002-08-08 | 2004-05-12 | 富士通株式会社 | 半导体储存器和半导体储存器的测试方法 |
| CN1525187A (zh) * | 2003-02-26 | 2004-09-01 | ��ʽ���������Ƽ� | 半导体集成电路测试装置及半导体集成电路制造方法 |
| KR20050058873A (ko) * | 2003-12-12 | 2005-06-17 | 삼성전자주식회사 | 테스트 모드 설정 장치 및 방법 |
| KR20070042700A (ko) * | 2005-10-19 | 2007-04-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 테스트 신호 생성 회로 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173499A (ja) | 1987-12-28 | 1989-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JPH0393099A (ja) | 1989-09-04 | 1991-04-18 | Nec Corp | 半導体メモリ用オンチップテスト回路 |
| JP2697574B2 (ja) * | 1993-09-27 | 1998-01-14 | 日本電気株式会社 | 半導体メモリ装置 |
| US5675546A (en) | 1996-06-07 | 1997-10-07 | Texas Instruments Incorporated | On-chip automatic procedures for memory testing |
| US6286115B1 (en) | 1998-06-29 | 2001-09-04 | Micron Technology, Inc. | On-chip testing circuit and method for integrated circuits |
| DE19835258B4 (de) | 1998-08-04 | 2006-07-27 | Infineon Technologies Ag | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung |
| JP2003100100A (ja) | 2001-07-19 | 2003-04-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JP2004045090A (ja) | 2002-07-09 | 2004-02-12 | Renesas Technology Corp | 半導体集積回路 |
| KR100505425B1 (ko) | 2003-06-30 | 2005-08-04 | 주식회사 하이닉스반도체 | 반도체 장치에서의 신호의 지연 시간 제어 방법 |
| KR100576460B1 (ko) * | 2003-12-15 | 2006-05-08 | 주식회사 하이닉스반도체 | 테스트 모드회로 |
| KR100555572B1 (ko) * | 2004-09-10 | 2006-03-03 | 삼성전자주식회사 | 메모리 장치의 테스트 모드 신호 발생 회로 및 테스트모드 세팅 방법 |
| KR100861364B1 (ko) * | 2006-12-29 | 2008-10-01 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 워드라인 테스트 모드 회로 |
-
2009
- 2009-07-30 KR KR1020090070091A patent/KR101062756B1/ko active IP Right Grant
- 2009-12-14 US US12/637,198 patent/US8248096B2/en active Active
- 2009-12-18 CN CN200910260969.1A patent/CN101988949B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5519659A (en) * | 1993-10-01 | 1996-05-21 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having circuit for activating predetermined rows of memory cells upon detection of disturb refresh test |
| US5493532A (en) * | 1994-05-31 | 1996-02-20 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit memory with disabled edge transition pulse generation during special test mode |
| CN1495796A (zh) * | 2002-08-08 | 2004-05-12 | 富士通株式会社 | 半导体储存器和半导体储存器的测试方法 |
| CN1525187A (zh) * | 2003-02-26 | 2004-09-01 | ��ʽ���������Ƽ� | 半导体集成电路测试装置及半导体集成电路制造方法 |
| KR20050058873A (ko) * | 2003-12-12 | 2005-06-17 | 삼성전자주식회사 | 테스트 모드 설정 장치 및 방법 |
| KR20070042700A (ko) * | 2005-10-19 | 2007-04-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 테스트 신호 생성 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110025364A1 (en) | 2011-02-03 |
| CN101988949A (zh) | 2011-03-23 |
| KR101062756B1 (ko) | 2011-09-06 |
| KR20110012385A (ko) | 2011-02-09 |
| US8248096B2 (en) | 2012-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101988949B (zh) | 测试模式信号发生装置 | |
| US7257037B2 (en) | Redundancy circuit in semiconductor memory device | |
| KR100652362B1 (ko) | 정상동작에서는 고정된 카스 레이턴시를 갖고테스트시에는 다양한 카스 레이턴시로 테스트 가능한반도체 메모리 장치 | |
| CN102110480B (zh) | 产生测试模式信号的设备和方法 | |
| US8477553B2 (en) | Fuse circuit and semiconductor device having the same | |
| US9368237B2 (en) | Semiconductor integrated circuit capable of controlling test modes without stopping test | |
| US7512024B2 (en) | High-speed memory device easily testable by low-speed automatic test equipment and input/output pin control method thereof | |
| US7334169B2 (en) | Generation of test mode signals in memory device with minimized wiring | |
| US20120204070A1 (en) | Semiconductor memory apparatus and method of testing the same | |
| US7570729B2 (en) | Mode register set circuit | |
| KR100699840B1 (ko) | 퓨즈 절단에 상관없이 반도체 집적 회로의 최적화 조건을재설정하는 로직 회로 | |
| US8274321B2 (en) | Fuse circuit and operation method thereof | |
| CN108305647A (zh) | 输出驱动器和存储器的读电路 | |
| US7580300B2 (en) | Data output circuit of semiconductor memory apparatus | |
| KR101057198B1 (ko) | 리페어회로 | |
| US9874604B2 (en) | Semiconductor device and test system including the same | |
| CN106341121A (zh) | 一种针对反熔丝FPGA的模拟Level-shifter电路 | |
| US8149639B2 (en) | Test apparatus of semiconductor integrated circuit and method using the same | |
| KR100718039B1 (ko) | 반도체 메모리 장치의 테스트 모드 제어 회로 | |
| KR20060033469A (ko) | 메모리 장치의 테스트 모드 제어장치 | |
| US7317346B2 (en) | Selecting a bias for a level shifting device | |
| KR20120005829A (ko) | 데이터 입출력 회로 | |
| KR100995655B1 (ko) | 메모리 장치의 동작 모드 제어장치 | |
| KR20070107413A (ko) | 반도체 메모리 소자의 워드라인 구동 신호 발생 회로 | |
| KR100548559B1 (ko) | 내부전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150415 Termination date: 20161218 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |