DE19835258B4

DE19835258B4 - Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung

Info

Publication number: DE19835258B4
Application number: DE19835258A
Authority: DE
Inventors: Robert Kaiser; Hans-Jürgen Krasser; Florian Schamberger
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 1998-08-04
Filing date: 1998-08-04
Publication date: 2006-07-27
Anticipated expiration: 2018-08-05
Also published as: DE19835258A1; US6415406B1

Abstract

Integrierte dynamische Speicherschaltung (IC) mit Speicherzellen (9) sowie mit einer Selbsttesteinrichtung (1) und einem Programmspeicher (2),
– deren Programmspeicher (2) mit wenigstens einem externen Anschluss (3) der Schaltung zum Laden externer Testprogramme (T) in den Programmspeicher verbunden ist, und
– deren Selbsttesteinrichtung (1) über einen ersten Eingang mit dem Programmspeicher (2) verbunden ist, wobei:
– die Selbsttesteinrichtung (1) zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher (2) geladenen Testprogrammes (T) ausführt und dabei aufgrund eines Interrupt-Signals (I) die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C) des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes zu Programmbefehlen ausführt, bei deren Ausführung die Selbsttesteinrichtung (1) einen Refresh der Speicherzelleninhalte durchführt,
dadurch gekennzeichnet, dass
– die Selbsttesteinrichtung (1) einen Eingang (4) für das Interrupt-Signal (I) aufweist, das...

Description

Die Erfindung betrifft eine integrierte dynamische Speicherschaltung nach dem Oberbegriff des Patentanspruches 1.

In der US 5,173,906 A ist eine integrierte Schaltung mit einer Selbsttesteinrichtung (built-in self-test) beschrieben. Die Selbsttesteinrichtung führt in einer Testbetriebsart eine Überprüfung bestimmter Schaltungskomponenten der integrierten Schaltung durch. Gleichzeitig führt sie einen Soll-Ist-Vergleich von von der zu überprüfenden Schaltungseinheit erzeugten Signalen durch. Während der Überprüfung werden Fehler von der Selbsttesteinrichtung registriert. Nach Abschluss der Überprüfung werden ein oder mehrere Ergebnissignale von der Selbsttesteinrichtung nach außerhalb der integrierten Schaltung gegeben, die angeben, inwieweit Fehler während der Durchführung der Selbstüberprüfung aufgetreten sind.

Aus der DE 195 34 155 C1 ist ein Verfahren zum Testen der Schaltungstechnik eines Mikroprozessorsystems bekannt, bei dem ein Unterbrechungsbehandlungsprogramm ausgewählt werden kann, wenn bei Ausführung von Testschritten ein Fehler auftritt und eine Unterbrechung gefordert wird.

Weiterhin beschreibt die DE 689 23 828 T2 eine Architektur und eine Schnittstelle für Speicherkarten, bei denen ein Löschvorgang zwangsläufig mit dem Auffrischen des Inhaltes von Speicherzellen in regelmäßigen Zeitintervallen verbunden ist.

Schließlich ist in der EP 359 372 A2 eine integrierte dynamische Speicherschaltung der eingangs genannten Art beschrie ben, welche aus einem DRAM-Speichermodul aufgebaut ist, der aus einer Bus-Steuereinrichtung, einer DRAM-Steuereinrichtung und einer Selbsttesteinrichtung als Hauptbestandteile aufgebaut ist. Dieses DRAM-Speichermodul besteht somit aus verschiedenen integrierten Schaltungen, welche extern miteinander verbunden sind.

Eine Selbsttesteinrichtung kann entweder mittels verdrahteter Logik realisiert sein oder mittels einer programmierbaren Logik beziehungsweise mittels eines Controllers, die beziehungsweise der in einen Programmspeicher der integrierten Schaltung ladbare Testprogramme ausführt. Im letztgenannten Fall arbeitet die Selbsttesteinrichtung ein im Programmspeicher befindliches Testprogramm Befehl für Befehl ab, ohne dass Einfluss auf den Programmablauf genommen werden kann.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung und einem Programmspeicher zum Speichern eines von extern ladbaren Testprogrammes für die Selbsttesteinrichtung anzugeben, bei der eine Einflussnahme auf den Ablauf des Testprogrammes möglich und eine große Flexibilität in der Gestaltung des Testprogrammes gewährleistet ist.

Diese Aufgabe wird mit einer integrierten dynamischen Speicherschaltung gemäß Patentanspruch 1 gelöst. Eine vorteilhafte Aus- und Weiterbildung der Erfindung ist Gegenstand des Patentanspruches 2.

Die erfindungsgemäße integrierte dynamische Speicherschaltung zeichnet sich zunächst dadurch aus, dass ihre Selbsttesteinrichtung einen Eingang für ein Interrupt-Signal aufweist, aufgrund dessen sie die Ausführung eines gerade auszuführenden Testprogrammes unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal ausgelösten Programmsprung innerhalb des Testprogrammes ausführt.

Das Vorsehen einer Interrupt-Möglichkeit während der Ausführung eines Testprogrammes durch die Selbsttesteinrichtung ermöglicht in vorteilhafter Weise eine Beeinflussung des Testverlaufs. Das Interrupt-Signal kann entweder der integrierten Schaltung extern zugeführt werden, so dass beispielsweise ein Betreiber der integrierten Schaltung oder eine externe Testeinrichtung auf den Programmablauf Einfluss nehmen kann, oder on-chip generiert werden. Im letztgenannten Fall kann der Interrupt in Abhängigkeit bestimmter Betriebszustände bzw. bestimmter auf der integrierten Schaltung generierter Signale ausgelöst werden.

Bei der integrierten dynamischen Speicherschaltung löst das Interrupt-Signal einen Programmsprung zu Programmbefehlen aus, bei deren Ausführung die Selbsttesteinrichtung einen Refresh der Speicherzelleninhalte durchführt. Dies bietet den Vorteil, dass ein Speicherzellen-Refresh durch die Selbsttesteinrichtung durchgeführt wird und somit hierfür keine zusätzlichen Einrichtungen vorgesehen werden müssen. Speicherzellen von dynamischen Speicherschaltungen (DRAMs) werden nämlich üblicherweise als 1-Transistor-Speicherzellen realisiert. Aufgrund des Leckstromes ihres Speicherkondensators ist es notwendig, die gespeicherte Information regelmäßig wieder aufzufrischen. Dies wird als Refresh bezeichnet. Indem die Selbsttesteinrichtung den Refresh durchführt, erfolgt eine zeitlich optimierte Abstimmung von jeweils auszuführendem Testprogramm und dem Refresh. Dies ist insbesondere günstig, wenn die Speicherzellen im Rahmen des Testprogrammes durch die Selbsttesteinrichtung überprüft werden. Prüfen und Refreshen der Speicherzellen erfolgen dann durch die Selbsttesteinrichtung.

Nach einer Weiterbildung weist die integrierte Schaltung eine Zeitmesseinrichtung zur Generierung des Interrupt-Signals auf. Diese kann dann vorteilhafterweise so dimensioniert werden, dass das Interrupt-Signal in gewünschten, regelmäßigen zeitlichen Abständen generiert wird. Daher eignet sich diese Weiterbildung insbesondere für die Generierung des Interrupt-Signals zur Auslösung eines durch die Selbsttesteinrichtung durchgeführten Refreshs. Bekanntlich wird ein Refresh zyklisch wiederholt.

Das Interrupt-Signal kann unter anderem auch dazu dienen, das gerade von der Selbsttesteinrichtung bearbeitete Testprogramm bei Bedarf vorzeitig zu beenden. Außerdem kann es dazu dienen, das gerade ausgeführte Testprogramm zu unterbrechen, die Selbsttesteinrichtung zu initialisieren und anschließend erneut mit der Bearbeitung des Programms am Programmanfang zu beginnen.

Die Erfindung wird im folgenden anhand der Figuren näher erläutert.

1 zeigt ein Ausführungsbeispiel der Erfindung,

2 zeigt ein Ablaufdiagramm zum Ausführungsbeispiel aus 1, und

3 zeigt einen Ausschnitt aus 1 in Einzelheiten.

In 1 ist eine integrierte Schaltung IC mit einer Selbsttesteinrichtung 1 und einem Programmspeicher 2 sowie einer Zeitmesseinrichtung 5 und einer durch die Selbsttesteinrichtung 1 zu testenden Schaltungseinheit 6 dargestellt. Der Programmspeicher 2 dient zum Speichern von Testprogrammen T, die über Anschlüsse 3 der integrierten Schaltung IC von außerhalb dieser zuführbar sind. Die Selbsttesteinrichtung 1 ist mit dem Programmspeicher 2 in der Weise verbunden, dass über die Selbsttesteinrichtung mittels Adressen ADR angesprochene Programmbefehle C des jeweils im Programmspeicher 2 gespeicherten Testprogrammes T von diesem an die Selbsttesteinrichtung 1 übermittelt werden, die diese dann ausführt. Entsprechend dem jeweils zu bearbeitenden Programmbefehl C führt die Selbsttesteinrichtung 1 der zu testenden Schaltungseinheit 6 Testsignale S1 zu und empfängt als Reaktion darauf von dieser Ausgangssignale S2. Weiterhin führt die Selbsttesteinrichtung 1 einen Soll-/Ist-Vergleich der von der zu testenden Schaltungseinheit 6 übermittelten Ausgangssignale S2 mit erwarteten Werten durch und übermittelt entsprechende Ergebnissignale R nach außerhalb der integrierten Schaltung IC. Bei diesem Ausführungsbeispiel übermittelt die Selbsttesteinrichtung 1 erst nach Abschluss eines jeweils zu bearbeitenden Testprogrammes T ein Ergebnissignal R nach außerhalb der integrierten Schaltung, welches angibt, ob während der Ausführung des Tests ein Fehler aufgetreten ist oder nicht (Fail/No Fail-Signal). Bei anderen Ausführungsbeispielen ist es auch möglich, dass auch während der Ausführung des Testprogrammes ständig Ergebnissignale von der Selbsttesteinrichtung 1 ausgegeben werden. Außerdem ist es möglich, dass die Ergebnissignale genauere Informationen beinhalten als lediglich diejenige, ob ein Test bestanden wurde oder nicht. Diese zusätzlichen Informationen betreffen z.B. Anzahl, Art und/oder Ort der aufgetretenen Fehler.
Die Selbsttesteinrichtung 1 in 1 weist weiterhin einen Eingang 4 für ein Interrupt-Signal I auf. Wird das Interrupt-Signal I aktiviert, führt dies dazu, dass die Selbsttesteinrichtung 1 die Abarbeitung des im Programmspeicher 2 gespeicherten Testprogrammes T unterbricht und einen Programmsprung durchführt.
2 ist zu entnehmen, dass die Selbsttesteinrichtung 1 nach dem Programmstart die Programmbefehle (Command) C nacheinander abarbeitet, sofern kein Interrupt durch das Interrupt-Signal I eingeleitet wird. Wird ein Interrupt eingeleitet, wird statt des nächstfolgenden Programmbefehles ein Interrupt-Programmbefehl ausgeführt, der durch einen Programmsprung innerhalb des abzuarbeitenden Testprogrammes T erreicht wird. Anschließend werden nachfolgende Interrupt-Programmbefehle ausgeführt, bis das Unterprogramm beendet wurde. Sodann erfolgt ein Rücksprung zum jeweils nächstfolgenden regulären Programmbefehl.
3 sind noch einmal die Selbsttesteinrichtung 1 und der Programmspeicher 2 aus 1 zu entnehmen. Die Selbsttesteinrichtung 1 weist einen Befehlszähler 8 auf, der die Adressen ADR zur Adressierung der einzelnen Programmbefehle C generiert. Die Abarbeitung des im Programmspeicher 2 gespeicherten Testprogramms beginnt mit dem an der niedrigsten Adresse befindlichen Programmbefehl, das heißt am Beginn des Testprogramms. Daraufhin werden die einzelnen Programmbefehle, die über den Befehlszähler 8 adressiert werden, in die Selbsttesteinrichtung 1 geladen und von dieser ausgeführt. Sofern das Interrupt-Signal I nicht aktiviert wird, wird das Testprogramm ohne Unterbrechung bis zum Ende durchlaufen. Tritt dagegen ein Interrupt auf, erfolgt durch den Befehlszähler 8 eine Umadressierung, so dass der Programmsprung zu den Interrupt-Programmbefehlen erfolgt. Nach deren Abarbeitung erfolgt durch einen Return-Befehl der Rücksprung in das Hauptprogramm.
Während bei anderen Ausführungsbeispielen der Erfindung das Interrupt-Signal I über einen externen Anschluss 7 der integrierten Schaltung IC zugeführt wird, so dass von extern auf die Ausführung des Testprogramms durch die Selbsttesteinrichtung 1 Einfluss genommen werden kann, weist im vorliegenden Fall die integrierte Schaltung IC die Zeitmesseinrichtung 5 auf, die in regelmäßigen zeitlichen Abständen das Interrupt-Signal I liefert beziehungsweise aktiviert. Bei diesem Ausführungsbeispiel wird jedes Mal bei Auftreten des Interrupt-Signales ein Refresh von dynamischen Speicherzellen der integrierten Schaltung IC durchgeführt. Das bedeutet, dass die Interrupt-Programmbefehle einen durch die Selbsttesteinrichtung 1 ausgelösten Refresh der Speicherzellen ermöglichen. Die Selbsttesteinrichtung 1 liefert entsprechende Steuersignale 10, die für einen derartigen Refresh benötigt werden, an ein Speicherzellenfeld 9 der integrierten Schaltung IC. Bei anderen Ausführungsbeispielen der Erfindung kann das Speicherzellenfeld 9 auch Teil der zu testenden Schaltungseinheit 6 sein oder mit dieser übereinstimmen. Die Selbsttesteinrichtung 1 dient in solchen Fällen sowohl zum Testen der Speicherzellen als auch zur Durchführung des Speicherzellen-Refreshs.
Der Interrupt des Testprogrammes ermöglicht beliebige reguläre Programmbefehle innerhalb des Testprogrammes in beliebiger Reihenfolge vorzusehen, wobei der Refresh der Speicherzellen immer sichergestellt ist, sofern das entsprechende Interrupt-Unterprogramm Bestandteil desselben ist. Hierdurch wird eine große Flexibilität der Gestaltung des Testprogrammes erreicht.

Claims

Integrierte dynamische Speicherschaltung (IC) mit Speicherzellen (9) sowie mit einer Selbsttesteinrichtung (1) und einem Programmspeicher (2), – deren Programmspeicher (2) mit wenigstens einem externen Anschluss (3) der Schaltung zum Laden externer Testprogramme (T) in den Programmspeicher verbunden ist, und – deren Selbsttesteinrichtung (1) über einen ersten Eingang mit dem Programmspeicher (2) verbunden ist, wobei: – die Selbsttesteinrichtung (1) zur Durchführung eines Selbsttests der Schaltung adressenmäßig aufeinanderfolgende Programmbefehle (C) eines in den Programmspeicher (2) geladenen Testprogrammes (T) ausführt und dabei aufgrund eines Interrupt-Signals (I) die Ausführung eines gerade auszuführenden Testprogrammes (T) unterbricht, indem sie nicht den jeweils adressenmäßig folgenden Programmbefehl (C) des Testprogrammes ausführt, sondern einen durch das Interrupt-Signal (I) ausgelösten Programmsprung innerhalb des Testprogrammes zu Programmbefehlen ausführt, bei deren Ausführung die Selbsttesteinrichtung (1) einen Refresh der Speicherzelleninhalte durchführt, dadurch gekennzeichnet, dass – die Selbsttesteinrichtung (1) einen Eingang (4) für das Interrupt-Signal (I) aufweist, das über einen zusätzlichen externen Anschluss (7) der Speicherschaltung (IC) zuführbar ist.
Dynamische Speicherschaltung nach Anspruch 1, gekennzeichnet durch eine Zeitmesseinrichtung (5) zur Generierung des Interrupt-Signals (I).