CN101971264B - 具有电阻性存取组件的非易失性存储器 - Google Patents

具有电阻性存取组件的非易失性存储器 Download PDF

Info

Publication number
CN101971264B
CN101971264B CN200980108593.0A CN200980108593A CN101971264B CN 101971264 B CN101971264 B CN 101971264B CN 200980108593 A CN200980108593 A CN 200980108593A CN 101971264 B CN101971264 B CN 101971264B
Authority
CN
China
Prior art keywords
access element
layer
voltage
memory
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980108593.0A
Other languages
English (en)
Other versions
CN101971264A (zh
Inventor
刘峻
迈克尔·P·瓦奥莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101971264A publication Critical patent/CN101971264A/zh
Application granted granted Critical
Publication of CN101971264B publication Critical patent/CN101971264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/063—Patterning of the switching material by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Abstract

一些实施例包括具有存储器元件及存取组件的设备及方法，所述存储器元件经配置以存储信息，且所述存取组件经配置以当在跨越所述存储器元件及所述存取组件的第一方向上的第一电压差超过第一电压值时允许电流传导通过所述存储器元件，且当在跨越所述存储器元件及所述存取组件的第二方向上的第二电压差超过第二电压值时阻止电流传导通过所述存储器元件，其中所述存取组件包括排除硅的材料。

Description

具有电阻性存取组件的非易失性存储器
相关申请案
本专利申请案主张2008年3月11日申请的第12/046,307号美国申请案的优先权权益，所述美国申请案以引用方式并入本文。
背景技术
计算机及其它电子产品(例如，数字电视、数字相机及蜂窝式电话)通常具有带有许多用于存储数据及其它信息的存储器单元的存储器装置。一些常规存储器装置可基于存储器单元的存储节点上的电荷量来存储信息。存储节点上的电荷的不同值可表示存储器单元中所存储的信息的不同值(例如，二进制值“0”及“1”)。存储节点通常包括例如硅等半导体材料。
一些其它常规存储器装置(例如，相变存储器装置)可基于存储器单元的存储器元件的电阻状态(而非电荷量)来存储信息。存储器元件可包括相变材料，其可经写入(例如，经编程)以在不同相(例如，结晶相及非晶相)之间改变。材料的不同相可使存储器单元具有不同电阻状态以表示存储器单元中所存储的信息的不同值。
这些存储器装置(例如，相变存储器装置)中的存储器单元常包括存取组件以允许进行对存储器元件的存取。在一些状况下，存取组件的材料及存储器元件的材料可具有不同过程温度容差。因此，制造一些常规存储器装置可造成制造工艺挑战。
附图说明
图1展示根据本发明的实施例的具有存储器阵列的存储器装置的框图，所述存储器阵列具有存储器单元。
图2展示根据本发明的实施例的具有存储器阵列的存储器装置的部分框图，所述存储器阵列包括具有存取组件及存储器元件的相变存储器单元。
图3展示根据本发明的实施例的具有离子传导路径的存储器单元的横截面。
图4为图3的存储器单元的存取组件的电流对电压(I-V)特性的实例实施例。
图5展示根据本发明的实施例的包括具有离子传导硫族化物材料的存取组件的存储器单元的横截面。
图6展示根据本发明的实施例的包括具有二元金属氧化物材料的存取组件的存储器单元的横截面。
图7展示根据本发明的实施例的包括具有钙钛矿氧化物材料的存取组件的存储器单元的横截面。
图8展示根据本发明的实施例的具有存储器阵列的存储器装置的部分示意图。
图9展示根据本发明的实施例的具有位于单一装置层级上的存储器单元的存储器装置的部分三维(3-D)视图。
图10展示根据本发明的实施例的具有堆叠于多个装置层级上的存储器单元的存储器装置的部分3-D视图。
图11展示根据本发明的实施例的具有堆叠于多个装置层级上的存储器单元的存储器装置的部分3-D视图，其中共享传导线位于装置层级之间。
图12到图17展示根据本发明的实施例的形成具有存储器单元的存储器装置的各种工艺。
图18及图19展示根据本发明的实施例的形成具有多个装置层级的存储器装置的各种工艺。
图20到图24展示根据本发明的实施例的形成具有多个装置层级的存储器装置的各种工艺，所述多个装置层级具有共享传导线。
具体实施方式
图1展示根据本发明的实施例的具有存储器阵列102的存储器装置100的框图，所述存储器阵列102具有存储器单元110。存储器单元110可与线123(例如，具有信号Vx0到VxM的字线)及线124(例如，具有信号Vy0到VyN的位线)一起以行及列布置。存储器装置100可使用线123及线124来传送存储器单元110内的信息。存储器单元110可物理地位于多个装置层级上，以使得一个群组的存储器单元110可堆叠于一个或一个以上群组的其它存储器单元110上。行解码器132及列解码器134可解码线125(例如，地址线)上的地址信号A0到AX以确定待存取哪些存储器单元110。行解码器132的行层级解码器136及列解码器134的列层级解码器138可分别确定待存取的存储器单元110位于装置100的多个装置层级中的哪一层级上。
读出放大器电路140可操作以确定从存储器单元110读取的信息的值，且以信号的形式将信息提供到线123或线124。读出放大器电路140也可使用线123或线124上的信号以确定待写入到存储器单元110的信息的值。存储器装置100可包括电路150，其在存储器阵列102与线(例如，数据线)126之间传送信息。线126上的信号DQ0到DQN可表示从存储器单元110读取的信息或写入到存储器单元110中的信息。线126可包括存储器装置100内的节点或一封装上的引脚(或焊球)，存储器装置100可常驻于所述封装中。存储器装置100外部的其它装置(例如，存储器控制器或处理器)可经由线125、126及127与存储器装置100通信。
存储器装置100可执行若干存储器操作，例如，用于从存储器单元110读取信息的读取操作及用于将信息写入(例如，编程)到存储器单元110中的写入操作(有时被称作编程操作)。存储器控制单元118可基于线127上的控制信号来控制存储器操作。线127上的控制信号的实例可包括一个或一个以上时钟信号及用于指示存储器装置100可执行哪一操作(例如，写入或读取操作)的其它信号。存储器装置100外部的其它装置(例如，处理器或存储器控制器)可控制线127上的控制信号的值。线上的信号的组合的特定值可产生可使存储器装置100执行对应存储器操作(例如，写入或读取操作)的命令(例如，写入或读取命令)。
存储器单元110中的每一者可经写入以存储表示单一位(二进制位)的值或多个位(例如，两个、三个、四个或其它数目的位)的值的信息。举例来说，存储器单元110中的每一者可经写入以存储表示单一位的二进制值“0”或“1”的信息。在另一实例中，存储器单元110中的每一者可经写入以存储表示多个位的值(例如，两个位的四个可能值“00”、“01”、“10”及“11”中的一者、八个可能值“000”、“001”、“010”、“011”、“100”、“101”、“110”及“111”中的一者，或其它数目的多个位的其它值中的一者)的信息。
存储器装置100可分别在线141及142上接收供电电压，包括供电电压信号Vcc及Vss。供电电压信号Vss可以接地电位(例如，具有约零伏特的值)操作。供电电压信号Vcc可包括从例如电池或交流到直流(AC-DC)转换器电路等外部电源供应到存储器装置100的外部电压。
存储器装置100的电路150可包括选择电路152及输入/输出(I/O)电路116。选择电路152可响应于信号SEL0到SELn以选择线124及128上的可表示从存储器单元110读取或写入到存储器单元110中的信息的信号。列解码器134可基于线125上的A0到AX地址信号而选择性地激活SEL0到SELn信号。选择电路152可选择线124及128上的信号以在读取操作与写入操作期间提供存储器阵列102与I/O电路116之间的通信。
存储器装置100可包括非易失性存储器装置且存储器单元110可包括非易失性存储器单元，以使得存储器单元110可当电力(例如，Vcc或Vss或两者)与存储器装置100断开时保持存储于其上的信息。举例来说，存储器装置100可包括相变存储器装置，以使得存储器单元110中的每一者可包括具有一材料的存储器元件，其中所述材料的至少一部分(例如，可编程部分)可经写入以使所述部分在不同相之间改变，例如，在结晶相(或结晶态)与非晶相(或非晶态)之间改变。在存储器单元110中的每一者中，可编程部分的材料的不同相可使存储器单元具有不同电阻状态以表示其中所存储的信息的不同值。
装置100可选择性地读取或写入存储器单元110。为写入选定的存储器单元110，存储器装置100可施加写入电流通过所述选定的存储器单元以使选定的存储器单元的存储器元件改变到基于待存储于其中的信息的值的电阻状态。为读取选定的存储器单元110，存储器装置100可施加读取电流通过所述选定的存储器单元，且接着基于读取电压来测量其电阻以确定其中所存储的信息的对应值。
所属领域的技术人员可认识到，存储器装置100可包括图1中未展示的其它特征以有助于着重描述本文中所描述的实施例。
存储器装置100可包括下文参考图2到图24所描述的存储器装置及存储器单元中的至少一者。
图2展示根据本发明的实施例的具有存储器阵列202的存储器装置200的部分框图，所述存储器阵列202包括存储器单元211、212、213、214、215、216、217、218及219。存储器阵列202可对应于图1的存储器阵列102。在图2中，存储器单元211到219可耦合到分别具有信号Vx1、Vx2、Vx3的线230、231及232以及分别具有信号Vy1、Vy2及Vy3的线240、241及242。存储器单元211到219中的每一者可包括串联耦合于线230、231及232中的一者与线240、241及242中的一者之间的存储器元件222及存取组件244。每一存储器元件222可包括可被写入到对应于各种电阻值的各种电阻状态以表示其中所存储的信息的不同值的材料。在读取或写入操作期间，存储器装置200可使用信号Vx1、Vx2、Vx3、Vy1、Vy2及Vy3的合适电压值以接通正被选择以加以读取或写入的存储器单元(选定的存储器单元)的存取组件244以存取(例如，读取或写入)所述选定的存储器单元。存储器装置200可断开未被选择的存储器单元中的每一者(未选定的存储器单元)的存取组件244。
举例来说，在写入操作中，存储器装置200可选择存储器单元215以将信息写入到其中。在此实例中，存储器装置200可接通存储器单元215的存取组件244，且接着施加写入电流通过存储器元件222以使其材料从一个电阻状态改变到另一电阻状态。因此，存储器元件222的材料的电阻也可从一个电阻值改变到表示待存储于存储器单元215中的信息的值的另一电阻值。
在另一实例中，在读取操作中，存储器装置200可选择存储器单元215以读取其中所存储的信息。在此实例中，存储器装置200可接通存储器单元215的存取组件244，且接着施加读取电流通过存储器元件222且基于读取电压来测量其电阻(例如，线231与线241之间的存储器单元215的电阻)以确定其中所存储的信息的对应值。读取电流可具有低于写入电流的值的值，以使得存储器元件222的材料可保持于同一电阻状态以将其中所存储的信息在其经读取之后保持于同一值。在本文中的写入及读取实例两者中，存储器装置200可断开未选定的存储器单元(存储器单元210、211、212、213、216、217、218及219)中的每一者的存取组件244，以使得未选定的存储器单元中的每一者的存储器元件222可保持未经存取。
在上文实例中，因为存储器单元215被假设为选定的存储器单元，所以存储器装置200可将恰当电压值用于耦合到存储器单元215的线231及241上的信号Vx2及Vy2，以使得跨越存储器单元215的电压差(例如，电压降)可具有足以接通存储器单元215的存取组件244的值。当接通时，存储器单元215的存取组件244可允许电流(例如，读取或写入电流)传导通过存储器单元215的存储器元件222，以使得存储器装置200可从存储器单元215读取信息或将信息写入到存储器单元215中。就未选定的存储器单元而言，存储器装置200可将恰当电压值用于信号Vx1、Vx3、Vy1及Vy3以关闭(或断开)未选定的存储器单元中的每一者的存取组件244以阻止电流传导通过未选定的存储器单元。
存储器单元211到219可包括与图3的存储器单元类似或相同的存储器单元。
图3展示根据本发明的实施例的具有离子传导路径399的存储器单元310的横截面。存储器单元310可包括电极301、302及303、存储器元件333及存取组件344。图3的线323上的信号Vx可对应于图2的信号Vx1、Vx2及Vx3中的一者。图3的线324上的信号Vy可对应于图2的信号Vy1、Vy2及Vy3中的一者。
为清楚起见，本文中所描述的图可省略一些特征的一些横截面线。举例来说，图3省略存取组件344的一部分的横截面线。
在图3中，存储器单元310中所存储的信息的值可视存储器元件333的材料的相而定。存储器元件333可包括具有熔点温度Tm及结晶(或玻璃转变)温度Tc的材料(例如，相变材料)。存储器单元310的电阻状态可视存储器元件333的材料的相(例如，结晶或非晶相)而定。施加到存储器元件333的电流(例如，写入电流)可使其材料的至少一部分在不同相之间改变，例如，在结晶相与非晶相之间改变。
举例来说，在写入操作期间，存储器装置(存储器单元310可常驻于其中)可将电流(例如，写入电流)施加到存储器单元310以将存储器元件333的材料的至少一部分加热到高于其熔点温度Tm的温度。存储器装置可接着允许存储器元件333的材料迅速冷却，进而导致材料的至少一部分(熔融的部分)处于对应于一电阻状态的非晶相，所述电阻状态具有可表示存储器单元310中所存储的信息的值的电阻值。在写入操作期间使用的电流的不同值可导致不同电阻值。因此，视待存储于存储器单元310中的信息的值而定，存储器装置可在写入操作期间使用电流的各种值中的一者以使存储器单元310具有恰当电阻值以反映待存储于其中的信息的值。为将存储器元件从非晶相改变到结晶相，存储器装置可施加电流以将存储器元件333的材料的至少一部分加热到高于其结晶温度Tc但低于其熔点温度Tm的温度。存储器装置可接着将材料保持于某温度持续足以允许材料结晶(例如，允许非晶化部分再结晶)的时间。在结晶之后，材料可具有对应于一电阻状态的结晶相，所述电阻状态具有可表示存储器单元310中所存储的信息的值的电阻值。存储器装置可以类似于或相同于上文参考图2所描述的读取操作的方式施加电流(例如，读取电流)以读取存储器单元310中所存储的信息。
在图3中，存取组件344可在读取或写入操作期间允许对存储器元件333的存取。存取组件344可具有接通状态及断开状态。图3展示存取组件344具有接通状态的实例。在接通状态中，存取组件344可包括一个或一个以上传导路径(例如，形成于电极302与电极303之间的传导路径399(连续传导路径))以允许电流传导通过存储器元件333及在线323与线324之间传导。在断开状态中，传导路径399可断开或变得不连续(图3中未展示)且阻止电流传导通过存储器元件333及在线323与线324之间传导。因此，存取组件344在断开状态中具有较高电阻以阻止电流传导，且在接通状态中具有较低电阻以允许电流传导。
存取组件344可基于信号Vx及Vy的电压值而在断开状态(例如，较高电阻)与接通状态(例如，较低电阻)之间切换。举例来说，当存储器单元310经选择以加以读取或写入时，信号Vx与信号Vy之间的电压值(例如，电压电位)的差可设定为相对于线323的正值以将存取组件344切换到接通状态。当存储器单元310未经选择以加以读取或写入时，信号Vx与信号Vy之间的电压值的差可设定为相对于线323的负值。
存取组件344可包括排除硅的材料(非硅基材料)，例如，离子传导硫族化物材料、二元金属氧化物材料、钙钛矿氧化物材料。在接通状态中，存取组件344的材料中的一者的离子(例如，带正电荷的离子)(例如，离子388)可迁移到其它材料中以形成离子传导路径399。如图3中所示，传导路径399可包括形成电极302与电极303之间的连续路径的离子388以当存取组件344处于接通状态时传导电流。在断开状态中，传导路径399的连续性可被断开(例如，传导路径399包括不连续区段)，进而阻止电流在电极302与电极303之间传导。
在存储器单元310中，电极301、302及303可充当接触点且有助于传递电流通过存储器元件333及存取组件344。电极301、302及303的材料的实例可包括：耐火金属氮化物、碳化物及硼化物，例如，TiN、ZrN、HfN、VN、NbN、TaN、TiC、ZrC、HfC、VC、NbC、TaC、TiB2、ZrB2、HfB2、VB2、NbB2、TaB2、Cr3C2、Mo2C、WC、CrB2、Mo2B5、W2B5；化合物，例如，TiAlN、TiSiN、TiW、TaSiN、TiCN、SiC、B4C、WSix、MoSi2；金属合金，例如，NiCr；及元索材料，例如，掺杂的硅、碳、铂、铌、钨、钼。
如上文所描述，存储器元件333可包括相变材料。一些相变材料可包括具有锗(Ge)、锑(Sb)、碲(Te)及其它类似材料的各种组合的硫族化物材料。相变材料的实例可包括：二元组合，例如，碲化锗(GeTe)、硒化铟(InSe)、碲化锑(SbTe)、锑化镓(GaSb)、锑化铟(InSb)、碲化砷(AsTe)、碲化铝(AlTe)；三元组合，例如，碲化锗锑(GeSbTe，例如，Ge2Sb5Te5)、砷化碲锗(TeGeAs)、碲化铟锑(InSbTe)、硒化碲锡(TeSnSe)、镓化锗硒(GeSeGa)、锑化铋硒(BiSeSb)、碲化镓锑(GaSeTe)、碲化锡锑(SnSbTe)、锗化铟锑(InSbGe)；及四元组合，例如，硫化碲锗锑(TeGeSbS)、氧化碲锗锡(TeGeSnO)及碲锗锡金、钯碲锗锡、铟硒钛钴、锗锑碲钯、锗锑碲钴、锑碲铋硒、银铟锑碲、锗锑硒碲、锗锡锑碲、锗碲锡镍、锗碲锡钯及锗碲锡铂的合金，及其它。在本文中所列举的相变材料中，部分视装置的应用而定，一些材料可提供相比其它材料而言的恰当选择。举例来说，Ge2Sb5Te5(碲化锗锑)部分地由于其在不同电阻状态之间相对快速的切换速度(例如，几纳秒)而可为相交存储器装置的恰当选择。此描述中的大多数材料组合物仅列举组成元素。这些材料组合物中的每一者中的每一组成元素的相对量不限于特定值。
上文描述仅将存储器元件333的相变材料用作实例材料。本文中所描述的存储器元件333及其它存储器元件除相变材料之外也可包括其它单极切换存储器材料。单极切换存储器材料包括若干材料，所述材料可在电阻方面切换，以使得其可当一个电压在一个方向上施加到材料时具有一个电阻(例如，对应于信息的一个值的电阻)，且当具有相同极性的另一电压在同一方向上施加到材料时具有另一电阻(例如，对应于信息的另一值的电阻)。
如上文所描述，存取组件344可包括排除硅的材料，例如，离子传导硫族化物材料、二元金属氧化物材料或钙钛矿氧化物材料。存取组件344也可包括其它双极切换材料。双极切换材料包括若干材料，所述材料可在电阻方面切换，以使得其可当具有一极性的电压在一个方向上施加到材料时接通以具有接通电阻状态(例如，允许电流传导的状态)，且当具有相反极性的另一电压在同一方向上施加到材料时断开以具有断开电阻状态(例如，阻止电流传导的状态)。接通电阻状态可在施加电压时保持或在移除电压时消失。因此，本文中所使用的双极切换材料可能包括或可能不包括切换存储器材料。
存取组件344的钙钛矿氧化物材料可包括氧化锶钛(SrTiO)、氧化锶锆(SrZrO)及氧化钡钛(BaTiO)中的一者。
存取组件344的二元金属氧化物材料可包括氧化铪(HfO)、氧化铌(NbO)、氧化铝(AlO)、氧化钨(WO)、氧化钽(TaO)、氧化钛(TiO)、氧化锆(ZrO)、氧化铜(CuO)、氧化铁(FeO)及氧化镍(NiO)中的一者。
存取组件344的离子传导硫族化物材料可包括以一材料(例如，金属)掺杂的硫族化物基材料。离子传导硫族化物材料可使用离子(例如，带正电荷的离子)来形成一个或一个以上传导路径(例如，图3的传导路径399)以当信号的恰当值(例如，电压值)跨越存取组件344而施加时在不同电阻值之间改变存取组件344的电阻。举例来说，离子传导硫族化物材料可为银掺杂或铜掺杂的硫族化物材料，例如，银掺杂的硒化锗、铜掺杂的硒化锗、银掺杂的硫化锗或铜掺杂的硫化锗。这些银掺杂及铜掺杂的硫族化物材料中的每一者可包括多个层。举例来说，存取组件344可包括电极302与电极303之间的多个材料层，其中所述多个层可包括银掺杂的硒化锗，所述多个层具有硒化锗(GeSe)层、硒化铜(CuSe)、硒化银(AgSe)或硒化锡(SnSe)层、硒化锗(GeSe)层、银(Ag)层及硒化锗(GeSe)层。在另一实例中，存取组件344可包括多个层，其中所述多个层可包括银掺杂的硫化锗，所述多个层具有硫化锗(GeS)层、硒化银(AgSe)或硒化锡(SnSe)或硒化铜(CuSe)层、硫化锗(GeS)层、银(Ag)层及硫化锗(GeS)层。
存取组件344的实例材料及存储器元件333的材料(例如上文所列举的材料)可具有相似的处理温度容差。因此，制造例如存储器单元310等存储器单元的工艺可相比制造常规存储器单元(其中存取组件的材料及存储器元件的材料可具有不同的处理温度容差)的工艺而得以改进。
图4为说明展示图3的存储器单元310的存取组件344的接通状态及断开状态的I-V特性的曲线图的实例实施例。图4展示两个电压值：大于零的电压值VtON及小于零的电压VtOFF。电压值VtON及VtOFF可对应于存取组件344的阈值电压值。存取组件344可基于以下表达式(1)及(2)中所示的电压值之间的关系而接通或断开。
当Vx-Vy＞VtON＞0时，存取组件344可接通。 (1)
当Vx-Vy＜VtOFF＜0时，存取组件344可断开。(2)
表达式(2)可被重写为表达式(3)：
Vy-Vx＞Vt′OFF＞0(其中Vt′OFF＝-VtOFF。)(3)
在表达式(1)中，Vx与Vy之间的差(Vx减Vy)可被视为跨越存储器元件333及存取组件344的在第一方向(例如，从图3中的线323到线324的方向)上的电压差(Vx-Vy)。因此，基于表达式(1)，当跨越存储器元件333及存取组件344的在第一方向上的电压差(Vx-Vy)超过电压值VtON且大于零伏特时，存取组件344可接通。如上文参考图3所描述，当接通时，存取组件344可允许电流传导通过存储器元件333或存取组件344(或两者)。
在表达式(2)中，Vx与Vy之间的差小于VtOFF且小于零伏特。因此，差(Vx-Vy)在第一方向上为负值。然而，替代于描述关于第一方向上的负值的表达式(2)，本文中的描述可或者使用表达式(3)来描述关于相反方向(例如，第二方向)上的正值的表达式(2)的等效表达式。
在表达式(3)中，Vy与Vx之间的差(Vy减Vx)可被视为跨越存储器元件333及存取组件344的在第二方向(例如，从图3中的线324到线323的方向)上的电压差(Vy-Vx)。因此，基于表达式(3)，当跨越存储器元件333及存取组件344的在第二方向上的电压差(Vy-Vx)超过电压值Vt′OFF且大于零伏特时，存取组件344可断开。如上文参考图3所描述，当断开时，存取组件344可阻止电流传导通过存储器元件333或存取组件344(或两者)。换句话说，如表达式(2)中所示，当Vx-Vy为小于VtOFF的负值时，存取组件344可断开。
视存取组件344的材料而定，电压值VtON可具有比电压值VtOFF的绝对值大约2到2.5倍的绝对值。举例来说，当存取组件344具有例如图5的存取组件544的材料的材料时，电压值VtON可具有约0.25伏特的值，且电压值VtOFF可具有约负0.1(-0.1)伏特的值。
图4还展示区411、412及413以及曲线421及422。区411可包括从VtON开始且更大的电压值。区413可包括从VtOFF开始且更低的电压值。区412可包括VtON与VtOFF之间的电压值。存取组件344可经配置以在对应于区411(例如，Vx-Vy＞VtON＞0)的接通状态下且在对应于区413(例如，Vx-Vy＜VtOFF＜0)的断开状态下操作。区412可被称为存取组件344的滞后切换区，其中存取组件344可处于接通状态或断开状态。
图4中的曲线421可展示当存取组件344从断开状态切换到接通状态时存取组件344的电压与电流之间的关系。举例来说，当存取组件344处于断开状态(例如，图3中的传导路径399可被断开)时且当线324耦合到接地电位(例如，Vy＝0)时，存取组件344可接通且从断开状态(图4中的区413)切换到接通状态(区411)以当线323的电压值(例如，Vx)大于VtON时(Vx＞VtON)允许电流传导(由电流流动方向431指示)。
图4中的曲线422可展示当存取组件344从接通状态切换到断开状态时存取组件344的电压与电流之间的关系。举例来说，当存取组件344处于接通状态(例如，图3中的传导路径399为连续的)时且当线323耦合到接地电位(例如，Vx＝0)时，存取组件344可断开且从接通状态(图4中的区411)切换到断开状态(区413)以当线324的电压值(例如，Vy)大于Vt′OFF时(Vy＞Vt′OFF)阻止电流传导。如由区412中的曲线422的部分所示，当存取组件344在从区411(接通状态)切换到区413(断开状态)期间位于区412(滞后切换区)中时，某一量的电流(由电流流动方向432所指示)可流动通过存取组件344。然而，当Vy的电压值大于Vt′OFF时，存取组件344可离开区412且切换到区413且阻止电流传导。如由区413(断开状态)中的曲线422的部分所示，电流的值可大体上较小或等于零。
除例如上文参考图3及图4所描述的材料及功能的特性外，存取组件344可至少包括以下特性。存取组件344可比存储器元件333在相对较短的时间内(例如，对于例如银掺杂的硫族化物等材料，在约一纳秒内)在断开状态与接通状态之间切换。存取组件344可由比用于写入存储器元件333的写入电流相对较小量的电流断开，且可具有相对大的接通电流(Ion)与断开电流(Ioff)比，例如，几百微安/皮安范围的Ion/Ioff比。存取组件344当其处于接通状态时可具有几千欧姆的电阻，且当其处于断开状态时可具有约大于一百万欧姆的电阻。如上文所描述，存取组件344的特性可使其能够用作允许或阻止电流传导到存储器元件333及从存储器元件333传导的存取组件。
在图3的存储器单元310中，存取组件344及存储器元件333可包括具有相似的处理温度容差的材料。因此，具有如上文所描述的存取组件344及存储器元件333的存储器单元310可提供合适的选项以形成具有多个装置层级的存储器装置，其中存储器单元可堆叠于多个装置层级中以增加存储密度。在一些常规存储器装置中，存储器单元的存取组件(相比于存取组件344)及存储器元件(相比于存储器元件333)可包括不同的处理温度容差；因此，在常规装置中形成多个装置层级的存储器单元可造成挑战。举例来说，在常规装置中，存储器元件可具有低于存取组件(例如，硅基存取组件)的处理温度容差的处理温度容差。因此，当形成较高装置层级中的存取组件时，可发生对较低装置层级中的存储器元件的热损伤。相比而言，如上文所描述，因为图3的存取组件344及存储器元件333可包括具有相似的处理温度容差的材料，所以当形成多个装置层级的存储器单元时，可避免热损伤。
图5展示根据本发明的各种实施例的包括具有离子传导硫族化物材料的存取组件544的存储器单元510的横截面。存储器单元510也可包括电极501、502及503及与存取组件544串联耦合于电极501与电极503之间的存储器元件555。如图5中所示，存取组件544可包括多个层561、562、563、564及565的实例，其具有实例材料，例如，用于层561的硒化锗(例如，Ge4Se6)、用于层562的硒化银(Ag2Se)或硒化锡(SnSe)、用于层563的硒化锗(例如，Ge4Se6)、用于层564的银(Ag)及用于层565的硒化锗(例如，Ge4Se6)。图5中所示的存取组件544的材料可被视为银掺杂的硫族化物材料的实例。图5展示存取组件544的离子传导硫族化物材料为银掺杂的硫族化物作为实例。然而，存取组件544可包括以另一材料(除银外)掺杂的另一硫族化物材料。
存取组件544的层561、562、563、564及565可分别具有约15nm(纳米)、约47nm、约15nm、约20nm及约10nm的厚度。关于特定厚度值的术语“约”意谓厚度可比特定厚度值小或大一裕量。所述裕量可具有等于特定值的百分之一(1％)到20％的值。存取组件544可包括用于层561、562、563、564及565的其它厚度值。然而，本文中所描述的特定实例厚度值可改善接通状态与断开状态之间的切换时间及接通状态中的存取组件544的电阻降低中的至少一者。存取组件544可包括比图5中所示的层更少或更多的层，其中材料类似于或相同于图3的存取组件344的材料。电极501、502及503可包括与图3的电极301、302及303的材料类似或相同的材料。
存取组件544可包括与图4的存取组件344的I-V特性类似或相同的I-V特性。举例来说，存取组件544可当电极501及503具有恰当电压值(例如，可满足上文表达式(1)的电压值)时具有接通状态，且当电极501及503具有其它恰当电压值(例如，可满足上文表达式(2)的电压值)时具有断开状态。在接通状态中，来自存取组件544的银掺杂的硫族化物材料的银离子(Ag+)可在电极502与电极503之间形成允许电流传导通过存取组件544及存储器元件555的传导路径。在断开状态中，由银离子形成的传导路径可断开且阻止电流传导通过存取组件544及存储器元件555。
图6展示根据本发明的实施例的包括具有二元金属氧化物材料的存取组件644的存储器单元610的横截面。存储器单元610也可包括电极601、602及603及与存取组件644串联耦合的存储器元件666。存取组件644可包括与图3的存取组件344的二元金属氧化物材料类似或相同的材料。存取组件644可包括与图4的存取组件344的I-V特性类似或相同的I-V特性。举例来说，存取组件644可当电极601及603具有恰当电压值(例如，可满足上文表达式(1)的电压值)时具有接通状态，且当电极601及603具有其它恰当电压值(例如，可满足上文表达式(2)的电压值)时具有断开状态。在接通状态中，来自存取组件644的二元金属氧化物材料的离子或空位可在电极602与电极603之间形成允许电流传导通过存取组件644及存储器元件666的传导路径。如果二元金属氧化物材料为氧化铜，则离子的实例包括铜离子Cu+，且如果二元金属氧化物材料为氧化铁，则离子的实例包括铁离子Fe2+。如果二元金属氧化物材料为氧化镍，则空位的实例包括氧空位O2-。在断开状态中，由二元金属氧化物的离子(例如，离子Cu+或Fe2+、或O2-空位)形成的传导路径可断开且阻止电流传导通过存取组件644及存储器元件666。
图7展示根据本发明的实施例的包括具有钙钛矿氧化物材料的存取组件的存储器单元710的横截面。存储器单元710也可包括电极701、702及703及与存取组件744串联耦合的存储器元件777。存取组件744可包括与图3的存取组件344的钙钛矿氧化物材料类似或相同的材料。
图8展示根据本发明的实施例的具有存储器阵列802的存储器装置800的部分示意图。存储器阵列802可包括存储器单元811到819及821到829。这些存储器单元统称为图8中的“所述”存储器单元。如图8中所示，存储器单元中的每一者可包括存储器元件888及存取组件844，其可类似于或相同于上文参考图3到图7所描述的存储器单元310、510、610或710的存储器元件及存取组件。在图8中，存储器装置800可使用分别在线831、832、833、834、835及836上的信号Vx1、Vx2、Vx3、Vx4、Vx5及Vx6以及分别在线841、842及843上的信号Vy1、Vy2及Vy3而选择存储器单元。在读取或写入操作期间，存储器装置800可使用信号Vx1到Vx6及Vy1到Vy3的恰当电压值来接通待读取或写入的选定的存储器单元的存取组件以及断开未选定的存储器单元的存取组件。
图8中的存储器单元中的每一者的存取组件844可包括两个阈值电压，其具有例如与上文参考图4所描述的存取组件344的电压值类似或相同的电压值VtON及VtOFF的电压值。在图8中，当跨越选定的存储器单元的关于第一方向(例如，从存取组件844到存储器元件888的方向)的电压差大于VtON时，选定的存储器单元的存取组件844可接通。当跨越未选定的存储器单元中的每一者的关于第二方向(例如，从存储器元件888到存取组件844的方向)的电压差大于Vt′OFF(或者如果关于第一方向考虑电压差，则小于VtOFF)时，未选定的存储器单元中的每一者的存取组件844可断开。
以下实例假设存储器单元中的每一者的存取组件844处于断开状态，且存储器装置800选择存取存储器单元815以读取或写入存储器单元815。在此实例中，存储器装置800可选择性地将电压值+V及0(如图8中所示)用于信号Vx1到Vx6及Vy1到Vy3，以使得存储器装置800可接通存储器单元815的存取组件844(且接着施加读取或写入电流通过存储器元件888)且保持其它存储器单元中的每一者的存取组件844处于断开状态。
图8中的电压值+V可具有大于电压值VtON及Vt′OFF的值。因此，在此实例中，跨越存储器单元815的电压差等于线834的电压(+V)减去线842上的电压(零)。因为电压值+V大于VtON，所以跨越存储器单元815的电压差大于VtON。因此，使用图8的实例电压值，存储器装置800可接通选定的存储器单元815的存取组件844。跨越未选定的存储器单元825的电压差等于线842上的电压(零)减去线833上的电压(+V)。因此，跨越存储器单元825的电压差为-V，其小于VtOFF。因此，选定的存储器单元825的存取组件844可保持于断开状态。
电压值+V及零仅为了易于描述实例起见而用于以上实例中。存储器装置800可使用除零伏特外的值，以使得从存取组件844到存储器元件的方向上的电压差大于选定的存储器单元的电压值VtON且小于未选定的存储器单元的VtOFF。
存储器装置800可包括多个装置层级，以使得第一群组的存储器单元可位于一个装置层级上，且第二群组的存储器单元可位于另一装置层级上且堆叠于第一群组上。
图9到图11展示具有单一装置层级及多个装置层级的一些存储器装置的3-D视图。
图9展示根据本发明的实施例的具有位于单一装置层级991上的存储器单元910的存储器装置900的部分3-D视图。图9还为了易于描述存储器装置900的特征的相对位置起见而展示x-y-z维度。举例来说，如图9中所示，存储器单元910可分别沿x维度及y维度以行及列布置，且可位于z维度的装置层级991上。
每一存储器单元910可包括电极901、902、903及与存储器元件999串联耦合于线930或931与线940或941之间的存取组件944。如图9中所示，每一存储器单元910的电极901、902及903、存取组件944以及存储器元件999可具有在z方向上延伸的圆柱形结构，以使得存储器单元910的平行于x-y平面的横截面(例如，存储器元件999、或存取组件944、或电极901、902及903中的每一者的横截面)可具有圆形或大体上圆形形状。本文中的圆形或大体上圆形形状包括椭圆形或大体上椭圆形形状。存储器元件999可具有其它形状。
图9的线930、931、940及941可分别对应于图2的线230、231、240及241。在图9中，线930、931、940及941可包括例如金属(例如，铜、铝、金或其它)等导电材料，且可被称为存储器装置900的金属线。存储器元件999可包括与图3的存储器元件333的材料类似或相同的材料，例如，相变材料(例如硫族化物)或其它单极切换存储器材料。存取组件944可包括与图4的存取组件344的材料类似或相同的材料，例如，离子传导硫族化物、二元金属氧化物或钙钛矿氧化物、或其它双极切换材料。
图10展示根据本发明的实施例的具有堆叠于多个装置层级1091及1092上的存储器单元1010的存储器装置1000的部分3-D视图。如图10中所示，装置层级1092可在z维度上堆叠于装置层级1091上方，其中装置层级1091及1092中的每一者可包括分别沿x维度及y维度以行及列布置的许多存储器单元1010。每一存储器单元1010可包括电极1001、1002及1003以及与存储器元件1011串联耦合于其相应线(例如，例如金属线等导电线)1030、1031、1032、1033与线1040、1041、1042及1043之间的存取组件1044。存储器装置1000的特征(例如，存取组件1044及存储器元件1011)的材料可类似于或相同于图9的存储器装置900的特征的材料。图10的线1030、1031、1040及1041可分别对应于图2的线230、231、240及241。图10的线1032、1033、1042及1043可分别对应于图2的线230、231、240及241。
图11展示根据本发明的实施例的具有堆叠于多个装置层级上的存储器单元的存储器装置1100的部分3-D视图，其中共享传导线位于装置层级之间。如图11中所示，装置层级1192可在z维度上堆叠于装置层级1191上方，其中装置层级1191及1192中的每一者可包括分别沿x维度及y维度以行及列布置的许多存储器单元1110。每一存储器单元1110可包括电极1101、1102及1103以及与存储器元件1111串联耦合于其相应线(例如，例如金属线等导电线)1131、1133、1132或1134与线1141或1142之间的存取组件1144。图11的线1131、1133、1132及1134可分别对应于图8的线831、833、832及834。图11的线1141及1142可分别对应于图8的线841及842。在图11中，存储器装置1100的特征(例如，存取组件1144及存储器元件1111)的材料可类似于或相同于图9的存储器装置900的特征的材料。如图11中所示，来自不同装置层级的两个存储器单元1110可共享同一线，例如，线1141或1142。共享同一线1141或1142可缩小装置大小且简化制造工艺。
图12到图17展示根据本发明的实施例的形成存储器装置1200的各种工艺。存储器装置1200(图17中更详细地展示)可对应于图9的存储器装置900。在图12到图17中，在图9的y维度上(或朝纸内)观看，存储器装置1200的特征的横截面视图可对应于存储器装置900中所示的类似特征的横截面视图。为清楚起见，图12到图17包括仅用于其中的一些特征的横截面线。
如图12中所示，已在衬底1212上方形成导电线1230。当在本文中使用时，关于两种或两种以上材料而使用的术语“在…上”、“一者在另一者上”意谓材料之间的至少某一接触，而“在…上方”意谓材料紧密接近但可能具有一个或一个以上额外介入材料以使得接触是可能但非所需的。“在…上”或“在…上方”在本文中使用时皆不暗示任何方向性，除非如此陈述。在图12中，衬底1212可包括例如四乙氧基硅烷(TEOS)或氮化硅或其它绝缘材料的材料。形成导电线1230可包括在衬底1212上方沉积材料层且图案化所述层以形成导电线1230。或者，形成导电线1230可包括镶嵌工艺。导电线1230的材料可类似于或相同于图9的线930的材料。导电线1230可具有沿着与图9的x维度类似的x维度延伸的更大尺寸(例如，长度)。
在图13中，已形成绝缘体1313及电极1301。形成绝缘体1313可包括在衬底1212上方沉积绝缘材料，继之以例如化学机械抛光(CMP)平坦化的抛光工艺。形成电极1301可包括移除绝缘体1313的一些部分且在绝缘体1313的经移除部分中沉积材料。电极1301的材料可类似于或相同于图3的电极301。
在图14中，已形成多个层1444、1402、1461、1462、1463、1464、1465及1403。形成这些多个层可包括沉积直接接触电极1301的层1444且在层1444上方沉积其它层1402、1461、1462、1463、1464、1465及1403。层1444可包括与图3的存储器元件333的材料类似或相同的材料；层1402及1403可包括分别与图3的电极302及303的材料类似或相同的材料；且层1461、1462、1463、1464及1465可包括分别与图5的存取组件555的层561、562、563、564及565的材料类似或相同的材料。
在图15中，已形成存储器单元1510。形成存储器单元1510可包括将图14的层1444、1402、1461、1462、1463、1464、1465及1403图案化为可形成存储器单元1510的一部分的凸台或柱(如图15中所示)。存储器单元1510中的每一者可包括电极1301、1502及1503、存储器元件1555以及存取组件1544，所述存取组件1544具有已在图15中图案化的图14的多个层1461、1462、1463、1464及1465。图14展示五个层1461、1462、1463、1464及1465作为实例。形成存取组件1544可或者包括形成少于或多于五个层以使得存取组件1544(图15)可包括与图3的存取组件344的材料类似或相同的材料。
在图16中，已形成绝缘体1613。形成绝缘体1613可包括在图15的存储器单元1510的特征上方沉积绝缘体材料及接着执行例如CMP等抛光工艺。抛光工艺可在电极1503上终止。或者，可在形成绝缘体1613之前形成额外薄囊封层(例如，氮化硅)以保护存储器单元1510。
在图17中，已形成导电线1740及1741以及绝缘体1713。形成导电线1740及1741可包括在绝缘体1613及电极1503上方沉积导电材料且图案化导电材料以形成导电线1740及1741，以使得导电线1740及1741可垂直于(或大体上垂直于)导电线1230。或者，形成导电线1740可包括镶嵌工艺。形成绝缘体1713可包括在绝缘体1613以及导电线1740及1741上方沉积绝缘材料且接着执行例如CMP等抛光工艺。抛光工艺可在导电线1740及1741上终止。导电线1740及1741的材料可类似于或相同于图9的线940及941的材料。在图17中，导电线1740及1741中的每一者可具有沿着与图9的y维度类似的y维度延伸的更大尺寸(例如，长度)。
图18及图19展示根据本发明的实施例的形成具有多个装置层级的存储器装置1800的各种工艺。存储器装置1800(图19中更详细地展示)可对应于图10的存储器装置1000。在图18及图19中，在图10的y维度上观看，存储器装置1800的特征的横截面视图可对应于存储器装置1000中所示的类似特征的横截面视图。为清楚起见，图18及图19包括仅针对其中的一些特征的横截面线。
在图18中，已形成具有存储器单元1810的装置层级1891。形成装置层级1891可包括与上文参考图12到图17而描述的工艺类似或相同的工艺。因此，图12到图17以及图18及图19中的相似或相同特征具有相同参考数字。在图18中，已在装置层级1891上方形成绝缘体1813。形成绝缘体1813可包括在装置层级1891上方沉积绝缘材料。
在图19中，已在装置层级1891上方形成具有存储器单元1910的另一装置层级1992。形成装置层级1992可包括与上文参考图12到图17而描述的工艺类似或相同的工艺。在图19中，装置层级1992可在与图10的z维度类似的z维度上堆叠于装置层级1891上方。在图19的存储器装置1800中，存储器单元1810及1910中的每一者可包括与图3的存储器单元310的材料类似或相同的材料。因此，存储器单元1810及1910的存取组件及存储器元件可包括具有相似的处理温度容差的材料。因此，当形成装置层级1992上的存储器单元1910时可避免对存储器单元1810的损伤(例如，热损伤)(例如对存储器单元1810的存储器元件的热损伤)，进而导致形成具有多个堆叠的装置层级的存储器装置1800。
图20到图24展示根据本发明的实施例的形成具有多个装置层级的存储器装置2000的各种工艺，所述多个装置层级具有共享传导线。存储器装置2000(图24中更详细地展示)可对应于图11的存储器装置1100。在图20到图24中，在图11的y维度上观看，存储器装置2000的特征的横截面视图可对应于存储器装置1100中所示的类似特征的横截面视图。为清楚起见，图20到图24包括仅用于其中的一些特征的横截面线。
在图20中，已形成具有存储器单元2010的装置层级2091。形成装置层级2091可包括与上文参考图12到图17而描述的工艺类似或相同的工艺。因此，图12到图17及图20到图24中的相似或相同特征具有相同参考数字。在图20中，已在装置层级2091上方形成绝缘体2013及电极2001。形成绝缘体2013可包括在装置层级2091上方沉积绝缘材料。形成电极2001可包括移除绝缘体2013的一些部分且在绝缘体2013的经移除部分中沉积材料。电极2013的材料可类似于或相同于图3的电极301。
在图21中，已形成多个层2111、2102、2161、2162、2163、2164、2165及2103。层2111可包括与图3的存储器元件333的材料类似或相同的材料；层2102及2103可包括分别与图3的电极302及303的材料类似或相同的材料；且层2161、2162、2163、2164及2165可包括分别与图5的存取组件555的层561、562、563、564及565的材料类似或相同的材料。
在图22中，已形成存储器单元2210。形成存储器单元2210可包括将图21的层2111、2102、2161、2162、2163、2164、2165及2103图案化为可形成存储器单元2210的一部分的凸台或柱(如图22中所示)。存储器单元2210中的每一者可包括电极2001、2202及2203、存储器元件2222及存取组件2244，所述存取组件2244具有已在图22中图案化的图21的多个层2161、2162、2163、2164及2165。图21展示五个层2161、2162、2163、2164及2165作为实例。形成存取组件2244可或者包括形成少于或多于五个层，以使得存取组件2244(图22)可包括与图3的存取组件344的材料类似或相同的材料。
在图23中，已形成绝缘体2313。形成绝缘体2313可包括在图15的存储器单元1510的特征上方沉积绝缘体材料且接着执行例如CMP等抛光工艺。抛光工艺可在电极2203上终止。或者，可在形成绝缘体2313之前形成额外的薄囊封层(例如，氮化硅)以保护存储器单元2210。
在图24中，已形成导电线2432。形成导电线2432可包括在绝缘体2313及电极2203上方沉积导电材料且图案化导电材料以形成导电线2432以使得导电线2432可垂直于(或大体上垂直于)导电线1740及1741且平行于(或大体上平行于)导电线1230。或者，形成导电线2432可包括镶嵌工艺。导电线2432的材料可类似于或相同于图11的线1132及1134的材料。在图24中，导电线2432可具有沿着与图11的x维度类似的x维度延伸的更大尺寸(例如，长度)。
如图24中所示，存储器装置2000可包括装置层级2091及装置层级2492，所述装置层级2492可在类似于图11的z维度的z维度上堆叠于装置层级2091上方。在图24的存储器装置2000中，存储器单元2010及2210中的每一者可包括与图3的存储器单元310的材料类似或相同的材料。因此，存储器单元2010及2210的存取组件及存储器元件可包括具有相似的处理温度容差的材料。因此，当形成装置层级2492上的存储器单元2210时可避免对存储器单元2010的损伤(例如，热损伤)(例如，对存储器单元2010的存储器元件的热损伤)，进而导致形成具有多个堆叠的装置层级的存储器装置2000。
本文中所描述的一个或一个以上实施例包括具有存储器元件及存取组件的设备及方法，所述存储器元件经配置以存储信息且所述存取组件经配置以当跨越存储器元件及存取组件的在第一方向上的第一电压差超过第一电压值时允许电流传导通过存储器元件，且当跨越存储器元件及存取组件的在第二方向上的第二电压差超过第二电压值时阻止电流传导通过存储器元件，其中存取组件包括排除硅的材料。上文参考图1到图24描述包括额外设备方法的其它实施例。
例如存储器装置100、200、800、900、1000、1100、1200、1800及2000以及存储器单元110、211到219、811到819、821到829、910、1010、1110、1510、1810、1910、2010及2210的设备的说明希望提供各种实施例的结构的一般理解且并非可利用本文中所描述的结构的设备的所有元件及特征的完整描述。
各种实施例的设备可包括或包括于用于高速计算机中的电子电路、通信及信号处理电路、存储器模块、便携式存储器存储装置(例如，拇指驱动器)、单一或多处理器模块、单一或多个嵌入式处理器、多核处理器、数据交换器及包括多层、多芯片模块的专用模块中。此些设备可进一步作为例如以下各者的多种电子系统内的子元件而包括：电视、蜂窝式电话、个人计算机(例如，膝上型计算机、桌上型计算机、掌上型计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(动画专家组，音频层3)播放器)、车辆、医疗装置(例如，心脏监视器、血压监视器等)、机顶盒及其它。
上文描述及图说明本发明的一些实施例以使所属领域的技术人员能够实践本发明的实施例。其它实施例可并有结构、逻辑、电、工艺及其它改变。在图中，相同特征或相同数字描述遍及若干视图的大体上相似特征。实例仅代表可能的变化。一些实施例的部分及特征可包括于其它实施例的部分及特征中或可替代其它实施例的部分及特征。在阅读并理解以上描述后，许多其它实施例对于所属领域的技术人员将显而易见。因此，本发明的各种实施例的范围是由随附权利要求书连同此权利要求书的等效物的全部范围确定。
发明摘要经提供以与37C.F.R.§1.72(b)相符，37C.F.R.§1.72(b)要求发明摘要允许读者快速地确定技术揭示内容的本质及要点。在发明摘要将不用于解释或限制权利要求书的范围或含义的理解下来提交所述发明摘要。

Claims (28)

1.一种具有电阻性存取组件的设备，其包含：
非易失性存储器元件，其经配置以存储信息，所述存储器元件包括单极切换存储器材料，其中所述单极切换存储器材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当一个电压在一个方向上施加到该材料时具有一个电阻，且当具有相同极性的另一电压在同一方向上施加到该材料时具有另一电阻；以及
存取组件，其经配置以当在跨越所述存储器元件及所述存取组件的第一方向上的第一电压差超过第一电压值时允许电流传导通过所述存储器元件，且当在跨越所述存储器元件及所述存取组件的第二方向上的第二电压差超过第二电压值时阻止电流传导通过所述存储器元件，其中所述存取组件包括第一硒化锗(GeSe)层、硒化银(AgSe)层或硒化锡(SnSe)层、第二硒化锗(GeSe)层、银层及第三硒化锗(GeSe)层。
2.根据权利要求1所述的设备，其中所述存取组件的电流对电压特性包括所述第一电压值与所述第二电压值之间的滞后切换区。
3.根据权利要求1所述的设备，其中所述第一电压值大于所述第二电压值。
4.根据权利要求1所述的设备，其中所述存取组件包括传导路径，所述传导路径是当所述第一电压差超过所述第一电压值时由所述存取组件的材料的离子及空位中的一者形成。
5.根据权利要求4所述的设备，其中当所述第二电压差超过所述第二电压值时所述传导路径为不连续的。
6.根据权利要求1所述的设备，其中所述存取组件及所述存储器元件具有圆柱形结构。
7.一种具有电阻性存取组件的设备，其包含：
非易失性存储器元件，其经配置以存储信息，所述存储器元件包括单极切换存储器材料，其中所述单极切换存储器材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当一个电压在一个方向上施加到该材料时具有一个电阻，且当具有相同极性的另一电压在同一方向上施加到该材料时具有另一电阻；以及
存取组件，其与所述存储器元件串联耦合于第一电极与第二电极之间且经配置以允许电流传导通过所述存储器元件，所述存取组件包括双极切换材料并且包括第一硒化锗(GeSe)层、硒化银(AgSe)层或硒化锡(SnSe)层、第二硒化锗(GeSe)层、银层及第三硒化锗(GeSe)层，其中双极切换材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当具有一极性的电压在一个方向上施加到该材料时接通以具有接通电阻状态，且当具有相反极性的另一电压在同一方向上施加到该材料时断开以具有断开电阻状态。
8.根据权利要求7所述的设备，其中所述单极切换存储器材料包括硫族化物材料。
9.根据权利要求7所述的设备，其中所述第一硒化锗(GeSe)层具有约15纳米(nm)的厚度，所述硒化银(AgSe)层具有约47nm的厚度，所述第二硒化锗(GeSe)层具有约15nm的厚度，所述银层具有约20nm的厚度，且所述第三硒化锗(GeSe)层具有约10nm的厚度。
10.一种具有电阻性存取组件的设备，其包含：
第一装置层级，其包括耦合于第一电极与第二电极之间的第一存储器单元；以及
第二装置层级，其堆叠于所述第一装置层级上方，所述第二装置层级包括耦合于第三电极与第四电极之间的第二存储器单元，所述第一存储器单元及所述第二存储器单元中的每一者包括非易失性存储器元件及耦合到所述存储器元件的存取组件，其中所述非易失性存储器元件包括单极切换存储器材料，且所述存取组件包括第一硒化锗(GeSe)层、硒化银(AgSe)层或硒化锡(SnSe)层、第二硒化锗(GeSe)层、银层及第三硒化锗(GeSe)层，其中所述单极切换存储器材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当一个电压在一个方向上施加到该材料时具有一个电阻，且当具有相同极性的另一电压在同一方向上施加到该材料时具有另一电阻。
11.根据权利要求10所述的设备，其进一步包含耦合到所述第一电极的第一导电线、耦合到所述第四电极的第二导电线以及耦合到所述第二电极与所述第三电极的第三导电线。
12.根据权利要求11所述的设备，其中所述第一导电线大体上平行于所述第二导电线，且其中所述第三导电线大体上垂直于所述第一导电线及所述第二导电线。
13.根据权利要求11所述的设备，其中所述第一存储器单元经配置以当所述第一导电线上的信号的电压值大于所述第三导电线上的信号的电压值时在所述第一电极与所述第二电极之间传导电流，且其中所述第二存储器单元经配置以当所述第三导电线上的信号的电压值大于所述第二导电线上的信号的电压值时在所述第三电极与所述第四电极之间传导电流。
14.根据权利要求11所述的设备，其中所述单极切换存储器材料包括相变材料。
15.根据权利要求14所述的设备，其中所述相变材料包括锗、锑及碲的化合物。
16.根据权利要求14所述的设备，其中所述存取组件进一步包括银掺杂的硒化锗(GeSe)。
17.根据权利要求14所述的设备，其中所述存取组件进一步包括银掺杂的硫化锗(GeS)。
18.一种使用电阻性存取组件的方法，其包含：
施加第一信号以在跨越存储器装置的非易失性存储器单元的存储器元件及存取组件的第一方向上产生第一电压差以接通所述存取组件，其中所述存储器元件包括单极切换存储器材料，其中所述单极切换存储器材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当一个电压在一个方向上施加到该材料时具有一个电阻，且当具有相同极性的另一电压在同一方向上施加到该材料时具有另一电阻；以及
施加第二信号以在跨越所述存储器元件及所述存取组件的第二方向上产生第二电压差以断开所述存取组件，其中所述第一电压差超过第一电压值且所述第二电压差超过第二电压值，且其中所述存取组件包括第一硒化锗(GeSe)层、硒化银(AgSe)层或硒化锡(SnSe)层、第二硒化锗(GeSe)层、银层及第三硒化锗(GeSe)层。
19.根据权利要求18所述的方法，其进一步包含：
当所述存取组件接通时施加额外电流通过所述存储器元件及所述存取组件以确定所述存储器元件的材料的电阻。
20.根据权利要求18所述的方法，其进一步包含：
当所述存取组件接通时施加额外电流通过所述存储器元件及所述存取组件以将所述存储器元件的材料的电阻从第一电阻值改变到第二电阻值。
21.一种形成具有电阻性存取元件的设备的方法，其包含：
形成非易失性存储器单元的存储器元件，其中所述存储器元件包括单极切换存储器材料，其中所述单极切换存储器材料指的是这样的材料，该材料可在电阻方面切换，以使得该材料可当一个电压在一个方向上施加到该材料时具有一个电阻，且当具有相同极性的另一电压在同一方向上施加到该材料时具有另一电阻；以及
形成存取组件以当在跨越所述存储器元件及所述存取组件的第一方向上的第一电压差超过第一电压值时允许电流传导通过所述存储器元件，且当在跨越所述存储器元件及所述存取组件的第二方向上的第二电压差超过第二电压值时阻止电流传导通过所述存储器元件，其中所述存取组件包括第一硒化锗(GeSe)层、硒化银(AgSe)层或硒化锡(SnSe)层、第二硒化锗(GeSe)层、银层及第三硒化锗(GeSe)层。
22.根据权利要求21所述的方法，其中形成所述存储器元件及所述存取组件包括：
在所述非易失性存储器单元的电极上方沉积多个材料层；以及
移除所述多个层中的每一层的一部分以形成耦合到所述电极的柱，所述存储器元件为所述柱的第一部分且所述存取组件为所述柱的第二部分。
23.根据权利要求22所述的方法，其中所述柱包括具有大体上圆形形状的横截面。
24.根据权利要求22所述的方法，其中沉积所述多个材料层包括沉积接触所述电极的单极切换存储器材料及在所述单极切换存储器材料上方沉积双极切换材料。
25.根据权利要求24所述的方法，其中所述单极切换存储器材料包括相变材料。
26.根据权利要求22所述的方法，其中所述柱的第三部分形成所述非易失性存储器单元的额外电极，且其中所述存储器元件及所述存取组件位于所述电极与所述额外电极之间。
27.根据权利要求22所述的方法，其进一步包含：
在所述柱上方沉积多个额外材料层；以及
移除所述多个额外层中的每一层的一部分以形成额外柱，所述额外柱包括形成额外存储器单元的存储器元件的第一部分及形成所述额外存储器单元的存取组件的第二部分。
28.根据权利要求27所述的方法，其进一步包含：
在所述柱上方沉积所述多个额外层之前，在所述柱上方形成额外电极，所述额外电极直接接触所述柱且直接接触所述额外柱。
CN200980108593.0A 2008-03-11 2009-03-11 具有电阻性存取组件的非易失性存储器 Active CN101971264B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/046,307 2008-03-11
US12/046,307 US7961507B2 (en) 2008-03-11 2008-03-11 Non-volatile memory with resistive access component
PCT/US2009/001573 WO2009114162A1 (en) 2008-03-11 2009-03-11 Non-volatile memory with resistive access component

Publications (2)

Publication Number Publication Date
CN101971264A CN101971264A (zh) 2011-02-09
CN101971264B true CN101971264B (zh) 2015-04-08

Family

ID=41062873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980108593.0A Active CN101971264B (zh) 2008-03-11 2009-03-11 具有电阻性存取组件的非易失性存储器

Country Status (5)

Country Link
US (3) US7961507B2 (zh)
KR (1) KR101473514B1 (zh)
CN (1) CN101971264B (zh)
TW (1) TWI464871B (zh)
WO (1) WO2009114162A1 (zh)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357920B2 (en) * 2007-04-20 2013-01-22 Nxp B.V. Electronic component, and a method of manufacturing an electronic component
US7961507B2 (en) * 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component
US8304754B2 (en) * 2008-11-12 2012-11-06 Sandisk 3D Llc Metal oxide materials and electrodes for Re-RAM
US8933536B2 (en) * 2009-01-22 2015-01-13 Macronix International Co., Ltd. Polysilicon pillar bipolar transistor with self-aligned memory element
EP2259267B1 (en) * 2009-06-02 2013-08-21 Imec Method for manufacturing a resistive switching memory cell comprising a nickel oxide layer operable at low-power and memory cells obtained thereof
US20110002161A1 (en) * 2009-07-06 2011-01-06 Seagate Technology Llc Phase change memory cell with selecting element
JP5010658B2 (ja) * 2009-09-18 2012-08-29 株式会社東芝 半導体記憶装置およびその製造方法
JP5259552B2 (ja) * 2009-11-02 2013-08-07 株式会社東芝 不揮発性半導体記憶装置及びその駆動方法
US8946046B1 (en) 2012-05-02 2015-02-03 Crossbar, Inc. Guided path for forming a conductive filament in RRAM
US9601692B1 (en) 2010-07-13 2017-03-21 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US9012307B2 (en) 2010-07-13 2015-04-21 Crossbar, Inc. Two terminal resistive switching device structure and method of fabricating
US9570678B1 (en) 2010-06-08 2017-02-14 Crossbar, Inc. Resistive RAM with preferental filament formation region and methods
US8441835B2 (en) 2010-06-11 2013-05-14 Crossbar, Inc. Interface control for improved switching in RRAM
WO2011156787A2 (en) 2010-06-11 2011-12-15 Crossbar, Inc. Pillar structure for memory device and method
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
US8274812B2 (en) 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US8374018B2 (en) 2010-07-09 2013-02-12 Crossbar, Inc. Resistive memory using SiGe material
US8947908B2 (en) 2010-11-04 2015-02-03 Crossbar, Inc. Hetero-switching layer in a RRAM device and method
US8884261B2 (en) * 2010-08-23 2014-11-11 Crossbar, Inc. Device switching using layered device structure
US8168506B2 (en) 2010-07-13 2012-05-01 Crossbar, Inc. On/off ratio for non-volatile memory device and method
US8467227B1 (en) 2010-11-04 2013-06-18 Crossbar, Inc. Hetero resistive switching material layer in RRAM device and method
US8569172B1 (en) 2012-08-14 2013-10-29 Crossbar, Inc. Noble metal/non-noble metal electrode for RRAM applications
US8492195B2 (en) 2010-08-23 2013-07-23 Crossbar, Inc. Method for forming stackable non-volatile resistive switching memory devices
US9401475B1 (en) 2010-08-23 2016-07-26 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8889521B1 (en) 2012-09-14 2014-11-18 Crossbar, Inc. Method for silver deposition for a non-volatile memory device
US8404553B2 (en) 2010-08-23 2013-03-26 Crossbar, Inc. Disturb-resistant non-volatile memory device and method
KR101710159B1 (ko) * 2010-09-14 2017-03-08 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
US8558212B2 (en) 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8391049B2 (en) 2010-09-29 2013-03-05 Crossbar, Inc. Resistor structure for a non-volatile memory device and method
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
USRE46335E1 (en) * 2010-11-04 2017-03-07 Crossbar, Inc. Switching device having a non-linear element
US8502185B2 (en) * 2011-05-31 2013-08-06 Crossbar, Inc. Switching device having a non-linear element
US8767441B2 (en) * 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8088688B1 (en) 2010-11-05 2012-01-03 Crossbar, Inc. p+ polysilicon material on aluminum for non-volatile memory device and method
US8930174B2 (en) 2010-12-28 2015-01-06 Crossbar, Inc. Modeling technique for resistive random access memory (RRAM) cells
US9153623B1 (en) 2010-12-31 2015-10-06 Crossbar, Inc. Thin film transistor steering element for a non-volatile memory device
US8815696B1 (en) 2010-12-31 2014-08-26 Crossbar, Inc. Disturb-resistant non-volatile memory device using via-fill and etchback technique
US8791010B1 (en) 2010-12-31 2014-07-29 Crossbar, Inc. Silver interconnects for stacked non-volatile memory device and method
US8934292B2 (en) * 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
US8450710B2 (en) 2011-05-27 2013-05-28 Crossbar, Inc. Low temperature p+ silicon junction material for a non-volatile memory device
US9620206B2 (en) 2011-05-31 2017-04-11 Crossbar, Inc. Memory array architecture with two-terminal memory cells
US8394670B2 (en) 2011-05-31 2013-03-12 Crossbar, Inc. Vertical diodes for non-volatile memory device
US8619459B1 (en) 2011-06-23 2013-12-31 Crossbar, Inc. High operating speed resistive random access memory
US9627443B2 (en) 2011-06-30 2017-04-18 Crossbar, Inc. Three-dimensional oblique two-terminal memory with enhanced electric field
US9166163B2 (en) 2011-06-30 2015-10-20 Crossbar, Inc. Sub-oxide interface layer for two-terminal memory
US8946669B1 (en) 2012-04-05 2015-02-03 Crossbar, Inc. Resistive memory device and fabrication methods
US9058865B1 (en) 2011-06-30 2015-06-16 Crossbar, Inc. Multi-level cell operation in silver/amorphous silicon RRAM
US9564587B1 (en) 2011-06-30 2017-02-07 Crossbar, Inc. Three-dimensional two-terminal memory with enhanced electric field and segmented interconnects
US8659929B2 (en) 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
US9252191B2 (en) 2011-07-22 2016-02-02 Crossbar, Inc. Seed layer for a p+ silicon germanium material for a non-volatile memory device and method
US8674724B2 (en) 2011-07-29 2014-03-18 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US10056907B1 (en) 2011-07-29 2018-08-21 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US9729155B2 (en) 2011-07-29 2017-08-08 Crossbar, Inc. Field programmable gate array utilizing two-terminal non-volatile memory
US8716098B1 (en) 2012-03-09 2014-05-06 Crossbar, Inc. Selective removal method and structure of silver in resistive switching device for a non-volatile memory device
US8971088B1 (en) 2012-03-22 2015-03-03 Crossbar, Inc. Multi-level cell operation using zinc oxide switching material in non-volatile memory device
US9087576B1 (en) 2012-03-29 2015-07-21 Crossbar, Inc. Low temperature fabrication method for a three-dimensional memory device and structure
US9685608B2 (en) 2012-04-13 2017-06-20 Crossbar, Inc. Reduced diffusion in metal electrode for two-terminal memory
US8658476B1 (en) 2012-04-20 2014-02-25 Crossbar, Inc. Low temperature P+ polycrystalline silicon material for non-volatile memory device
US8796658B1 (en) 2012-05-07 2014-08-05 Crossbar, Inc. Filamentary based non-volatile resistive memory device and method
US8765566B2 (en) 2012-05-10 2014-07-01 Crossbar, Inc. Line and space architecture for a non-volatile memory device
US9257197B2 (en) 2012-07-06 2016-02-09 Micron Technology, Inc. Apparatuses and/or methods for operating a memory cell as an anti-fuse
US10096653B2 (en) 2012-08-14 2018-10-09 Crossbar, Inc. Monolithically integrated resistive memory using integrated-circuit foundry compatible processes
US9583701B1 (en) 2012-08-14 2017-02-28 Crossbar, Inc. Methods for fabricating resistive memory device switching material using ion implantation
US8817522B2 (en) * 2012-08-21 2014-08-26 Micron Technology, Inc. Unipolar memory devices
US8946673B1 (en) 2012-08-24 2015-02-03 Crossbar, Inc. Resistive switching device structure with improved data retention for non-volatile memory device and method
US9224945B2 (en) 2012-08-30 2015-12-29 Micron Technology, Inc. Resistive memory devices
US9312483B2 (en) 2012-09-24 2016-04-12 Crossbar, Inc. Electrode structure for a non-volatile memory device and method
KR101999343B1 (ko) * 2012-09-28 2019-07-12 삼성전자주식회사 2 단자 스위칭 소자
US9576616B2 (en) 2012-10-10 2017-02-21 Crossbar, Inc. Non-volatile memory with overwrite capability and low write amplification
US11068620B2 (en) 2012-11-09 2021-07-20 Crossbar, Inc. Secure circuit integrated with memory layer
US8982647B2 (en) 2012-11-14 2015-03-17 Crossbar, Inc. Resistive random access memory equalization and sensing
US9412790B1 (en) 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9406379B2 (en) 2013-01-03 2016-08-02 Crossbar, Inc. Resistive random access memory with non-linear current-voltage relationship
US9324942B1 (en) 2013-01-31 2016-04-26 Crossbar, Inc. Resistive memory cell with solid state diode
US9112145B1 (en) 2013-01-31 2015-08-18 Crossbar, Inc. Rectified switching of two-terminal memory via real time filament formation
US8934280B1 (en) 2013-02-06 2015-01-13 Crossbar, Inc. Capacitive discharge programming for two-terminal memory cells
US9299927B2 (en) * 2013-08-16 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell having resistance variable film and method of making the same
US9209388B2 (en) * 2013-11-01 2015-12-08 Micron Technology, Inc. Memory cells and methods of forming memory cells
CN103761987A (zh) * 2014-01-08 2014-04-30 华中科技大学 一种基于阻性存储器的多位存储结构及其读写操作方法
US9812500B2 (en) 2014-01-31 2017-11-07 Hewlett Packard Enterprise Development Lp Negative differential resistance circuit element
US10290801B2 (en) 2014-02-07 2019-05-14 Crossbar, Inc. Scalable silicon based resistive memory device
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) * 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
JP6273184B2 (ja) * 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
US10424617B2 (en) * 2014-09-18 2019-09-24 Nec Corporation Crossbar switch with an arrangement of wires, logic integrated circuit using the same, and semiconductor device
JP2016072539A (ja) * 2014-09-30 2016-05-09 株式会社東芝 記憶装置及びその製造方法
US10388371B2 (en) 2015-01-26 2019-08-20 Agency For Science, Technology And Research Memory cell selector and method of operating memory cell
US10096651B2 (en) 2015-01-29 2018-10-09 Hewlett Packard Enterprise Development Lp Resistive memory devices and arrays
JP6626349B2 (ja) * 2016-01-20 2019-12-25 ローム株式会社 半導体集積回路装置およびその製造方法
US9607691B1 (en) * 2016-02-17 2017-03-28 Micron Technology, Inc. Memory cell architecture for multilevel cell programming
US10256406B2 (en) 2016-05-16 2019-04-09 Micron Technology, Inc. Semiconductor structures including liners and related methods
JP2017224688A (ja) * 2016-06-14 2017-12-21 ソニー株式会社 回路素子、記憶装置、電子機器、回路素子への情報の書き込み方法、および回路素子からの情報の読み出し方法
KR102607859B1 (ko) 2016-08-23 2023-11-29 삼성전자주식회사 이차원 물질을 포함하는 상변화 메모리소자 및 그 동작방법
US9767901B1 (en) 2016-08-24 2017-09-19 Hewlett Packard Enterprise Development Lp Circuits having selector devices with different I-V responses
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
US10373680B2 (en) * 2017-05-09 2019-08-06 Arm Ltd. Controlling current through correlated electron switch elements during programming operations
US10424376B2 (en) 2017-12-24 2019-09-24 Micron Technology, Inc. Material implication operations in memory
US11475951B2 (en) 2017-12-24 2022-10-18 Micron Technology, Inc. Material implication operations in memory
CN112086556B (zh) 2019-06-13 2024-03-15 联华电子股份有限公司 存储器单元及其形成方法
CN113594362B (zh) * 2021-07-29 2023-01-31 西安工业大学 一种低功耗纳米SnS2柔性阻变存储器及其制备方法
US20230360711A1 (en) * 2022-05-05 2023-11-09 Taiwan Semiconductor Manufacturing Company Limited One-time programmable (otp) memory and method of operating the same

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075377A (zh) * 1991-08-19 1993-08-18 能源变换设备有限公司 可电擦去的，能直接重写的多位单一单元存储元件和用它制成的阵列
CN1078574A (zh) * 1992-05-08 1993-11-17 能源变换设备有限公司 小电流耐热性好的电可擦存储元件
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
CN1647292A (zh) * 2002-02-20 2005-07-27 微米技术有限公司 用于电阻可变存储器的硒化银/硫族化物玻璃叠层
CN1651496A (zh) * 2003-09-03 2005-08-10 加利福尼亚大学董事会 基于可电场编程的薄膜的存储器件
WO2006077747A1 (ja) * 2005-01-24 2006-07-27 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置
CN1965418A (zh) * 2004-04-07 2007-05-16 微米技术有限公司 分层电阻可变存储装置和制造方法
EP1873832A1 (en) * 2005-04-22 2008-01-02 Matsushita Electric Industrial Co., Ltd. Memory device and semiconductor integrated circuit
CN101154667A (zh) * 2006-09-27 2008-04-02 株式会社东芝 半导体存储器设备以及控制该设备的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4682248A (en) 1983-04-19 1987-07-21 Compusonics Video Corporation Audio and video digital recording and playback system
DE3629434C2 (de) 1986-08-29 1994-07-28 Karlheinz Dipl Ing Brandenburg Digitales Codierverfahren
EP0340301B1 (de) 1987-10-06 1993-06-16 Fraunhofer-Gesellschaft Zur Förderung Der Angewandten Forschung E.V. Digitales adaptives transformationscodierverfahren
US6940085B2 (en) * 2002-04-02 2005-09-06 Hewlett-Packard Development Company, I.P. Memory structures
US6867114B2 (en) * 2002-08-29 2005-03-15 Micron Technology Inc. Methods to form a memory cell with metal-rich metal chalcogenide
US6870751B2 (en) * 2002-11-07 2005-03-22 Hewlett-Packard Development Company, L.P. Low-energy writing in cross-point array memory devices
US7400522B2 (en) * 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
US6903361B2 (en) * 2003-09-17 2005-06-07 Micron Technology, Inc. Non-volatile memory structure
DE102004011431B4 (de) * 2004-03-09 2007-09-27 Infineon Technologies Ag Verfahren zum Herstellen eines nicht flüchtigen Halbleiterspeichers
US7319253B2 (en) * 2004-07-01 2008-01-15 Altera Corporation Integrated circuit structures for increasing resistance to single event upset
US7354793B2 (en) * 2004-08-12 2008-04-08 Micron Technology, Inc. Method of forming a PCRAM device incorporating a resistance-variable chalocogenide element
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
US7391642B2 (en) * 2005-01-25 2008-06-24 Intel Corporation Multilevel programming of phase change memory cells
US7269044B2 (en) * 2005-04-22 2007-09-11 Micron Technology, Inc. Method and apparatus for accessing a memory array
EP2309516A1 (en) 2005-06-03 2011-04-13 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
KR100630437B1 (ko) * 2005-08-31 2006-10-02 삼성전자주식회사 비휘발성 유기물 저항 메모리 장치 및 그 제조 방법
KR100695037B1 (ko) * 2005-09-15 2007-03-14 삼성전자주식회사 반도체 메모리 장치의 내부 전원전압 발생회로 및 내부전원전압 발생방법
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
US7929335B2 (en) * 2007-06-11 2011-04-19 International Business Machines Corporation Use of a symmetric resistive memory material as a diode to drive symmetric or asymmetric resistive memory
US7961507B2 (en) 2008-03-11 2011-06-14 Micron Technology, Inc. Non-volatile memory with resistive access component

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075377A (zh) * 1991-08-19 1993-08-18 能源变换设备有限公司 可电擦去的，能直接重写的多位单一单元存储元件和用它制成的阵列
CN1078574A (zh) * 1992-05-08 1993-11-17 能源变换设备有限公司 小电流耐热性好的电可擦存储元件
US5991193A (en) * 1997-12-02 1999-11-23 International Business Machines Corporation Voltage biasing for magnetic ram with magnetic tunnel memory cells
CN1647292A (zh) * 2002-02-20 2005-07-27 微米技术有限公司 用于电阻可变存储器的硒化银/硫族化物玻璃叠层
US6855975B2 (en) * 2002-04-10 2005-02-15 Micron Technology, Inc. Thin film diode integrated with chalcogenide memory cell
US6867996B2 (en) * 2002-08-29 2005-03-15 Micron Technology, Inc. Single-polarity programmable resistance-variable memory element
CN1651496A (zh) * 2003-09-03 2005-08-10 加利福尼亚大学董事会 基于可电场编程的薄膜的存储器件
CN1965418A (zh) * 2004-04-07 2007-05-16 微米技术有限公司 分层电阻可变存储装置和制造方法
WO2006077747A1 (ja) * 2005-01-24 2006-07-27 Sharp Kabushiki Kaisha 不揮発性半導体記憶装置
EP1873832A1 (en) * 2005-04-22 2008-01-02 Matsushita Electric Industrial Co., Ltd. Memory device and semiconductor integrated circuit
CN101154667A (zh) * 2006-09-27 2008-04-02 株式会社东芝 半导体存储器设备以及控制该设备的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
2-stack ID-IR Cross-point Structure with Oxide Diodes as Switch Elements for High Density Resistance RAM Applications;Myoung-Jae Lee等;《IEDM 2007》;20071212;771-774 *
A Low-Temperature-Grown Oxide Diode as a New Switch Element for High-Density, Nonvolatile Memories;Myoung-Jae Lee等;《Advanced Materials》;20070131;第19卷(第1期);73-75 *
Multi-layer Cross-point Binary Oxide Resistive Memory (OxRRAM) for Post-NAND Storage Application;I. G. Baek等;《IDEM 2005》;20051205;1-4 *
Two Series Oxide Resistors Applicable to High Speed and;Myoung-Jae Lee等;《Advanced Materials》;20071130;第19卷(第22期) *

Also Published As

Publication number Publication date
US20110233504A1 (en) 2011-09-29
CN101971264A (zh) 2011-02-09
TW200945571A (en) 2009-11-01
US8830738B2 (en) 2014-09-09
US20090231910A1 (en) 2009-09-17
US8369139B2 (en) 2013-02-05
TWI464871B (zh) 2014-12-11
KR20110005804A (ko) 2011-01-19
KR101473514B1 (ko) 2014-12-16
US20130153849A1 (en) 2013-06-20
US7961507B2 (en) 2011-06-14
WO2009114162A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
CN101971264B (zh) 具有电阻性存取组件的非易失性存储器
US10586593B2 (en) Programmable resistive device and memory using diode as selector
KR101694561B1 (ko) 유전체 메모리 소자를 가진 메모리 셀
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US8063394B2 (en) Integrated circuit
US7738279B2 (en) Integrated circuit and method of operating an integrated circuit
CN101154667B (zh) 半导体存储器设备以及控制该设备的方法
US7821809B2 (en) Nonvolatile memory device and method including resistor and transistor
US20060109704A1 (en) Nonvolatile memory device using resistor having multiple resistance states and method of operating the same
KR20170098580A (ko) 메모리 소자 및 그 제조 방법
KR20170089633A (ko) 메모리 소자, 및 그 메모리 소자를 포함한 전자 장치
US20160013406A1 (en) Variable resistive memory device
KR20170098673A (ko) 메모리 소자
US20080273369A1 (en) Integrated Circuit, Memory Module, Method of Operating an Integrated Circuit, and Computing System
US20090146131A1 (en) Integrated Circuit, and Method for Manufacturing an Integrated Circuit
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
US7599211B2 (en) Integrated circuit, resistivity changing memory device, memory module and method of fabricating an integrated circuit
US20230082961A1 (en) Hybrid memory for neuromorphic applications
US20090102015A1 (en) Integrated Circuit, Memory Cell Array, Memory Cell, Memory Module, Method of Operating an Integrated Circuit, and Method of Manufacturing an Integrated Circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant