CN101930946B - 具有高电压晶体管的集成电路系统及其制造方法 - Google Patents

具有高电压晶体管的集成电路系统及其制造方法 Download PDF

Info

Publication number
CN101930946B
CN101930946B CN2010102005891A CN201010200589A CN101930946B CN 101930946 B CN101930946 B CN 101930946B CN 2010102005891 A CN2010102005891 A CN 2010102005891A CN 201010200589 A CN201010200589 A CN 201010200589A CN 101930946 B CN101930946 B CN 101930946B
Authority
CN
China
Prior art keywords
integrated circuit
active region
concentration
gate electrode
injects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102005891A
Other languages
English (en)
Other versions
CN101930946A (zh
Inventor
董业民
P·R·韦尔马
邹欣
程超
鞠韶復
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
GlobalFoundries Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Singapore Pte Ltd filed Critical GlobalFoundries Singapore Pte Ltd
Publication of CN101930946A publication Critical patent/CN101930946A/zh
Application granted granted Critical
Publication of CN101930946B publication Critical patent/CN101930946B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种具有高电压晶体管的集成电路系统及其制造方法。其中一种集成电路系统的制造方法，包括：提供具有主动区的半导体基板，该主动区注入了第一浓度的第一类型杂质；围绕该主动区形成隔离区；在该主动区和隔离区的上方施加栅极电极，从而形成寄生晶体管，其中，该栅极电极注入了第二浓度的第二类型杂质；以及施加隔离边缘注入，以抑制该寄生晶体管，其中，该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。

Description

具有高电压晶体管的集成电路系统及其制造方法
技术领域
本发明涉及集成系统，尤其涉及用于制造具有漏电流抑制的高电压晶体管的系统。
背景技术
个人电子产品的真正爆炸式发展促进了集成电路及技术开发的繁荣。我们的手机中的数码相机需求现已扩大至包括添加数字视频录像机、全球定位系统、个人视频播放器和高品质音频。为保证电路的正常运行，这些功能的集成使得电源管理和隔离成为必要。
在高度集成的半导体结构中，通常采用沟槽隔离区来电性隔离相邻区块结构。一种常见的沟槽隔离区形式是所谓的浅槽隔离(shallowtrench isolation；STI)区。
浅槽隔离是深亚微米和纳米CMOS电路设计不可或缺的技术。不过，众所周知，被浅槽隔离的晶体管本身具有两个寄生浅槽隔离边缘晶体管(parasitic STI edge transistors)，这些寄生浅槽隔离边缘晶体管可形成于该目标晶体管任一侧的沟槽隔离区的边缘的上方的栅极氧化层延伸处。
当邻近一个晶体管结构使用该沟槽隔离区时，可能发生的困难在于：在该沟槽隔离区边缘的任一尖锐的主动角都可导致高边缘电场(high fringing electric field)，从而沿平行于该目标晶体管的沟槽边缘形成具有较低阈值电压(Vth)的寄生晶体管。
甚至在该目标晶体管导通之前，具有较低阈值电压的边缘寄生晶体管即提供了一条漏电路径，从而在该目标晶体管运行期间引发诸多问题，并在该目标晶体管的亚阈值特性中显示为“双峰”(doublehump)。该不受控制的寄生晶体管可向不正确的目标发送不受控制的电流量。这些非计划中的电流路径可能由于该寄生晶体管的过量电流而对该非计划中的目标元件造成破坏。
该双峰问题是寄生晶体管正在传导电流的征兆(sign)。在某些情况下，由于当目标晶体管启动时，该寄生晶体管可加强或阻挡目标电流流，因此，该寄生晶体管会造成间歇性错误。该双峰的低谷可导致生成或侦测错误的电源重置。对于高电压元件，由于较低的阱浓度和较高的工作电压，该双峰问题会变得更糟。原设备厂商需要花费几百万美元来修复由于该寄生晶体管运行而导致的早期场故障(early fieldfailures)。
场氧化层的另一个问题是位于晶体管栅极下方的角落处的场氧化层的薄化。薄化发生的原因是热氧化物在该场氧化层的角落处生长的厚度不如在中心区域中生长的厚度厚。角落处的场氧化层的薄化加剧了上述的边缘电场问题，并降低了氧化层的可靠性。
这样的问题例如为高电压NMOS晶体管，其亚阈值曲线在零体偏置处不具有明显波峰。随着体偏置的增加，可能出现双峰并逐渐恶化。对于改进型低电压晶体管，双峰甚至可能出现于零体偏置处，并且需要投入大量的精力用于优化沟槽隔离区的圆角化制程。
目前已开发出多种方法，以试图缓解与沟槽隔离区边缘处尖锐的主动角相关的问题，但是还没有证明这些方法完全令人满意，因此，需要开发出新的方法来缓解与沟槽隔离区边缘处尖锐的主动角相关的问题。
因此，需要具有高电压晶体管的集成电路系统，以缓解与浅槽隔离相关的漏电流问题。鉴于对多功能集成日益增长的需求，解决上述问题变得日益重要。鉴于日益加剧的商业竞争压力以及不断增长的消费者预期和市场上产品差异化的日渐缩小，解决上述问题变得极为迫切。此外，降低成本、提高效率和性能以及应付竞争压力的需要更增加了解决上述问题的紧迫性。
长期以来人们一直在试图解决上述问题，但现有发展未给出任何教导或启示，因此，上述问题一直未能得到解决。
发明内容
本发明提供一种集成电路系统的制造方法，包括：提供具有主动区的半导体基板，该主动区注入了第一浓度的第一类型杂质；围绕该主动区形成隔离区；在该主动区和隔离区的上方施加栅极电极，从而形成寄生晶体管，其中，该栅极电极注入了第二浓度的第二类型杂质；以及施加隔离边缘注入，以抑制该寄生晶体管，其中，该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。
本发明提供一种集成电路系统，包括：具有主动区的半导体基板，该主动区注入了第一浓度的第一类型杂质；围绕该主动区的隔离区；寄生晶体管，由位于该主动区和隔离区上方的栅极电极形成，其中，该栅极电极注入了第二浓度的第二类型杂质；以及隔离边缘注入，用以抑制该寄生晶体管，其中该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。
在本发明的某些实施例中，在上述步骤或元件之外还可具有其他步骤或元件，或者采用其他步骤或元件替代上述步骤或元件。本领域的技术人员在参照附图阅读下列详细说明之后将明白所述步骤或元件。
附图说明
图1显示本发明一实施例中具有高电压晶体管的集成电路系统的顶部平面视图。
图2显示图1的集成电路系统沿图1中的线2-2的剖视图。
图3显示本发明第一替代实施例中具有高电压晶体管的集成电路系统的顶部平面视图。
图4显示图3的集成电路系统沿图3中的线4-4的剖视图。
图5显示本发明第二替代实施例中具有高电压晶体管的集成电路系统的顶部平面视图。
图6显示图5的集成电路系统沿图5中的线6-6的剖视图。
图7显示具有第一注入形状的高电压晶体管的集成电路系统的顶部平面视图。
图8显示具有第二注入形状的高电压晶体管的集成电路系统的顶部平面视图。
图9显示具有第三注入形状的高电压晶体管的集成电路系统的顶部平面视图。
图10显示具有第四注入形状的高电压晶体管的集成电路系统的顶部平面视图。
图11显示具有第五注入形状的高电压晶体管的集成电路系统的顶部平面视图。
图12显示具有第一注入位置的高电压晶体管的集成电路系统的顶部平面视图。
图13显示具有第二注入位置的高电压晶体管的集成电路系统的顶部平面视图。
图14显示具有第三注入位置的高电压晶体管的集成电路系统的顶部平面视图。
图15显示本发明实施例中多晶开口的正交视图。
图16显示依据本发明实施例的集成电路系统的制造方法流程图。
具体实施方式
下面详细描述实施例以使本领域的技术人员能够制造和使用本发明。基于本揭露可使其他实施例显而易见，并且可作系统、流程或机械的变化而不背离本发明的范围。
下面的描述中给出诸多特定细节以利于充分理解本发明。不过，显而易见，可在不具有这些特定细节的情况下实施本发明。为避免模糊本发明，对一些已知的电路、系统架构和流程步骤地均不作详细揭露。
显示系统实施例的附图是半示意图，并非按比例绘制。更详细地说，为清楚起见，图中对一些尺寸作了放大显示。同样，尽管为描述方便，附图部分的视图通常都显示类似的方位，但图中的此类描述大多是随意的。一般而言，可在任意方位下执行本发明。
出于清楚、简化和便于理解的目的，对于所揭露的具有一些共同特征的多个实施例，彼此类似的特征通常采用类似的参考标记。本揭露将实施例编号为第一实施例、第二实施例等等，仅出于描述方便的目的，并非具有其他意义或意图限制本发明。
需要说明的是，这里将术语“水平面”定义为在不考虑方位的情况下，与半导体基板的平面或表面平行的平面。术语“垂直”指垂直于所定义的水平面的方向。“上方”、“下方”、“底部”、“顶部”、“侧面”、“高于”、“低于”等术语都相对所述水平面定义，如附图所示。术语“上面”意味着元件之间直接接触。
这里所用的术语“制程”包括形成所描述结构所需的材料或光阻材料的沉积、图案化、曝光、显影、蚀刻、清洗和/或所述材料或光阻材料的去除等步骤。
对于高电压元件，由于较低的阱浓度和较高的工作电压，双峰问题尤为显著。由于与PMOS元件相比，NMOS元件的双峰问题更为显著，因此这里仅以高电压(high voltage；HV)NMOS元件为例作主要描述。应当理解，本发明并不限于高电压元件或特定的阱注入，而是可针对邻接浅槽隔离区的任意元件。
图1显示本发明一实施例中具有高电压晶体管的集成电路系统100的顶部平面视图。集成电路系统100的顶部平面视图描述具有主动区102的半导体基板101，该主动区例如为第一浓度的第一类型杂质的轻掺杂区。
此例中，在该主动区中注入p型杂质。不过应当理解，在本发明其他实施中，还可采用n型杂质。还应当理解，该注入杂质的第一浓度可为极低浓度。
隔离区104例如为浅槽隔离区，其邻接主动区102以使该主动区102与半导体基板101的其余部分隔离。栅极电极106，例如多晶硅层，可图案化于隔离区104的上方并横穿主动区102。寄生晶体管107可由位于主动区102和隔离区104的边界上方的栅极电极106形成。
源极108可由延伸于隔离区104和栅极电极106以外的主动区102形成。源极108可进一步通过注入第二浓度的第二类型杂质形成，其中，该第二类型与该第一类型相反，并且该第二浓度大于该第一浓度。可在源极108中形成源极接触110，以与半导体基板101上面的其他元件连接。
漏极112可由延伸于隔离区104和栅极电极106以外的主动区102形成。漏极112可进一步通过注入第二浓度的第二类型杂质形成。可在漏极112中形成漏极接触114，以与半导体基板101上面的其他元件连接。
可在位于主动区102外面的栅极电极106上形成栅极接触116。栅极电极106可注入第一浓度或更大浓度的第二类型杂质。
在CMOS兼容高电压(high voltage；HV)制程中，不同工作电压的元件集成于半导体基板101中。在某些应用中，可使用双栅或三栅制程。一般而言，这些制程包括低电压(low votage；LV)核心元件、中电压(medium voltage；MV)输入输出元件以及高电压元件。各元件类型使用不同的阱和源极/漏极注入，例如轻掺杂漏极(lightly dopeddrain；LDD)注入。为获得更好的元件性能并提升可靠性，在栅极电极106形成之前执行高电压和中电压漂移注入。
可形成与主动区102和隔离区104边界重叠的隔离边缘注入118，例如第三浓度的第一类型杂质注入，其中，该第三浓度等于或大于所述第二浓度。隔离边缘注入118的形成早于栅极电极106的形成。
本发明人发现，通过施加浓度大于该主动区的浓度且与该主动区的最小重叠为0.1微米的隔离边缘注入118，可消除由寄生晶体管107启动而引发的双峰问题。本发明人还发现，可使用浓度在5.0×1011至1.0×1016原子/平方厘米范围内的高电压兼容CMOS制程中可用的几个现有制程注入，这几个制程能够达成同样的效果，从而在无需额外掩膜或制程步骤的情况下解决双峰问题。此发现解决了多年来一直困扰集成电路设计人员并且是材料和生产耗费高达几百万美元的场可靠性问题根源的问题。
本发明人发现，隔离边缘注入118可包括自下述部分注入：低电压p型阱(LVPWELL)，包括远高于第一浓度的第一类型杂质；高电压p型双扩散漏极(high voltage p-type double diffused drain；HVPDDD)，包括远高于第一浓度的第一类型杂质；中电压p型轻掺杂漏极(medium voltage p-type lightly doped drain；MVPLDD)，包括高于或等于第二浓度的第一类型杂质。
应当理解，选择上述注入清单用以解决本例的高电压NMOS元件的双峰问题，并且高电压PMOS元件可使用不同的掩膜组。还应当理解，隔离边缘注入118还可用于邻接隔离区104的任意中电压元件或低电压元件。
本发明人发现，采用隔离边缘注入118可大大增加寄生晶体管107的阈值电压(Vth)，从而有效阻止该寄生晶体管启动。本发明人还发现，隔离边缘注入118可破坏沿该浅槽隔离边缘形成的电场，因此使得用于执行沟槽边缘圆角化(rounding)的额外制程步骤变得没有必要。
图2显示图1的集成电路系统100沿图1中的线2-2的剖视图。该集成电路系统100的剖视图描述形成于栅极氧化层202上方的栅极电极106。
栅极氧化层202可延伸于栅极电极106以外并延伸于隔离区104的上方。隔离区104可延伸至沟槽204的外侧边缘。隔离边缘注入118可与沟槽204的内侧边缘重叠。阱区206可注入第一浓度的第一掺杂，以在该元件启动时形成沟道208。
尽管图中所示的隔离边缘注入118延伸于隔离区104以外，但是这里仅为示例性质。为使隔离边缘注入118有效，隔离边缘注入118只需经过沟槽204的内侧边缘即可。
图3显示本发明第一替代实施例中具有高电压晶体管的集成电路系统300的顶部平面视图。集成电路系统300的顶部平面视图描述具有主动区102的半导体基板101，该主动区例如为第一浓度的第一类型杂质轻掺杂区。
此例中，在该主动区中注入p型杂质。不过应当理解，在本发明其他实施中，还可采用n型杂质。还应当理解，该注入杂质的第一浓度可为极低浓度。
隔离区104，例如为浅槽隔离区，邻接主动区102以使该主动区102与半导体基板101的其余部分隔离。栅极电极106，例如为多晶硅层，可图案化于隔离区104的上方并横穿主动区102。寄生晶体管107可由位于主动区102和隔离区104边界上方的栅极电极106形成。
源极108可由延伸于隔离区104和栅极电极106以外的主动区102形成。源极108可进一步通过注入第二浓度的第二类型杂质形成，其中，该第二类型与该第一类型相反，并且该第二浓度大于该第一浓度。可在源极108中形成源极接触110，以与半导体基板101上面的其他元件连接。
漏极112可由延伸于隔离区104和栅极电极106以外的主动区102形成。漏极112可进一步通过注入第二浓度的第二类型杂质形成。可在漏极112中形成漏极接触114，以与半导体基板101上面的其他元件连接。
可在位于主动区102外面的栅极电极106上形成栅极接触116。栅极接触116可注入第一浓度或更大浓度的第二类型杂质。
在栅极电极106的蚀刻制程中，可在栅极电极106中形成开口302。开口302可与图2中的沟槽204的内侧边缘对齐并延伸至主动区102内。
虽然图中的开口302以大比例显示，但其仅为示例性质，实际的开口尺寸仅受技术的最小特征尺寸限制。典型的开口尺寸可小至0.3微米×0.3微米。
隔离边缘注入304可通过开口302形成。可在栅极电极106蚀刻制程后，利用高电压p型轻掺杂漏极施加窗口注入，或者在侧壁(spacer)形成制程步骤后，进行P+注入，或者二者的组合。在栅极电极106的N+注入制程期间可掩盖开口302，以防止注入物进入该开口302。
应当理解，选择上述注入用以解决本例的高电压NMOS元件的双峰问题，并且高压PMOS元件可使用不同的掩膜组。还应当理解，隔离边缘注入304还可应用于邻接隔离区104的任意中电压元件或低电压元件。
图4显示图3的集成电路系统300沿图3中的线4-4的剖视图。该集成电路系统300的剖视图描述形成于栅极氧化层202上方的栅极电极106。
栅极氧化层202可延伸于栅极电极106以外并延伸于隔离区104的上方。栅极氧化层202可具有开口302，该开口302位于该栅极氧化层202的边缘附近并位于沟槽204内侧边缘的上方。
隔离区104可延伸至沟槽204的外侧边缘。隔离边缘注入304可与沟槽204的内侧边缘重叠。阱区206可注入第一浓度的第一掺杂，以在该元件启动时形成沟道208。
本发明人发现，采用隔离边缘注入304可大大增加寄生晶体管107的阈值电压(Vth)，从而有效阻止该寄生晶体管启动。本发明人还发现，隔离边缘注入304可破坏沿浅槽隔离边缘形成的电场，因此使得用于执行沟槽边缘圆角化的额外制程步骤变得没有必要。
图5显示本发明第二替代实施例中具有高电压晶体管的集成电路系统500的顶部平面视图。集成电路系统500的顶部平面视图描述具有主动区102的半导体基板101，该主动区例如为第一浓度的第一类型杂质轻掺杂区。
此例中，在该主动区中注入p型杂质。不过应当理解，在本发明其他实施中，还可采用n型杂质。还应当理解，该注入杂质的第一浓度可为极低浓度。
隔离区104，例如为浅槽隔离区，邻接主动区102以使该主动区102与半导体基板101的其余部分隔离。栅极电极106，例如为多晶硅层，可图案化于隔离区104的上方并横穿主动区102。寄生晶体管107可由位于主动区102和隔离区104边界上方的栅极电极106形成。
源极108可由延伸于隔离区104和栅极电极106以外的主动区102形成。源极108可进一步通过注入第二浓度的第二类型杂质形成，其中，该第二类型与该第一类型相反，并且该第二浓度大于该第一浓度。可在源极108中形成源极接触110，以与半导体基板101上面的其他元件连接。
漏极112可由延伸于隔离区104和栅极电极106以外的主动区102形成。漏极112可进一步通过注入第二浓度的第二类型杂质形成。可在漏极112中形成漏极接触114，以与半导体基板101上面的其他元件连接。
可在位于主动区102外面的栅极电极106上形成栅极接触116。栅极接触116可注入第一浓度或更大浓度的第二类型杂质。
可将栅极电极106的N+注入与隔离边缘注入502阻断。在随后的制程步骤中，隔离边缘注入502可通过P+注入完成。该P+注入是注入浓度远大于第一浓度的第一类型杂质。
本发明人发现，在隔离边缘注入502中采用P+注入可显著地增加寄生晶体管107的阈值电压(Vth)，从而有效阻止该寄生晶体管启动。本发明人还发现，隔离边缘注入502可破坏沿浅槽隔离边缘形成的电场，因此使得用于执行沟槽边缘圆角化的额外制程步骤变得没有必要。
图6显示图5的集成电路系统500沿图5中的线6-6的剖视图。该集成电路系统500的剖视图描述形成于栅极氧化层202上方的栅极电极106。
栅极氧化层202可延伸于栅极电极106以外并延伸于隔离区104的上方。栅极氧化层202可具有隔离边缘注入502，其位于该栅极氧化层202的边缘附近并位于沟槽204内侧边缘的上方，并且可对该区域内的栅极电极106进行P+注入。
隔离区104可延伸至沟槽204的外侧边缘。隔离边缘注入502可与沟槽204的内侧边缘重叠。阱区206可注入第一浓度的第一掺杂，以在该元件启动时形成沟道208。
本发明人发现，采用具有P+注入的隔离边缘注入502可显著地增加寄生晶体管107的阈值电压(Vth)，从而有效阻止该寄生晶体管启动。本发明人还发现，隔离边缘注入502可破坏沿浅槽隔离边缘形成的电场，因此使得用于执行沟槽边缘圆角化的额外制程步骤变得没有必要。
图7显示具有第一注入形状的高电压晶体管的集成电路系统700的顶部平面视图。集成电路系统700的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第一注入形状708，例如正方形，可位于主动区702和隔离区(未图示)之间的边界处。第一注入形状708可位于沿主动区702边缘的任意位置，只要该位置落在栅极电极704内即可。
接触706可用于互连集成电路系统700与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图8显示具有第二注入形状802的高电压晶体管的集成电路系统700的顶部平面视图。集成电路系统700的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第二注入形状802，例如较长边沿主动区702的长方形，可位于主动区702和隔离区(未图示)之间的边界处。第二注入形状802可位于沿主动区702边缘的任意位置，只要该位置落在栅极电极704内即可。
接触706可用于互连集成电路系统700与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图9显示具有第三注入形状902的高电压晶体管的集成电路系统700的顶部平面视图。集成电路系统700的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第三注入形状902，例如较短边沿主动区702的长方形，可位于主动区702和隔离区(未图示)之间的边界处。第三注入形状902可位于沿主动区702边缘的任意位置，只要该位置落在栅极电极704内即可。
接触706可用于互连集成电路系统700与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图10显示具有第四注入形状1002的高电压晶体管的集成电路系统700的顶部平面视图。集成电路系统700的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第四注入形状1002，例如圆形，可位于主动区702和隔离区(未图示)之间的边界处。第四注入形状1002可位于沿主动区702边缘的任意位置，只要该位置落在栅极电极704内即可。
接触706可用于互连集成电路系统700与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图11显示具有第五注入形状1102的高电压晶体管的集成电路系统700的顶部平面视图。集成电路系统700的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第五注入形状1102，例如底边位于主动区702上的三角形，可位于主动区702和隔离区(未图示)之间的边界处。第五注入形状1102可位于沿主动区702边缘的任意位置，只要该位置落在栅极电极704内即可。
接触706可用于互连集成电路系统700与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图12显示具有第一注入形状708的高电压晶体管的集成电路系统1200的顶部平面视图。集成电路系统1200的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第一注入形状708，例如正方形，可位于主动区702和隔离区(未图示)之间的边界处。第一注入形状708可沿主动区702边缘并在该栅极电极704内。第一注入形状708可位于相对栅极电极704的中央位置处。
接触706可用于互连集成电路系统1200与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图13显示具有第一注入形状708的高电压晶体管的集成电路系统1200的顶部平面视图。集成电路系统1200的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第一注入形状708，例如正方形，可位于主动区702和隔离区(未图示)之间的边界处。第一注入形状708可沿主动区702的边缘并在该栅极电极704内。第一注入形状708可位于相对栅极电极704偏左的位置处。
接触706可用于互连集成电路系统1200与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
图14显示具有第一注入形状708的高电压晶体管的集成电路系统1200的顶部平面视图。集成电路系统1200的顶部平面视图描述邻接隔离区(未图示)的主动区702。栅极电极704，例如多晶硅层，横穿主动区702。
第一注入形状708，例如正方形，可位于主动区702和隔离区(未图示)之间的边界处。第一注入形状708可沿主动区702的边缘并在该栅极电极704内。第一注入形状708位于相对栅极电极704偏右的位置处。
接触706可用于互连集成电路系统1200与其他元件。应当理解，所描述的几何形状驻留于图1的半导体基板101的上面。
本发明人发现，图1的集成电路系统100通过施加注入解决了所述双峰问题，其中该注入为浓度远大于第一浓度的第一类型注入，注入形状可为正方形、长方形、圆形、三角形或其它几何形状，并且该形状可位于沿图1的主动区102和隔离区104边界的任意位置处，只要该位置落在图1的栅极电极106内即可。本发明人还发现，上述任意解决方案在解决该双峰问题上都有相同的功效。
图15显示本发明实施例中开口302的正交视图。该开口302的正交视图描述具有开口302的栅极电极106的片断1500。可通过多晶蚀刻制程和侧壁蚀刻制程保持开口302的尺寸和形状，而无任何可侦测到的瑕疵。能够将开口保持在0.3微米×0.3微米级将提供良好的制程控制并提供改善制程的可能。
本发明人发现，通过实施图5所示的第二替代实施例的集成电路系统500，产量提高了20％。这是在无需额外掩膜或制程步骤的情况下实现的极大改进。本发明的方法和装置可应用于双扩散漏金属氧化物半导体(double-diffused drain metal oxide semiconductor；DDD MOS)、低电压金属氧化物半导体(low voltage metal oxide semiconductor；LVMOS)、横向扩散金属氧化物半导体(laterally diffused metal oxidesemiconductor；LDMOS)、垂直双扩散金属氧化物半导体(verticaldouble-diffused metal oxide semiconductor；VDMOS)或使用浅槽隔离的其他MOS技术。
图16显示本发明实施例中集成电路系统100的制造方法1600的流程图。方法1600包括：在方块1602中，提供具有主动区的半导体基板，该主动区注入了第一浓度的第一类型杂质；在方块1604中，形成围绕该主动区的隔离区；在方块1606中，形成围绕该主动区的隔离区；在方块1608中，在该主动区和隔离区的上方施加栅极电极，从而形成寄生晶体管，其中，该栅极电极注入了第二浓度的第二类型杂质；以及在方块1610中，施加隔离边缘注入，以抑制该寄生晶体管，其中，该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。
所述方法、流程、装置、设备、产品和/或系统简单明了、经济有效、灵活多变而有效，可适应现有技术实施，因此非常适合经济有效地制造使用浅槽隔离的集成电路系统，并与现有的制造方法或制程和技术完全兼容。
本发明的另一个重要优点是其符合降低成本、简化系统、提高性能的历史性发展趋势。
因此，本发明的上述以及其他优点提升了技术水平。
尽管本文结合特定实施例描述了本发明，应当理解，本领域技术人员可根据上述说明进行替换、修改和变更。因此，所有此类替换、修改和变更均落入权利要求范围内。上述内容或附图所示内容均为描述性质，而非限制本发明。

Claims (10)

1.一种集成电路系统的制造方法，包括：
提供具有主动区的半导体衬底，该主动区注入了第一浓度的第一类型杂质；
围绕该主动区形成隔离区；
在该主动区和隔离区的上方施加栅极电极，从而形成寄生晶体管，其中，该栅极电极注入了第二浓度的第二类型杂质；以及
施加隔离边缘注入于邻近沟槽的阱区，以抑制该寄生晶体管，其中，该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。
2.如权利要求1所述的集成电路系统的制造方法，还包括在该栅极电极中形成开口，以施加该隔离边缘注入。
3.如权利要求1所述的集成电路系统的制造方法，还包括在该栅极电极的相对侧形成源极和漏极。
4.如权利要求1所述的集成电路系统的制造方法，还包括在该栅极电极下方形成沟道。
5.如权利要求1所述的集成电路系统的制造方法，其中，施加该隔离边缘注入包括注入正方形、长方形、圆形或三角形。
6.一种集成电路系统，包括：
具有主动区的半导体衬底，该主动区注入了第一浓度的第一类型杂质；
围绕该主动区的隔离区；
寄生晶体管，由位于该主动区和隔离区上方的栅极电极形成，其中，该栅极电极注入了第二浓度的第二类型杂质；以及
隔离边缘注入，位于阱区且邻近该阱区的沟槽，用以抑制该寄生晶体管，其中该隔离边缘注入采用第三浓度的第一类型杂质，该第三浓度大于或等于该第二浓度。
7.如权利要求6所述的集成电路系统，其中，该栅极电极中具有开口，以通过该开口施加该隔离边缘注入。
8.如权利要求6所述的集成电路系统，还包括在该栅极电极的相对侧的源极和漏极。
9.如权利要求6所述的集成电路系统，还包括在该栅极电极下方的沟道。
10.如权利要求6所述的集成电路系统，其中，该隔离边缘注入包括正方形、长方形、圆形或三角形注入。
CN2010102005891A 2009-06-19 2010-06-08 具有高电压晶体管的集成电路系统及其制造方法 Expired - Fee Related CN101930946B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,451 US8138051B2 (en) 2009-06-19 2009-06-19 Integrated circuit system with high voltage transistor and method of manufacture thereof
US12/488,451 2009-06-19

Publications (2)

Publication Number Publication Date
CN101930946A CN101930946A (zh) 2010-12-29
CN101930946B true CN101930946B (zh) 2013-07-03

Family

ID=43353512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102005891A Expired - Fee Related CN101930946B (zh) 2009-06-19 2010-06-08 具有高电压晶体管的集成电路系统及其制造方法

Country Status (3)

Country Link
US (1) US8138051B2 (zh)
CN (1) CN101930946B (zh)
TW (1) TWI413211B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120124788A (ko) * 2011-05-04 2012-11-14 삼성전자주식회사 반도체 소자
CN102412184B (zh) * 2011-05-23 2014-03-12 上海华力微电子有限公司 离子注入调整隔离氧化物应力的浅沟槽隔离结构制备方法
CN103456636A (zh) * 2012-06-05 2013-12-18 上海华虹Nec电子有限公司 解决晶体管的IdVg曲线双峰现象的方法
CN103632970B (zh) * 2012-08-22 2016-04-13 上海华虹宏力半导体制造有限公司 抑制nmos器件的双峰效应的方法
CN104241354B (zh) * 2013-06-09 2018-03-06 中芯国际集成电路制造(上海)有限公司 Ldmos晶体管及其形成方法
CN103346090B (zh) * 2013-06-28 2017-05-10 上海华虹宏力半导体制造有限公司 横向扩散金属氧化物半导体器件的制造方法
US9219117B2 (en) * 2014-04-22 2015-12-22 Infineon Technologies Ag Semiconductor structure and a method for processing a carrier
CN105990115A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 一种半导体器件及其制造方法、电子装置
US9406771B1 (en) * 2015-09-15 2016-08-02 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
CN105405891A (zh) * 2015-12-31 2016-03-16 上海华虹宏力半导体制造有限公司 高压ldmos器件
KR102449211B1 (ko) * 2016-01-05 2022-09-30 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자
CN111092112B (zh) * 2018-10-23 2020-11-13 合肥晶合集成电路有限公司 Mos场效应晶体管及其制造方法
CN109888017A (zh) * 2019-02-26 2019-06-14 电子科技大学 一种抗辐照ldmos器件
CN111987044B (zh) * 2019-05-21 2023-12-01 无锡华润微电子有限公司 半导体器件的制造方法及半导体器件
US11444169B2 (en) * 2020-02-27 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor device with a gate structure having recesses overlying an interface between isolation and device regions
CN113314610B (zh) * 2020-02-27 2024-04-30 台湾积体电路制造股份有限公司 晶体管器件及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4714519A (en) * 1987-03-30 1987-12-22 Motorola, Inc. Method for fabricating MOS transistors having gates with different work functions
US5320974A (en) * 1991-07-25 1994-06-14 Matsushita Electric Industrial Co., Ltd. Method for making semiconductor transistor device by implanting punch through stoppers
US5643822A (en) 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
US5804496A (en) * 1997-01-08 1998-09-08 Advanced Micro Devices Semiconductor device having reduced overlap capacitance and method of manufacture thereof
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US5998848A (en) * 1998-09-18 1999-12-07 International Business Machines Corporation Depleted poly-silicon edged MOSFET structure and method
EP1102327B1 (en) * 1999-11-15 2007-10-03 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
KR100374551B1 (ko) * 2000-01-27 2003-03-04 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US6562697B1 (en) * 2002-03-07 2003-05-13 Samsung Electronics Co., Ltd. Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
JP2004193585A (ja) 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
US7473615B2 (en) 2005-08-05 2009-01-06 Micron Technology, Inc. Semiconductor processing methods
CN101179026A (zh) * 2006-11-07 2008-05-14 中芯国际集成电路制造(上海)有限公司 一种降低hvldnmos截止电流的方法
KR20090051894A (ko) * 2007-11-20 2009-05-25 주식회사 동부하이텍 반도체 소자의 제조 방법
TW200924109A (en) 2007-11-21 2009-06-01 Promos Technologies Inc Method for forming shallow trench isolation structure and method for preparing recessed gate structure using the same
KR101413651B1 (ko) * 2008-05-28 2014-07-01 삼성전자주식회사 트랜지스터를 구비한 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
CN101930946A (zh) 2010-12-29
US20100320529A1 (en) 2010-12-23
TWI413211B (zh) 2013-10-21
US8138051B2 (en) 2012-03-20
TW201101423A (en) 2011-01-01

Similar Documents

Publication Publication Date Title
CN101930946B (zh) 具有高电压晶体管的集成电路系统及其制造方法
CN104900591A (zh) 低成本半导体器件制造方法
US7868422B2 (en) MOS device with a high voltage isolation structure
CN101740392B (zh) Ldmos晶体管、半导体器件及其制造方法
CN101501654A (zh) 单次可编程存储单元的新结构与制造方法
US20130082326A1 (en) Superjunction ldmos and manufacturing method of the same
CN101783295B (zh) 一种高压ldmos器件及其制造方法
TWI739252B (zh) 溝槽式mosfet元件及其製造方法
CN104821321A (zh) 半导体存储器装置及其制造方法
CN103579005B (zh) 采用高电压反注入的功率晶体管
CN102751198B (zh) 半导体器件中mos晶体管的形成方法
CN102891088A (zh) 垂直双扩散金属氧化物半导体场效应晶体管器件制造方法
JP2011134981A (ja) 不揮発性半導体記憶装置及びその製造方法
CN111883484B (zh) 开关ldmos器件的制造方法
JP5964091B2 (ja) 半導体装置およびその製造方法
CN102623313A (zh) 环状离子注入方法、半导体器件及其制造方法
CN1964004A (zh) 改善高压nmos器件隔离特性的方法
KR100773399B1 (ko) 반도체 소자 및 그 형성 방법
CN104882445B (zh) 掩膜只读存储器及其制造方法和使用方法
CN102969318B (zh) P型otp器件及其制造方法
CN113644135B (zh) 场效晶体管及其制造方法
CN104253045A (zh) Vdmos器件及其制造方法
CN102881691B (zh) P型otp器件及制作方法
CN102610505A (zh) 一种源漏重掺杂方法、半导体器件及其制造方法
CN102623352A (zh) P-ldmos的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130703

Termination date: 20200608