CN101834154B - 校正系统、校正方法与晶片盒 - Google Patents

校正系统、校正方法与晶片盒 Download PDF

Info

Publication number
CN101834154B
CN101834154B CN2009101644594A CN200910164459A CN101834154B CN 101834154 B CN101834154 B CN 101834154B CN 2009101644594 A CN2009101644594 A CN 2009101644594A CN 200910164459 A CN200910164459 A CN 200910164459A CN 101834154 B CN101834154 B CN 101834154B
Authority
CN
China
Prior art keywords
wafer
mentioned
slot
order
contraposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101644594A
Other languages
English (en)
Other versions
CN101834154A (zh
Inventor
曾国书
宋易偿
曹家齐
林志哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101834154A publication Critical patent/CN101834154A/zh
Application granted granted Critical
Publication of CN101834154B publication Critical patent/CN101834154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • H01L21/67265—Position monitoring, e.g. misposition detection or presence detection of substrates stored in a container, a magazine, a carrier, a boat or the like
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/137—Associated with semiconductor wafer handling including means for charging or discharging wafer cassette
    • Y10S414/138—Wafers positioned vertically within cassette
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/139—Associated with semiconductor wafer handling including wafer charging or discharging means for vacuum chamber
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/14—Wafer cassette transporting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/141—Associated with semiconductor wafer handling includes means for gripping wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种校正系统、校正方法与晶片盒，用以校正包括晶片输送叶片的晶片输送系统的晶片对位，校正方法包括提供具有多个水平方向的晶片插槽的晶片盒，其中晶片插槽的每一个包括多个对侧沟槽，并且每一对侧沟槽包括上表面、侧表面，以及下表面；将导电材料安置于晶片插槽的第一晶片插槽的对侧沟槽的每一上述上表面上，导电材料用以与检测器进行电性通信，而检测器用以检测晶片何时接触到导电材料；将放置于晶片输送叶片之上的晶片输送至第一晶片插槽中；以及判断在第一晶片插槽内的晶片是否对位不准。本发明的系统及方法可用于X、Y和Z方向对位的校正。

Description

校正系统、校正方法与晶片盒
技术领域
本发明涉及一种半导体元件的制造，特别涉及一种用以校正和对准晶片输送系统的方法和装置。
背景技术
在半导体制造产业中，机械设备(robotics)常被用来在厂区内输送半导体晶片，例如基板。一般的晶片盒(wafer cassette)用以保存被大量且整体地交付的多个晶片。在整个晶片的制造过程中，晶片必须多次的从晶片盒中被取出或被置入晶片盒中。有多种机械式的晶片输送系统会被使用到。在很多情况中，当半导体晶片进出晶片盒的输送发生时，晶片盒被设置于如前开式晶片输送模块(Front Opening Unified Pod，FOUP)的晶片输送模块之内。机械式的系统通常使用晶片输送叶片(wafer transfer blade)用以将个别的晶片从晶片盒取出或置入晶片盒。在输送过程中，半导体晶片被准确地对准晶片插槽是重要的。若半导体晶片未被准确地对准晶片插槽，晶片可能被刮伤甚至碎裂，而碎裂的破片将污染此批次所有其他的晶片、晶片盒本身、晶片输送模块、晶片输送系统本身，以及相关的半导体处理设备。
随着晶片的尺寸从直径6英寸到8、10、12英寸或12英寸以上，准确的对位是关键且富有挑战性的，并且当晶片被置入设置于晶片输送模块之上的晶片盒中时，晶片盒与如前开式晶片输送模块的晶片输送模块之间也有其他的对位问题存在。机械式的系统提供晶片输送叶片用以输送晶片进出晶片盒，晶片盒由许多滑轮(pulleys)和传动皮带(belts)、多种气动系统(pneumaticsystems)以及其他定位装置(positioning devices)所组成。因此，确保机械式的系统的许多元件能够一致地动作用以产生准确的定位是一项挑战。当把晶片置入晶片盒的晶片插槽时，要确定晶片在晶片盒内的X方向、Y方向及Z方向被正确的对位也为一项挑战。
目前已经有公知的方法，用以校正与调整晶片输送叶片的对位，使晶片在晶片盒的晶片插槽中能有精确的对位，然而，这些公知的校正/对位方法通常是耗费时间和精力的。许多公知的校正/对位技术需要在过程中多次测量晶片输送叶片。然后根据多次测量的结果，使用复杂的演算法被来估计对位。执行上述测量经常要局部地拆开前开式晶片输送模块，用以校正仪器。一般而言，必需开启前开式晶片输送模块的侧盖(side door)。多个数据点被分析并根据分析的结果，用以产生调整机器位置的指令。需要6小时来完成(公知方法)建议的对位处理。此外，许多对位处理需要供应商提供测量工具和/或仪器。再者，在如前开式晶片输送模块的晶片输送模块被开启用以检查定位及对位之后，必须进行污染物(particle)的测试，方能让晶片输送模块再回到生产线上。若晶片输送模块不能通过污染物的测试，晶片输送系统将不能被使用，并且伴随着财务上的冲击及大幅增加半导体元件制造的周期时间(cycletime)。
因此，急需一种可靠、有效且快速的方法，用以校正晶片输送系统的对位。
发明内容
有鉴于此，为了满足上述及其他需求，本发明提供一种校正方法，用以校正包括晶片输送叶片的晶片输送系统的晶片对位，上述校正方法包括：提供具有多个水平方向的晶片插槽的晶片盒，其中晶片插槽的每一个包括多个对侧沟槽，并且每一对侧沟槽包括上表面、侧表面，以及下表面；将导电材料安置于晶片插槽的第一晶片插槽的对侧沟槽的每一上表面上，导电材料用以与检测器进行电性通信(electrical communication)，而检测器用以检测晶片何时接触到导电材料；将放置于晶片输送叶片的一晶片输送至第一晶片插槽中；以及判断在第一晶片插槽内的晶片是否对位不准。
根据另一实施例，本发明提供一种系统，用以校正晶片输送系统的晶片对位，上述系统包括晶片盒、导电材料、检测器、晶片输送叶片以及控制器。晶片盒具有多个水平设置的晶片插槽，其中晶片插槽的每一个包括多个对侧沟槽，并且对侧沟槽的每一个包括上表面、侧表面，以及下表面。导电材料位于晶片插槽的至少一第一晶片插槽的对侧沟槽的上表面之上。检测器用以检测晶片何时接触到导电材料，并与导电材料进行电性通信。晶片输送叶片用以输送晶片至每一晶片插槽。控制器用以根据检测器所发出且用以指出上述晶片的位置的信号，对晶片输送叶片进行校正。
根据另一实施例，本发明提供一种晶片盒，用以校正晶片输送系统的晶片对位，晶片盒包括多个晶片插槽，晶片插槽包括第一晶片插槽，第一晶片插槽包括至少一导电表面，导电表面电性耦接至检测器，检测器用以检测晶片何时接触到导电材料。
本发明的系统及方法可用于X、Y和Z方向对位的校正。
附图说明
当本发明伴随着附图一起被阅读时，本发明由上述实施方式被充分了解。要强调的是，根据一般常识，附图的多种特征并未按照比例所绘。相对地，为了清楚地说明，得以任意延长或缩短多种特征的尺度。在整个说明书及附图中，相同的附图标记(数字(元件)符号)代表相同的特征。附图简单说明包括下列附图：
图1为根据本发明的一晶片输送系统的俯视平面图；
图2为根据本发明的一晶片输送系统的局部截面正视图，用以显示一晶片大致上是准确地被对准的；
图3为根据本发明的一晶片输送系统的局部截面正视图，用以显示一晶片是对位不准的；
图4为根据本发明的一晶片输送系统的局部截面正视图，用以显示一晶片是对位不准的；以及
图5为一局部截面正视图，用以显示根据本发明的另一实施例的一晶片输送系统。
并且，上述附图中的附图标记说明如下：
1～晶片输送机器；        3～晶片；
5～晶片输送叶片；        7～侧壁；
9、15～晶片位置；        11～表面；
17～晶片输送叶片位置；   19～晶片盒；
21～导电薄膜；           23、23A、23B～晶片插槽；
25、59～导电材料；       27～上表面；
29～侧表面；                31～下表面；
33、47、45、51～金属线；    35～蜂鸣器；
37～左指示灯；              39～右指示灯；
41～检测器；                43～晶片输送模块。
具体实施方式
本发明提供一种可以与半导体制造产业的多种机械式晶片输送系统相结合的对位及校正系统。校正处理发生于当晶片被置入水平方向放置的晶片盒时，且晶片盒的晶片插槽及被置入晶片盒的晶片被水平设置。较佳实施例将于说明书中描述并且代表所示出的附图的情况，但应该了解的是：本发明的动作原理也可同样地应用于将晶片置入垂直方向的晶片盒或其他方向的晶片盒。水平方向的晶片盒可以被安置于任何位置，例如与一半导体工艺设备相关的一接收位置(receive position)。根据一具体实施例，半导体晶片较佳地被安置于一晶片输送模块(例如一前开式晶片输送模块)之内，即被安置于装载组件(loading assembly)或半导体工艺设备上的接收位置内。本发明的系统及方法可用于X、Y和Z方向对位的校正。
图1为根据本发明的一晶片输送系统的平面图，此晶片输送系统包括具有晶片3在晶片输送叶片5之上的晶片输送机器(robot)1。晶片3可以是任意半导体或是半导体制造产业中所使用的晶片，并且可以是半导体产业中所使用的任意大小的晶片。根据许多具体实施例，晶片3的直径的范围由3英寸至14英寸。晶片输送叶片5是一种常见的构件，用以将晶片3从许多地点取回或递送至许多地点。晶片5的下表面通常设置于晶片输送叶片5的上表面。在一些实施例中，晶片输送叶片5可以利用真空吸引的方式抓住(gripping)晶片3。侧壁7代表晶片输送盒的晶片插槽的边缘，并且晶片位置9代表晶片3大致上被安置于正确的位置，即在X和Y方向被正确地对位。晶片插槽也包括多个表面11，用以当晶片输送叶片5移走后，让晶片3可以置于表面11之上。虚线代表的是当晶片3是对位不准时的晶片位置15及晶片输送叶片位置17，其中对位不准是相对于由侧壁7所定义及局限的晶片插槽而言。
图2为根据本发明的一晶片输送系统的局部截面正视图，其中晶片3通过晶片输送叶片5被置入晶片盒19的晶片插槽23内的晶片位置。晶片盒19包括用以容纳多个晶片3的多个晶片插槽23。晶片输送叶片5是晶片输送机器1的一部分，晶片输送机器1未显示于图2中。每一晶片插槽23包括一对侧沟槽(opposed grooves)，用以作为一晶片的两侧边的插座(recetacles)，图2所示的对侧沟槽的每一个沟槽(groove)由上表面27、侧表面29以及下表面31所定义而成。侧表面29代表水平设置的上述对侧沟槽的空的区域(voidarea)的纵向(lateral)边界，并用以组合形成晶片插槽23。在图2中，晶片3是大致上被准确地对位，并且被设置于第一晶片插槽23的一对相对的下表面31之上。在本实施例中，晶片插槽23是晶片盒19内最上面的晶片插槽23。晶片盒19可被安置于晶片输送模块43之内，而晶片输送模块43用以将一盒晶片或多盒晶片从一工艺设备送到另一工艺设备。在一具体实施例中，晶片输送盒43为前开式晶片输送模块。导电材料25被设置于每一上述对侧沟槽的上表面27，其中对侧沟槽用以组合成晶片插槽23，而晶片插槽23实质上提供导电表面给上表面27。导电材料25为金属薄片(foil)、金属线(wire)或其他合适的导电材料，导电材料25用以与检测器41作电性通信(electrical communication)，而检测器41用以检测晶片何时碰触(contacts)到导电材料25。在图2所示的具体实施例中，金属线33和47电性耦接其个别的导电材料25至检测器41，但是根据其他具体实施例，无线或其他电性通信模式也可用于提供检测器41与导电材料25之间的电性通信。在所示的实施例中，晶片3为测试晶片并包括导电薄膜21于其上。晶片3的导电薄膜21也通过金属线45耦接至检测器41，其中在不同的实施例中，金属线45可由其他的电性通信模式所取代。
多种常见的检测器可以用以作为检测器41，检测器41可以检测晶片3与导电材料25之间的电性接触，导电材料25被设置于晶片盒19的对侧沟槽之一或二者之上，对侧沟槽被设置于晶片盒19的对侧(opposed sides)并用以形成晶片插槽23。在一具体实施例中，检测器41包括蜂鸣器(audiobuzzer)35，蜂鸣器35用以指出晶片3与对侧的导电材料25之一间的电性接触。连结至晶片插槽23内的对侧沟槽上的导电材料的不同电性连结，例如金属线33及金属线47，用以使得检测器可以指出晶片3与对侧沟槽的哪一侧有电性接触。在图2所示的情况下，检测器41的左指示灯37与右指示灯39分别与晶片插槽23的上述对侧沟槽的左侧与右侧有关。根据一具体实施例，若晶片3的导电薄膜21仅与设置于晶片插槽23的对侧沟槽的左侧的导电材料25有电性接触，则只有左指示灯37会发光。换言之，检测器41可以个别地检测晶片3与对侧沟槽的任一侧上的导电材料25间的电性接触，对侧沟槽与导电材料25共同形成晶片插槽23。
晶片盒19可由半导体制造产业中所使用的合适材料所形成，包括多种塑胶材料，或其他电性绝缘且能够抵抗静电放电伤害(electrostatic dischargedamage)的材料。虽然图2所示的晶片盒19仅包括三个完整的晶片插槽23，但是，晶片盒19可以包括多种数量的插槽应该是可以被了解的，晶片盒19通常包括二十五个晶片插槽。晶片盒19的其他组态可用于其他多种的实施例。
图3显示当图2所示的实施例由于晶片3被晶片输送系统在晶片插槽23之内被放置的太高，而使得晶片3是对位不准的一种情况。根据图1的笛卡尔坐标(Cartesian coordinates)所示，对位不准是在Z方向产生。根据图3所示的实施例，晶片3的上表面(即导电薄膜21)会电性接触到于晶片插槽23的两个相对侧的上表面27上所设置的导电材料25。根据本具体实施例，左指示灯37与右指示灯39都会发光，并且蜂鸣器35发出声响用以指出不合适的对位。举例而言，晶片输送系统的晶片输送叶片5在晶片插槽3内将晶片3放置的太高。
图4显示晶片3相对于晶片插槽23对位不准的另一种情况。特别的是，在晶片插槽23中晶片23是倾斜的。根据本具体实施例，只有晶片3的右侧会电性接触到晶片插槽23的对侧沟槽的右侧的上表面27上所设置的导电材料25。在所示的实施例的左侧，晶片3并未电性接触晶片插槽23的上表面27。根据此处所述的实施例，如晶片输送机器1的晶片输送系统将晶片3相对于水平倾斜一个角度55，并且根据此具体实施例，只有右指示灯39会发光而左指示灯37则不会发光。金属线51会发送一输出信号，如后所述。
图5示出晶片3如同图2的所示而大致上合适地被对位，并显示根据本发明的晶片输送系统的另一实施例。根据多种具体实施例，多个晶片插槽23包括形成于其上的导电材料25，因此在晶片盒19内的晶片3的对位不准是可被检测的。再者，在图5的实施例中，晶片盒19的晶片插槽23、23A及23B包括沿着其个别的表面29延伸的导电材料59。导电材料59可沿着表面29的全部长度而延伸，例如晶片插槽23A所示；或是仅沿着表面29的部分长度，例如晶片插槽23B所示。晶片插槽23、23A及23B的表面29上的导电材料59允许水平的(沿着如图1的Y方向)对位不准被检测器41所检测。
根据前述每一实施例，当用以指出晶片3的导电薄膜21与晶片盒19的对侧插槽23的每一个或两者的电性材料25或59间有电性接触的检测器41检测到电性接触时，检测器41产生声音指示(indication)或视觉指示，并且用以指出晶片3位置的外送(outgoing)信号通过金属线51被发送(见图4)。外送信号被发送至控制器(图5中未显示)，而控制器提供反馈至晶片输送机器1，用以校正对准从而修正任何的对位不准。根据一具体实施例，在第一晶片插槽，用以指出晶片3位置的外送信号被产生且通过金属线51被发送至控制器之后，晶片3被置入另一晶片插槽或其他晶片插槽，并产生用以指出位置的相应外送的信号为每一个额外的晶片插槽23，并且通过金属线51被发送至上述控制器。外送信号共同地指出在整个晶片输送叶片的范围内，晶片3的对位的任意漂移。若有需要，控制器接着根据外送信号提供反馈至晶片输送机器1用以校正对位。
前述仅用以说明本发明的动作原理。本领域普通技术人员应能了解可由其中设计出多种安排，虽然上述安排在此处并未明确描述，具体化实现本发明的动作原理被包括于本发明的精神与范畴之内。再者，所有例子及此处列举的条件式用语仅用于教导的目的，从而帮助读者了解本发明的动作原理以及由发明人所贡献的概念，进而深入了解本发明，并且能没有局限地了解此处特意列举的例子与情况。再者，此处所有叙述列举了本发明的动作原理、型态以及实施例，也列举了本发明的特例，用以涵盖本发明在结构上与功能上的等效物。此外，本发明的特例用以使上述等效物涵括目前已知的以及未来被发展的等效物，举例而言，用以执行相同功能的任何元件，而不论其结构。
此具体实施例的描述用以被阅读从而连结至所附的图示，上述图示被认为所有书面描述的一部分。在上述描述中，相对的用语，例如“较低的”、“较高的”、“水平的”、“垂直的”、“在…的上”、“在…的下”、“向上”、“向下”、“最高的”、“最低的”，以及其衍生字(例如“水平地”、“向下地”、“向上地”等)应被理解成用以参考对照的情况说明，且上述情况说明在接续的讨论中被描述或在图示中被显示。此等相对的用语是用于说明的方便，并非用以将本发明的装置限制在上述情况说明下被架构或操作。特别的是，本发明的方法与装置可用以将晶片垂直地或以其他角度置入晶片盒中。关于连结关系的用语“耦接至…”，以及类似的用语，例如“连接至…”与“互相连接于…”，是关联于与两者的附加关系，其中一结构通过介于一中间结构被直接或间接地附加至另一结构，除非特别地说明，上述附加关系也包括可移除或不可移除的附加关系。
虽然本发明已用较佳实施例公开如上，然而其并非用以限制本发明。更确切地说，所附的权利要求应被宽广地理解，使本领域普通技术人员可以在未脱离本发明的等效物的精神与范畴的情况下，用以包括本发明其他的变动型式及实施例。

Claims (15)

1.一种校正方法，用以校正包括一晶片输送叶片的一晶片输送系统的晶片对位，上述校正方法包括：
提供具有多个水平方向的晶片插槽的一晶片盒，其中上述晶片插槽的每一个包括多个对侧沟槽，并且每一上述对侧沟槽包括一上表面、一侧表面，以及一下表面；
将一导电材料安置于上述晶片插槽的一第一晶片插槽的上述对侧沟槽的每一上述上表面上，上述导电材料用以与一检测器进行电性通信，而上述检测器用以检测一晶片何时接触到上述导电材料，其中，所述晶片上包括导电薄膜；
将放置于上述晶片输送叶片之上一晶片输送至上述第一晶片插槽中；以及
判断在上述第一晶片插槽内的上述晶片是否对位不准。
2.如权利要求1所述的校正方法，还包括发送一对位不准的指示至一控制器，并且根据上述指示校正上述晶片输送叶片的对位。
3.如权利要求1所述的校正方法，其中上述提供上述晶片盒的歩骤包括将上述晶片盒放置在一晶片输送模块之内，并且上述晶片输送模块是在一半导体工艺设备的一接收位置之内。
4.如权利要求3所述的校正方法，其中上述晶片输送模块包括一前开式晶片输送模块。
5.如权利要求1所述的校正方法，其中上述判断在上述第一晶片插槽内的上述晶片是否对位不准的歩骤包括上述检测器分别地检测上述对侧沟槽的每一个与上述晶片之间的电性接触。
6.如权利要求1所述的校正方法，还包括将上述导电材料设置在上述第一晶片插槽的上述对侧沟槽的各个上述侧表面之上，其中上述导电材料包括金属薄片或金属导线。
7.如权利要求1所述的校正方法，其中上述判断在上述第一晶片插槽内的上述晶片是否对位不准的歩骤还包括发送一警报，上述警报为一声音警报及一视觉警报的至少之一。
8.如权利要求1所述的校正方法，其中上述判断在上述第一晶片插槽内的上述晶片是否对位不准的歩骤还包括发送一第一灯光以及一第二灯光的至少之一的光，上述第一灯光用以表示上述晶片与上述第一晶片插槽的上述对侧沟槽的一第一沟槽之间的电性接触，而上述第二灯光用以表示上述晶片与上述第一晶片插槽的上述对侧沟槽的另一个之间的电性接触。
9.如权利要求1所述的校正方法，还包括在上述晶片的一表面上提供一导电材料，用以与上述检测器作电性通信。
10.如权利要求2所述的校正方法，其中上述多个晶片插槽还包括一第二晶片插槽，并且在上述输送上述晶片进入上述第一晶片插槽之后，上述校正方法还包括：
将上述晶片输送至上述第二晶片插槽；
判断在上述第二晶片插槽内的上述晶片是否对位不准；
发送在第二晶片插槽内一对位不准的指示至上述控制器；以及
根据上述指示校正上述晶片输送叶片的对位。
11.一种校正系统，用以校正晶片输送系统的晶片对位，上述系统包括：
一晶片盒，具有多个水平设置的晶片插槽，其中上述晶片插槽的每一个包括多个对侧沟槽，并且上述对侧沟槽的每一个包括一上表面、一侧表面，以及一下表面；
一导电材料，位于上述晶片插槽的至少一第一晶片插槽的上述对侧沟槽的上述上表面之上，其中上述导电材料包括金属薄片或金属导线；
一检测器，用以检测一晶片何时接触到上述导电材料，上述检测器用以与上述导电材料进行电性通信，其中，所述晶片上包括导电薄膜；
一晶片输送叶片，用以输送上述晶片至每一上述晶片插槽；以及
一控制器，用以根据上述检测器所发出且用以指出上述晶片的位置的一信号，对上述晶片输送叶片进行校正。
12.如权利要求11所述的校正系统，其中上述检测器发送一视觉警报，上述视觉警报为一第一灯光与一第二灯光中的至少之一的发光，上述第一灯光用以表示上述晶片与上述第一晶片插槽的上述对侧沟槽的一第一沟槽之间的电性接触，而上述第二灯光用以表示上述晶片与上述第一晶片插槽的上述对侧沟槽的另一个之间的电性接触。
13.如权利要求11所述的校正系统，还包括设置于上述第一晶片插槽的上述对侧沟槽的上述侧表面的上的导电材料。
14.一种晶片盒，用以校正晶片输送系统的晶片对位，上述晶片盒包括多个晶片插槽，上述晶片插槽包括一第一晶片插槽，上述第一晶片插槽包括至少一导电表面，上述导电表面电性耦接至一检测器，上述检测器用以检测其上包括导电薄膜的一晶片何时接触到上述导电表面，其中上述导电表面包括金属薄片或金属导线。
15.如权利要求14所述的晶片盒，其中上述晶片插槽的每一个包括一对对侧沟槽，上述对侧沟槽用以承接上述晶片的各个对边。
CN2009101644594A 2009-03-12 2009-08-05 校正系统、校正方法与晶片盒 Active CN101834154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/403,077 US8215890B2 (en) 2009-03-12 2009-03-12 Semiconductor wafer robot alignment system and method
US12/403,077 2009-03-12

Publications (2)

Publication Number Publication Date
CN101834154A CN101834154A (zh) 2010-09-15
CN101834154B true CN101834154B (zh) 2012-02-15

Family

ID=42718182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101644594A Active CN101834154B (zh) 2009-03-12 2009-08-05 校正系统、校正方法与晶片盒

Country Status (3)

Country Link
US (1) US8215890B2 (zh)
CN (1) CN101834154B (zh)
TW (1) TWI404077B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681412B2 (ja) * 2010-08-27 2015-03-11 川崎重工業株式会社 板状部材収納用ラック、板状部材移載設備、及び板状部材収納方法
US8731718B2 (en) * 2010-10-22 2014-05-20 Lam Research Corporation Dual sensing end effector with single sensor
JP6148025B2 (ja) * 2013-02-04 2017-06-14 株式会社Ｓｃｒｅｅｎホールディングス 受渡位置教示方法、受渡位置教示装置および基板処理装置
US10099377B2 (en) 2016-06-29 2018-10-16 Applied Materials, Inc. Methods and systems providing misalignment correction in robots
KR102181121B1 (ko) * 2016-09-20 2020-11-20 주식회사 원익아이피에스 기판 이송 장치 및 기판 이송 장치의 제어 방법
CN106876308B (zh) * 2017-04-14 2023-05-23 常州亿晶光电科技有限公司 硅片自动纠正装置
TWI641073B (zh) * 2018-03-09 2018-11-11 創意電子股份有限公司 晶圓載運裝置
US11031266B2 (en) * 2018-07-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer handling equipment and method thereof
KR20200078773A (ko) * 2018-12-21 2020-07-02 세메스 주식회사 반전 유닛 및 이를 가지는 기판 처리 장치
CN111640694B (zh) * 2020-06-01 2021-09-28 上海精测半导体技术有限公司 一种晶圆上片系统的校准和监控方法及晶圆上片系统
CN111725114B (zh) * 2020-06-30 2023-07-14 北京北方华创微电子装备有限公司 加热灯的位置校正装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242872A (zh) * 1997-10-17 2000-01-26 奥林巴斯光学工业株式会社 晶片输送装置
KR20080005022A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 카세트 내의 웨이퍼 오정렬 검출장치

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US5217341A (en) * 1989-08-18 1993-06-08 Applied Materials, Inc. Method for aligning wafers within a semiconductor wafer cassette
JPH0828205B2 (ja) * 1989-10-27 1996-03-21 株式会社日立製作所 ウエハ搬送装置
US5438418A (en) * 1992-01-22 1995-08-01 Matsushita Electric Industrial Co., Ltd. Robot-teaching cassette
US5387067A (en) * 1993-01-14 1995-02-07 Applied Materials, Inc. Direct load/unload semiconductor wafer cassette apparatus and transfer system
US5417537A (en) * 1993-05-07 1995-05-23 Miller; Kenneth C. Wafer transport device
US5563798A (en) * 1994-04-05 1996-10-08 Applied Materials, Inc. Wafer positioning system
TW319751B (zh) * 1995-05-18 1997-11-11 Toshiba Co Ltd
US5980194A (en) * 1996-07-15 1999-11-09 Applied Materials, Inc. Wafer position error detection and correction system
US6024393A (en) * 1996-11-04 2000-02-15 Applied Materials, Inc. Robot blade for handling of semiconductor substrate
US5783834A (en) * 1997-02-20 1998-07-21 Modular Process Technology Method and process for automatic training of precise spatial locations to a robot
KR100265757B1 (ko) * 1997-05-09 2000-09-15 윤종용 반도체 제조장비의 웨이퍼 오탑재 방지센서
US5988971A (en) * 1997-07-09 1999-11-23 Ade Optical Systems Corporation Wafer transfer robot
US6256555B1 (en) * 1998-12-02 2001-07-03 Newport Corporation Robot arm with specimen edge gripping end effector
WO2000033359A2 (en) * 1998-12-02 2000-06-08 Kensington Laboratories, Inc. Specimen holding robotic arm end effector
US6300644B1 (en) * 1998-12-21 2001-10-09 Microtool, Inc. Tool for aligning a robot arm to a cassette for holding semiconductor wafers
TW469483B (en) * 1999-04-19 2001-12-21 Applied Materials Inc Method and apparatus for aligning a cassette
US6763281B2 (en) * 1999-04-19 2004-07-13 Applied Materials, Inc Apparatus for alignment of automated workpiece handling systems
US6388436B1 (en) * 1999-08-06 2002-05-14 International Business Machines Corporation Apparatus for calibrating the alignment of a wafer cassette holder to a robot blade
US6631935B1 (en) * 2000-08-04 2003-10-14 Tru-Si Technologies, Inc. Detection and handling of semiconductor wafer and wafer-like objects
US6653944B2 (en) * 2001-07-20 2003-11-25 Taiwan Semiconductor Manufacturing Co. Ltd Semiconductor wafer transport pod equipped with cover latch indicator
US6454327B1 (en) * 2001-07-27 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd Wafer blade equipped with edge bumper
US6813543B2 (en) * 2002-10-08 2004-11-02 Brooks-Pri Automation, Inc. Substrate handling system for aligning and orienting substrates during a transfer operation
US7151366B2 (en) * 2002-12-03 2006-12-19 Sensarray Corporation Integrated process condition sensing wafer and data analysis system
JP4001555B2 (ja) * 2003-02-04 2007-10-31 沖電気工業株式会社 ウエハハンドリングチェッカー
US6889818B2 (en) * 2003-04-09 2005-05-10 Lsi Logic Corporation Wafer blade contact monitor
US6934606B1 (en) * 2003-06-20 2005-08-23 Novellus Systems, Inc. Automatic calibration of a wafer-handling robot
KR100587684B1 (ko) * 2004-06-30 2006-06-08 삼성전자주식회사 웨이퍼 정렬장치
TWM302118U (en) * 2006-06-15 2006-12-01 United Microelectronics Corp Detection apparatus of wafer lock of pod
US7661544B2 (en) * 2007-02-01 2010-02-16 Tokyo Electron Limited Semiconductor wafer boat for batch processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1242872A (zh) * 1997-10-17 2000-01-26 奥林巴斯光学工业株式会社 晶片输送装置
KR20080005022A (ko) * 2006-07-07 2008-01-10 삼성전자주식회사 카세트 내의 웨이퍼 오정렬 검출장치

Also Published As

Publication number Publication date
US20100234992A1 (en) 2010-09-16
TWI404077B (zh) 2013-08-01
CN101834154A (zh) 2010-09-15
TW201034029A (en) 2010-09-16
US8215890B2 (en) 2012-07-10

Similar Documents

Publication Publication Date Title
CN101834154B (zh) 校正系统、校正方法与晶片盒
US20200185257A1 (en) Substrate processing apparatus and substrate transfer method
US6195619B1 (en) System for aligning rectangular wafers
US9908236B2 (en) Transfer system and transfer method
CN107112266A (zh) 工具自动教导方法和设备
US11189512B2 (en) Stocker
KR20180090066A (ko) 반도체 또는 디스플레이 시스템 분야에서 사용되는 이송 위치 측정용 테스트 더미 및 상기 이송 위치 측정용 테스트 더미를 이용한 정밀 이송 측정 방법
KR20150092717A (ko) 기판 반송 기구의 위치 검출 방법, 기억 매체 및 기판 반송 기구의 위치 검출 장치
US6519502B2 (en) Apparatus and method for positioning a cassette pod onto a loadport by an overhead hoist transport system
CN104897053A (zh) 可编程数字化机器视觉检测平台
JP6146537B2 (ja) ティーチングユニット及びティーチング方法
CN110364461B (zh) 晶圆状态检测设备、方法及晶圆装卸载腔室
KR102092524B1 (ko) 인쇄회로기판, 이송 시스템 및 제조 시스템
US6300644B1 (en) Tool for aligning a robot arm to a cassette for holding semiconductor wafers
CN108724961B (zh) 一种打标设备
US20190119051A1 (en) Unloading System
KR20160078612A (ko) 프로브 카드 로딩 장치, 그를 포함하는 프로브 카드 관리 시스템
JP2016183893A (ja) 電子部品搬送装置、電子部品検査装置、電子部品搬送装置の位置決め装置および電子部品搬送装置の位置決め方法
CN210167333U (zh) 一种晶圆装载设备
KR101476061B1 (ko) 반도체 웨이퍼 ｏｃｒ 소터
JP2014509751A (ja) 電子装置検査のための配置装置
JP2019139474A (ja) ティーチングシステム、ティーチングユニット、ターゲットプレート、及びティーチング方法
KR20170089783A (ko) 전기적 연속성을 사용하여 엔드 이펙터 평탄도 검증
CN116367972A (zh) 机器人以及基板形状异常检查方法
JP4580719B2 (ja) 基板搬送装置及び基板搬送方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant