CN101789264A - 操作非易失性存储器的方法 - Google Patents

Abstract

操作非易失性存储器的方法，所述方法包括：对存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的单元；以及，当出现具有高于第一参考电压的阈值电压的单元时，执行第二编程操作并且使用高于第一参考电压的第二参考电压来执行第二验证操作。

Description

操作非易失性存储器的方法

相关申请的交叉引用

要求于2009年1月23日提交的韩国专利申请第10-2009-0006026号的优先权，其全部内容通过引用合并于此。

背景技术

一个或更多实施例涉及操作非易失性存储器的方法。

近来，对可以电编程和电擦除并且不需要以某些间隔再写数据的刷新功能的非易失性存储器的需求日益增多。

非易失性存储单元能够实现电编程/电擦除操作并且能够在电子通过施加到薄氧化物层上的强电场而移动时通过改变阈值电压来执行编程和擦除操作。

非易失性存储器可以：包括存储单元阵列，其中被配置成存储数据的单元排列成矩阵形式；以及页面缓冲器，配置成将数据写入到存储单元阵列的具体单元中或者读取存储在存储单元阵列的具体单元中的数据。页面缓冲器包括：连接到某些存储单元的位线对；寄存器，配置成临时存储要被编程到存储单元阵列中的数据或者临时存储从存储单元阵列的某些单元读取的数据；感测节点，配置成感测某一位线或某一寄存器的电压电平；以及位线选择单元，配置成控制是否连接某一位线和感测节点。

在这种非易失性存储器的验证操作中，存在以下问题：由于源线跳动现象(bouncing phenomenon)出现不足编程单元(under-programmedcell)，从而引起读取裕度降低。此外，出现跳动现象，即其中源线的电压电平依赖于相邻单元(例如，在端部的单元)的编程状态而变化。因而，通过具体单元的电流水平变化。因而，得到被确定为已经编程而实际上没有被完全编程的单元(即不足编程单元)。

没有被编程为具有第一参考电压PV1或更高电压的单元可能被确定为已经编程。因而，对应于第一参考电压PV1和读取电压Vread之间的差的读取裕度减少。这种现象可能对多级单元(MLC)编程方法不利。这是因为，在MLC编程方法中，期望在两个或更多的阈值电压的分布之间的读取裕度更大。

发明内容

一个或更多个实施例涉及操作非易失性存储器的方法，该方法通过在一定时间之后升高验证操作的参考电压来执行验证以便防止出现不足编程单元。

一个实施例涉及一种操作非易失性存储器的方法，包括：对存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的单元，以及，当出现具有高于第一参考电压的阈值电压的单元时，执行第二编程操作并且使用高于第一参考电压的第二参考电压来执行第二验证操作。

第二参考电压可以高于第一参考电压约50mV。第二编程操作和第二验证操作将执行少于或者等于预定数目的次数。第二编程操作和第二验证操作可以执行多达两次或三次。

当存储在页面缓冲器中的数据变为编程完成数据时，可以确定出现了具有高于第一参考电压的阈值电压的单元。

该方法还包括：如果在第二编程操作和第二验证操作已经执行了预定的次数后执行进一步的编程操作，则执行第三编程操作和第一验证操作。

另一实施例涉及一种操作非易失性存储器的方法，包括：对存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的单元；当出现具有高于第一参考电压的阈值电压的单元时，执行第二编程操作并且使用高于第一参考电压的第二参考电压来执行第二验证操作；以及，在第二编程操作和第二验证操作已经执行了预定次数后，执行第三编程操作和第一验证操作直到存储单元的阈值电压高于第一参考电压。

又一实施例涉及一种操作非易失性存储器的方法，包括：对第一、第二、和第三存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的第一存储单元；以及，当出现具有高于第一参考电压的阈值电压的第一存储单元时，以等于或少于预定数目的次数来执行第二编程操作和第二验证操作。可以使用高于第一参考电压的第二参考电压来执行第二验证操作。

在上述实施例中，所述方法包括，如果在第二编程操作和第二验证操作已经执行了预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作和第一验证操作。可替选地，所述方法可以包括：如果在第二编程操作和第二验证操作已经执行了预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作、第一验证操作和第二验证操作。可替选地，所述方法可以包括：如果在第二编程操作和第二验证操作已经执行了预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作、第一验证操作和第三验证操作。使用高于第二参考电压的第三参考电压来执行第三验证操作。

在第二编程操作和第二验证操作的执行中，当存储在页面缓冲器中的数据变为编程完成数据时，可以确定出现了具有高于第一参考电压的阈值电压的第一存储单元。

第二参考电压可以高于第一参考电压约50mV。第二编程操作和第二验证操作可以执行多达两次或三次。

附图说明

图1是示出应用一个或更多个实施例的非易失性存储器的存储单元阵列的构造的图；

图2A和2B是示出因为源线的电阻分量而出现的源线跳动现象的图；

图3是示出在非易失性存储器中出现的不足编程现象的曲线图；

图4是示出根据实施例的非易失性存储器的编程和验证操作的图；

图5是示出根据实施例的操作非易失性存储器的方法的流程图；

图6是示出应用一个或多个实施例的非易失性存储器的页面缓冲器的图；

图7是示出在应用一个或更多个实施例的非易失性存储器中的一位通过确定单元的连接关系的图；以及

图8是示出根据实施例的非易失性存储器的编程和验证操作的图。

具体实施方式

此后，将参考附图结合一个或更多个实施例来详细描述本发明。提供附图以便使本领域技术人员理解本发明的一个或更多个实施例的范围。

图1是示出应用一个或更多个实施例的非易失性存储器的存储单元阵列的构造的图。

存储单元阵列可以是如图1所示的单个存储单元块100。存储单元块100包括：配置成存储数据的存储单元组MC0至MCn；配置成选择和使能存储单元的字线WL0、WL1、...WLn；以及，配置成输入或者输出存储单元的数据的位线BLe和BLo。存储单元阵列具有以下结构：字线组和位线组排列成矩阵形式。存储单元阵列包括连接在位线和存储单元之间的漏极选择晶体管DST以及连接在存储单元和公共源线CSL之间的源极选择晶体管SST。

串联在漏极选择晶体管DST和源极选择晶体管SST之间的存储单元组被称作单元串110。存储单元的栅极连接到字线，并且公共地连接到同一字线的一组存储单元被称作页面120。连接到相应位线的单元串并联到公共源线CSL，由此构成块。

其中，每个单元串连接到公共源线CSL。每个源线连接到与位线并联的金属旁路线(未示出)。这里，源线(即，n+扩散源线)包括图1所示的并且连接在相应相邻的源极选择晶体管SST之间的电阻分量。因为源线的高电阻而出现噪声，由此影响阈值电压的控制。

图2A和2B是示出因为源线的电阻分量而出现的源线跳动现象的图。

在这些附图中，假设对连接到所选字线的页面进行编程。在图2A中，页面不仅包括首先被编程的单元(即，快编程单元)还包括慢编程单元，该慢编程单元可能是关于同一字线的编程操作的目标但是没有变为完全编程(例如，成为不足编程)。

由于所有的慢编程单元(标为1)还没有被编程，所以它们从预充电电平被放电至接地电压。这里，源线的电压由于源线的电阻而升高，其中快编程单元的源极电压也升高。因而，快编程单元的感测电流Icell因为以上讨论的公共源线的噪声(即，源线电压中的升高)而降低。尽管快编程单元具有低于验证电压的阈值电压，但由于降低的电流、快编程单元也被确定为已经编程。因为快编程单元被认为已经被编程到参考电压(即，等于或超过参考电压)，所以停止在快编程单元上执行编程操作。

图2B示出以下状态：其中，由于所有的慢编程单元已经被编程，所以减少了公共源线的噪声。因为公共源线的噪声减少，所以流过快编程单元的电流可以进一步增加。

出现了其中源线的电压电平依赖于相邻单元的编程状态而变化的跳动现象，所以流过某一单元的电流水平变化。因而，得到了被确定为已经编程而还没有完全编程(即，不足编程单元)的单元。

图3是示出在非易失性存储器中出现的不足编程现象的曲线图。

如图3所示，由于上述原因，尽管单元没有被编程为具有第一参考电压PV1或更高电压，但是该单元还是被读取为已经编程。因而，减少了对应于第一参考电压PV1和读取电压Vread之间的差的读取裕度。这一现象可能对MLC编程方法是不利的。这是因为，在MLC编程方法中期望在两个或更多个阈值电压的分布之间的读取裕度较大。

设计了一个或多个实施例来解决由源线跳动现象造成的不足编程问题。

图4是示出根据实施例的非易失性存储器的编程和验证操作的图；并且图5是示出根据实施例的操作非易失性存储器的方法的流程图。

首先，在步骤500执行编程操作。

根据增量步进脉冲编程(ISPP)来执行编程操作。通过施加具有编程脉冲形式的编程电压至字线来执行编程操作。在施加每个编程脉冲之后执行验证操作，且只要施加编程脉冲，就通过升高编程电压来执行编程操作。

接着，在步骤510基于第一参考电压PV1来执行第一验证操作。

即，执行验证操作以便检查待编程单元是否已经被编程至具有第一参考电压PV1或更高电压。使用已知的验证操作来执行第一验证操作。换句话说，在位线预充电至高电平后，第一参考电压PV1施加到连接到待验证单元的字线，并且通过电压Vpass施加到连接到其余单元的字线。其余单元经由通过电压Vpass而全部接通。当待验证单元的阈值电压低于第一参考电压PV1时，接通对应的单元。因而，预充电位线的电荷经由单元串朝着公共源线放电。

然而，当待验证单元的阈值电压高于第一参考电压PV1时，没有接通对应的单元。因而，位线的电压电平保持在高电平状态。由此，通过感测位线的电压电平的变化来确定是否已经将待编程单元编程为具有第一参考电压PV1或更高电压。

作为验证操作的结果，在步骤520确定是否出现属于待编程单元的具有第一参考电压PV1或更高电压的单元编程。

并不希望使用随后描述的第二参考电压来执行验证操作(步骤540)直到出现被编程为具有第一参考电压或更高电压的单元。即，直到出现被编程为具有第一参考电压或更高电压的单元才出现被编程为具有第二参考电压或更高电压的单元，其中第二参考电压高于第一参考电压。因而，该步骤用作确定执行基于第二参考电压的验证操作的时间点的步骤。

属于待编程单元的被编程为具有第一参考电压或更高电压的单元首次出现的时间点与存储于每个页面缓冲器中的待编程数据变成编程完成数据的时间点相同。被编程为具有第一参考电压或更高电压的单元首次出现的时间点被称作一位通过(1-bit-pass)时间点。随后描述确定一位通过时间点的方法。

重复执行编程操作500和第一验证操作510直到出现被编程为具有第一参考电压或更高电压的单元。

作为在步骤520的确定的结果，如果确定已经出现被编程为具有第一参考电压或更高电压的单元，则在步骤530执行编程操作。然后在步骤540执行基于比第一参考电压高的第二参考电压的第二验证操作。

这里，待编程单元与在第一验证操作(步骤510)中的待编程单元相同。即，在将被编程为具有第一参考电压或更高电压的单元上执行基于第二参考电压的第二验证操作。在得到快编程单元的同时，单元被编程为具有第二参考电压或更高电压以便防止出现不足编程单元。如上所述，尽管没有被完全编程为具有第一参考电压或更高电压，由于具有高编程速度的快编程单元，单元被确定为已经被编程为第一参考电压，因此可能出现源线跳动现象。当利用增加的参考电压执行验证操作时可以解决这一问题。第二参考电压(PV1＊)可以增加不足编程单元的阈值电压中的最低阈值电压与第一参考电压之间的差那么多。可替选地，第二参考电压(PV1＊)可以设置成比第一参考电压PV1高50mV至100mV。

返回参考图3，可以看出，当基于第二参考电压(PV1＊)执行第二验证操作时，可以减少不足编程单元的数目。

第二验证操作被执行限定的次数。如果允许不加限制地执行第二验证操作，因为用来将不具有高编程速度的单元编程至第二参考电压所花费的时间，用来执行编程操作所花费的时间增加。

为此，在步骤550确定第二验证操作执行的次数是否大于临界值。作为确定的结果，如果确定第二验证操作执行的次数等于或小于临界值，则重复执行编程操作(步骤530)和第二验证操作(步骤540)。

然而，作为确定的结果，如果确定第二验证操作执行的次数大于临界值，则在步骤560执行编程操作并且接着在步骤570执行基于第一参考电压的第一验证操作。

这里，临界值可以设置成诸如2或3的某一值，或者可以依赖于存储单元的特性、编程速度等来调节。

接着，重复执行编程操作(步骤560)和第一验证操作(步骤570)，直到在步骤S580所有待编程单元被编程为具有第一参考电压或更高电压。

这里，在每个编程操作中(步骤500、530和560)，根据ISPP方法施加由步进电压升高的编程脉冲。

以下描述确定出现被编程为具有第一参考电压或更高电压的单元的时间点的方法。

图6是示出应用一个或更多个实施例的非易失性存储器的页面缓冲器的图。

注意，图6的页面缓冲器是示例性的并且可以以各种方式来修改。

页面缓冲器600包括：位线选择单元610；位线感测单元612；感测节点预充电单元614；数据输入单元616；感测节点感测单元618；第一寄存器620；第二寄存器630；第三寄存器640；第一数据传输单元650；第二数据传输单元660；感测节点放电单元670；通过完成确定单元680；以及一位通过确定单元690。

位线选择单元610包括：NMOS晶体管N615，配置成响应于第一位线选择信号BSLe来连接偶数位线BLe和感测节点SO；以及，NMOS晶体管N617，配置成响应于第二位线选择信号BSLo来连接奇数位线BLo和感测节点SO。位线选择单元610还包括：可变电压输入端子，配置成施加某一电平的可变电压VIRPWR；NMOS晶体管N611，配置成响应于第一放电信号DISCHe来连接偶数位线BLe和可变电压输入端子；以及NMOS晶体管N613，配置成响应于第二放电信号DISCHo来连接奇数位线BLo和可变电压输入端子。

依赖于上述结构可以选择性地连接某一位线和感测节点。位线感测单元612包括：NMOS晶体管N612，配置成响应于位线感测信号PBSENSE而接通并且连接到位线选择单元610和感测节点SO。当执行验证/读取操作时，位线感测单元612施加感测电压，使得某一存储单元的状态被传递给感测节点SO。在一个或更多个实施例中，可以去除位线感测单元612，并且位线感测单元612的功能可以被位线选择单元610的位线选择晶体管N615和N617代替。

感测节点预充电单元614响应于预充电信号Prechb将高电平电压VDD施加到感测节点SO。为此，感测节点预充电单元614包括连接在电源端子VDD和感测节点SO之间的PMOS晶体管P614。因而，响应于低电平的预充电信号将高电平的电源电压施加到感测节点SO。

数据输入单元616接收外部数据并将其传递给第一寄存器。为此，数据输入单元616包括：NMOS晶体管N616，配置成响应于输入驱动信号YADRV来传递外部数据；NMOS晶体管N617，配置成响应于第一数据输入信号DATALOAD来传递外部数据至第一寄存器的第一节点CB；以及NMOS晶体管N619，配置成响应于第二数据输入信号DATALOAD_N将外部数据传递到第一寄存器的第二节点CB_N。

第二节点感测单元618依赖于感测节点的电压电平将接地电压施加到寄存器620、630和640中的每个。为此，感测节点感测单元618包括：NMOS晶体管N618，其具有连接到感测节点的栅极并且连接在寄存器620、630和640中的每个和接地端子之间。因而，依赖于感测节点的电压电平将接地电压施加到寄存器中的每个。

第一寄存器620包括：配置成存储数据的锁存单元622；以及数据设置单元626，配置成响应于数据设置信号CRST和CSET将由接地电压供给单元618传来的接地电压传递给锁存单元622。锁存单元622包括第一反向器IV622和第二反向器IV624。第一反向器IV622的输出端子连接到第二反向器IV624的输入端子，并且第二反向器IV624的输出端子连接到第一反向器IV622的输入端子。在第一反向器IV622的输入端子和第二反向器IV624的输出端子之间的节点被称作第一节点CB。在第一反向器IV622的输出端子和第二反向器IV624的输入端子之间的节点被称作第二节点CB_N。因而，具有相反电平的数据存储在第一节点CB和第二节点CB_N中。

数据设置单元626包括NMOS晶体管N626和NMOS晶体管N628。NMOS晶体管N626响应于第一数据设置信号CRST将由接地电压供给单元618传来的接地电压施加到第一节点CB。NMOS晶体管N628响应于第二数据设置信号CSET将由接地电压供给单元618传来的接地电压施加到第二节点CB_N。

第一寄存器630包括：配置成存储数据的锁存单元632；以及数据设置单元636，配置成响应于数据设置信号MRST和MSET将由接地电压供给单元618传来的接地电压传递给锁存单元632。锁存单元632包括第一反向器IV632和第二反向器IV634。第一反向器IV632的输出端子连接到第二反向器IV634的输入端子，并且第二反向器IV634的输出端子连接到第一反向器IV632的输入端子。在第一反向器IV632的输入端子和第二反向器IV634的输出端子之间的节点被称作第一节点MB。在第一反向器IV632的输出端子和第二反向器IV634的输入端子之间的节点被称作第二节点MB_N。因而，具有相反电平的数据存储在第一节点MB和第二节点MB_N中。

数据设置单元636包括NMOS晶体管N636和NMOS晶体管N638。NMOS晶体管N636响应于第一数据设置信号MRST将由接地电压供给单元618传来的接地电压施加到第一节点MB。NMOS晶体管N638响应于第二数据设置信号MSET将由接地电压供给单元618传来的接地电压施加到第二节点MB_N。

第三寄存器640包括：配置成存储数据的锁存单元642；以及数据设置单元646，配置成响应于数据设置信号TRST和TSET将由接地电压供给单元618传来的接地电压传递给锁存单元642。

锁存单元642包括第一反向器IV642和第二反向器IV644。第一反向器IV642的输出端子连接到第二反向器IV644的输入端子，并且第二反向器IV644的输出端子连接到第一反向器IV642的输入端子。在第一反向器IV642的输入端子和第二反向器IV644的输出端子之间的节点被称作第一节点TB。在第一反向器IV642的输出端子和第二反向器IV644的输入端子之间的节点被称作第二节点TB_N。因而，具有相反电平的数据存储在第一节点TB和第二节点TB_N中。

数据设置单元646包括NMOS晶体管N646和NMOS晶体管N648。NMOS晶体管N646响应于第一数据设置信号TRST将由接地电压供给单元618传来的接地电压施加到第一节点TB。NMOS晶体管N648响应于第二数据设置信号TSET将由接地电压供给单元618传来的接地电压施加到第二节点TB_N。

第一数据传递单元650包括NMOS晶体管N652和NMOS晶体管N654。NMOS晶体管N652响应于第一数据传递信号CTRAN_N将存储在第一寄存器620的第一节点CB中的数据传递给感测节点。NMOS晶体管N654响应于第二数据传递信号CTRAN将存储在第一寄存器620的第二节点CB_N中的数据传递给感测节点。因而，响应于某一数据传递信号可以将存储在某一节点中的数据传递到感测节点。

第二数据传递单元660包括响应于数据传递信号MTRAN将存储在第二寄存器630的第二节点MB_N中的数据传递给感测节点的NMOS晶体管N660。

感测节点放电单元670包括第一放电单元672和第二放电单元676。第一放电单元672响应于第一感测节点放电信号TSOSET_N并依赖于第三寄存器640的第一节点TB的电平将感测节点放电至接地电平。第二放电单元676响应于第二感测节点放电信号TSOSET并依赖于第三寄存器640的第二节点TB_N的电平将感测节点放电至接地电平。

第一放电单元672包括串联在感测节点SO和接地之间的第一和第二NMOS晶体管N672和N674。这里，如图6所示，连接到接地的第一NMOS晶体管N672配置成响应于第一节点TB而接通，并且连接到感测节点SO的第二NMOS晶体管N674配置成响应于第一感测节点放电信号TSOSET_N而接通。可替选地，连接到接地的第一NMOS晶体管N672可以配置成响应于第一感测节点放电信号TSOSET_N而接通，并且连接到感测节点的第二NMOS晶体管N674可以配置成响应于第一节点TB而接通。因而，当施加第一感测节点放电信号TSOSET_N并且存储在第一节点TB中的数据是高电平数据时，感测节点可以放电至接地电平。

第二放电单元676包括串联在感测节点SO和接地之间的第三和第四NMOS晶体管N676和N678。这里，如图6所示，连接到接地的第三NMOS晶体管N676配置成响应于第二节点TB_N而接通，并且连接到感测节点SO的第四NMOS晶体管N678配置成响应于第二感测节点放电信号TSOSET而接通。可替选地，连接到接地的第三NMOS晶体管N676可以配置成响应于第二感测节点放电信号TSOSET而接通，并且连接到感测节点的第四NMOS晶体管N678可以配置成响应于第二节点TB_N而接通。因而，当施加第二感测节点放电信号TSOSET并且存储在第二节点TB_N中的数据是高电平数据时，感测节点可以放电至接地电平。

通过完成确定单元680包括串联在接地端子和第一验证信号输出端子PBVER1之间的第一和第二NMOS晶体管N682和N684。这里，第一NMOS晶体管N682响应于第一寄存器的第一节点MB而接通，并且第二NMOS晶体管N684响应于第二节点SO而接通。因而，当向感测节点施加高电平电压并且将高电平数据供给到第一寄存器的第一节点MB时，接地电压被输出至第一验证信号输出端子PBVER1。

在接地电压施加至第一验证信号输出端子PBVER1的情况下，考虑输出表示没有完成验证的失败信号。通常，在要对数据进行编程的情况下，数据0存储在第二节点MB_N。在待编程数据被编程后，数据0被转换成编程完成数据(即，数据1)。换句话说，在所有单元被编程后，数据0存储在第一节点MB中。因而，在所有单元被编程后，每个通过完成确定单元680的第一NMOS晶体管N682被关断。因而，第一验证信号输出端子PBVER1变为浮置状态。

通过完成确定单元680对应于由本申请的申请人提交的韩国专利申请第10-2008-0044127号中公开的通过/失败检查单元280和1290。可以使用通过完成确定单元680来检查是否将每个待验证单元编程为具有验证电压或更高电压。对于通过完成确定单元680的具体构造，可以参考上述申请。

第一位通过确定单元690包括串联在接地端子和第二验证信号输出端子PBVER2之间的第一和第二NMOS晶体管N692和N694。这里，第一NMOS晶体管N692响应于第一寄存器的第二节点MB_N而接通，并且第二NMOS晶体管N694响应于感测节点SO而接通。

通常，在数据要被编程的情况下，数据0存储在第二节点MB_N中。在待编程数据被编程后，数据0转换成数据1。即，在通常的读取或验证操作中，当任何一个单元被编程为具有验证电压或更高电压时，感测节点SO的电压电平保持在高电平。因而，当驱动感测节点感测单元618时，接地电压被传递到数据设置单元636。在这种情况下，当施加第一数据设置信号MRST时，存储在第二节点MB_N中的数据0被转换成数据1。因而，如果待验证的第一单元被编程为具有第一验证电压或更高电压，将高电平电压施加到感测节点，并且将高电平数据施加到第一寄存器的第二节点MB_N。因而，接地电压输出至第二验证信号输出端子PBVER2。另一方面，在单元要被擦除的情况下，从初始操作开始数据1存储在第二节点MB_N中，但是感测节点的电压电平在读取操作期间保持在低电平。因而，一位通过确定单元690没有通过待擦除单元输出接地电压至第二验证信号输出端子PBVER2。

因而，在接地电压输出至第二验证信号输出端子PBVER2的情况下，考虑已经出现被编程为具有第一验证电压的一个或多个单元(即，出现一位通过)。

图7是示出在应用一个或更多个实施例的非易失性存储器中的一位通过确定单元的连接关系的图。

非易失性存储器700包括：多个页面缓冲器710、720至730；第一逻辑组合单元740；以及第二逻辑组合单元750。第一逻辑组合单元740依赖于第一验证信号输出端子PBVER1的状态输出表示是否完成通过的信号。第二逻辑组合单元750依赖于第二验证信号输出端子PBVER2的状态输出表示是否完成通过的信号。通常，一个页面缓冲器经由偶数位线和奇数位线连接到两个不同的单元。因而，页面缓冲器的数目可以是包括在一个页面中的单元数目的一半。

如上所述，每个页面缓冲器包括通过完成确定单元732和一位通过确定单元734。每个页面缓冲器的通过完成确定单元732的输出端子与第一验证信号输出端子PBVER1并联，并且每个页面缓冲器的一位通过确定单元734的输出端子与第二验证信号输出端子PBVER2并联。通过完成确定单元732和一位通过确定单元734具有与图6所示的通过完成确定单元680和一位通过确定单元690相同的构造。

第一逻辑组合单元740响应于第一验证信号输出端子PBVER1的信号和第一检查信号IOCHK1来输出指示是否完成通过的信号。为此，第一逻辑组合单元740包括：第一上拉元件P740，其配置成响应于反向的第一检查信号IOCHK1_N来预充电第一验证信号输出端子PBVER1至高电平。第一上拉元件P740包括：PMOS晶体管P740，连接在第一验证信号输出端子PBVER1和电源端子之间并且具有输入反向的第一检查信号IOCHK1_N的栅极。

第一逻辑组合单元740还包括：NAND门NAND740，配置成接收第一验证信号输出端子PBVER1的信号和第一检查信号IOCHK1；以及反向器IV740，配置成将NAND门NAND740的输出反向并输出。

下面描述第一逻辑组合单元740的操作。首先，当施加高电平的第一检查信号IOCHK1时，第一上拉元件P740预充电第一验证信号输出端子PBVER1至高电平。高电平信号还输入到NAND门NAND740。如上所述，如果每个待编程单元被编程为具有验证电压或更高电压，则对应页面缓冲器的通过完成确定单元732的输出端子变为浮置状态。然而，如果存在没有被编程为具有验证电压或更高电压的单元，NMOS晶体管N732和N733被接通，所以第一验证信号输出端子PBVER1接地。当第一验证信号输出端子PBVER1保持在浮置状态时，第一上拉元件P740的预充电电平保持不变，所以输出表示所有待编程单元被编程为具有验证电压或更高电压的通过完成信号IOVER1。也就是说，如果输出高电平的通过完成信号IOVER1，表示所有的待编程单元被编程为具有验证电压或更高电压。如果输出低电平的通过完成信号IOVER1，表示存在未被编程为具有验证电压或更高电压的单元。逻辑组合单元的详细构造可以以各种方式进行修改。

第二逻辑组合单元750响应于第二验证信号输出端子PBVER2的信号和第二检查信号IOCHK2来输出指示一位通过的信号。

为此，第二逻辑组合单元750包括：第二上拉元件P750，其配置成响应于反向的第二检查信号IOCHK2_N来预充电第二验证信号输出端子PBVER2至高电平。第二上拉元件P750包括：PMOS晶体管P750，其具有输入反向的第二检查信号IOCHK2_N的栅极并且连接在第二验证信号输出端子PBVER2和电源端子之间。第二逻辑组合单元750还包括：反向器IV750，配置成将NAND门NAND750的输出反向。第二验证信号输出端子PBVER2的信号和第二检查信号IOCHK2输入到NAND门NAND750。

下面描述第二逻辑组合单元750的操作。首先，当施加高电平的第二检查信号IOCHK2时，第二上拉元件P750预充电第二验证信号输出端子PBVER2至高电平。高电平信号还输入到NAND门NAND750。对于编程操作，数据0或1存储在第二节点MB_N。数据0对应于单元要进行编程并且数据1对应于单元要进行擦除。因而，NMOS晶体管N734通过待编程单元而被关断，并且因此，一位通过确定单元734的输出端子变为浮置状态。此外，由于待擦除的单元的感测节点可以保持在低电平状态，NMOS晶体管N735被关断，所以一位通过确定单元734的输出端子变为浮置状态。也就是说，第二验证信号输出端子PBVER2保持在浮置状态，直到通过编程操作出现被编程为具有验证电压或更高电压的单元。

接着，如上所述，如果出现被编程为具有第一验证电压或更高电压的单元，对应页面缓冲器的一位通过确定单元734的输出端子变为接地状态。也就是说，NMOS晶体管N734和N735被接通，并且因此，第二验证信号输出端子PBVER2接地。因而，第二上拉元件P750的预充电电平通过第二验证信号输出端子PBVER2而接地。因此，低电平信号输入到NAND门NAND750的一个端子。作为响应，输出指示出现了被编程为具有验证电压或更高电压的一个单元的一位通过信号IOVER2。也就是说，当输出低电平的一位通过信号IOVER2时，表示出现了被编程为具有验证电压或更高电压的一个单元。当输出高电平的一位通过信号IOVER2时，表示没有出现任何被编程为具有验证电压或更高电压的单元。逻辑组合单元的详细构造可以以各种方式进行修改。

图8是示出根据实施例的非易失性存储器的编程和验证操作的图。

在这个实施例中，与图4的方法不同地使用MLC编程方法。在MLC编程方法中，在一个单元中存储两位或更多的数据。因而，阈值电压具有三个或更多的分布状态。例如，在执行两位MLC编程操作的情况下，存在包括擦除状态的共计四种分布状态。在擦除状态的情况下，在验证操作中不需要附加的参考电压。因而，基于总计三个参考电压PV1、PV2和PV3来执行验证操作。这里，假设被编程为具有大于第三参考电压PV3的单元是第三待编程单元，被编程为具有第三参考电压PV3或更少电压但是大于第二参考电压PV2的单元是第二待编程单元，并且被编程为具有第二参考电压PV2或更少电压但是大于第一参考电压PV1的单元是第一待编程单元。

首先，如图4所示，执行编程操作和基于第一参考电压PV1的第一验证操作。即，在所有待编程单元上执行编程操作后，基于第一参考电压执行第一验证操作。

作为第一验证操作的结果，如果出现被编程为具有第一参考电压或更高电压的单元，基于通过升高第一参考电压而获得的参考电压，在第一待编程单元上执行例如2或3次的验证操作。

接着，在执行验证操作之后，执行基于第一参考电压的第一验证操作。然后，顺序地执行基于第二参考电压的第二验证操作和基于第三参考电压的第三验证操作。

如上所述，在一个或更多个实施例中，从出现被编程为具有第一参考电压或更高电压的单元的时间点，基于升高的参考电压来执行验证操作。因而，可以防止出现由源线跳动现象所导致的不足编程单元。

Claims (14)

1.一种操作非易失性存储器的方法，所述方法包括：

在存储单元上执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的单元；以及，

当出现具有高于所述第一参考电压的阈值电压的单元时，执行第二编程操作并且使用高于所述第一参考电压的第二参考电压来执行第二验证操作。

2.如权利要求1的方法，其中所述第二编程操作和所述第二验证操作被执行少于或者等于预定数目的次数。

3.如权利要求2的方法，进一步包括：在所述第二编程操作和所述第二验证操作的执行次数达到了所述预定数目后，执行第三编程操作和所述第一验证操作。

4.如权利要求1的方法，其中当存储在页面缓冲器中的数据变为编程完成数据时，确定出现了具有高于所述第一参考电压的阈值电压的单元。

5.如权利要求1的方法，其中所述第二参考电压高于所述第一参考电压约50mV。

6.如权利要求1的方法，其中所述第二编程操作和所述第二验证操作执行多达两次或三次。

7.一种操作非易失性存储器的方法，所述方法包括：

对存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的单元；

当出现具有高于所述第一参考电压的阈值电压的单元时，执行第二编程操作并且使用高于所述第一参考电压的第二参考电压来执行第二验证操作；以及，

在所述第二编程操作和所述第二验证操作执行了预定次数后，执行第三编程操作和所述第一验证操作直到存储单元的阈值电压高于所述第一参考电压。

8.一种操作非易失性存储器的方法，所述方法包括：

对第一存储单元、第二存储单元和第三存储单元执行第一编程操作和第一验证操作直到出现具有高于第一参考电压的阈值电压的第一存储单元；以及，

当出现具有高于所述第一参考电压的阈值电压的所述第一存储单元时，以等于或少于预定次数的次数来执行第二编程操作和第二验证操作；

其中使用高于所述第一参考电压的第二参考电压来执行所述第二验证操作。

9.如权利要求8的方法，进一步包括：如果在所述第二编程操作和所述第二验证操作已经执行了所述预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作和所述第一验证操作。

10.如权利要求8的方法，进一步包括：如果在所述第二编程操作和所述第二验证操作已经执行了所述预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作、所述第一验证操作和所述第二验证操作。

11.如权利要求8的方法，进一步包括：如果在所述第二编程操作和所述第二验证操作已经执行了所述预定次数后要执行进一步的编程操作和进一步的验证操作，则执行第三编程操作、所述第一验证操作和第三验证操作，

其中使用高于所述第二参考电压的第三参考电压来执行所述第三验证操作。

12.如权利要求8的方法，其中在所述第二编程操作和所述第二验证操作的执行中，当存储在页面缓冲器中的数据变为编程完成数据时，确定出现了具有高于所述第一参考电压的阈值电压的所述第一存储单元。

13.如权利要求8的方法，其中所述第二参考电压高于所述第一参考电压约50mV。

14.如权利要求8的方法，其中所述第二编程操作和所述第二验证操作执行多达两次或三次。

Images