CN101645449A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN101645449A
CN101645449A CN200910166008A CN200910166008A CN101645449A CN 101645449 A CN101645449 A CN 101645449A CN 200910166008 A CN200910166008 A CN 200910166008A CN 200910166008 A CN200910166008 A CN 200910166008A CN 101645449 A CN101645449 A CN 101645449A
Authority
CN
China
Prior art keywords
conductive layer
capacitor
fuse
semiconductor device
capacitor hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910166008A
Other languages
English (en)
Inventor
北岛弘康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101645449A publication Critical patent/CN101645449A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种半导体器件及其制造方法。所述半导体器件能在无任何附加步骤的情况下实现布线等在熔丝下的放置。半导体器件包括在绝缘层中形成的多个第一电容器孔、在第一电容器孔中形成的电容器、由电容器和耦联至该电容器的晶体管构成的DRAM单元、在绝缘层中形成的多个第二电容器孔、以及在第二电容器孔之间形成的熔丝。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种包括动态随机存取存储器(DRAM)的半导体器件，并且尤其地涉及一种半导体器件，其包括用于替代存储单元的有缺陷位的熔丝。
背景技术
随着超大规模集成半导体器件的发展，从作为低电阻材料的Al到Cu的布线材料方面的变化变得必不可少。为了实现高速操作，需要减小Cu布线层之间的电容，而为此目的，可将低介电常数(低k)材料膜用作层间绝缘膜。然而，铜布线和低k膜具有低的防潮性，并且在将Cu用作熔丝材料的情况下，湿气通过激光切割部进入，造成相邻熔丝的腐蚀，这导致了错误判定的问题。另一方面，如果增加Al布线层以放置熔丝，则这导致成本增加。
为了解决以上问题，需要通过在可能不是Al线或Cu线的最上面的层处使用布线层来形成熔丝。例如，在日本未审查的专利公布No.10-150164和2006-228792中公开了在上布线层中形成熔丝的结构。
图19是示出在日本未审查的专利公布No.10-150164中公开的半导体器件的结构的横截面图。图19的右侧示出单元部，而左侧示出熔丝部。如图19的右侧部所示，由上电极的第二导电层192、绝缘膜193和下电极的第一导电层191形成电容器。此外，在图19的左侧所示的熔丝部中，通过与电容器元件的上电极192相同的步骤并且以相同的材料形成由第二导电层192形成的熔丝。
图20是示出在日本未审查的专利公布No.2006-228792中公开的半导体器件的结构的横截面图。日本未审查的专利公布No.2006-228792公开了一种放置导电层202的技术，以在最上面的层处形成熔丝202a，使得可能防止由熔丝切割所引起的在熔丝下方的损伤。因此，能将信号线等放置在熔丝202a下方。
发明内容
然而，本发明人发现的问题是，在日本未审查的专利公布No.10-150164中公开的半导体器件中，放置在熔丝下方的层通过熔丝的激光切割而受到损伤，从而就可靠性方面来说不允许在熔丝的下层中形成元件。
此外，本发明人发现的问题是，在日本未审查的专利公布No.2006-228792中公开的半导体器件中，需要形成用于将熔丝202a提升至较高高度的绝缘层201，以便在上层中形成用作熔丝202a的导电层202，从而需要形成绝缘层的附加步骤。
本发明实施例的第一示例性方面是半导体器件，其包括动态随机存取存储器(DRAM)单元和熔丝，该半导体器件包括具有多个第一电容器孔和多个第二电容器孔的绝缘层、用作在第一电容器孔中形成的DRAM单元的电容器、和在第二电容器孔之间形成的熔丝。
根据本发明实施例的该示例性方面，在第二电容器孔之间形成的导电层用作熔丝，从而通过形成有第一和第二电容器孔的绝缘层的厚度来吸收由熔丝切割所引起的损伤。因此，能够在不增加绝缘层的情况下将电路元件等放置在熔丝下方，这使得能减小芯片尺寸。
本发明实施例的第二示例性方面是半导体器件的制造方法，其包括在半导体衬底上形成绝缘层，在绝缘层中形成第一电容器孔和第二电容器孔，在第一电容器孔中形成电容器，和通过在第二电容器孔之间形成导电层来形成熔丝。
根据本发明实施例的示例性方面的半导体器件的制造方法，在形成有第一电容器孔的绝缘层中形成第二电容器孔，并且在第二电容器孔之间形成熔丝，使得由熔丝切割引起的损伤通过形成有第一和第二电容器孔的绝缘层的厚度吸收。因此，能够在不增加绝缘层的情况下将电路元件等放置在熔丝下方。
附图说明
结合附图，从某些示例性实施例的以下说明中，以上及其它的示例性方面、优点和特征将变得更加明显，其中：
图1是示出根据本发明第一示例性实施例的半导体器件的整体结构的平面图；
图2是在根据本发明第一示例性实施例的半导体器件中的单元部的平面图；
图3是沿图2中的线III-III的横截面图；
图4是在根据本发明第一示例性实施例的半导体器件中的熔丝部的平面图；
图5是沿图4中的线V-V的横截面图；
图6A至6D是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图7A至7C是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图8A至8B是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图9A至9B是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图10A至10B是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图11A至11B是示出根据本发明第一示例性实施例的半导体器件的制造过程的横截面图；
图12是示出根据本发明第一示例性实施例的半导体器件的优点的示意图；
图13是根据本发明第二示例性实施例的半导体器件的平面图；
图14是沿图13中的线XIV-XIV的横截面图；
图15是根据本发明第三示例性实施例的半导体器件的平面图；
图16是沿图15中的线XVI-XVI的横截面图；
图17是根据本发明第四示例性实施例的半导体器件的平面图；
图18是沿图17中的线XVIII-XVIII的横截面图；
图19是示出在日本未审查的专利公布No.10-150164中公开的半导体器件的结构的横截面图；以及
图20是示出在日本未审查的专利公布No.2006-228792中公开的半导体器件的结构的横截面图。
具体实施方式
以下参考附图说明本发明的优选示例性实施例。
[第一示例性实施例]
在下文中，把动态随机存取存储器(DRAM)作为实例，说明根据本发明第一示例性实施例的半导体器件。然而，本发明不局限于DRAM，并且可应用于包括熔丝的各种半导体器件。
图1是示出根据本发明第一示例性实施例的半导体器件的整体结构的平面图。半导体器件100包括单元部101和熔丝部102，在所述单元部101中，以矩阵来形成存储单元，而在所述熔丝部102中形成有熔丝。熔丝连接至在单元部101中形成的信号线等，以切换布线的连接。在以下的说明中，熔丝部102是用于切换位线连接的熔丝。如图1所示，熔丝部102形成于与单元部101不同的区域中。在半导体器件100中，例如在芯片的中心处形成有对接收到的和输出的数据进行控制的外围电路、用作数据的输入/输出端口的电极焊盘等。
图2是在根据本发明第一示例性实施例的半导体器件中的单元部的平面图，而图3是沿图2中的线III-III的横截面图。在图2中，为说明方便起见，省略了图3中的第四层间绝缘膜23的说明。在单元部101中，形成有积聚电荷来作为数据的电容器C和开关晶体管Tr。图3的横截面图示出连接至公共位线8的两个开关晶体管Tr，和连接至相应开关晶体管Tr的两个电容器C。
半导体衬底10的第一扩散区5和第二扩散区6分别用作开关晶体管Tr的源区和漏区。第一扩散区5放置在相邻的第二扩散区6之间。第一扩散区5由相邻的两个开关晶体管Tr共享。此外，在开关晶体管Tr的该组第二扩散区6的左侧和右侧形成有用于电隔离相邻的扩散区的隔离绝缘膜2。
在半导体衬底10上形成有第一层间绝缘膜25。在第一扩散区5与第二扩散区6之间的沟道区上方形成有栅电极4，并且在该栅电极4与沟道区之间插入有栅极绝缘膜3。形成侧壁绝缘膜26以覆盖栅电极4的外侧。此外，在第一层间绝缘膜25中形成有用于将第一扩散区5和第二扩散区6连接至上层中的引线的接触插塞12。
在第一层间绝缘膜25上形成有第二层间绝缘膜21。在与第一扩散区5对应的位置中形成有位线8。通过接触插塞7和下层中的接触插塞12将位线8电连接至半导体衬底10的第一扩散区5。换句话说，连接至位线8的接触插塞7和12用作位线8的一部分。在第二层间绝缘膜21中，在与第二扩散区6中的每个扩散区对应的位置中形成有用于将第二扩散区6连接至上层中的导电层的接触插塞11。
在第二层间绝缘膜21上形成有第三层间绝缘膜22。将第三层间绝缘膜22的厚度设定成使得确保电容器C足够的电容量。在第三层间绝缘膜22中，在与第二扩散区6对应的位置中形成到达第二层间绝缘膜21的第一电容器孔52。在第一电容器孔52的底部和侧表面上，沿第一电容器孔52形成第一导电层31。在单元部101中，第一导电层31用作电容器C的下电极。在第一电容器孔52的底部处将第一导电层31连接至第二层间绝缘膜21的接触插塞11。在第一层间绝缘膜31和第三层间绝缘膜22上形成有电容器绝缘膜41。
在第一电容器孔52内部和在第三层间绝缘膜22上方形成有第二导电层51，并且在第一电容器孔52和第三层间绝缘膜22与第二导电层51之间插入有电容器绝缘膜41。在单元部101中，第二导电层51用作电容器C的上电极。通过用作下电极的第一导电层31、电容器绝缘膜41以及用作上电极的第二导电层51，形成电容器C。第二导电层51形成在第一电容器孔52内，并且形成在相邻的第一电容器孔52之间的第三层间绝缘膜22上方。电容器C由第一导电层(下电极)31、电容器绝缘膜41和第二导电层(上电极)51组成。在第二导电层51上形成有第四层间绝缘膜23。
图4是在根据本发明第一示例性实施例的半导体器件中的熔丝部102的放大平面图，而图5是沿图4中的线V-V的横截面图。熔丝部102的横截面形状具有与单元部101的横截面形状大致相同的结构。
半导体器件包括：在绝缘层(第三层间绝缘膜22)中形成的多个第一电容器孔52(参照图3)、在第一电容器孔52中形成的电容器C、由电容器C和耦联至该电容器C的晶体管Tr构成的DRAM单元、在绝缘层(第三层间绝缘膜22)中形成的多个第二电容器孔40、以及在第二电容器孔40之间形成的熔丝50(参照图4)。
与图2和3所示单元部101中相同的元件由相同的附图标记表示。如图5所示，在半导体衬底10中形成有隔离绝缘膜2。该隔离绝缘膜2被构造成防止在上层中形成的相邻接触插塞12通过半导体层彼此电连接。在第一层间绝缘膜25中形成有穿透第一层间绝缘膜25的接触插塞12。在熔丝部102中，接触插塞12用作用于将位线8连接至上层中的熔丝50的路由线的一部分。
在第二层间绝缘膜21中形成有位线8。通过接触插塞7将位线8连接至下层中的接触插塞12。此外，在第二层间绝缘膜21中，在与接触插塞12对应的位置中形成有接触插塞11。因此，在熔丝部102中，接触插塞7、12和11用作设置在位线8中的熔丝50的路由线的一部分。将位线8路由至未示出的判定电路。熔丝50的该种路由线形成于熔丝50的下层中。
在第二层间绝缘膜21上形成第三层间绝缘膜22。在第三层间绝缘膜22中形成第二电容器孔40。如稍后所说明的，通过与单元部101的第一电容器孔52相同的步骤形成第二电容器孔40。然而，在熔丝部102的第二电容器孔40之间的间隔大于单元部101的第一电容器孔52之间的间隔，以便确保用于熔丝切割的足够长度。在第二电容器孔40的侧表面和底表面上形成有第一导电层31。该第一导电层31形成为延伸至第三层间绝缘膜22上。
形成电容器绝缘膜41，以覆盖第一导电层31和第三层间绝缘膜22。此外，在第二电容器孔40内和在第三层间绝缘膜22上方形成第二导电层51。形成第二导电层51，以填充第二电容器孔40。在第二电容器孔40内和横跨相邻的第二电容器孔40形成第二导电层51。换句话说，第二导电层51的一端延伸以覆盖一个第二电容器空40的开口，而第二导电层51的另一端延伸以覆盖另一第二电容器孔40的开口。在第二电容器孔40之间的平坦部中，当切换位线的连接时，对第二导电层51进行激光切割。也就是说，在电容器孔之间的平坦部中形成的第二导电层51用作熔丝50。
在电容器部102中，在第一导电层31和第二导电层51的端部处形成有用于使第一导电层31与第二导电层51连接的第三导电层61。因此，第一导电层31用作熔丝50(第二导电层51)的引线。除第三导电层61以外，单元部101和熔丝部102具有大致相同的结构。此外，在第二导电层51上形成有第四层间绝缘膜23。如图4所示，将具有这种结构的熔丝50在相邻的位线8之间交替地布置。换句话说，以交错布置设置在相邻位线8中形成的熔丝50。
以下说明具有以上结构的熔丝的制造方法。图6A至11B是示出根据本发明第一示例性实施例的熔丝的制造过程的横截面图。图6A至11B的左侧和右侧分别示出在各制造步骤中的单元部101的结构与熔丝部102的结构。首先参考图6A，在半导体衬底10的给定位置中形成隔离绝缘膜2。
接下来参考图6B，通过掺杂杂质离子和进行热处理在单元部101中形成扩散区5和6。此外，在半导体衬底10上，在与第一扩散区5与第二扩散区6之间的沟道区对应的位置中形成栅电极4，并且在该栅电极与沟道区之间插入有栅极绝缘膜3。此外，形成侧壁绝缘膜26以覆盖栅电极4。然后参考图6C，整体地沉积第一层间绝缘膜25。参考图6D，在第一层间绝缘膜25的给定位置中形成接触插塞12。
进一步参考图7A，在第一层间绝缘膜25上形成第二层间绝缘膜21，并且在第二层间绝缘膜21中形成接触插塞7。在接触插塞7的顶部上形成位线8。然后参考图7B，整体地沉积第二层间绝缘膜21，以覆盖位线8。此外，在与接触插塞12对应的位置中形成接触插塞11。参考图7C，沉积第三层间绝缘膜22。然后，在单元部101中形成第一电容器孔52，此外通过相同步骤，在熔丝部102中形成第二电容器孔40。单元部101的第一电容器孔52之间的间隔小于熔丝部102的第二电容器孔40之间的间隔。
然后参考图8A，在包括第一和第二电容器孔52和40的第三层间绝缘膜22的整个上方沉积用作单元部101的下电极的第一导电层31。参考图8B，在整个衬底上方涂覆有光致抗蚀剂91，以填充第一和第二电容器孔52和40。在单元部101中，通过进行整片曝光(flood exposure)和显影仅将光致抗蚀剂91残留在第一电容器孔52内。另一方面，在熔丝部102中，在该示例性实施例中通过利用掩膜图案而非进行整片曝光，将光致抗蚀剂91残留在(第三层间绝缘膜22上的)熔丝引线部中和第二电容器孔40内。
参考图9A，通过回蚀来分离第一导电层31。进一步参考图9B，去除光致抗蚀剂91。
参考图10A，通过CVD整体地形成电容器绝缘膜41，并沉积第二导电层51。参考图10B，将第二导电层51图案化。在该步骤中，将熔丝部102的第二导电层51图案化，使得与第一导电层31重叠。
然后参考图11A，在整个衬底上方沉积第三导电层61，然后回蚀该第三导电层61。结果，如图11B所示，以侧壁形状形成使第二导电层51(单元部101中的上电极)与第一导电层31(单元部101中的下电极)电连接的第三导电层61。对于除形成第三导电层61的步骤以外的过程，可应用已知的制造方法。
图12是示出根据本发明第一示例性实施例的半导体器件的优点的示意图。如图12所示，被激光切割损伤的区域朝下层变小。在根据第一示例性实施例的半导体器件中，在第二电容器孔40之间的平坦部中形成熔丝50，因此由于第三层间绝缘膜22在形成电容器C的位置处的厚度，所以能够防止由于熔丝切割造成的损伤达到下层。因为将第三绝缘膜22的厚度设定为至少大约1μm，以便获得足够的电容器C的电容量，所以能够将该厚度用于防止由于熔丝切割所造成的损伤。因此能够将布线和元件等放置在熔丝下方。这实现半导体器件较高的集成度。可以以与单元部101的制造步骤实质相同的步骤进行熔丝50的形成步骤。
此外，在根据第一示例性实施例的半导体器件中，将熔丝50的出口(路由布线)放置在比熔丝50低的层中，并以交错布置的方式设置熔丝50(参照图4)。如早先所说明的，通过激光切割而受到损伤的区域朝下层变小。因此，在第一示例性实施例中，与如在现有技术中将出口放置在熔丝的上层中的情况相比较，相邻熔丝的路由布线等不会被熔丝切割损伤。因此，能够减小熔丝节距，从而实现半导体器件较高的集成度。例如，如果用于激光切割的激光点直径为1μm，则熔丝部102中位线的间隔可以为1μm。此外，因为将路由布线放置在比熔丝50低的层中，所以在该结构中不太可能出现错误切割。
此外，除A1线和Cu线以外，第二导电层51(上电极)是最上面的布线层。如果熔丝如在现有技术中地为下层布线，则进行化学机械抛光(CMP)的次数增加，从而绝缘膜的厚度逐渐改变，导致熔丝切割不稳定，其中，化学机械抛光是制造处理中的一种。因为在该示例性实施例中，在上布线层中形成熔丝，所以能够将熔丝上方的绝缘膜的厚度稳定地控制为相当薄。
[第二示例性实施例]
图13是示出根据本发明第二示例性实施例的半导体器件的熔丝部的平面图，图14是沿图13中的线X IV-X IV的横截面图。第二示例性实施例的特征在于，通过接触插塞71将第二导电层51电连接至第一导电层31。在下文中，与第一示例性实施例中基本相同的元件由相同的附图标记指示，并且不再重复说明。
在底部处将第一导电层31连接至接触插塞11。通过接触插塞12和7将第一导电层31进一步连接至位线8，并将该第一导电层31路由至判定电路。形成第二导电层51，以在电容器孔的开口的周边上与第一导电层31部分重叠。
在第一导电层31与第二导电层51的重叠部分中形成接触插塞71，以穿透第四层间绝缘膜23。因此，接触插塞71接触第二导电层51(上电极)和第一导电层31(下电极)。此外，在第四层间绝缘膜23上形成第五层间绝缘膜24。
以下说明具有这种结构的半导体器件的制造方法。直到形成第二层间绝缘膜21的步骤，该处理与第一示例性实施例中的相同，因此不再说明。首先，沉积第三层间绝缘膜22，并且通过与单元部的第一电容器孔52相同的步骤形成第二电容器孔40。然后，沉积用作下电极的第一导电层31，并且在整个衬底上方涂覆光致抗蚀剂，以填充第二电容器孔40。尽管通过进行整片曝光和显影，光致抗蚀剂通常只残留在电容器孔内，但在该示例性实施例中，通过利用掩膜图案而非进行整片曝光，将光致抗蚀剂残留在熔丝引线部中和第二电容器孔40内。之后，通过回蚀来分离第一导电层31(下电极)。
然后，通过CVD形成电容器绝缘膜41，并沉积用作上电极的第二导电层51和将该第二导电层51图案化。将熔丝部的第二导电层51图案化，使得与第一导电层31重叠。
此外，在第二导电层51上沉积第四层间绝缘膜23，并使该第四层间绝缘膜23平面化。在第四层间绝缘膜23中，通过图案化来形成接触孔，使其与在熔丝部中与第一导电层31和第二导电层51之间的边界重叠。然后，用导电层填充接触孔，并通过CMP、回蚀等进行平面化，从而形成使第一导电层31和第二导电层51连接的接触插塞71。接触插塞71的形成步骤与用于将栅电极4、扩散区5和6、位线8或第一导电层31连接至未示出的单元部中的上层布线的接触插塞的形成步骤相同。此外，在第四层间绝缘膜23上形成第五层间绝缘膜24。
如上所述，在第二示例性实施例中，通过接触插塞71使第一导电层31和第二导电层51连接，能够排除在第一示例性实施例中执行的第三导电层61的沉积和回蚀的步骤，从而能够在无需任何附加步骤的情况下形成熔丝。
[第三示例性实施例]
以下说明根据本发明第三示例性实施例的半导体器件。图15是示出根据本发明第三示例性实施例的半导体器件的熔丝部的平面图，而图16是沿图15中的线X VI-X VI的横截面图。第三示例性实施例的特征在于，在单元部101中用作下电极的第一导电层31用作熔丝。
如图16所示，在底部处将第一导电层31连接至接触插塞11。通过接触插塞12和7将第一导电层31进一步连接至位线8，并将该第一导电层31路由至判定电路。用第二导电层51覆盖第一导电层31。在第三示例性实施例中，第一导电层31与第二导电层51通过电容器绝缘膜41而电隔离，从而彼此不连接。
以下说明具有这种结构的半导体器件的制造方法。直到形成第二层间绝缘膜21的步骤，所述处理与第一示例性实施例的相同，因此不再说明。首先，沉积第三层间绝缘膜22，并且通过与单元部101的第一电容器孔52相同的步骤形成第二电容器孔40。然后，沉积在单元部101中用作下电极的第一导电层31，并在整个衬底上方涂覆光致抗蚀剂，以填充第二电容器孔40。尽管通过进行整片曝光和显影，光致抗蚀剂通常只残留在电容器孔内，但在该示例性实施例中，通过利用掩膜图案而非进行整片曝光，将光致抗蚀剂残留在熔丝引线部中和第二电容器孔40内。之后，通过回蚀来分离第一导电层31。
然后，通过CVD形成电容器绝缘膜41，并形成第二导电层51(上电极)。在该步骤中，将熔丝部的第二导电层51图案化，使得如图15所示大致与下层中的第一导电层31重叠。此外，在第三层间绝缘膜22上形成第四层间绝缘膜23。在第三示例性实施例中，将用作下电极的第一导电层31构造成熔丝。如图16所示，在根据第三示例性实施例的半导体器件中，熔丝部102和单元部101具有大致相同的结构。
如上所述，在第三示例性实施例中，因为将用作下电极的第一导电层31用作熔丝，所以不需要增加用于形成熔丝的任何制造步骤。因此，用于替代存储单元的缺陷位的熔丝具有与存储单元相同的结构，从而能够以低成本将熔丝放置在板上。
[第四示例性实施例]
图17是示出根据本发明第四示例性实施例的半导体器件的熔丝部的平面图，而图18是沿图17中的线X VIII-X VIII的横截面图。第四示例性实施例的特征在于，正如第三示例性实施例一样，在用作单元部101中的下电极的第一导电层31中形成熔丝50。然而，第二导电层51(上电极)的形状与第三示例性实施例的不同。在第四示例性实施例中，在相邻的第二电容器孔40之间只形成第一导电层31，并且在第二电容器孔40之间不形成第二导电层51。
以下说明具有这种结构的半导体器件的制造方法。直到形成第二层间绝缘膜21的步骤，该处理与第一示例性实施例中的相同，因此不再说明。首先，沉积第三层间绝缘膜22，并且通过与单元部101的第一电容器孔52相同的步骤形成第二电容器孔40。然后，沉积用作下电极的第一导电层31，并且在整个衬底上方涂覆光致抗蚀剂，以填充第二电容器孔40。然后，通过利用掩膜图案将光致抗蚀剂残留在第二电容器孔40内和在部分第三层间绝缘膜22上，并通过回蚀来形成第一导电层31。
然后，通过CVD形成电容器绝缘膜41，并形成第二导电层51(上电极)。在该步骤中，如图17所示，没有将熔丝部的第二导电层51图案化。在蚀刻之后将第二导电层51残留在熔丝部的第二电容器孔40内。
如上所述，在根据第四示例性实施例的半导体器件中未将熔丝部102中的第二导电层51图案化，从而能够进一步简化制造过程和降低成本。
以上示例性实施例可根据需要由本领域的普通技术人员组合。
尽管已根据若干示例性实施例说明了本发明，但本领域的技术人员将认识到的是，在所附权利要求的精神和范围内可通过各种改进来实践本发明，并且本发明不局限于上述实例。
此外，权利要求的范围不受上述示例性实施例的限制。
此外，应指出的是，申请人的意图是包含所有权利要求元素的等同物，即使在随后的审查期间作出了修改。

Claims (11)

1.一种包括动态随机存取存储器(DRAM)单元和熔丝的半导体器件，该半导体器件包括：
具有多个第一电容器孔和多个第二电容器孔的绝缘层；
在所述第一电容器孔中形成的、用作DRAM单元的电容器；以及
在所述各第二电容器孔之间形成的熔丝。
2.根据权利要求1所述的半导体器件，
其中，所述第二电容器孔之间的间隔大于所述第一电容器孔之间的间隔。
3.根据权利要求1所述的半导体器件，其中，
所述电容器包括下电极和上电极，以及
所述熔丝包括与所述电容器的下电极在同一层中的第一导电层、或者与所述电容器的上电极在同一层中的第二导电层中的至少之一。
4.根据权利要求1所述的半导体器件，其中，
所述电容器包括下电极和上电极，以及
所述熔丝包括第一导电层、第二导电层和第三导电层，所述第一导电层即所述电容器的下电极的同一层，所述第二导电层即所述电容器的上电极的同一层，所述第三导电层连接所述第一导电层与所述第二导电层，
其中，沿所述第二电容器孔的内表面形成所述第一导电层，并在所述第二电容器孔中和在所述各第二电容器孔之间形成所述第二导电层，并且
其中，熔丝切割部是在所述各第二电容器孔之间形成的所述第二导电层。
5.根据权利要求4所述的半导体器件，
其中，所述第三导电层是接触插塞。
6.根据权利要求1所述的半导体器件，其中，
所述电容器包括下电极和上电极，以及
所述熔丝包括第一导电层、第二导电层和第三导电层，所述第一导电层即所述电容器的下电极的同一层，所述第二导电层即所述电容器的上电极的同一层，所述第三导电层连接所述第一导电层与所述第二导电层，
其中，在所述第二电容器孔的内表面上和在所述各第二电容器孔之间形成第一导电层，并且在所述第二电容器孔的内表面上和所述各第二电容器孔之间，所述第二导电层形成在所述第一导电层的上方，并且
其中，熔丝切割部是在所述各第二电容器孔之间形成的所述第一导电层和所述第二导电层。
7.根据权利要求1所述的半导体器件，其中，
所述电容器包括下电极和上电极，以及
所述熔丝包括第一导电层、第二导电层和第三导电层，所述第一导电层即所述电容器的下电极的同一层，所述第二导电层即所述电容器的上电极的同一层，所述第三导电层连接所述第一导电层与所述第二导电层，
其中，在所述电容器孔的内表面上以及在所述各第二电容器孔之间形成第一导电层，并且在所述第二电容器孔内的所述第一导电层的上方形成第二导电层，并且
其中，熔丝切割部是在所述第二电容器孔之间形成的所述第一导电层。
8.根据权利要求4所述的半导体器件，
其中，所述第一导电层是所述熔丝的引线。
9.根据权利要求1所述的半导体器件，
其中，以交错布置方式来设置相邻的熔丝。
10.一种半导体器件的制造方法，包括：
在半导体衬底上形成绝缘层；
在所述绝缘层中形成第一电容器孔和第二电容器孔；
在所述第一电容器孔中形成电容器；以及
通过在所述第二电容器孔之间形成导电层来形成熔丝。
11.根据权利要求10所述的半导体器件的制造方法，其中，
通过相同的步骤形成所述第一电容器孔和所述第二电容器孔，以及
通过与形成所述电容器的上电极和下电极中的至少之一相同的步骤形成所述熔丝。
CN200910166008A 2008-08-07 2009-08-07 半导体器件及其制造方法 Pending CN101645449A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008204062 2008-08-07
JP2008204062A JP2010040904A (ja) 2008-08-07 2008-08-07 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN101645449A true CN101645449A (zh) 2010-02-10

Family

ID=41652086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910166008A Pending CN101645449A (zh) 2008-08-07 2009-08-07 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20100032740A1 (zh)
JP (1) JP2010040904A (zh)
CN (1) CN101645449A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990350A (zh) * 2015-03-17 2016-10-05 瑞萨电子株式会社 半导体器件及其制造方法
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备
WO2024060477A1 (zh) * 2022-09-21 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102096614B1 (ko) * 2013-10-11 2020-04-03 삼성전자주식회사 반도체 장치의 이-퓨즈 구조체
US11451014B2 (en) 2019-05-07 2022-09-20 Johnson Controls Tyco IP Holdings LLP Fuse bank for HVAC systems
KR20230107027A (ko) 2022-01-07 2023-07-14 삼성전자주식회사 반도체 소자

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371699A (en) * 1992-11-17 1994-12-06 Ramtron International Corporation Non-volatile ferroelectric memory with folded bit lines and method of making the same
JP2002083880A (ja) * 2000-06-30 2002-03-22 Toshiba Corp 半導体装置及びその製造方法
US6538274B2 (en) * 2000-12-20 2003-03-25 Micron Technology, Inc. Reduction of damage in semiconductor container capacitors
JP2003060036A (ja) * 2001-08-08 2003-02-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3737448B2 (ja) * 2002-04-18 2006-01-18 Ｎｅｃエレクトロニクス株式会社 半導体装置
DE10219116A1 (de) * 2002-04-29 2003-11-13 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren
JP2008010757A (ja) * 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7651894B2 (en) * 2006-10-02 2010-01-26 Hynix Semiconductor Inc. Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990350A (zh) * 2015-03-17 2016-10-05 瑞萨电子株式会社 半导体器件及其制造方法
WO2022228281A1 (zh) * 2021-04-30 2022-11-03 华为技术有限公司 一种三维存储器、芯片封装结构及电子设备
WO2024060477A1 (zh) * 2022-09-21 2024-03-28 长鑫存储技术有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP2010040904A (ja) 2010-02-18
US20100032740A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
US10593690B2 (en) Hybrid bonding contact structure of three-dimensional memory device
US7842610B2 (en) Semiconductor device
CN107146802B (zh) 半导体装置及其制造方法
CN101308726B (zh) Mim电容器
US7301218B2 (en) Parallel capacitor of semiconductor device
US10622304B2 (en) Storage device including multiple wiring and electrode layers
CN110277391B (zh) 半导体装置及其制造方法
JP2017163057A (ja) 半導体記憶装置
US7843066B2 (en) Semiconductor device
US7402464B2 (en) Fuse box of semiconductor device and fabrication method thereof
US6633057B2 (en) Non-volatile semiconductor memory and fabricating method therefor
CN101645449A (zh) 半导体器件及其制造方法
US9478481B2 (en) Semiconductor device, method for manufacturing same, and electronic component
CN109494192B (zh) 半导体元件以及其制作方法
CN107026148B (zh) 半导体器件
KR20130023995A (ko) 반도체 소자 및 이의 제조방법
KR20020026134A (ko) 반도체 장치와 그 제조 방법
US6372556B1 (en) Semiconductor device having a fuse and fabricating method therefor
US20080308902A1 (en) Semiconductor device
US7341875B2 (en) Semiconductor memory device with a capacitor formed therein and a method for forming the same
KR101044612B1 (ko) 반도체 소자의 제조 방법
US20070148955A1 (en) Method for forming metal lines in a semiconductor device
CN113394195B (zh) 半导体结构及其形成方法、熔丝阵列
KR20090006314A (ko) 반도체 소자의 배선연결부 형성 방법
KR20240066572A (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100210