CN101636791A - 用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法 - Google Patents

用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法 Download PDF

Info

Publication number
CN101636791A
CN101636791A CN200880008351A CN200880008351A CN101636791A CN 101636791 A CN101636791 A CN 101636791A CN 200880008351 A CN200880008351 A CN 200880008351A CN 200880008351 A CN200880008351 A CN 200880008351A CN 101636791 A CN101636791 A CN 101636791A
Authority
CN
China
Prior art keywords
spin transfer
pair
transfer equipment
equipment
sram cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880008351A
Other languages
English (en)
Inventor
马克·C·H·拉莫里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101636791A publication Critical patent/CN101636791A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

一种非易失性静态随机存取存储器(SRAM)设备200，包括：一对交叉耦合的互补金属氧化物半导体(CMOS)反相器I1、I2，其被配置为用于数据位的存储单元；以及一对磁性自旋转移设备202a、202b，其耦合到所述存储单元的相对侧。所述磁性自旋转移设备202a、202b被配置为在移除SRAM设备200的电源后在其中保持存储单元数据，并且还被配置为在对所述SRAM设备200施加电源时利用所保持的数据初始化存储单元。

Description

用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法
技术领域
本发明一般涉及集成电路存储器设备，并且更具体地涉及用于在静态随机存取存储器(SRAM)设备中集成非易失性存储器能力的装置和方法。
背景技术
典型的SRAM设备包括单个SRAM单元的阵列。每个SRAM单元能够在其中存储二进制电压值，该电压值代表逻辑数据位(例如，“0”或“1”)。用于SRAM单元的一种现有配置包括一对交叉耦合的器件(诸如，反相器)。在CMOS(互补金属氧化物半导体)技术的情况下，反相器进一步包括上拉PFET(P-沟道)晶体管，其连接到互补的下拉NFET(n-沟道)晶体管。以交叉耦合配置连接的反相器用作锁存器，只要给存储器阵列供电，该锁存器就在其中存储数据位。在传统的六晶体管(6T)单元中，一对存取晶体管或传输门(pass gate)(当通过字线激活时)选择性地将反相器耦合到一对互补的位线。其它SRAM单元设计可以包括不同数目的晶体管，例如，4T、8T等。
如利用其它类型的易失性存储器的情况，一旦移除或停用电源，传统SRAM中的数据就丢失。相反，非易失性RAM设备在其电源被关掉时，通过利用在其上布置有电荷的浮置栅极晶体管以反映单元中所保持的数据的状态的方式修改该设备的阈电压(Vt)来保持单元数据。这种类型的设备在本领域中是已知的，并且通常根据三种类型的非易失性RAM来进行分类，所述三种类型的非易失性RAM为：可擦除可编程只读存储器(EPROM)；电可擦除可编程只读存储器(EEPROM)；以及闪存，其可以以由多个定位(location)组成的块为单位地被擦除和编程。
尽管非易失性RAM(例如，闪存)设备的读取性能在速度方面是足够的，但是这些设备的写入操作与SRAM设备的纳秒范围相比是非常慢的(例如，若干毫秒的量级)。类似地，非易失性读取中涉及的功率与SRAM的读取中涉及的功率是相当的，然而对于非易失性单元，在写入操作中涉及的功率非常高。因此，希望能够将SRAM设备的速度性能特性与浮置栅极器件的非易失性结合，并以使设备实际区域(real estate)的增加最小化的方式从而产生所谓的“通用存储器”。
发明内容
通过非易失性静态随机存取存储器(SRAM)设备，克服或减轻上面讨论的现有技术的缺点和不足。在示例性实施例中，SRAM设备包括：一对交叉耦合的互补金属氧化物半导体(CMOS)反相器，其被配置为用于数据位的存储单元；以及一对磁性自旋转移设备(magnetic spin transfer device)，其耦合到所述存储单元的相对侧。所述磁性自旋转移设备被配置为在移除SRAM设备的电源后在其中保存存储单元数据，并且还被配置为在对所述SRAM设备施加电源时利用所保存的数据初始化该存储单元。
在另一实施例中，一种在静态随机存取存储器(SRAM)设备中集成非易失性能力的方法包括：将一对磁性自旋转移设备耦合到SRAM存储单元的相对侧；所述SRAM存储单元还包括一对交叉耦合的互补金属氧化物半导体(CMOS)反相器，其被配置为在其中存储数据位；并且其中磁性自旋转移设备被配置为在移除SRAM设备的电源后在其中保持存储单元数据，并且还被配置为在对所述SRAM设备施加电源时利用所保持的数据初始化该存储单元。
在另一实施例中，一种用于实现在SRAM单元中存储的数据位的非易失性保持的方法包括：将编程节点充电到SRAM单元的逻辑高电压和逻辑低电压之间的大约中间的第一偏置电压；通过激活一对传输门器件，分别将一对磁性自旋转移设备的一侧耦合到SRAM存储单元的相对侧，同时所述一对磁性自旋转移设备的相对侧耦合到编程节点，从而使电流沿第一方向通过第一磁性自旋转移设备，并且沿第二相对方向通过第二磁性自旋转移设备；其中，沿第一方向通过电流使得将第一磁性自旋转移设备编程为低电阻状态，而沿第二方向通过电流使得将第二磁性自旋转移设备编程为高电阻状态；并且当在第一磁性自旋转移设备中实现低电阻状态并且在第二磁性自旋转移设备中实现高电阻状态时，移除SRAM单元的电源；其中，在电源移除之后，在所述一对磁性自旋转移设备中维持在电源移除前存储在SRAM单元中的数据。
附图说明
参照示例性附图，其中相同的元件在若干附图中标号相同。
图1(a)是传统SRAM单元结构的示意图；
图1(b)是图1(a)的SRAM单元的简化版本；
图2是根据本发明实施例的被配置有一对磁性自旋转移设备以实现非易失性能力的SRAM单元的示意图；
图3是根据本发明实施例适于使用的自旋转移设备型磁性元件的截面图；
图4是图2的非易失性SRAM设备的替代实施例的示意图；以及
图5是图2和图4的非易失性SRAM设备的另一替代实施例的示意图。
具体实施方式
这里公开了通过修改现有SRAM结构在SRAM设备中集成非易失性存储器能力从而产生“通用存储器”的装置和方法。简单地说，本公开介绍了用于将自旋阀(spin valve)MRAM(磁随机存取存储器)元件与SRAM单元组合以产生提供非易失性写入和读取命令的附加优点的SRAM技术的装置和方法。
MRAM是新兴的非易失性存储器技术。从历史上讲，MRAM技术基于被称为磁性隧道结(MTJ)的结构，其可以被看作是可编程电阻器。MTJ的状态传统上通过由在所选择的位线(BL)和字线(WL)中流动的电流所创建的磁场进行切换。一种具体类型的用于写入MRAM设备的低功率的基于磁场的方法已知为“触发模式(toggle mode)”切换，其使用通过修改后的多层单元的多步写入。单元被修改为包含“人造反铁磁体”，其中磁取向跨越表面来回交替，固定(pinned)层和自由层都包含由薄“耦合层”隔离的多层堆栈(stack)。得到的各层只具有两个稳定状态，其可以通过对两条线中的写入电流进行定时而从一个稳定状态触发到另一个稳定状态，所以一个稳定状态稍稍延迟，从而旋转场。任何低于全写入电平的电压实际上都将其电阻增加到翻转(flipping)。因此，沿着写入线之一定位的其它单元将不遭受半选择问题，允许更小的单元尺寸。
然而，在MRAM技术中使用的材料和物理过程的更加新的用法是用于“自旋转移设备”或“自旋阀”。该结构物理上几乎与MTJ相同，但是该结构的磁和隧道特性是不同的，使得切换(写入)机制相对于场切换的MRAM设备不同。更具体地，自旋阀的自旋转移设备使用自旋排列的(“极化的”)电子来直接旋转磁畴(domain)。如果使得流入一层中的电子改变它们的自旋，则形成转移到附近层的扭矩(torque)。这依次降低写入该单元所需要的电流量，使得其大约与读取过程相同。从电学上说，这种设备是通过使电流通过该设备来进行切换的可编程电阻器。通过一个方向上的通过电流来设置高电阻状态，而通过另一方向上的通过电流来设置低电阻状态。如下文中进一步详细描述的，这种自旋转移设备可以有利地与SRAM单元组合，以便在存储器设备的通电/断电操作期间提供非易失性能力。
首先参照图1(a)和图1(b)，示出了传统的SRAM单元结构100的示意图，该传统的SRAM单元结构100代表被包括在以行和列排列的存储器阵列中的单个存储器单元。SRAM单元结构100包括六晶体管存储器单元102，其能够存储二进制位的信息。具体地，存储器单元102包括一对交叉耦合的互补金属氧化物半导体(CMOS)反相器(如图1(b)中的I1和I2所示)。一个反相器(I1)包括NFET存储晶体管N1和PFET负载晶体管P1。类似地，第二反相器(I2)包括NFET存储晶体管N2和PFET负载晶体管P2。
晶体管P1和P2通常被称为“上拉”晶体管，这是因为它们耦合到电压源VDD。晶体管N1和N2类似地被称为“下拉”晶体管，这是因为它们耦合到地。存储器单元102还包含用作开关的NFET存取晶体管(也被称为“传输门”)NL和NR，NL和NR的每一个分别耦合在双稳态电路(P1、N1、P2和N2)和一对基本的(true)和互补的(complement)位线BLT和BLC之间。通过在字线WL上生成的适当信号激活传输门NL和NR。然而，如之前所指示的，一旦移除设备电源，传统的存储器单元102就丢失其中存储的数据。当恢复单元102的电源时，在短暂的亚稳态时段后，它将任意地取两个稳定逻辑状态之一。
因此，根据本发明的实施例，图2是配置有一对磁性自旋转移设备202a、202b以用于非易失性能力的SRAM单元200的示意图。在所描述的实施例中，将注意到，除了用于传统SRAM读取/写入操作的第一端口(即，通过由第一字线信号WL1控制的传输门N1L和N1R耦合到单元节点A和B的互补位线BL1T和BL1C)外，还提供用于非易失性存储的第二端口。更具体地，第二端口包括分别耦合到磁性自旋转移设备202a、202b的另外的一对位线BL2T和BL2C。磁性自旋转移设备202a、202b依次分别通过另一组传输门器件N2L和N2R耦合到单元节点A和B，所述另一组传输门器件N2L和N2R通过第二字线信号WL2控制。尽管某些现有的SRAM设计可以采用两个分开的端口，但是与如下所述的在断电/通电操作期间使用第二端口用于非易失性存储相反，传统上这样做是为了实现并发的读取/写入操作从而增加带宽。
如下所述，在写入(存储)模式操作和读取(恢复)模式操作中都将第二端口用于非易失性存储。如上所示，磁性自旋转移设备被用作可编程电阻，其值依赖于通过该可编程电阻的电流的方向和幅度。
图3是如在图2中使用的示例性自旋转移设备型磁性元件202的截面图。如图所示，自旋转移设备202包括在底部接触304(例如，铜布线)上形成的反铁磁(AFM)层302、在AFM层302上形成的固定(参考)层306、以及在固定层306和自由层310之间的导电隔离层308。还示出在自由层310上形成顶部接触312。然而，应该注意，还可以使用诸如晶粒(seed)或覆盖(capping)层之类的另外的层(未示出)。固定层306和自由层310两者都包括铁磁材料，然而导电隔离层308是非磁性的。然而，自由层310具有可变的磁化(由双头箭头指示)，自由层306的磁化(由单头箭头指示)被AFM层302固定或栓定(spin)在特定方向。顶部和底部接触312、304被用来驱动通过传统磁性元件202的电流。
自由层310的磁矩的取向也已知为“平行”和“反平行”状态，其中平行状态指自由层和参考层的相同磁性排列，而反平行状态指自由层和参考层之间的相反磁性排列。在电阻方面，当自由层310的磁化平行于固定参考层306的磁化时，磁性元件202的电阻较低。相反，当自由层310的磁化反平行于参考层306的磁化时，磁性元件202的电阻较高。
再次参照图2，在“正常”通电操作期间，磁性元件202a、202b与SRAM单元节点A和B隔离开，但是在非易失性掉电(存储)和上电(恢复)操作期间被利用如下：
为了在准备移除设备的电源时存储来自SRAM单元200的数据(即，存储操作)，第二端口中的两根位线BL2T、BL2C被充电到中间逻辑电压值VDD/2。BL2T和BL2C可以被统称为编程节点。然后，WL2信号被拉至高，以便使电流容易地流过自旋转移设备202a、202b。取决于SRAM单元的逻辑状态，电流将在一侧从位线(BL2T、BL2C)之一流入SRAM单元节点，并且从该SRAM单元节点流出到来自另一侧的另一位线。依次，电流流动方向的差别将自旋转移MRAM设备之一编程为高电阻状态，而将另一个编程为低电阻状态。
作为具体示例，将假设在非易失性存储操作时，节点A在其上存储有逻辑“1”而节点B在其上存储有逻辑“0”。当BL2T和BL2C(被充电到VDD/2)耦合到单元节点时，电流将从节点A(因为节点A被充电到VDD)通过自旋转移设备202a流出到BL2T。同时，电流将从BL2C通过自旋转移设备202b流到节点B(处于地)。假设自旋转移设备相对于单元节点类似地取向，如上所述，相反的电流流动方向将自旋转移设备之一编程为高电阻状态，而将另一个编程为低电阻状态。
对于恢复或“上电”操作，假设芯片已经被断电而在某一时间段没有电源，但是以非易失性方式(比如通过上述存储操作)在其中成功维持存储器数据。当激活芯片的电源时，设备的每个SRAM锁存器将基于诸如芯片中的处理缺陷(例如，电压阈值特性中的处理缺陷)或随机电源异常之类的因素而任意采取逻辑状态。在一个实施例中，通过实施恢复命令，图2中的两根位线BL2T和BL2C都被拉至地。WL2信号被激活，以便然后将单元节点A、B耦合到自旋转移设备202a、202b，所述自旋转移设备202a、202b先前被编程为高/低电阻状态。无论两个节点的自旋转移设备202a、202b中哪一个在其中被编程有低电阻状态，该被编程有低电阻状态的自旋转移设备都将提供到位线的更具传导性的路径(在此情况下接地)。
如果低电阻自旋转移设备碰巧对应于初始上电到逻辑低的节点，那么SRAM节点同时上电到正确状态，并且将不被恢复操作翻转。另一方面，如果SRAM节点上电到相反状态(即，上电到VDD的节点对应于低电阻自旋转移设备)，那么到地的低电阻路径将使得存储节点翻转其状态。换句话说，与高电阻自旋转移设备相比，低电阻自旋转移设备提供更低的接地电阻，并且接地路径的相对差别导致SRAM单元翻转其状态。此后，可以禁用WL2，使得SRAM然后可以通过第一端口(即，通过位线对BL1T/BL1C)在“通电”状况期间操作为正常。
还应该理解，还可以逻辑地配置SRAM单元200，使得在恢复模式操作时BL2T和BL2C被拉至VDD而不是地。在此情况下，对应于低电阻自旋转移设备的单元节点将被拉至(或维持在)VDD而不是地。也就是说，与高电阻自旋转移设备相比，低电阻自旋转移设备将提供到VDD的更低电阻的路径，并且到VDD的电阻路径的相对差别将导致SRAM单元翻转其状态。
从布线的观点将进一步理解，尽管图2的实施例将自旋转移设备描述为连接在位线和传输门之间，但是自旋转移设备可以替代地连接在传输门和单元节点之间。也就是说，自旋转移设备202a可以连接在传输门N2L和单元节点A之间，自旋转移设备202b可以连接在传输门N2R和单元节点B之间。以这种配置，自旋转移设备将在正常通电操作期间通过传输门相对于位线上的电压和电流两者完全隔离。另一方面，设计折衷将是另外的布线用于从位于晶片级(wafer level)上的单元节点向上连接到自旋转移设备(由于磁性材料对热处理的灵敏性而位于中间到较上的布线级)和返回向下连接到晶片级上的传输门连接。
如目前所述，自旋转移设备通过传输门相对于电流隔离，但是关于位线上的电压不隔离。然而，因为自旋转移设备写入电流而不是电压，所以SRAM设备的正常通电操作不影响自旋转移设备的被编程状态。这是因为在SRAM单元读取/写入操作中自旋转移设备所经历的任何电流的级别和持续时间相对于在编程自旋转移设备中涉及的量为太小的量级。还可能设计这样的SRAM芯片，其具有首先给传输门的驱动器供电的通电序列，从而减小杂散电流流过MTJ的机会。此外，布线变得更加简化，这在于：自旋转移设备仅在一侧耦合到衬底晶体管器件；而另一侧连接到位线布线。
现在参照图4，示出了根据本发明的替代实施例的非易失性SRAM设备400的示意图。一方面，设备400是图2的更简化版本，这在于：在第二(编程)端口中使用的位线不需包括如在传统SRAM端口情况下的一对互补位线(基本的、互补的)。因为在存储和恢复模式操作任意一个中位线被充电到相同的电压(例如，VDD/2、地、VDD)，单个公共节点可以用作两个自旋转移设备202a、202b以及用于其它SRAM单元中的相应自旋转移设备的全局编程节点。在图4中，公共全局编程节点被指定为BL2。因此，除了作为用于图4中图示单元的公共节点外，BL2对于芯片/块上的所有SRAM单元也可以是全局的。
最后，图5是根据本发明的替代实施例的非易失性SRAM设备500的示意图。与图2和4的实施例相反，对于正常的通电SRAM操作以及对于当电源断开/连接到设备时的非易失性存储/恢复操作，图5的SRAM设备500使用单个端口。因为自旋转移设备202a、202b的电阻在常规读取和写入操作期间与单元一致，性能折衷是存在与锁存器串联的另外的电阻(与在SRAM节点上具有另外的电容的多端口设计相对)。
设计考虑
在高电阻状态和低电阻状态之间的特定的编程电阻、范围和差别方面，这种设计值是可调节的，这在于：多个MTJ自旋转移设备可以串联排列以便增加绝对信号(电阻值)。相对于高和低编程状态的相对信号被MTJ技术限制为实际问题，并且已经展示为范围从20％到200％MR(磁致电阻)，其中Rhigh＝Rlow*(1+MR)。来自单个MTJ自旋转移设备的绝对信号Rlow已经展示为范围从大约100Ω到大约2KΩ，并且也是可调节的。
关于性能，非易失性SRAM实施例的最耗时操作将是在系统掉电前的存储操作期间自旋转移设备的编程。将MTJ自旋转移设备编程为电流密度和时间的直接函数。提供的电流越多，设备的自由层越快被编程/翻转，并且反之亦然。如此，自旋转移设备的编程时间主要由传输门存取晶体管和锁存器自身内部的晶体管的尺寸确定。
尽管由通过自旋转移设备的电流对自旋转移设备进行编程，但是这样做所花费的时间远大于恢复或翻转SRAM单元所需的时间。因此，在写入SRAM单元同时对自旋转移设备进行无意识编程的前景没有引起任何显著关注。此外，在存储操作中从SRAM单元流出的电流应该不允许SRAM单元丢失其被编程的状态。在此情况下，单元数据可能在该电流已经成功地将自旋转移设备编程到正确的非易失性存储电阻值时之前丢失。对于该问题的最简单的解决方案是使传输门存取晶体管的尺寸足够小，使得SRAM单元在恢复期间将不会翻转。另一选择是施加到传输门字线上的电压为低于VDD的值，以便限制电流。
如上所述，磁性堆栈技术具有较低的热预算(thermal budget)，尽管其已经展现为可以可变地处于线路后端(BEOL)工艺的任何位置。然而，为了使热暴露最小化，希望更接近工艺的末端来形成磁性设备，以便最小化热暴露。这也提供了能够在制造工艺的稍后时间点在传统SRAM设备和非易失性SRAM设备之间进行区分的另外的灵活性。
如此配置的上述实施例允许SRAM模块扩展到非易失性存储器模块，同时仍近似具有SRAM性能。该芯片不同于标准的SRAM，这在于：其可以通过如下序列掉电，该序列保持了用于可以恢复其最后的已知状态的上电序列的数据。该芯片不同于标准的MRAM或闪存芯片还在于：该芯片的标准操作与在性能方面具有边缘降低(margin reduction)的SRAM的标准操作相同。
尽管已经参照优选实施例或实施例描述了本发明，但是本领域技术人员将理解，可以进行各种改变并且等同物可以替换优选实施例或实施例的各元件而不背离本发明的范围。此外，可以进行许多修改以使具体情况或材料适应本发明的教导而不背离本发明的本质范围。因此，旨在本发明不限于公开为构思来执行本发明的最佳模式的具体实施例，而是本发明将包括落入所附权利要求范围内的所有实施例。

Claims (35)

1.一种非易失性静态随机存取存储器(SRAM)设备，包括：
一对交叉耦合的互补金属氧化物半导体(CMOS)反相器，其被配置为用于数据位的存储单元；以及
一对磁性自旋转移设备，其耦合到所述存储单元的相对侧；
其中，所述磁性自旋转移设备被配置为在移除SRAM设备的电源后在其中保存存储单元数据，并且还被配置为在对所述SRAM设备施加电源时利用所保存的数据初始化该存储单元。
2.如权利要求1所述的设备，其中，所述磁性自旋转移设备被配置为通过在磁性自旋转移设备之一中编程低电阻状态和在另一磁性自旋转移设备中编程高电阻状态来保存该存储单元数据。
3.如权利要求2所述的设备，其中，通过施加通过所述磁性自旋转移设备的电流，将所述磁性自旋转移设备编程为低和高电阻状态。
4.如权利要求3所述的设备，其中，所述低电阻状态对应于沿第一方向通过任一磁性自旋转移设备的电流，而所述高电阻状态对应于沿第二相反方向通过任一磁性自旋转移设备的电流。
5.如权利要求3所述的设备，还包括：公共编程节点，其耦合到所述一对磁性自旋转移设备，所述公共编程节点被配置为实现所述磁性自旋转移设备的编程以用于存储单元数据保存、以及利用在所述磁性自旋转移设备中所保存的数据初始化所述存储单元。
6.如权利要求5所述的设备，其中，所述编程节点在所述SRAM单元的存储操作期间被充电到第一偏置电压，所述第一偏置电压被配置为引起电流从在其上存储有逻辑高电压的SRAM单元侧向外流动，并且引起电流向内流入到在其上存储有逻辑低电压的SRAM单元。
7.如权利要求6所述的设备，其中，所述第一偏置电压是所述逻辑高电压的值的大约一半。
8.如权利要求6所述的设备，其中，所述编程节点在所述SRAM单元的恢复操作期间被充电到第二偏置电压，所述第二偏置电压被配置为引起电流流过所述SRAM单元，其中，以使得与被编程为低电阻状态的自旋转移设备相对应的单元节点采取所述第二偏置电压的方式来初始化单元的状态。
9.如权利要求8所述的设备，其中，所述第二偏置电压是所述逻辑低电压。
10.如权利要求9所述的设备，其中，所述第二偏置电压是所述逻辑高电压。
11.如权利要求8所述的设备，还包括第一端口和第二端口，其每一个耦合到所述SRAM单元，其中：
所述第一端口包括第一对传输门和第一对位线，所述第一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作；以及
所述第二端口包括第二对传输门、第二对位线和所述一对自旋转移设备。
12.如权利要求8所述的设备，还包括第一端口和第二端口，其每一个耦合到所述SRAM单元，其中：
所述第一端口包括第一对传输门和第一对位线，所述第一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作；以及
所述第二端口包括第二对传输门、所述一对自旋转移设备以及连接到所述一对自旋转移设备的公共节点，其中所述编程节点对应于所述公共节点。
13.如权利要求8所述的设备，还包括：
耦合到所述SRAM单元的单个端口，所述单个端口包括一对传输门、所述一对自旋转移设备和一对位线；
其中，所述一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作，并且其中所述一对位线还用作所述编程节点。
14.一种在静态随机存取存储器(SRAM)设备中集成非易失性能力的方法，所述方法包括：
将一对磁性自旋转移设备耦合到SRAM存储单元的相对侧；以及
所述SRAM存储单元还包括一对交叉耦合的互补金属氧化物半导体(CMOS)反相器，其被配置为在其中存储数据位；
其中，所述磁性自旋转移设备被配置为在移除SRAM设备的电源后在其中保持存储单元数据，并且还被配置为在对所述SRAM设备施加电源时利用所保存的数据初始化该存储单元。
15.如权利要求14所述的方法，其中，所述磁性自旋转移设备被配置为通过在磁性自旋转移设备之一中编程低电阻状态和在另一磁性自旋转移设备中编程高电阻状态来保存所述存储单元数据。
16.如权利要求15所述的方法，其中，通过施加通过所述磁性自旋转移设备的电流，将所述磁性自旋转移设备编程为低和高电阻状态。
17.如权利要求16所述的方法，其中，所述低电阻状态对应于沿第一方向通过任一磁性自旋转移设备的电流，而所述高电阻状态对应于沿第二相反方向通过任一磁性自旋转移设备的电流。
18.如权利要求16所述的方法，还包括：将公共编程节点耦合到所述一对磁性自旋转移设备，所述公共编程节点被配置为实现磁性自旋转移设备的编程以用于存储单元数据保存、以及利用在磁性自旋转移设备中所保存的数据初始化所述存储单元。
19.如权利要求18所述的方法，其中，所述编程节点在所述SRAM单元的存储操作期间被充电到第一偏置电压，所述第一偏置电压被配置为引起电流从在其上存储有逻辑高电压的SRAM单元侧向外流动，并且引起电流向内流入到在其上存储有逻辑低电压的SRAM单元。
20.如权利要求19所述的方法，其中，所述第一偏置电压是所述逻辑高电压的值的大约一半。
21.如权利要求19所述的方法，其中，所述编程节点在所述SRAM单元的恢复操作期间被充电到第二偏置电压，所述第二偏置电压被配置为引起电流流过所述SRAM单元，其中，以使得与被编程为低电阻状态的自旋转移设备相对应的单元节点采取所述第二偏置电压的方式来初始化单元的状态。
22.如权利要求21所述的方法，其中，所述第二偏置电压是所述逻辑低电压。
23.如权利要求22所述的方法，其中，所述第二偏置电压是所述逻辑高电压。
24.如权利要求21所述的方法，还包括将第一端口和第二端口耦合到所述SRAM单元，其中：
所述第一端口包括第一对传输门和第一对位线，所述第一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作；以及
所述第二端口包括第二对传输门、第二对位线和所述一对自旋转移设备。
25.如权利要求21所述的方法，还包括将第一端口和第二端口耦合到所述SRAM单元，其中：
所述第一端口包括第一对传输门和第一对位线，所述第一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作；以及
所述第二端口包括第二对传输门、所述一对自旋转移设备以及连接到所述一对自旋转移设备的公共节点，其中所述编程节点对应于所述公共节点。
26.如权利要求21所述的方法，还包括：
将单个端口耦合到所述SRAM单元，所述单个端口包括一对传输门、所述一对自旋转移设备和一对位线；
其中，所述一对位线被配置用于通电状况期间所述SRAM单元的读取和写入操作，并且其中所述一对位线还用作所述编程节点。
27.一种用于实现SRAM单元中存储的数据位的非易失性保存的方法，所述方法包括：
将编程节点充电到所述SRAM单元的逻辑高电压和逻辑低电压之间的大约中间的第一偏置电压；
通过激活一对传输门器件，分别将一对磁性自旋转移设备的一侧耦合到SRAM存储单元的相对侧，所述一对磁性自旋转移设备的相对侧耦合到所述编程节点，从而使电流沿第一方向通过第一磁性自旋转移设备，并且沿第二相反方向通过第二磁性自旋转移设备；
其中，沿第一方向的通过电流使得将第一磁性自旋转移设备编程为低电阻状态，并且沿第二方向的通过电流使得将第二磁性自旋转移设备编程为高电阻状态；并且
当在第一磁性自旋转移设备中实现低电阻状态并且在第二磁性自旋转移设备中实现高电阻状态时，移除SRAM单元的电源；
其中，在电源移除之后，在所述一对磁性自旋转移设备内维持在电源移除前存储在SRAM单元中的数据。
28.如权利要求27所述的方法，其中，在所述一对磁性自旋转移设备的编程期间维持所述SRAM单元的逻辑状态。
29.如权利要求27所述的方法，还包括在上电期间的数据恢复操作中初始化所述SRAM单元，其中，在所述一对磁性自旋转移设备内维持的单元数据被恢复到所述SRAM单元。
30.如权利要求29所述的方法，其中所述恢复操作还包括：
向所述SRAM单元施加电源；
将所述编程节点充电到第二偏置电压，并且将所述一对磁性自旋转移设备耦合到所述SRAM单元，所述第二偏置电压被配置为引起电流流过所述SRAM单元，其中，以使得与被编程为低电阻状态的第一自旋转移设备相对应的单元节点采取所述第二偏置电压的方式来初始化单元的状态，。
31.如权利要求30所述的方法，其中，所述第二偏置电压是所述逻辑低电压。
32.如权利要求30所述的方法，其中，所述第二偏置电压是所述逻辑高电压。
33.如权利要求30所述的方法，其中，所述编程节点包括相对于用于所述SRAM单元的读取和写入操作的一对位线而言电分离的路径。
34.如权利要求30所述的方法，其中，所述编程节点包括用于所述SRAM单元的读取和写入操作的一对位线。
35.如权利要求30所述的方法，还包括在上电期间激活所述传输门，从而避免杂散电流流过所述一对磁性自旋转移设备。
CN200880008351A 2007-03-12 2008-03-12 用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法 Pending CN101636791A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/684,655 US7692954B2 (en) 2007-03-12 2007-03-12 Apparatus and method for integrating nonvolatile memory capability within SRAM devices
US11/684,655 2007-03-12

Publications (1)

Publication Number Publication Date
CN101636791A true CN101636791A (zh) 2010-01-27

Family

ID=39760365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880008351A Pending CN101636791A (zh) 2007-03-12 2008-03-12 用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法

Country Status (5)

Country Link
US (2) US7692954B2 (zh)
EP (1) EP2135250A4 (zh)
KR (1) KR20090131675A (zh)
CN (1) CN101636791A (zh)
WO (1) WO2008112746A2 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
CN102903385A (zh) * 2011-07-28 2013-01-30 株式会社东芝 半导体集成电路和处理器
CN103052989A (zh) * 2010-07-30 2013-04-17 高通股份有限公司 锁存电路
CN103151355A (zh) * 2011-11-25 2013-06-12 瑞萨电子株式会社 半导体存储器件
CN104464797A (zh) * 2014-12-23 2015-03-25 苏州宽温电子科技有限公司 一种自适应的字线电压调节型sram结构
CN106328207A (zh) * 2016-08-16 2017-01-11 天津大学 用于防止非易失性存储器数据恢复的迷惑方法和装置
CN111128272A (zh) * 2018-11-01 2020-05-08 华邦电子股份有限公司 存储电路与半导体装置

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8339867B2 (en) * 2009-01-30 2012-12-25 Unity Semiconductor Corporation Fuse elements based on two-terminal re-writeable non-volatile memory
US8194438B2 (en) * 2009-02-12 2012-06-05 Seagate Technology Llc nvSRAM having variable magnetic resistors
JP2010192053A (ja) * 2009-02-19 2010-09-02 Toshiba Corp 半導体記憶装置
US8064256B2 (en) * 2009-03-02 2011-11-22 Unity Semiconductor Corporation Non-volatile FIFO with third dimension memory
TWI453745B (zh) * 2009-08-17 2014-09-21 United Microelectronics Corp 非揮發性靜態隨機存取記憶體元件
US9099181B2 (en) * 2009-08-19 2015-08-04 Grandis, Inc. Non-volatile static ram cell circuit and timing method
US8605490B2 (en) * 2009-10-12 2013-12-10 Micron Technology, Inc. Non-volatile SRAM cell that incorporates phase-change memory into a CMOS process
US8411493B2 (en) 2009-10-30 2013-04-02 Honeywell International Inc. Selection device for a spin-torque transfer magnetic random access memory
US8315081B2 (en) * 2010-03-22 2012-11-20 Qualcomm Incorporated Memory cell that includes multiple non-volatile memories
TWI441185B (zh) * 2010-05-12 2014-06-11 Ind Tech Res Inst 非揮發性靜態隨機存取記憶體及其操作方法
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
FR2970592B1 (fr) * 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile programmable
FR2970589B1 (fr) 2011-01-19 2013-02-15 Centre Nat Rech Scient Cellule mémoire volatile/non volatile
FR2970591A1 (fr) * 2011-01-19 2012-07-20 Centre Nat Rech Scient Cellule mémoire volatile et non volatile combinee
FR2970593B1 (fr) * 2011-01-19 2013-08-02 Centre Nat Rech Scient Cellule mémoire volatile/non volatile compacte
US8437177B2 (en) * 2011-01-20 2013-05-07 Panasonic Corporation Nonvolatile latch circuit and nonvolatile flip-flop circuit
CN102763331B (zh) * 2011-02-07 2014-11-26 松下电器产业株式会社 非易失性闩锁电路、非易失性触发电路及非易失性信号处理装置
TWI429062B (zh) * 2011-06-15 2014-03-01 Ind Tech Res Inst 非揮發性靜態隨機存取式記憶胞以及記憶體電路
FR2976712B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Element de memoire non-volatile
FR2976711B1 (fr) 2011-06-15 2014-01-31 Centre Nat Rech Scient Cellule memoire avec memorisation volatile et non volatile
US9779814B2 (en) * 2011-08-09 2017-10-03 Flashsilicon Incorporation Non-volatile static random access memory devices and methods of operations
US20130070513A1 (en) * 2011-09-16 2013-03-21 Advanced Micro Devices, Inc. Method and apparatus for direct backup of memory circuits
US9159409B2 (en) 2011-09-16 2015-10-13 Advanced Micro Devices, Inc. Method and apparatus for providing complimentary state retention
TW201320079A (zh) 2011-11-08 2013-05-16 Ind Tech Res Inst 非揮發性隨機存取記憶體及其操作方法
JP2013114731A (ja) * 2011-11-30 2013-06-10 Toshiba Corp 半導体記憶装置
JP5938887B2 (ja) * 2011-12-14 2016-06-22 凸版印刷株式会社 不揮発性メモリセルおよび不揮発性メモリ
FR2990089B1 (fr) * 2012-04-27 2014-04-11 Commissariat Energie Atomique Dispositif logique reprogrammable resistant aux rayonnements.
WO2013172066A1 (ja) 2012-05-18 2013-11-21 独立行政法人科学技術振興機構 双安定回路と不揮発性素子とを備える記憶回路
KR102164990B1 (ko) * 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
JP6022874B2 (ja) * 2012-09-27 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体記憶回路
FR3004577A1 (zh) 2013-04-15 2014-10-17 Commissariat Energie Atomique
FR3004576B1 (fr) 2013-04-15 2019-11-29 Commissariat A L'energie Atomique Et Aux Energies Alternatives Cellule memoire avec memorisation de donnees non volatile
FR3008219B1 (fr) 2013-07-05 2016-12-09 Commissariat Energie Atomique Dispositif a memoire non volatile
US9548117B2 (en) 2013-12-06 2017-01-17 Empire Technology Development Llc Non-volatile SRAM with multiple storage states
US10446608B2 (en) 2014-09-30 2019-10-15 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)
US9349440B1 (en) 2014-12-11 2016-05-24 Empire Technology Development Llc Non-volatile SRAM with multiple storage states
US9401207B2 (en) * 2014-12-12 2016-07-26 Freescale Semiconductor, Inc. Pseudo SRAM using resistive elements for non-volatile storage
US9431097B2 (en) * 2014-12-22 2016-08-30 Qualcomm Incorporated Volatile/non-volatile SRAM device
US9583171B2 (en) 2015-03-11 2017-02-28 Qualcomm Incorporated Write driver circuits for resistive random access memory (RAM) arrays
US9401198B1 (en) 2015-06-30 2016-07-26 Freescale Semiconductor, Inc. Non-volatile dynamic random access memory (NVDRAM)
US9607663B2 (en) 2015-08-11 2017-03-28 Nxp Usa, Inc. Non-volatile dynamic random access memory (NVDRAM) with programming line
US9564209B1 (en) * 2015-09-22 2017-02-07 National Tsing Hua University Non-volatile static random access memory using a 7T1R cell with initialization and pulse overwrite
TWI584290B (zh) * 2016-02-04 2017-05-21 新唐科技股份有限公司 非依電性記憶體裝置及其操作方法
US10276581B1 (en) 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit chip and manufacturing method thereof
US11205680B2 (en) 2019-09-03 2021-12-21 Nxp Usa, Inc. Non-volatile random access memory (NVRAM)
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
US11404424B2 (en) * 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells
TWI770950B (zh) 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11521676B2 (en) 2020-04-30 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM structure with asymmetric interconnection
US20220068340A1 (en) * 2020-08-31 2022-03-03 Globalfoundries U.S. Inc. Non-volatile static random access memory

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672954B2 (ja) * 1994-12-26 2005-07-20 株式会社ルネサステクノロジ 半導体記憶装置
JP4014708B2 (ja) 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
US6269027B1 (en) * 1998-04-14 2001-07-31 Honeywell, Inc. Non-volatile storage latch
US6295627B1 (en) 1998-12-04 2001-09-25 Cypress Semiconductor Corporation Method and apparatus for the automated design of memory devices
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
DE10211337B4 (de) * 2002-03-14 2009-12-31 Infineon Technologies Ag Schaltkreis-Anordnung und Verfahren zum Betreiben einer Schaltkreis-Anordnung
WO2003085741A1 (fr) * 2002-04-10 2003-10-16 Matsushita Electric Industrial Co., Ltd. Bascule bistable non volatile
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP4148507B2 (ja) 2002-08-28 2008-09-10 インターナショナル・ビジネス・マシーンズ・コーポレーション フィールドプログラマブルゲートアレイ
US6980459B2 (en) 2002-10-24 2005-12-27 Texas Instruments Incorporated Non-volatile SRAM
CN100481259C (zh) * 2002-11-01 2009-04-22 松下电器产业株式会社 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法
FR2849526B1 (fr) 2002-12-27 2005-03-25 Univ Aix Marseille Ii Memoire magnetique a detection de spin
US6940770B2 (en) 2003-01-21 2005-09-06 Hewlett-Packard Development Company, L.P. Method for precharging word and bit lines for selecting memory cells within a memory array
US6828823B1 (en) 2003-05-16 2004-12-07 Lattice Semiconductor Corporation Non-volatile and reconfigurable programmable logic devices
JP4637512B2 (ja) 2003-11-13 2011-02-23 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
US7082053B1 (en) * 2003-12-24 2006-07-25 Silicon Magnetic Systems Non-volatile latch with magnetic junctions
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7339818B2 (en) 2004-06-04 2008-03-04 Micron Technology, Inc. Spintronic devices with integrated transistors
US7164608B2 (en) 2004-07-28 2007-01-16 Aplus Flash Technology, Inc. NVRAM memory cell architecture that integrates conventional SRAM and flash cells
US7217978B2 (en) 2005-01-19 2007-05-15 International Business Machines Corporation SRAM memories and microprocessors having logic portions implemented in high-performance silicon substrates and SRAM array portions having field effect transistors with linked bodies and method for making same
US7599210B2 (en) * 2005-08-19 2009-10-06 Sony Corporation Nonvolatile memory cell, storage device and nonvolatile logic circuit
US7746682B2 (en) * 2005-11-03 2010-06-29 Agata Logic Inc. SEU hardened latches and memory cells using programmable resistance devices
US7791941B2 (en) * 2007-10-26 2010-09-07 Micron Technology, Inc. Non-volatile SRAM cell
US8194438B2 (en) * 2009-02-12 2012-06-05 Seagate Technology Llc nvSRAM having variable magnetic resistors

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821810A (zh) * 2007-08-31 2010-09-01 国立大学法人东京工业大学 利用电流感应磁化反转mtj的非易失性sram/锁存电路
CN103052989A (zh) * 2010-07-30 2013-04-17 高通股份有限公司 锁存电路
CN103052989B (zh) * 2010-07-30 2015-09-23 高通股份有限公司 锁存电路
CN102903385A (zh) * 2011-07-28 2013-01-30 株式会社东芝 半导体集成电路和处理器
US9171618B2 (en) 2011-07-28 2015-10-27 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and processor
CN103151355A (zh) * 2011-11-25 2013-06-12 瑞萨电子株式会社 半导体存储器件
CN104464797A (zh) * 2014-12-23 2015-03-25 苏州宽温电子科技有限公司 一种自适应的字线电压调节型sram结构
CN106328207A (zh) * 2016-08-16 2017-01-11 天津大学 用于防止非易失性存储器数据恢复的迷惑方法和装置
CN106328207B (zh) * 2016-08-16 2019-09-13 天津大学 用于防止非易失性存储器数据恢复的迷惑方法和装置
CN111128272A (zh) * 2018-11-01 2020-05-08 华邦电子股份有限公司 存储电路与半导体装置

Also Published As

Publication number Publication date
US20100080042A1 (en) 2010-04-01
US20080225590A1 (en) 2008-09-18
US7944734B2 (en) 2011-05-17
WO2008112746A2 (en) 2008-09-18
KR20090131675A (ko) 2009-12-29
US7692954B2 (en) 2010-04-06
EP2135250A4 (en) 2010-04-14
EP2135250A2 (en) 2009-12-23
WO2008112746A3 (en) 2008-11-06

Similar Documents

Publication Publication Date Title
CN101636791A (zh) 用于在静态随机存取存储器设备中集成非易失性存储器能力的装置和方法
US10056907B1 (en) Field programmable gate array utilizing two-terminal non-volatile memory
US7791941B2 (en) Non-volatile SRAM cell
US20080229269A1 (en) Design structure for integrating nonvolatile memory capability within sram devices
US6873561B2 (en) Semiconductor memory device operating with low current consumption
US8111538B2 (en) Semiconductor memory device
US20120020159A1 (en) Non-volatile static ram cell circuit and timing method
US9378812B2 (en) Non-volatile memory using bi-directional resistive elements
US20050152183A1 (en) MRAM architecture with electrically isolated read and write circuitry
WO2007062100A2 (en) Method and system for providing current balanced writing for memory cells and magnetic devices
JP2008187183A (ja) 磁気及び抵抗メモリ要素等を有するマルチビットのメモリセル等を備えるメモリ装置及びその製造方法
KR20030040027A (ko) 2방향의 데이터 기입 자계에 의해 데이터 기입을 실행하는박막 자성체 기억 장치
US20110305067A1 (en) Semiconductor memory device in which resistance state of memory cell is controllable
US8331138B1 (en) Non-volatile electromechanical configuration bit array
US9666276B2 (en) Non-volatile memory using bi-directional resistive elements
US9524767B2 (en) Bitcell wth magnetic switching elements
CN100470665C (zh) 写入切换存储器的方法
US20080007991A1 (en) Reversed Magnetic Tunneling Junction for Power Efficient Byte Writing of Mram
US20070279967A1 (en) High density magnetic memory cell layout for spin transfer torque magnetic memories utilizing donut shaped transistors
KR20050004162A (ko) 매트릭스와 그 작동 방법 및 ｍｒａｍ 메모리와 그 형성방법
US20230147686A1 (en) Nonvolatile sram
TWI524341B (zh) 儲存裝置、儲存器單元以及數據寫入方法
US20220068340A1 (en) Non-volatile static random access memory
KR20060132611A (ko) 고체 자기 메모리 시스템 및 방법
CN112863567A (zh) 一种用于stt-mram中的写电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100127