CN100481259C - 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法 - Google Patents

使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法 Download PDF

Info

Publication number
CN100481259C
CN100481259C CNB2003801029204A CN200380102920A CN100481259C CN 100481259 C CN100481259 C CN 100481259C CN B2003801029204 A CNB2003801029204 A CN B2003801029204A CN 200380102920 A CN200380102920 A CN 200380102920A CN 100481259 C CN100481259 C CN 100481259C
Authority
CN
China
Prior art keywords
voltage
state
resistance change
resistance
memory node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801029204A
Other languages
English (en)
Other versions
CN1711611A (zh
Inventor
丰田健治
大塚隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1711611A publication Critical patent/CN1711611A/zh
Application granted granted Critical
Publication of CN100481259C publication Critical patent/CN100481259C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Abstract

本发明是在双稳态多谐振荡器电路的第一、第二存储节点上通过控制用晶体管连接第一、第二变阻元件的非易失性双稳态多谐振荡器电路中，在存储步骤中在把第一和第二变阻元件的双方变成低电阻后，在第一和第二变阻元件中，仍使连接在存储“0”的存储节点上的变阻元件保持在低电阻，仅把连接在存储“1”的存储节点上的变阻元件变成高电阻，在复检步骤中顺序进行在连接于高电阻的变阻元件的存储节点上存储“1”，在连接于低电阻的变阻元件的存储节点上存储“0”的非易失性双稳态多谐振荡器电路的驱动方法。

Description

使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法
技术领域
本发明涉及使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法，特别是涉及通常动作时高速动作、电源断开等时可以非易失性动作的非易失性双稳态多谐振荡器电路的驱动方法。
背景技术
近年来由于便携式仪器的普及，要求半导体元件小型化、低耗电化。此外，在便携式仪器中使用非易失性存储器的必要性也增加。现在闪存器和强电介体存储器(Fe RAM)等作为非易失性存储器已实用化。此外，在便携式仪器中，为了小型化，非易失性存储器也有时被混装在逻辑电路中。此外，关于以Si芯片为中心的数据处理用的半导体元件，不仅要求小型化、低耗电化，而且也要求高速化。可是作为具有代表性的非易失性存储器的闪存器写入动作速度慢，需要高电压。所以非易失性存储器不适合用于便携式仪器。所以，可以以低耗电高速动作的强电介体存储器(Fe RAM)受到关注。可是在把强电介体存储器混装在Si芯片上的情况下，由于强电介体的成膜温度高和要使用Pt等贵金属的电极，工艺成本增加。此外，把非易失性存储器外加在Si芯片上构成电路的情况下，由于实际安装面积增加，对仪器的小型化和轻量化有不利影响。再有用Si芯片构成的逻辑器件的动作速度由于比上述的非易失性存储器高，数据向非易失性存储器的输入输出时间对于逻辑器件的处理变得被架空(overhead)。
对此，特开2000-293989号公报提出了构成发挥Si器件的高速特性和非易失性存储器的非易失特性两方面优点的电路的方案。此电路是在大量用Si器件的双稳态多谐振荡器(下面记作FF)电路中加入强电介体电容器的结构，通常动作时与Si器件的逻辑动作一样高速动作，必要时在强电介体电容器中进行数据的写入。
对上述公示的专利公报(参照第6页～第9页和图2)公开的电路的动作进行说明。图8表示上述公示专利公报的图2的电路结构。用晶体管101、102构成的反相器(inverter)和用晶体管103、104构成的反相器中的一个输出被连接在另一个的输入上，构成FF部分。此外两个存储节点109、110各自的栅极部通过被连接在字线113上的旁路晶体管105、106，被连接在位线111、112上。此外强电介体电容器107、108被连接在存储节点109、110和板(PL)线(plate line)115之间。
READ动作和WRITE动作进行与通常的双稳态多谐振荡器一样的动作。
向强电介体电容器107、108的写入动作(下面记作STORE动作)用以下的方法进行。首先使被设定为1/2的电源电压Vdd的板线115升高到电源电压Vdd后，成为接地电压。利用此动作，根据存储节点109、110的电压Q1、Q2，在强电介体电容器107、108上施加分别相反的电压。然后，使板线115为0V，使电源线114的电压DD为0V，切断供电。用以上的动作，相互反向设定强电介体电容器107、108的极化。
从强电介体电容器107、108的读出动作(下面记作RECALL动作)用以下方法进行。仍使板线115固定在0V，使电源线114的电压DD逐渐升高。由于极化方向和所施加的电压方向的不同，强电介体电容器107、108的极化状态的变化也不同，所以使电源电压升高时，一个强电介体电容器产生极化倒置，另一个强电介体电容器不产生极化倒置。因此实际有效的容量不同，随电源电压的升高的存储节点109、110的电压升高速度产生差别。利用此差别可以重新设定存储节点109、110的电压Q1、Q2。
可是在上述的现有技术中存在以下问题。
第一是如在强电介体中施加的电场超过某个值(矫顽电场)，引起极化倒置。根据此极化状态的不同，表示成数据的“0”、“1”，在施加矫顽电场以下的电场的情况下，也产生一些极化倒置。因此在STORE、RECALL以外的动作时，即使在强电介体上施加矫顽电场以下的电场的情况下，极化状态也稍有变化，产生被称为想保持的极化状态被破坏的干扰现象。因此为了防止强电介体电容器107、108的干扰，必须正确控制加在强电介体电容器107、108上的电压。
第2是由于强电介体电容器107、108被连接在FF部分的两个存储节点109、110上，所以强电介体电容器107、108的寄生容量增加。此外即使在FF部分的动作中，在强电介体电容器107、板线115、电介体电容器108的通路中施加电压。强电介体电容器107、108的漏电流由于比SiO2等的Si器件中使用的绝缘膜的漏电流大，在FF部分的动作中，在上述通路中产生漏电流。此外通常动作中，由于用于把板线固定在Vdd/2的电流是必须的，所以增加了电流消耗。
发明内容
本发明的目的是提供一种非易失性双稳态多谐振荡器电路的驱动方法，其在电方面能够稳定进行动作，通常动作时高速而且低电耗进行动作。
达到上述目的的本发明的、使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法中，该非易失性双稳态多谐振荡器电路具有输入端子连接在第一存储节点上、输出端子连接在第二存储节点上的第一反相器；输入端子连接在所述第二存储节点上、输出端子连接在所述第一存储节点上的第二反相器；字线连接在栅极上、连接在第一位线和所述第一存储节点之间的第一旁路晶体管；所述字线连接在栅极上、连接在第二位线和所述第二存储节点之间的第二旁路晶体管；连接在所述第一存储节点和板线之间的串联的第一控制用开关元件和第一变阻元件；以及连接在所述第二存储节点和所述板线之间的串联的第二控制用开关元件和第二变阻元件，所述第一和第二变阻元件的电阻值通过电流的发热的不同而可以改变，其特征在于，所述非易失性双稳态多谐振荡器电路的驱动方法顺序具有存储步骤，和复检(recall)步骤，所述存储步骤具有使所述第一和第二变阻元件双方为低电阻的第一步骤；以及在所述第一步骤后从所述第一和第二变阻元件中，使连接于存储“0”的存储节点上的变阻元件仍保持在低电阻，仅使连接于存储“1”的存储节点上的变阻元件为高电阻的第二步骤，在所述复检步骤中，在与所述第一和第二变阻元件中为高电阻的变阻元件连接的存储节点上存储“1”，在与所述第一和第二变阻元件中为低电阻的变阻元件连接的存储节点上存储“0”。
附图说明
第1图为表示本发明实施方式的非易失性双稳态多谐振荡器电路的电路图。
第2图为表示在STORE动作的第一步骤中施加在各控制线上的电压的时序图。
第3图为表示在STORE动作的第一步骤中流经两个变阻元件的电流的模拟结果的图示。
第4图为表示在STORE动作的第二步骤中施加在各控制线上的电压的时序图。
第5图为表示在STORE动作的第二步骤中流经两个变阻元件的电流的模拟结果的图示。
第6图为表示在RECALL动作中施加在各控制线上的电压的时序图。
第7图为表示在RECALL动作中存储节点的电压模拟结果的图示。
第8图为表示现有的非易失性存储器电路的电路图。
具体实施方式
下面参照附图对本发明的实施方式进行说明。第1图为表示本发明实施方式的非易失性双稳态多谐振荡器电路的电路图。本非易失性双稳态多谐振荡器电路具有构成第一反相器INV1的第一晶体管1和第二晶体管2、构成第二反相器INV2的第三晶体管3和第四晶体管4、第一和第二的旁路晶体管的第五晶体管5和第六晶体管6、第一存储节点9和第二存储节点10、字线13、第一位线11和第二位线12、第一和第二的电源线14a和14b、第一和第二的控制用开关元件的第七晶体管7和第八晶体管8、第一变阻元件15和第二变阻元件16、控制信号线的CS线17和板线18。其中对构成第一反相器INV1的第一和第二的晶体管1和2、构成第二反相器INV2的第三和第四的晶体管3和4分别为互补型晶体管。下面对第一、第三、第五～第八的晶体管1、3、5～8为N型MOS晶体管、第二和第四的晶体管2、4为P型晶体管的情况进行说明。
第一晶体管1的源极被接地，第二晶体管2的源极被连接在第一电源线14a上。同样第三晶体管3的源极被接地，第四晶体管4的源极被连接在第二电源线14b上。第一和第二晶体管1、2的栅极相互连接，构成第一反相器INV1的输入端子IN1，第一和第二晶体管1、2的漏极相互连接，构成第一反相器INV1的输出端子OUT1。同样第三和第四晶体管3、4的栅极和漏极分别相互连接，构成第二反相器INV2的输入端子IN2和输出端子OUT2。此外第一反相器INV1的输入端子IN1通过第一存储节点9连接在第二反相器INV2的输出端子OUT2上，第一反相器INV1的输出端子OUT1通过第二存储节点10连接在第二反相器INV2的输入端子IN2上。由此，构成作为反馈电路的双稳态多谐振荡器电路。此外作为旁路晶体管的第五和第六的晶体管5、6在栅极上连接有字线13，利用它们可以进行漏极选择。再有在第一和第二存储节点9、10上分别连接控制用开关元件的第七和第八的晶体管7、8，这些控制用开关元件在栅极上连接作为控制信号线的CS线17，控制用开关元件分别连接在第一和第二变阻元件15、16的一端。第一和第二变阻元件15、16的另一端连接在板线18上。
第一和第二变阻元件15、16是作成元件后可以改变电阻值的元件，在本实施方式中，作为一个例子，是使用用GeTeSb等的硫族元素化合物构成的相转变材料的变阻元件。用后面叙述的装置可以使第一和第二变阻元件15、16的电阻值改变。这样可以在电源切断后也能保持双稳态多谐振荡器的存储信息，实现非易失性能。
在提供电源的通常的动作时，旁路晶体管的第五和第六的晶体管5、6为导通状态。这样进行从第一和第二存储节点9、10将存储信息读取到第一和第二位线11、12中的READ动作或从位线11、12把存储信息写入第一和第二存储节点9、10的WRITE动作。当然在双稳态多谐振荡器电路中，第一和第二存储节点9、10中的某一个存储“1(也就是“High”)”，另一个存储“0(也就是“Low”)”。
此外在电源切断时，进行把双稳态多谐振荡器的存储信息写入第一和第二变阻元件15、16的STORE动作。在重新提供电源时，进行把写入第一和第二变阻元件15、16的信息读取的RECALL动作。下面对这些动作进行具体说明。
(STORE动作)
对图1所示的非易失性双稳态多谐振荡器电路的STORE动作进行说明。STORE动作由以下所示的两步骤构成。在STORE动作的第一步骤中，把第一和第二变阻元件15、16都变成结晶状态，使它们的电阻值变成低电阻。
在STORE动作的第二步骤中，仅使第一和第二变阻元件15、16中的某一个变成非晶态，使其中一个变阻元件的电阻值变成高电阻。这样把双稳态多谐振荡器的存储信息写入到第一和第二变阻元件15、16中。具体说，把连接在存储“0”的存储节点(9或10中的某一个)上的变阻元件仍保持在低电阻，仅把连接在存储“1”的存储节点(10或9中的某一个)上的变阻元件(16或15中的某一个)变成高电阻。
(1)第一步骤
对于STORE动作的第一步骤用图2、3进行说明。图2为表示在STORE动作的第一步骤中，施加在图1所示的电路的各控制线上的电压的时序图。在图2中，CS、PL、DD分别表示CS线17、板线18、电源线14a、14b的电压。
首先在从某瞬间到时间Tb之间，在CS线17上施加比电源电压Vdd升压后的电压Vbt。在此时间Tb1要开始之前，仍保持在第一和第二反相器INV1、INV2的电源线14a、14b上施加电源电压Vdd的状态、和在板线18上施加接地电压的状态，控制用开关元件的第七和第八晶体管7、8被变成导通的状态。
然后从向CS线17施加电压开始后经时间Tb1后，在时间Tb2之间，在板线上施加电源电压Vdd。如后所述，为了使因发热变成高温的第一和第二变阻元件15、16进行结晶，缓慢冷却是必要的，因此使施加在板线上的电压缓慢倾斜上升(上升时间Δt1)、缓慢倾斜下降(下降时间Δt2)。
也就是在图2中的时间Tb2开始前的时间Δt1中，电源电压Vdd施加在第一和第二反相器INV1、INV2的电源线14a、14b上的状态和第七和第八晶体管7、8导通的状态仍保持不变，施加在板线18上的电压缓慢倾斜上升。然后，在下一时间Tb2，电源电压Vdd施加在第一和第二反相器INV1、INV2的电源线14a、14b上的状态和控制用开关元件的第七和第八晶体管7、8导通的状态仍保持不变，施加在板线18上的电压保持在规定电压(Vdd)。在时间Tb2终了，到时间Tb3刚开始后，电源电压Vdd施加在第一和第二反相器INV1、INV2的电源线14a、14b上的状态和控制用开关元件的第七和第八晶体管7、8导通的状态仍保持不变，使施加在板线18上的电压从规定电压(Vdd)逐渐向接地电压降低。
此外经过时间Tb2后，至少到板线的电压变为0V之前，保持CS线17的电压为升压后的电压Vbt。即Tb3>Δt2。也就是在时间Tb3(除了Δt2的时间)，电源电压Vdd施加在第一和第二反相器INV1、INV2的电源线14a、14b上的状态、板线18上施加接地电压的状态和控制用开关元件的第七和第八晶体管7、8导通的状态保持不变。
这样第七和第八晶体管7、8成导通状态，电流在第一和第二变阻元件15、16中流动。第一和第二变阻元件15、16用GeTeSb等的硫族元素化合物构成的相转变材料形成。把一定焦尔以上的热提供给相转变材料后，如逐渐冷却，则变成结晶状态，成为低电阻。已经知道要使在绝缘膜中用SiO2的直径φ190nm的相转变材料成为结晶状态的单位体积的焦尔热为1.6pJ(S.Tyson et al.，AerospaceConference Proceedings，2000 IEEE vol.5 pp385-390)。
关于图1所示的电路按图2所示的时序图，在施加电压CS、PL、DD的条件下进行模拟，对STORE动作的第一步骤进行解析。作为一个例子，在初始状态设第二变阻元件16的电阻值为第一变阻元件15的电阻值的10倍。此外设施加在CS线17上被升压的电压Vbt为3.9V，关于施加电压的时间设Tb为100ns、设Tb1、Tb2同设为50ns。此外由于模拟变阻元件的发热量是目的，所以设Tb3、Δt同设为0ns。关于第一和第二变阻元件15、16都使直径为φ190nm，使用SiO2作为绝缘膜。
图3表示在这些条件下进行的在第一和第二变阻元件15、16中流动电流的模拟结果。在图3中设从第一和第二存储节点9、10流向板线18的电流方向为正。设现在双稳态多谐振荡器的第一存储节点9保持“1”(对应于电源电流Vdd)，第二存储节点10保持“0”(对应于接地电压0V)。把此信息写入第一和第二变阻元件15、16中。
首先在CS线17上施加被升压后的电压Vbt＝3.9V，第七和第八晶体管7、8成导通状态。然后开始向CS线17施加被升压后的电压Vbt后，在时间Tb1＝50ns期间，使板线18的电压保持为0V。电源线14a、14b的电压DD保持电源电压Vdd。此时第一变阻元件15的两端电压为Vdd和0V，从图3可以看出，在第一变阻元件15(R1)上流动约210μA的电流，产生约21pJ的焦尔热。由于第二变阻元件16(R2)的两端电压都是0V，所以在第二变阻元件16(R2)上没有电流流过。
然后如图2所示，在时间Tb1之后，在时间Tb2＝50ns期间，使CS线的电压仍保持Vbt，在板线18上施加电源电压Vdd。电源线14a、14b的电压DD保持电源电压Vdd。此时由于第二变阻元件16(R2)的两端电压变成0V和Vdd，所以从图3可以看出，在第二变阻元件16(R2)上在与第一变阻元件15(R1)相反方向流动约32μA的电流，产生约5.4pJ的焦尔热。此外由于第一变阻元件15(R1)的两端电压都是Vdd，所以在第一变阻元件15(R1)上没有电流流过。上述中在第一和第二变阻元件15、16中产生的焦尔热缓慢冷却的话，有足够的热量成为结晶状态。
这样在STORE动作的第一步骤中，首先把升压后的电压Vbt施加在控制信号线的CS线17上，使控制用开关元件的第七和第八晶体管7、8成导通状态。然后使板线18的电压在规定时间(Tb1)期间为0V后，设定规定时间(Tb2)期间电压Vdd。这样在第一和第二变阻元件15、16中流过电流，可以实现把要都成为结晶状态需要的焦尔热提供给它们。
再有把因焦尔热变成高温的在第一和第二变阻元件15、16进行缓慢冷却是必要的。冷却需要的时间与发热量、温度、变阻元件和它周围的热特性(导热性、散热性)等有关。例如如电阻值小，由于发热量比较大，可以考虑没有电流后，冷却时间要比较长。与此相反，如电阻大，由于发热量比较小，可以考虑没有电流后的冷却时间比较短。因此在此第一步骤中，不希望施加在第一和第二变阻元件15、16上的电压产生急剧的变化。无论第一和第二变阻元件15、16的初始电阻值是大是小，希望使施加的电压缓慢倾斜地变化，以便缓慢冷却。也就是在图2中，施加在板线18上的脉冲电压的上升时间Δt1是用于保证在时间Tb1期间流过电流而产生热量的变阻元件(在上述模拟中的第一变阻元件15)缓慢冷却的时间。同样施加在板线18上的脉冲电压的下降时间Δt2是用于保证在时间Tb2期间流过电流而产生热量的变阻元件(在上述模拟中的第一变阻元件16)缓慢冷却的时间。因此经过时间Tb2后，在施加在板线18上的脉冲电压的下降时间Δt2以上的时间，在CS线上施加电压是必要的。也就是Tb3>Δt2是必要的。例如设Tb3为50ns，对应于第一和第二变阻元件15、16的原材料，可以同在5ns以上20ns以下的范围内对Δt1和Δt2进行调节。
在上述中在使控制用开关元件的第七和第八晶体管7、8成为导通的状态下，对使把板线18设定为0V的时间Tb1为50ns、把板线18设定为Vdd的时间Tb2为50ns的情况进行了说明，但并不限定于此。可以设定时间Tb1、Tb2，使在第一和第二变阻元件15、16中生成的焦尔热为使它们分别成为结晶状态所需要的焦尔热。此外也可以使用直流电压来取代脉冲电压。
(2)第二步骤
用图4、5对STORE动作的第二步骤进行说明。在此STORE动作的第二步骤中，在第一步骤后在第一和第二变阻元件15、16中，把连接在存储“0”的存储节点(9或10中)上的变阻元件(15或16中的某一个)仍保持在低电阻，仅把连接在存储“1”的存储节点(10或9中)上的变阻元件(16或15中的某一个)变成高电阻。
第一和第二变阻元件15、16的电阻值利用第一步骤都成为结晶状态，成为相同程度值的低电阻。图4表示在STORE动作的第二步骤中，施加在图1所示的电路的各控制线上的电压的时序图。
在从某个瞬间开始的时间Tc期间，在CS线17上施加被升压后的电压Vbt，使第七和第八晶体管7、8成为导通的状态。也就是仍保持在第一和第二反相器INV1、INV2的电源线14a、14b上施加电源电压Vdd的状态，和在板线18上仍保持施加接地电压的状态，而控制用开关元件的第七和第八晶体管7、8被变成导通状态。
设现在第一和第二存储节点9、10的电压以对应“1”、“0”的方式分别保持为Vdd、0V。由于板线18的电压被设定为0V，所以第一变阻元件15两端的电压为Vdd，第一变阻元件15中流过大的电流。另一方面第二变阻元件16两端的电压为0V，第二变阻元件16中几乎没有流过电流。
第一和第二变阻元件15、16用上述的GeTeSb等相转变材料制成。把一定焦尔以上的热提供给相转变材料后，达到熔点以上，如急速冷却，则变成非晶态，成为高电阻。要使在绝缘膜中用SiO2的直径φ190nm的相转变材料成为非晶态的单位体积的焦尔热为3.6pJ(参照S.Tyson et al.的上述文献)。调节把电压施加在控制信号线的CS线17上的时间Tc，仅使第一变阻元件15成非晶态状态，也就是成为高电阻。此时几乎不流过电流的第二变阻元件16仍为结晶状态，也就是仍为低电阻。
与第一步骤相同，关于图1所示的非易失性双稳态多谐振荡器电路，按图4所示的时序图，在施加电压CS、PL、DD的条件下进行模拟，对STORE动作的第二步骤进行了解析。作为一个例子，设施加在CS线17上的被升压后的电压Vbt为3.9V，施加时间Tc为10ns。关于第一和第二变阻元件15、16同设直径为φ190nm，作为绝缘膜使用SiO2，设电阻值都为10kΩ。
图5表示在这些条件下进行的在第一和第二变阻元件15、16中流过的电流的模拟结果。从图5可以看出，在稳定状态下，在第一变阻元件15中流过208μA的电流。此时在第一变阻元件15中产生的焦尔热约为4.8pJ。这是足够使变阻元件成为非晶态状态的值。经过时间Tc后，通过使CS线17急速变为0V，使第一变阻元件15快冷，可以使第一变阻元件15从结晶状态变成非晶态状态。此时由于在第二变阻元件16中几乎不流过电流，所以仍保持结晶状态。这样第一变阻元件15变成非晶态状态，变成高电阻。另一方面，第二变阻元件16仍为结晶状态，是低电阻。这样例如第一变阻元件15的电阻值为第二变阻元件16的10倍，电阻值的大小关系变成与最初的状态(实施第一步骤前)相反。与此相反，如第一存储节点为0V，第二存储节点为Vdd，上述的第二步骤的结果例如第二变阻元件16的电阻值变成是第一变阻元件15的10倍，电阻值的大小关系与最初的状态(实施第一步骤前)相同。
如上所述在第二步骤中，经过时间Tc后，仍保持在第一和第二反相器INV1、INV2的电源线14a、14b上施加电源电压Vdd的状态，和在板线18上仍保持施加接地电压的状态，而控制用开关元件的第七和第八晶体管7、8被快速变成不导通状态。
这样在STORE动作的第2步骤中，利用在CS线17上施加被升压的电压Vbt，使控制用开关元件的第七和第八晶体管7、8被变成导通状态，可以实现仅向被连接在双稳态多谐振荡器的两个存储节点中变成“1”的存储节点上的变阻元件提供成为非晶态状态需要的焦尔热。此外用STORE动作的第一步骤和第二步骤，把双稳态多谐振荡器的存储信息写入第一和第二变阻元件15、16中，也就是通过作为第一和第二变阻元件15、16的电阻值的大小关系保存，变成非易失地保持信息。因此，在STORE动作结束后，可以使非易失性双稳态多谐振荡器电路断开而信息不消失。
在上述STORE动作的第2步骤中，设控制用开关元件成为导通状态的时间Tc为10ns，但并不限定于此，只要是可以提供使变阻元件成为非晶态状态需要的焦尔热就可以。
此外在上述中，对为了使第七和第八晶体管7、8变成导通状态，在CS线上施加被升压后的电压Vbt的情况进行了说明，但这是为了抑制晶体管的阀值电压造成的电压降低。因此希望施加被升压的电压Vbt(特别是在第二步骤中)，但即使使用电源电压Vdd也可以实现上述的STORE动作。
(RECALL动作)
下面用图6、7对RECALL动作进行说明。用上述的STORE动作使第一变阻元件15的电阻值为第二变阻元件16的10倍。STORE动作完成后，在这样的电阻值的状态下，对非易失性双稳态多谐振荡器电路停止提供电源。由于停止提供电源，从第一和第二存储节点9、10提供对应于存储内容(也就是某一个为1(也就是“High”)的电压，另一个没有被提供电压(为0(也就是变成“Low”)而被去除。在RECALL动作中，STORE动作完成后恢复在停止提供电源前的存储节点9、10的内容。
具体说，在此复检步骤中，在连接在第一和第二变阻元件15、16中高电阻的变阻元件(15或16中的某一个)上的存储节点(9或10中的某一个)上存储“1(也就是“High”)”，连接在第一和第二变阻元件15、16中低电阻的变阻元件(16或15中的某一个)上的存储节点(10或9中的某一个)上存储“0(也就是“Low”)”。
图6为表示在RECALL动作中施加在图1所示电路的各控制线上的电压的时序图。设字线13、第一和第二位线11、12的电压为0V。在从某一个瞬间开始的时间Ta期间，使电源线14a、14b的电压DD从0V倾斜增加到Vdd。此时同时在CS线17上施加电源电压Vdd，使控制用开关元件的第七和第八晶体管7、8成导通状态。
也就是保持在第一和第二反相器INV1、INV2的电源线14a、14b施加接地电压的状态、和保持在板线18上施加接地电压的状态，而使控制用开关元件的第七和第八晶体管7、8变成导通状态。然后仍保持在板线18上施加接地电压0V的状态、和控制用开关元件的第七和第八晶体管7、8的导通状态，施加在第一和第二反相器INV1、INV2的电源线14a、14b上的电压从接地电压缓慢向电源电压升高。
第一和第二的存储节点9、10的电压Q1、Q2随电源线14a、14b的电压升高一起升高。可是由于分别连接在第一和第二的存储节点9、10上的第一和第二变阻元件15、16的电阻值不同，电压Q1、Q2升高的速度产生差异。如上所述，由于第一变阻元件15的电阻值比第二变阻元件16大，第一存储节点9的电压Q1也比第二存储节点的电压Q2大。电压Q1、Q2的差成为某一定大小以上时，使CS线17从电源电压Vdd降到0V。
也就是保持在板线18上施加接地电压的状态、使在第一和第二反相器INV1、INV2的电源线14a、14b上施加的电压向电源电压缓慢提高的状态，同时使控制用开关元件的第七和第八晶体管7、8变成不导通的状态。此后仍保持在板线18上施加接地电压的状态、和第七和第八晶体管7、8不导通的状态，把施加在第一和第二反相器INV1、INV2的电源线14a、14b上的电压缓慢升高，最终施加电源电压(Vdd)。
这样第一和第二变阻元件15、16从双稳态多谐振荡器断开，电压Q1、Q2被固定(闩锁)，此后在电源线14a、14b上的电压DD变成Vdd后，电压Q1变成Vdd，电压Q2变成0V。
关于图1所示的非易失性双稳态多谐振荡器电路，按图6所示的时序图，在施加电压CS、PL、DD的条件下进行模拟，对RECALL动作进行了解析。作为一个例子，设MOS晶体管(第一～第八的晶体管1～8)的最小栅极长为0.35μm，设电源电压Vdd为3.3V。此外设N型晶体管(第一、第三、第五～第八晶体管1、3、5～8)的阀值电压为0.5V，设P型晶体管(第二、第四晶体管2、4)的阀值电压为0.6V。此外设电压DD的上升时间Ta为10ns。设第二变阻元件16的电阻值R2为与构成双稳态多谐振荡器的MOS晶体管的导通电阻的值相同程度的10kΩ，设第一变阻元件15的电阻值R1是R2的10倍的100kΩ。
图7为表示第一和第二的存储节点9、10的电压Q1、Q2的电压模拟结果的图示。从图7可以看出，电压Q1、Q2最初一起升高。可是由于分别连接第一和第二的存储节点9、10的第一和第二变阻元件15、16的电阻值不同，电压Q1、Q2上产生差异。在本实施方式中，作为一个例子，在电压Q1、Q2上产生约0.5V左右的差异的时刻(Ta1＝5.4ns)，使CS线17的电压CS从Vdd降低。这样第一和第二变阻元件从双稳态多谐振荡器断开，从电压DD开始升高时经过时间Ta(10ns)后，第一存储节点9的电压Q1升高到Vdd，第二存储节点10的电压Q2降低到0V，分别保持此值。
在上述中，说明了在两个存储节点的电压Q1、Q2的差变为约0.5V时，把电源线14a、14b的电压降低的情况，两个存储节点9、10的电压Q1、Q2的差为MOS晶体管的阀值电压左右就可以。原因是因为双稳态多谐振荡器的第一晶体管1的栅极连接在第一存储节点9上，漏极连接在第二节点10上，如电压Q1、Q2的差在第一晶体管1的阀值以上，第一晶体管1变成导通状态，漏极连接的第二存储节点10变成0V。
这样确认了如第一和第二变阻元件15、16的电阻值中存在差异，因连接具有更大电阻值的变阻元件的一方的存储节点的电压变大，两个存储节点的电压被确定。在上述中，设第一和第二变阻元件15、16的电阻值的比为10倍，用模拟判断出即使是5倍，也能实现与上述相同的RECALL动作。也就是可以说图1所示的RECALL动作其电阻比的容限(margin)非常大。
这样用RECALL动作使控制用开关元件的第七和第八晶体管7、8导通，通过在第一和第二变阻元件15、16中流过电流，在第一和第二的存储节点9、10的电压产生差异，可以恢复切断电源前的双稳态多谐振荡器存储的信息。此外两个存储节点9、10的电压的差异在变成构成双稳态多谐振荡器的MOS晶体管的阀值电压以上时，如使第七和第八晶体管7、8成为非导通状态，可以以更低的电耗恢复切断电源前的双稳态多谐振荡器存储的信息。此外由于第一和第二变阻元件15、16的电阻比即使是5倍左右也能正常进行RECALL动作，所以动作容限非常大。也就是只要两个变阻元件的电阻值的大小关系不反转，相对于电阻值的平衡和变动，RECALL动作是稳定的。
在上述中，说明了使电源线14a、14b的电压DD缓慢升高的情况，但并不限定于此。即使电源线14a、14b的电压比较快的升高，在开始动作的电源电压附近，把施加电压控制成使双稳态多谐振荡器的两个存储节点9、10的电压差为MOS晶体管的阀值电压左右就可以。
在上述中，对设RECALL需要的时间Ta为10ns的情况进行了说明，但并不限定于此，Ta比约1ns左右小也可以。
此外对Ta1为5.4ns的情况进行了说明，但并不限定于此。例如电源线14a、14b的电压DD升高开始后产生不稳定区域之后，第一和第二的存储节点9、10的电压差在变成MOS晶体管阀值电压以上的时刻，也可以使CS线17的电压为0V。
如上所述，采用本发明的话，一般通过控制用开关元件使变阻元件分别连接在通常的双稳态多谐振荡器的两个存储节点上，可以非易失地保持双稳态多谐振荡器的存储信息。
(通常动作：READ/WRITE动作)
对通常动作的READ动作、WRITE动作进行说明。此时设定CS线17为0V，设控制用开关元件的第七和第八晶体管7、8为非导通状态，从双稳态多谐振荡器切断第一和第二变阻元件15、16。在此状态下，把电源电压Vdd施加在字线13上，利用使旁路晶体管的第五和第六晶体管5、6成为导通状态，进行从第一和第二的存储节点9、10在位线11、12中读出存储信息的READ动作、或进行从位线11、12把存储信息写入第一和第二的存储节点9、10的WRITE动作。此时第一和第二变阻元件15、16由于用第七和第八晶体管7、8从双稳态多谐振荡器切断，在READ动作和WRITE动作中作为寄生电阻不起作用。此外第一和第二的存储节点9、10的电压Q1、Q2分别保持0V或Vdd。此情况下，由于在构成双稳态多谐振荡器的反相器中几乎不流过贯通电流，在本实施方式的电路中待机时几乎不流过漏电流。
用图8所示的现有技术用构成电路的强电介体的漏电流，与通常的双稳态多谐振荡器相比，在WRITE动作和READ动作中的电耗增加，而在本发明中，变阻元件由于用控制用开关元件(第七和第八晶体管7、8)切断，漏电流被抑制，电耗几乎不增加。此外如图8所示，在现有的电路中，因强电介体的干扰，在RECALL动作中动作是不稳定的，在本实施方式中，使用变阻元件，由于两个变阻元件的电阻比在5倍以上恢复，动作的容限大。再有如存储节点9、10的电压差变成MOS晶体管的阀值电压左右，由于控制用开关元件的第七和第八晶体管7、8变成非导通状态，所以用低的电耗进行动作。
在上述中，对使用GeTeSb作为在变阻元件中使用的相转变材料的情况进行了说明，但只要是用流过电流可以使电阻值改变的材料，无论什么物质都可以使用。
此外在上述中，作为变阻元件的连接作成按存储节点、控制用开关元件、变阻元件、板线的顺序串联，按存储节点、变阻元件、控制用开关元件、其他变阻元件、板线的顺序串联也可以。
在本实施方式中，作为构成双稳态多谐振荡器的反相器，使用了用MOS晶体管的反相器，但也可以是用MOS晶体管和电阻构成的反相器。
工业实用性
如采用本发明，可以提供在接通电源时，可以以稳定的动作恢复双稳态多谐振荡器的存储信息的非易失性双稳态多谐振荡器电路的驱动方法。此外在双稳态多谐振荡器的通常动作时，由于把变阻元件从双稳态多谐振荡器切断，变阻元件作为寄生电阻不起作用，可以提供以高速而且低电耗动作的非易失性双稳态多谐振荡器电路的驱动方法。

Claims (9)

1.一种非易失性双稳态多谐振荡器电路的驱动方法，该非易失性双稳态多谐振荡器电路具有：
输入端子连接在第一存储节点上、输出端子连接在第二存储节点上的第一反相器；
输入端子连接在所述第二存储节点上、输出端子连接在所述第一存储节点上的第二反相器；
字线连接在栅极上、连接在第一位线和所述第一存储节点之间的第一旁路晶体管；
所述字线连接在栅极上、连接在第二位线和所述第二存储节点之间的第二旁路晶体管；
连接在所述第一存储节点和板线之间的串联的第一控制用开关元件和第一变阻元件；以及
连接在所述第二存储节点和所述板线之间的串联的第二控制用开关元件和第二变阻元件，
所述第一和第二变阻元件的电阻值通过电流的发热而可以改变，其特征在于，
所述第一反相器由各个栅极连接在所述第一存储节点上、而且各个漏极连接在所述第二存储节点上的互补型第一晶体管和第二晶体管构成，
所述第二反相器由各个栅极连接在所述第二存储节点上、而且各个漏极连接在所述第一存储节点上的互补型第三晶体管和第四晶体管构成，
所述非易失性双稳态多谐振荡器电路的驱动方法顺序具有：
存储步骤，和
复检步骤，
所述存储步骤具有：
使所述第一和第二变阻元件双方为低电阻的第一步骤；以及
在所述第一步骤后从所述第一和第二变阻元件中，使连接于存储“0”的存储节点上的变阻元件仍保持在低电阻，仅使连接于存储“1”的存储节点上的变阻元件为高电阻的第二步骤，
在所述复检步骤中，在与所述第一和第二变阻元件中为高电阻的变阻元件连接的存储节点上存储“1”，在与所述第一和第二变阻元件中为低电阻的变阻元件连接的存储节点上存储“0”，其中，
所述第一步骤顺序具有：
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和在所述板线上施加接地电压的状态，使所述第一和第二控制用开关元件变成导通状态的步骤；
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和所述第一和第二控制用开关元件导通状态，使施加在所述板线上的电压从所述接地电压缓慢向规定电压升高的步骤；
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和所述第一和第二控制用开关元件导通的状态，使施加在所述板线上的电压保持在所述规定电压的步骤；
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和所述第一和第二控制用开关元件导通的状态，使施加在所述板线上的电压从所述规定电压缓慢向接地电压降低的步骤；以及
保持所述第一和第二反相器的电源线上施加电源电压的状态、在所述板线上施加接地电压的状态、和所述第一和第二控制用开关元件导通的状态的步骤，
所述第二步骤顺序具有：
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和在所述板线上施加接地电压的状态，使所述第一和第二控制用开关元件变成导通状态的步骤；以及
仍保持在所述第一和第二反相器的电源线上施加电源电压的状态和在所述板线上施加接地电压的状态，使所述第一和第二控制用开关元件快速变成不导通状态的步骤，
所述复检步骤顺序具有：
保持在所述第一和第二反相器的电源线上施加接地电压的状态和在所述板线上施加接地电压的状态，同时使所述第一和第二控制用开关元件变成导通状态的步骤；
仍保持在所述板线上施加接地电压的状态和所述第一和第二控制用开关元件导通的状态，使在所述第一和第二反相器的电源线上施加的电压从所述接地电压缓慢向电源电压升高的步骤；
保持在所述板线上施加接地电压的状态、和使在所述第一和第二反相器的电源线上施加的电压缓慢向电源电压升高的状态，同时使所述第一和第二控制用开关元件变成不导通状态的步骤；以及
仍保持在所述板线上施加接地电压的状态和所述第一和第二控制用开关元件不导通的状态，使所述第一和第二反相器的电源线上施加的电压缓慢升高，最终施加电源电压的步骤。
2.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二控制用开关元件都是晶体管，施加在所述晶体管的栅极上的电压比电源电压高。
3.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二控制用开关元件都是晶体管，施加在所述晶体管的栅极上的电压比电源电压高。
4.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二控制用开关元件都是晶体管，施加在所述晶体管的栅极上的电压比电源电压高。
5.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二反相器分别由MOS晶体管和电阻构成。
6.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第三晶体管是N型MOS晶体管，所述第二和第四晶体管是P型MOS晶体管。
7.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二变阻元件由硫族化合物的相变材料构成。
8.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二变阻元件在高电阻状态下分别具有低电阻状态的电阻值的约五倍以上的电阻值。
9.如权利要求1所述的非易失性双稳态多谐振荡器电路的驱动方法，其特征在于，所述第一和第二变阻元件的高电阻状态的电阻值比所述第一～第四晶体管全部的导通电阻值大。
CNB2003801029204A 2002-11-01 2003-10-29 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法 Expired - Fee Related CN100481259C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002319722 2002-11-01
JP319722/2002 2002-11-01

Publications (2)

Publication Number Publication Date
CN1711611A CN1711611A (zh) 2005-12-21
CN100481259C true CN100481259C (zh) 2009-04-22

Family

ID=32211819

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801029204A Expired - Fee Related CN100481259C (zh) 2002-11-01 2003-10-29 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法

Country Status (5)

Country Link
US (1) US6862226B2 (zh)
JP (1) JP3733468B2 (zh)
CN (1) CN100481259C (zh)
AU (1) AU2003280582A1 (zh)
WO (1) WO2004040582A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768504B2 (ja) * 2002-04-10 2006-04-19 松下電器産業株式会社 不揮発性フリップフロップ
US7164764B2 (en) * 2002-11-07 2007-01-16 Solarflare Communications, Inc. Method and apparatus for precode crosstalk mitigation
US7046063B2 (en) * 2004-04-08 2006-05-16 International Business Machines Corporation Interface circuit for coupling between logic circuit domains
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
DE102005001667B4 (de) * 2005-01-13 2011-04-21 Qimonda Ag Nichtflüchtige Speicherzelle zum Speichern eines Datums in einer integrierten Schaltung
US7479654B2 (en) * 2005-05-09 2009-01-20 Nantero, Inc. Memory arrays using nanotube articles with reprogrammable resistance
TWI324773B (en) * 2005-05-09 2010-05-11 Nantero Inc Non-volatile shadow latch using a nanotube switch
US7394687B2 (en) * 2005-05-09 2008-07-01 Nantero, Inc. Non-volatile-shadow latch using a nanotube switch
JP4802608B2 (ja) * 2005-08-19 2011-10-26 ソニー株式会社 記憶装置
JP4760225B2 (ja) * 2005-08-26 2011-08-31 ソニー株式会社 記憶装置
JP2007087548A (ja) * 2005-09-26 2007-04-05 Nec Lcd Technologies Ltd メモリ回路
US7471554B2 (en) * 2006-01-27 2008-12-30 Ovonyx, Inc. Phase change memory latch
US7697321B2 (en) * 2006-05-22 2010-04-13 Everspin Technologies, Inc. Non-volatile memory cell and methods thereof
CN100412991C (zh) * 2006-07-05 2008-08-20 北京大学 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法
JP4935231B2 (ja) * 2006-08-04 2012-05-23 ソニー株式会社 メモリセル及び不揮発性記憶装置
US20080229269A1 (en) * 2007-03-12 2008-09-18 International Business Machines Corporation Design structure for integrating nonvolatile memory capability within sram devices
US7692954B2 (en) * 2007-03-12 2010-04-06 International Business Machines Corporation Apparatus and method for integrating nonvolatile memory capability within SRAM devices
WO2009060625A1 (ja) * 2007-11-08 2009-05-14 Panasonic Corporation 不揮発性ラッチ回路および不揮発性フリップフロップ回路
JP5238430B2 (ja) * 2008-09-25 2013-07-17 株式会社東芝 記憶装置
JP5234547B2 (ja) * 2009-03-27 2013-07-10 国立大学法人東京工業大学 電子回路
JP5549105B2 (ja) * 2009-04-15 2014-07-16 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
US8605490B2 (en) * 2009-10-12 2013-12-10 Micron Technology, Inc. Non-volatile SRAM cell that incorporates phase-change memory into a CMOS process
KR101611416B1 (ko) 2009-12-09 2016-04-12 삼성전자주식회사 비휘발성 논리 회로, 상기 비휘발성 논리 회로를 포함하는 집적 회로 및 상기 집적 회로의 동작 방법
JP5454784B2 (ja) * 2010-03-05 2014-03-26 国立大学法人金沢大学 不揮発性記憶素子及びその制御方法
JP4995360B1 (ja) * 2011-01-20 2012-08-08 パナソニック株式会社 不揮発性ラッチ回路および不揮発性フリップフロップ回路
JP5075294B2 (ja) * 2011-02-07 2012-11-21 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
TWI429062B (zh) * 2011-06-15 2014-03-01 Ind Tech Res Inst 非揮發性靜態隨機存取式記憶胞以及記憶體電路
JP2013034040A (ja) * 2011-07-29 2013-02-14 Toppan Printing Co Ltd 不揮発性フリップフロップおよび不揮発性ラッチ
JP5226158B1 (ja) * 2011-11-22 2013-07-03 パナソニック株式会社 不揮発性ラッチ回路、不揮発性フリップフロップ回路および不揮発性信号処理装置
CN102594299B (zh) * 2012-02-03 2014-08-13 深圳创维－Rgb电子有限公司 一种方波发生器电路
KR101666528B1 (ko) * 2012-05-18 2016-10-14 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 쌍안정 회로와 불휘발성 소자를 구비하는 기억 회로
JP5312715B1 (ja) * 2012-05-18 2013-10-09 独立行政法人科学技術振興機構 双安定回路と不揮発性素子とを備える記憶回路
KR102164990B1 (ko) * 2012-05-25 2020-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자의 구동 방법
JP6107472B2 (ja) * 2012-06-28 2017-04-05 凸版印刷株式会社 不揮発性メモリセル、およびこの不揮発性メモリセルを備えた不揮発性メモリ
CN102881327B (zh) * 2012-10-25 2015-10-28 上海新储集成电路有限公司 一种非易失性触发器阵列及工作方法
US9318170B2 (en) 2012-12-28 2016-04-19 Tohoku University Storage device, memory cell, and data writing method
US8942027B1 (en) 2013-07-10 2015-01-27 Industrial Technology Research Institute Memory storage circuit and method of driving memory storage circuit
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
US9378807B2 (en) 2014-07-30 2016-06-28 Winbond Electronics Corp. Non-volatile static random access memory circuits
KR101901666B1 (ko) 2014-08-12 2018-09-27 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 기억 회로
JP6797895B2 (ja) * 2015-07-27 2020-12-09 パワー ダウン セミコンダクター インコーポレイテッド 共振駆動回路を用いた低電力ｓｒａｍビットセル
KR20180102558A (ko) * 2016-01-15 2018-09-17 소니 주식회사 반도체 회로, 구동 방법 및 전자 기기
FR3047136B1 (fr) 2016-01-27 2018-02-16 Commissariat A L'energie Atomique Et Aux Energies Alternatives Sauvegarde de donnees dans un circuit asynchrone

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732015A (en) * 1991-04-23 1998-03-24 Waferscale Integration, Inc. SRAM with a programmable reference voltage
JPH07105685A (ja) * 1993-10-08 1995-04-21 Kawasaki Steel Corp 半導体記憶回路
US5892712A (en) * 1996-05-01 1999-04-06 Nvx Corporation Semiconductor non-volatile latch device including embedded non-volatile elements
JPH11162172A (ja) * 1997-11-25 1999-06-18 Matsushita Electron Corp 半導体メモリ素子、半導体集積回路装置および半導体集積回路装置のプログラミング方法
US6269027B1 (en) 1998-04-14 2001-07-31 Honeywell, Inc. Non-volatile storage latch
JP2000293989A (ja) * 1999-04-07 2000-10-20 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
WO2000070622A1 (fr) * 1999-05-14 2000-11-23 Hitachi, Ltd. Circuit de memorisation
US6222765B1 (en) * 2000-02-18 2001-04-24 Silicon Storage Technology, Inc. Non-volatile flip-flop circuit
JP2002109875A (ja) * 2000-09-29 2002-04-12 Nec Corp 強誘電体容量を用いたシャドーｒａｍセル及び不揮発性メモリ装置並びにその制御方法
US6563743B2 (en) 2000-11-27 2003-05-13 Hitachi, Ltd. Semiconductor device having dummy cells and semiconductor device having dummy cells for redundancy
JP4066638B2 (ja) * 2000-11-27 2008-03-26 株式会社日立製作所 半導体装置

Also Published As

Publication number Publication date
CN1711611A (zh) 2005-12-21
US20040257113A1 (en) 2004-12-23
US6862226B2 (en) 2005-03-01
WO2004040582A1 (ja) 2004-05-13
AU2003280582A1 (en) 2004-05-25
JP3733468B2 (ja) 2006-01-11
JPWO2004040582A1 (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
CN100481259C (zh) 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法
US6847543B2 (en) Non-volatile memory circuit, a method for driving the same, and a semiconductor device using the memory circuit
CN101101791B (zh) 非易失性存储器及其控制方法
US8891293B2 (en) High-endurance phase change memory devices and methods for operating the same
CN102122528B (zh) 将相变存储器并入cmos工艺的非易失性sram单元
CN101292299B (zh) 半导体器件
US11004479B2 (en) Method, system and device for integration of bitcells in a volatile memory array and bitcells in a non-volatile memory array
EP2666167B1 (en) Programmable volatile/non-volatile memory cell
TW200534469A (en) Semiconductor device
JP4428284B2 (ja) 半導体記憶装置およびその書込み方法
WO2003085741A1 (fr) Bascule bistable non volatile
US9053782B2 (en) Memory cell with volatile and non-volatile storage
US9368204B2 (en) Volatile/non-volatile memory cell
Bazzi et al. RRAM-based non-volatile SRAM cell architectures for ultra-low-power applications
TW201250991A (en) Nonvolatile static random access memory cell and memory circuit
US10741246B2 (en) Method, system and device for integration of volatile and non-volatile memory bitcells
TWI774819B (zh) 使用２ｔ—２ｓ的靜態隨機存取記憶體
EP2666165B1 (en) Compact volatile/non-volatile memory cell
JP3845734B2 (ja) 不揮発性メモリ
JP2004193312A (ja) 抵抗変化素子を用いたメモリセルとその制御方法
Bazzi et al. Design of Hybrid CMOS Non-Volatile SRAM Cells in 130nm RRAM Technology
US7710790B2 (en) Semiconductor memory device and write control method thereof
KR100681812B1 (ko) 고속 저전력 상변화 메모리 장치
WO2012098182A1 (en) Combined volatile and non-volatile memory cell

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090422

Termination date: 20101029