CN100412991C - 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法 - Google Patents

利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法 Download PDF

Info

Publication number
CN100412991C
CN100412991C CNB2006100895939A CN200610089593A CN100412991C CN 100412991 C CN100412991 C CN 100412991C CN B2006100895939 A CNB2006100895939 A CN B2006100895939A CN 200610089593 A CN200610089593 A CN 200610089593A CN 100412991 C CN100412991 C CN 100412991C
Authority
CN
China
Prior art keywords
pipe
pmos pipe
pmos
nmos
drain terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100895939A
Other languages
English (en)
Other versions
CN1885435A (zh
Inventor
邓志欣
廖怀林
李炎
黄如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CNB2006100895939A priority Critical patent/CN100412991C/zh
Publication of CN1885435A publication Critical patent/CN1885435A/zh
Application granted granted Critical
Publication of CN100412991C publication Critical patent/CN100412991C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供一种利用深亚微米CMOS标准工艺实现的EEPROM电平转换电路及方法。该电平转换电路完全采用CMOS标准工艺参数，利用两对PMOS管与NMOS管对电压进行钳位，从而保证了电路中所有的MOS管栅漏电压差|Vgd|或栅源电压差|Vgs|均小于栅氧可靠性要求的安全电压值。与传统电平转换电路相比，该电路极大地增加MOS管栅氧可靠性；同时，该电路结构由于完全采用深亚微米CMOS标准工艺，可以更加适合嵌入式EEPROM电路并降低电路成本。

Description

利用深亚微米CMOS标准工艺实现的EEPROM电平转换电路及方法
技术领域
本发明属于存储器电路设计领域，是一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。
背景技术
在过去的十多年中，集成电路持续“按比例缩小”(Scaling Down)，互补金属-氧化物-半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)电路器件尺寸如特征栅长、栅氧厚度等不断减小，对器件可靠性尤其在存储器编程高压下的可靠性提出了挑战；另一方面，面对嵌入式电可擦除只读存储器(Electric ErasableProgrammable Read-only Memory，EEPROM)的应用，出于低成本的考虑，完全采用标准CMOS工艺制作嵌入式存储器并实现全集成的技术备受关注。因此，开发具有高可靠性并适用于标准CMOS工艺的存储器电路成为当前迫切和重要的工作。
如图1所示，采用标准CMOS工艺的EEPROM电路系统架构由低压通路和高压通路两部分构成。其中，低压通路部分包括输入/输出接口模块、数字控制模块、译码器、字线选择电路、灵敏放大器；高压通路部分包括电荷泵、电平转换电路(level shifter)、存储单元阵列(单层多晶硅存储单元)。
其中，作为控制高压导通与否的开关，适用于标准CMOS工艺、高可靠性的电平转换电路成为存储器电路设计的重点之一。如图2所示，电平转换(低压-编程高压)电路由输入数字控制信号IN(“0”或“1”)决定输出值(GND或编程高压Vpp)。其中，数字控制信号电平幅度为数字电路电源电压Vdd，编程高压电平Vpp大于等于10V。
现有传统的电平转换电路如图3所示，由PMOS管M1、M2与NMOS管M3、M4构成双稳态电路，输入数字控制信号IN及其反相信号分别作为M3、M4的控制栅压。在操作过程中，无论输出为Vpp高压还是GND，均有一组MOS管的栅漏电压差|Vgd|或栅源电压差|Vgs|达到最高电压值Vpp，(如图4所示，以输入为“1”为例，由椭圆圈标出)，而MOS管栅氧上电场强度超过1V/nm即有发生隧穿的可能，所以栅氧化层的可靠性需要重点考虑。
在集成电路的“按比例缩小”过程中，深亚微米CMOS标准工艺中栅氧厚度不断减小，最厚栅氧(输入输出I/O MOS管)只有7nm，用于高压通路中的相关MOS器件；电路中Vpp约为10V；同时，出于低成本和全集成的考虑，要求不使用额外的存储器定制工艺来增加栅氧厚度。
发明内容
针对上述现有传统电平转换电路所存在的问题和不足，本发明的目的是提供一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。
本发明的上述目的是通过如下的技术方案予以实现的：
一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法，其步骤包括：在由PMOS管M1、PMOS管M2与NMOS管M3、NMOS管M4构成的双稳态电平转换电路中，在PMOS管M1和NMOS管M3之间增加PMOS管M5和NMOS管M7；在PMOS管M2和NMOS管M4之间增加PMOS管M6和NMOS管M8，其中，PMOS管M1的栅极与PMOS管M6的源端相连接；PMOS管M2的栅极与PMOS管M5的源端相连接；PMOS管M5的源端与PMOS管M1的漏端相连接，PMOS管M5的漏端与NMOS管M7的漏端相连接；PMOS管M6的源端与PMOS管M2的漏端相连接，PMOS管M6的漏端与NMOS管M8的漏端相连接；NMOS管M7的源端与NMOS管M3的漏端相连接；NMOS管M8的源端与NMOS管M4的漏端相连接，MOS管M1-MOS管M8均采用深亚微米CMOS标准工艺下的I/O管参数，PMOS管M5、PMOS管M6、NMOS管M7和NMOS管M8的栅极共同接钳位偏置电压Vx，Vx取3V-7V范围内电压值。
一种利用深亚微米CMOS标准工艺实现的EEPROM电平转换电路，包括PMOS管M1、PMOS管M2、PMOS管M5、PMOS管M6，NMOS管M3、NMOS管M4、NMOS管M7、NMOS管M8和一反相器，PMOS管M1、PMOS管M2源端接编程高压Vpp；PMOS管M1的栅极与PMOS管M6的源端相连接，PMOS管M1漏端与PMOS管M5源端相接，PMOS管M5漏端与NMOS管M7漏端相接，NMOS管M7源端与NMOS管M3漏端相接，NMOS管M3源端接地；同样地，PMOS管M2的栅极与PMOS管M5的源端相连接，NMOS管M2漏端与PMOS管M6源端相接，PMOS管M6漏端与NMOS管M8漏端相接，NMOS管M8源端与NMOS管M4漏端相接，NMOS管M4源端接地，NMOS管M3栅端接输入数字控制信号IN，该信号经反相器加至NMOS管M4栅端，PMOS管M5、PMOS管M6、NMOS管M7和NMOS管M8的栅极共同接钳位偏置电压Vx，Vx取3V-7V范围内电压值。
参考图5，与传统电平转换电路相比，在M1、M3间增加了M5、M7，在M2、M4间增加了M6、M8，且M5-M8栅压均接电压Vx用于电压钳位作用。其中，M1、M2、M5、M6为PMOS管，M3、M4、M7、M8为NMOS管，均采用深亚微米CMOS标准工艺下的I/O管参数，栅氧厚度为7nm；数字控制高电平Vdd取0.8V，编程高压Vpp取10V。
在电路工作时，由PMOS管的电压传输特性，一旦节点A或B的电位低于(VX+|Vthp|)，M5或M6截止；同样地，由NMOS管的电压传输特性，一旦节点C或D的电位高于(VX-Vthn)，M7或M8截止。
由于对称性，仅以输入“1”为例分析，如图6所示。此时，M3、M7导通，M5源端电位降至(VX+|Vthp|)后截止，节点A电位钳位于(VX+|Vthp|)；同时，M2导通，节点B电位保持为Vpp，M6导通，使得输出电压为Vpp，M8源端电位升至(VX-Vthn)后截止，节点D电位钳位于(VX-Vthn)。
达到稳态后，由图6可得，各MOS管最大栅漏电压差|Vgd|或栅源电压差|Vgs|为Vx或(Vpp-Vx)。由栅氧厚度决定最大安全电压值Vsafe，即要求：
VX＜Vsafe且VPP-VX＜Vsafe
即：VPP-Vsafe＜VX＜Vsafe
上式给出了钳位电压Vx的取值范围。以深亚微米标准CMOS工艺I/O管栅氧厚度7nm为例，Vsafe取7V，Vpp取10V，则Vx可以取3-7V范围内电压值。
如图7所示，给出电路工作期间节点A(或B)与节点C(或D)的电压仿真波形图(Vx取Vpp/2，5V)。该仿真结果验证了该电路的电压钳位作用。
综上所述，采用该电路结构，在整个工作期间，由于电压钳位作用，取适当的Vx，所有的MOS管栅漏电压差|Vgd|或栅源电压差|Vgs|均低于安全电压值Vsafe，完全满足深亚微米标准CMOS工艺实现EEPROM的可靠性要求。
附图说明
下面结合附图，对本发明作详细描述。
图1为利用深亚微米CMOS标准工艺实现EEPROM的电路系统架构示意图；
图2为电平转换电路功能示意图；
图3为现有传统电平转换电路结构图；
图4为现有传统电平转换电路各节点工作状态示意图；
图5为本发明提出的电平转换电路结构图；
图6为本发明提出的电平转换电路各节点工作状态示意图；
图7为本发明提出的电平转换电路节点A(或B)与节点C(或D)的电压仿真波形图；
具体实施方式
本发明提出的电平转换电路采用深亚微米CMOS标准工艺制作。该电路包括PMOS管M1、M2、M5、M6，NMOS管M3、M4、M7、M8，以及基本反相器一个。M1-M8均采用深亚微米CMOS标准工艺下的I/O管参数。
电路拓扑结构具体实施如下：如图5所示，M1、M2源端接编程高压Vpp；M1漏端与M5源端相接(节点A)，M5漏端与M7漏端相接，M7源端与M3漏端相接(节点C)，M3源端接地；同样地，M2漏端与M6源端相接(节点B)，M6漏端与M8漏端相接(输出节点OUT)，M8源端与M4漏端相接(节点D)，M4源端接地；M1栅端与节点B相接，M2栅端与节点A相接；M5-M8栅端共同接钳位偏置电压Vx；M3栅端接输入数字控制信号IN，该信号经反相器加至M4栅端。
偏置钳位电压Vx可以由输入编程高压Vpp分压而得。Vx可以取3-7V范围内电压值。为便于分压取值及误差冗余考虑，可以取Vx为Vpp/2即5V。对本发明的各项特性参数进行测试，满足要求后即可投入使用。
综上所述，本发明公开了一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。上面描述的应用场景和实施例，并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。

Claims (2)

1. 一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法，其步骤包括：在由PMOS管M1、PMOS管M2与NMOS管M3、NMOS管M4构成的双稳态电平转换电路中，在PMOS管M1和NMOS管M3之间增加PMOS管M5和NMOS管M7；在PMOS管M2和NMOS管M4之间增加PMOS管M6和NMOS管M8，其中，PMOS管M1的栅极与PMOS管M6的源端相连接；PMOS管M2的栅极与PMOS管M5的源端相连接；PMOS管M5的源端与PMOS管M1的漏端相连接，PMOS管M5的漏端与NMOS管M7的漏端相连接；PMOS管M6的源端与PMOS管M2的漏端相连接，PMOS管M6的漏端与NMOS管M8的漏端相连接；NMOS管M7的源端与NMOS管M3的漏端相连接；NMOS管M8的源端与NMOS管M4的漏端相连接，MOS管M1-MOS管M8均采用深亚微米CMOS标准工艺下的I/O管参数，PMOS管M5、PMOS管M6、NMOS管M7和NMOS管M8的栅极共同接钳位偏置电压Vx，Vx取3V-7V范围内电压值。
2. 一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路，其特征在于：包括PMOS管M1、PMOS管M2、PMOS管M5、PMOS管M6，NMOS管M3、NMOS管M4、NMOS管M7、NMOS管M8和一反相器，PMOS管M1、PMOS管M2源端接编程高压Vpp；PMOS管M1的栅极与PMOS管M6的源端相连接，PMOS管M1漏端与PMOS管M5源端相接，PMOS管M5漏端与NMOS管M7漏端相接，NMOS管M7源端与NMOS管M3漏端相接，NMOS管M3源端接地；同样地，PMOS管M2的栅极与PMOS管M5的源端相连接，NMOS管M2漏端与PMOS管M6源端相接，PMOS管M6漏端与NMOS管M8漏端相接，NMOS管M8源端与NMOS管M4漏端相接，NMOS管M4源端接地，NMOS管M3栅端接输入数字控制信号IN，该信号经反相器加至NMOS管M4栅端，PMOS管M5、PMOS管M6、NMOS管M7和NMOS管M8的栅极共同接钳位偏置电压Vx，Vx取3V-7V范围内电压值。
CNB2006100895939A 2006-07-05 2006-07-05 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法 Active CN100412991C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100895939A CN100412991C (zh) 2006-07-05 2006-07-05 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100895939A CN100412991C (zh) 2006-07-05 2006-07-05 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法

Publications (2)

Publication Number Publication Date
CN1885435A CN1885435A (zh) 2006-12-27
CN100412991C true CN100412991C (zh) 2008-08-20

Family

ID=37583542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100895939A Active CN100412991C (zh) 2006-07-05 2006-07-05 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法

Country Status (1)

Country Link
CN (1) CN100412991C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114049908A (zh) * 2020-11-25 2022-02-15 长江存储科技有限责任公司 一种存储器cmos电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136811A2 (en) * 1983-09-21 1985-04-10 THORN EMI North America Inc. Bit line load and column circuitry for a semiconductor memory
US4995004A (en) * 1989-05-15 1991-02-19 Dallas Semiconductor Corporation RAM/ROM hybrid memory architecture
CN1197532A (zh) * 1995-09-21 1998-10-28 西门子公司 Fram存储单元
CN1711611A (zh) * 2002-11-01 2005-12-21 松下电器产业株式会社 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0136811A2 (en) * 1983-09-21 1985-04-10 THORN EMI North America Inc. Bit line load and column circuitry for a semiconductor memory
US4995004A (en) * 1989-05-15 1991-02-19 Dallas Semiconductor Corporation RAM/ROM hybrid memory architecture
CN1197532A (zh) * 1995-09-21 1998-10-28 西门子公司 Fram存储单元
CN1711611A (zh) * 2002-11-01 2005-12-21 松下电器产业株式会社 使用变阻元件的非易失性双稳态多谐振荡器电路的驱动方法

Also Published As

Publication number Publication date
CN1885435A (zh) 2006-12-27

Similar Documents

Publication Publication Date Title
CN102130492B (zh) 电源选择装置和方法
CN101795129B (zh) 上电复位电路
CN101038790B (zh) 由低电压晶体管实现的用于半导体存储器的电平转换器
CN102208898B (zh) 差动放大电路
CN101860188B (zh) 开关电源电路
CN103633974A (zh) 一种具有固定阻容时间延迟特性的上电复位电路
CN102832919A (zh) 栅压自举开关电路
CN102118156A (zh) 一种用于otp外围电路的电平转换电路及转换方法
CN103532375A (zh) 升压式电荷泵
CN109428567A (zh) 一种实现占空比调整的装置
CN105577165B (zh) 一种io接口电平转换电路及io接口电平转换方法
CN100412991C (zh) 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法
CN105071639B (zh) 一种开关电源电路的驱动延迟控制电路
CN110176924A (zh) 半导体器件
CN106158022B (zh) 一种用于共源架构嵌入式闪存的字线驱动电路及其方法
CN101047381B (zh) 电压电平转换电路、方法及初始电压提供的方法
CN102638254B (zh) 低泄漏功率检测器件、系统和方法
CN104811033A (zh) 适合低电压操作的电荷泵电路
CN104299647A (zh) 负压转换电路
CN108389597B (zh) 灵敏放大器电路
CN109547009A (zh) 高可靠性电平位移电路
CN101944903A (zh) Cmos输入缓冲电路
CN104318957B (zh) 一种电平转换器
CN204810238U (zh) 一种自偏置cmos差分放大器及一种积分器
CN212381194U (zh) 一种低电压的上电复位电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: BEIJING UNIV.

Effective date: 20130523

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: BEIJING UNIV.

Effective date: 20130523

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 100871 HAIDIAN, BEIJING TO: 100176 DAXING, BEIJING

TR01 Transfer of patent right

Effective date of registration: 20130523

Address after: 100176 No. 18, Wenchang Avenue, Beijing economic and Technological Development Zone

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Peking University

Address before: 100871 Beijing the Summer Palace Road, Haidian District, No. 5

Patentee before: Peking University