CN1197532A - Fram存储单元 - Google Patents
Fram存储单元 Download PDFInfo
- Publication number
- CN1197532A CN1197532A CN96197120A CN96197120A CN1197532A CN 1197532 A CN1197532 A CN 1197532A CN 96197120 A CN96197120 A CN 96197120A CN 96197120 A CN96197120 A CN 96197120A CN 1197532 A CN1197532 A CN 1197532A
- Authority
- CN
- China
- Prior art keywords
- field effect
- storage unit
- transistor
- effect transistor
- current potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000000352 storage cell Anatomy 0.000 title abstract 3
- 230000005669 field effect Effects 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000007849 functional defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
晶体管存储单元包括一个双稳态场效应晶体管BIMOS,它具有完全耗尽的、浮动的导电沟道,该导电沟道具有一滞后的栅极电压特性曲线。该双稳态晶体管的栅极G在对存储单元写入时可以与一个第一位线BL1相连接,它的第二沟道接口S在读出存储单元时可以和一个第二位线BL2相连接,对此,两个位线BL1、BL2可以是相同的。可以通过一个第一晶体管T1或第二晶体管T2实现在位线BL1,BL2和双稳态晶体管BIMOS之间的连接,这两个晶体管由各自的一个字线WL1、WL2控制。
Description
本发明涉及的是一个SRAM存储单元。
随机存取的静态存储器的存储单元已公知，其中，触发器用于存储电位值，该电位值表明逻辑状态。对此，触发器是由四个场效应晶体管构成的。此外，这个存储单元具有二个开关二极管，它用于存储单元的读入和读出，开关晶体管的基极和SRAM的字线相连接，并且开关晶体管连接具有一对位线的触发器。总共涉及的是6个晶体管的存储单元。还已知用二个场效应晶体管和二个电阻实现了触发器，因此得出一个4个晶体管的存储单元。
本发明的任务在于：获得一个SRAM存储单元，它具有小的所需面积。
此任务通过权利要求1的SRAM存储单元触发。其中，双稳态的场效应晶体管代替触发器用于存储二个逻辑状态。一个逻辑状态相当于截止双稳态晶体管，另一个逻辑状态相当于导通双稳态晶体管。
这里双稳态场效应晶体管应当理解为一个晶体管，它具有一个滞后的电流-栅极电压特性曲线，因此，仅仅通过设置一个合适的正的或一个合适的负的阀值电压，晶体管从截止状态转换成高电流状态，并且反向转换。在两个阀值电压值之间的栅极电压值不引起状态转换。双稳态晶体管例如也可以通过电压脉冲控制，该电压脉冲在数值上仅短暂地超过各自的(正的或负的)阀值电压。
图2说明的是双稳态场效应晶体管的已提及的滞后作用过程，同时设定漏极-源极电压VDS为不变，并且大于限定的最小值，在这里开始滞后特性，并且在双稳态晶体管运行期间，不应该不超过这个最小值。横坐标上标注的是栅极-源极电压UGS，在纵坐标上标注的是漏极电流I的对数值。用VE表示正的阈值电压。
在“微电子产品和可靠性”的1802卷，(1992)，202页及下一页，由N.Kistler、E.V.Ploeg、J.Woo和J.Plumer所著的文章“Breakdown Voltage of Submicron MOSFETs in Fully DepletedSOI”中公开了一个场效应晶体管，按本发明它可以用作双稳态场效应晶体管。在此说明了一个完整的耗尽型的(也就是说在不导电状态，在它的导电沟道中实际上不存在自由载流子)水平N沟道场效应晶体管，它是用SOI(Silicon on Insulator)技术制造。它的导电沟道是浮动的，也和不固定的电位连接。
在上面安置了双稳态晶体管的衬底经与一个衬底电位连接在一起。然后，为了实现导电沟道的浮动，导电沟道同衬底绝是必需的。在已说明的技术标准中，通过使用SOI技术实现以上方法。然而，也可以用已说明的技术标准的不同方式，在半导体衬底上垂直安置双稳态晶体管，因此，它的导电沟道以平面方式同衬底绝缘，例如可以通过分子束外延制造这样的垂直双稳态晶体管。通过这个方法，可以实现几十纳米的沟道长度。实验中确定，小于100nm的沟道长度，例如85nm，特别适合于生产垂直的双稳态晶体管。
对于双稳态晶体管的制造来说，在截止状态耗尽它的导电沟道是重要的。在高电流状态，也就是说在加上一个超过正的阀值电压的栅极电压的情况下，然后发生晶体管击穿，同时通过碰撞电离释放载流子。在大于1μm沟道长度上，通过使用少量掺杂物质的导电沟道可以达到足够的耗尽层。较短的沟道长度产生具有较高掺杂浓度的导电沟道。特别是通过截止PN结的绝缘层的扩宽，在加上漏极-源极电压时。能够产生耗尽层。在短的沟道长度上，在低的漏极-源极电压(例如L3V)情况下，产生一个足够高的电场强度，在高电流状态中，这个电场强度对于击穿来说是必需的。
已说明的滞后效应产生如下作用：如果双稳态场效应晶体管的漏极-源极电压高于已提及的最小值，该值通过使用的工艺和晶体管的规格确定，那么可以通过提高它的栅极-源极电压到高于同样可调整正阀值电压的值，改变双稳态场效应晶体管从截止状态到导通或高电流状态。当栅极-源极电压又降低到正阀值电压以下的值，只要还没不超过漏极-源极电压的最小值，那么就保持在高电流状态。首先，当加上一个足够的负的栅极-源极电压时，在它不超过负的阀值电压的情况下，晶体管又截止。这个说明针对的是n沟道型双稳态晶体管，可是在P沟道晶体管上同样起作用。
适合本发明的存储单元按照下面的原理工作，对此利用双稳态场效应晶体管的滞后特性：为了写入一个最初的逻辑值，例如一个逻辑1，通过加上一个合适的栅极电位(在此时，超过了栅极-源极电压的正阀值电压)，借助一个最初的位线，将双稳态晶体管转换到它的高电流状态。这个状态被保持，即使当栅极-源极电压又达到低于正阀值电压的值。写入第二个逻辑值，例如一个逻辑0，通过加上一个足够负的栅极-源极电压(并且不超过负的阀值电压)，双稳态晶体管从它的高电流状态转换到截止状态。也就是可以通过电压脉冲控制双稳态晶体管。
通过第二沟道接口同一个第二位线的连接，实现存储单元的读出。然后根据双稳态晶体管的状态，把第二位线或者加上第一电位值，或者加上第二电位值。
由于根据本发明仅仅唯一的双稳态场效应晶体管和一个电阻代替技术标准中的触发器用于存储，其中触发器具有四个晶体管或具有二个晶体管和二个电阻，因此，与已知的解决办法相比至少节省一个晶体管和一个电阻，因此实现了存储单元的较小的所需平面。
如果预先规定各自的第一和第二场效应晶体管用于写入和读出存储单元，则通过双稳态晶体管，实现了晶体管存储单元代替已知的6或4晶体管存储单元。
有益的是，第一位线与第二位线相一致，也就是说仅存在一个位线。通过这个位线不仅实现了写入存储单元也实现了读出存储单元。因此，根据本发明的存储单元或者具有二个位线和一个唯一的字线来控制第一和第二晶体管，或具有仅仅一个唯一的位线和各自的字线来控制第一和第二晶体管。当然，任何时候存在两个位线和两个字线也是可能的。
有利的是，通过一个第二电阻，双稳态晶体管可与一个第三电位连接，它保证，不在任何时刻具有一未确定电位。然后实现了存储单元的较小的所需面积。
下面借助附图根据实施例详细说明本发明。
图1所示为本发明的存储单元的一实施形式；
图2所示为源自图1的双稳态场效应晶体管的滞后特性曲线。
图1指出了一个双稳态场效应晶体管BIMOS，它的第一沟道接口D和一个第一电位VCC的接线端连接，它的第二沟道接口通过一个第一电阻R1与第二电位大地的接线端相连接。
在本发明的这个实施例中，双稳态场效应晶体管BLMOS是n沟道型的。并假设，第一电位VCC大于第二电位大地。例如，二个电位VCC，地可能是一个一体化电路的电源电位，该电路的组成部分是SRAM存储单元。此外第二电位大地可能例如是一个参考电位。由于第一电位VCC大于第二电位是假定的，所以在本实施例中，双稳态场效应晶体管BIMOS的第一沟道接口D是它的漏极，第二沟道接口S是它的源极。
显然，建立一个具有一个P沟道型的双稳态晶体管是可能的，那么在它上面可以选择第一电位VCC小于第二电位大地。
图1中的双稳态场效应晶体管BIMOS的栅极G，通过在本实施例中是n沟道型的第一场效应晶体管T1，与第一位线BLI连接。可以通过一个第一字线WL1控制这个第一场效应晶体管T1，字线与它的栅极相连接。
双稳态场效应晶体管BIMOS的第二沟道接口S，可以通过一个第二场效应晶体管T2，与一个第二位线BL2相连接，在本实施例中，第二位线BL2同第一位线是相同的。可以通过一个第二字线WL2控制第二场效应晶体管T2，第二字线与它的栅极相连接。
第一个晶体管T1和第二个晶体管T2也可以是P沟道型的，因此，对于它的控制来说可以相应改变二个字线WL1、WL2的电位。
在第一个晶体管T1和第二个晶体管T2导通的情况下，通过一个第二电阻R2把第三电位V3置于双稳态场效应晶体管BIMOS的栅极G上，在本实施例中，V3等于第二电位大地。通过第二电阻R2保证，例如G不在任何时刻浮动，也就是说决不具有一未确定的电位。应当如此选择第三电位V3的值，即，在第一个晶体管T1和第二个晶体管T2导通的情况下，双稳态晶体管BIMOS的栅极-源极电压UGS不比它的正阀值电压Ue大，并且也不比负的阀值电压Ux小，在这种情况下，实现了从高电流状态到截止状态的转变(参见图2)。也可以取消第二电阻R2，可是存储单元此外根据已浮动的栅极G要克服功能缺陷。
图1中已说明的存储单元以下列方式工作：
1)写入存储单元
正如下面还要解释的，在第二沟道接口S上的电位可以假设为二个值：一方面为第一电位VCC值减去至少上面已说明的漏极-源极电压Uds的最小值，该最小值对于维持高电流状态是必须的。另一方面是第二电位大地的值。两个值的任一个是如此确定的即依靠是否双稳态晶体管BIMOS是处于截止状态或处于高电流状态。对此，双稳态晶体管BIMOS的高电流状态对应一个已存储的逻辑1，截止状态对应于一个已存储的逻辑0。
通过第二位线WL2让第二个场效应晶体管T2截止。在已说明的实施例中，这是通过第二位线WL2具有一电位实现的，该电位同第一电位VCC相反，也就是同VCC有相同值，可是有相反的符号。应当假设，双稳态场效应晶体管在开始时处于截止状态(也就是说，在存储单元中例如存储一个逻辑0)。此外，通过第二电阻R2或第一电阻R1把第二电位大地不仅加到它的栅极G上，而且也加到第二沟道接口S上。
如果现在通过把第一字线WL1加到第一电位VCC的值上导通(高电流状态)第一个场效应晶体管T1，则可以在存储单元中写入一个新的存储值(例如一个逻辑1)。对此，在导通第一晶体管T1之前，实现把第一位线BL1加到一个电位上(例如它可以等于第一电位VCC)，根据与双稳态晶体管BIMOS的栅极G建立的连接，该电位加到它的栅极上，因此超过了双稳态晶体管BIMOS的正阀值电压Ue。
根据双稳态场效应晶体管BIMOS的特征，当第一场效应晶体管又截止，并且通过第二电阻R2第二大地又重新位于双稳态场效应晶体管BIMOS的栅极G上，双稳态的晶体管保留在高电流状态，也就是导通状态。在高电流状态中，漏极-源极电压Uds不再下降到低于已说明的最低值是重要的。这是可以通过合适的双稳态晶体管BIMOS和第一电阻R1的参数选择来达到的。
只要当双稳态场效应晶体管BIMOS重新截止，被存储的逻辑状态的再度转换是可能的。这是通过第一位线BL1获得一负电位发生的，该负电位低于双稳态场效应晶体管BIMOS的负的滞后阀值Ux。如果第一场效应晶体管T1然后导通，则双稳态场效应晶体管BIMOS的栅极G的电位差不多与位线BL上电位一致。双稳态场效应晶体管BIMOS截止，通过第一电阻R1，第二电位大地又位于第二沟道接口S上。
2)读出存储单元
第一场效应晶体管T1截止。通过第二场效应晶体管T2实现读出存储单元。如果T2导通，第二位线BL2被加上第二沟道接口S上的电位。对此，在第二场效应晶体管T2导通之前，第二位线BL2被预先加上第二电位大地的值是有利的。如果在第二沟道接口S上同样存在第二电位大地(双稳态晶体管BIMOS截止)，则不必通过高阻值的第一电阻R1进行第二位线BL2的转接。相反，如果在第二沟道接口S上存在第一电位VCC减去双稳态晶体管BIMOS的漏极-源极电压后的电位(双稳态晶体管于是就导通)，则通过双稳态场效应晶体管BIMOS和第二场效应晶体管T2对第二位线BL2加压。虽然，因此在第二沟道接口S上的电位暂时较小地下降，可是因此双稳态场效应晶体管BIMOS还继续导通(因为它的漏极-源极电压Uds因此增大)，所以还提前转接第二位线BL2。
在适合的参数选择(在1012Ω范围内的第一电阻R1的值)情况下，也在导通双稳态晶体管BIMOS的情况下，存储单元具有只不过很小的静电流(然后第二场效应晶体管T2截止并且不再读出)，然而另一方面，在读出存储单元时，可能得到位线BL的较高负载电流，该电流是通过双稳态晶体管BIMOS提供的，正如上面已说明的，可以预先用第二电位大地加载第二位线BL2，因此负载电流决不流过第一电阻R1。电阻R1必须如此计算，在截止状态，主要通过截止的双稳态晶体管BIMOS降低在第一电位VCC和第二地电位之间的电压，因此，在第二沟道接口S上存在的几乎就是第二电位大地。相反在高电流状态，在第二沟道接口S上存在的是第一电位VCC和漏极-源极电压的最小值的差。
在通过第二晶体管T2读出期间，保持存储单元的存储状态，也就是双稳态晶体管BIMOS的状态(截止或高电流状态)不改变。只有通过第一场效应晶体管T1和第一位线BL1可以实现存储状态的变更。
因此，在导通第一晶体管T1的情况下，仅仅一较低的电流在双稳态场效应晶体管BIMOS的栅极G和第二电位大地之间流过，第二电阻R2也选择尽可能的高阻值。
本发明提供了一有益的3晶体管SRAM存储单元。具有一垂直的双稳态晶体管BIMOS的试验。已表明，当在双稳态晶体管的栅极G上存在第二电位大地时，双稳态晶体管长时间保持在高电流状态和截止状态。根据实验证明大于4小时的存储时间。滞后的栅极电压特性曲线(图2)可不变地周期性进行。
Claims (9)
1.SRAM存储单元，具有以下特征：
-具有一个双稳态场效应晶体管(BIMOS)，该晶体管的第一沟道接口(D)与第一电位接线端(VCC)相连接，
-双稳态场效应晶体管(BIMOS)的第二沟道接口(S)与一个第一电阻(R1)相连接，该第一电阻的另一侧与一个第二电位接线端地相连接，
-双稳态场效应晶体管(BIMOS)的栅极(G)通过一个第一开关元件(T1)可以与一个第一位线(BL1)相连接，
-双稳态场效应晶体管(BIMOS)的第二沟道接口(S)通过一个第二开关元件(T2)可以与一个第二位线(BL2)相连。
2.根据权利要求1的SRAM存储单元，
其特征在于，双稳态场效应晶体管(BIMOS)的栅极(G)与一个第二电阻(R2)相连接，远离该栅极的该电阻另一端可以与一个第三电位(V3)相连接。
3.根据上述权利要求之一的SRAM存储单元，
其特征在于，在读过程之前，可以预先给第二位线(BL2)施加第二电位(大地)的值。
4.根据上述权利要求之一的SRAA存储单元，
其特征在于，在写过程之前，第一位线(BL1)有选择地具有两个不同极性的电位中的一个。
5.根据权利要求4的SRAM存储单元，
其特征在于，两个不同极性的电位具有相同的值，比如第一电位(VCC)。
6.根据上述要求之一的SRAM存储单元，
其特征在于，第一个开关元件(T1)是第一个场效应晶体管(T1)，它的栅极与一个第一字线(WL1)相连接。
7.根据上述要求之一的SRAM存储单元，
其特征在于，第二个开关元件(T2)是第二个场效应晶体管(T2)，它的栅极与一个第二字线(WL2)相连接。
8.根据权利要求7的SRAM存储单元，其特征在于，第一字线(WL1)与第二字线(WL2)是相同的。
9.根据权利要求1至7之一的SRAM存储单元，其特征在于，第一位线(BL1)与第二位线(BL2)是相同的。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19535106.1 | 1995-09-21 | ||
| DE19535106A DE19535106C2 (de) | 1995-09-21 | 1995-09-21 | SRAM-Speicherzelle |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1197532A true CN1197532A (zh) | 1998-10-28 |
Family
ID=7772785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96197120A Pending CN1197532A (zh) | 1995-09-21 | 1996-09-16 | Fram存储单元 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6067247A (zh) |
| EP (1) | EP0852056B1 (zh) |
| JP (1) | JP3083567B2 (zh) |
| KR (1) | KR100286953B1 (zh) |
| CN (1) | CN1197532A (zh) |
| AT (1) | ATE181450T1 (zh) |
| DE (2) | DE19535106C2 (zh) |
| ES (1) | ES2135925T3 (zh) |
| IN (1) | IN188999B (zh) |
| RU (1) | RU2188465C2 (zh) |
| WO (1) | WO1997011465A2 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327448C (zh) * | 2002-02-28 | 2007-07-18 | 三菱电机株式会社 | 含非易失存储单元的高稳定性半导体存储装置 |
| CN100412991C (zh) * | 2006-07-05 | 2008-08-20 | 北京大学 | 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6301147B1 (en) * | 1997-12-17 | 2001-10-09 | National Scientific Corporation | Electronic semiconductor circuit which includes a tunnel diode |
| GB2360113B (en) * | 2000-03-08 | 2004-11-10 | Seiko Epson Corp | Dynamic random access memory |
| RU2470390C1 (ru) * | 2011-05-03 | 2012-12-20 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Санкт-Петербургский государственный политехнический университет" (ФГБОУ ВПО "СПбГПУ") | Статическая запоминающая ячейка с двумя адресными входами |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2511822A1 (fr) * | 1981-08-21 | 1983-02-25 | Thomson Csf | Circuit logique bistable utilisant des transistors a effet de champ a faible tension de seuil et dispositif de memorisation comportant un tel circuit |
| FR2629941B1 (fr) * | 1988-04-12 | 1991-01-18 | Commissariat Energie Atomique | Memoire et cellule memoire statiques du type mis, procede de memorisation |
| JP3288189B2 (ja) * | 1994-12-12 | 2002-06-04 | 三菱電機株式会社 | スタティックランダムアクセスメモリ |
| GB9509817D0 (en) * | 1995-05-11 | 1995-07-05 | Xilinx Inc | Sense amplifier for reading logic device |
-
1995
- 1995-09-21 DE DE19535106A patent/DE19535106C2/de not_active Expired - Fee Related
-
1996
- 1996-09-10 IN IN1608CA1996 patent/IN188999B/en unknown
- 1996-09-16 AT AT96934423T patent/ATE181450T1/de not_active IP Right Cessation
- 1996-09-16 DE DE59602264T patent/DE59602264D1/de not_active Expired - Fee Related
- 1996-09-16 ES ES96934423T patent/ES2135925T3/es not_active Expired - Lifetime
- 1996-09-16 WO PCT/DE1996/001745 patent/WO1997011465A2/de active IP Right Grant
- 1996-09-16 JP JP09512314A patent/JP3083567B2/ja not_active Expired - Fee Related
- 1996-09-16 RU RU98107644/09A patent/RU2188465C2/ru not_active IP Right Cessation
- 1996-09-16 KR KR1019980701993A patent/KR100286953B1/ko not_active IP Right Cessation
- 1996-09-16 CN CN96197120A patent/CN1197532A/zh active Pending
- 1996-09-16 EP EP96934423A patent/EP0852056B1/de not_active Expired - Lifetime
-
1998
- 1998-03-23 US US09/047,162 patent/US6067247A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1327448C (zh) * | 2002-02-28 | 2007-07-18 | 三菱电机株式会社 | 含非易失存储单元的高稳定性半导体存储装置 |
| CN100412991C (zh) * | 2006-07-05 | 2008-08-20 | 北京大学 | 利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| ATE181450T1 (de) | 1999-07-15 |
| DE59602264D1 (de) | 1999-07-22 |
| DE19535106C2 (de) | 1998-03-19 |
| DE19535106A1 (de) | 1997-03-27 |
| IN188999B (zh) | 2002-12-07 |
| KR100286953B1 (ko) | 2001-04-16 |
| EP0852056A2 (de) | 1998-07-08 |
| ES2135925T3 (es) | 1999-11-01 |
| RU2188465C2 (ru) | 2002-08-27 |
| US6067247A (en) | 2000-05-23 |
| JP3083567B2 (ja) | 2000-09-04 |
| WO1997011465A2 (de) | 1997-03-27 |
| JPH11500563A (ja) | 1999-01-12 |
| KR19990045750A (ko) | 1999-06-25 |
| WO1997011465A3 (de) | 1997-04-17 |
| EP0852056B1 (de) | 1999-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6013950A (en) | Semiconductor diode with external field modulation | |
| CN1618129A (zh) | 负微分电阻场效应晶体管及其电路 | |
| CN1949391A (zh) | 具有金属绝缘体转换膜电阻器的半导体存储器件 | |
| JP6980130B2 (ja) | メモリセルの感知 | |
| WO2006036622A1 (en) | Control of memory devices possessing variable resistance characteristics | |
| CN1310846A (zh) | 电可擦除非易失性存储器 | |
| CN2720572Y (zh) | 四晶体管随机存取存储单元 | |
| CN1160734C (zh) | 由多个电阻性铁电存储单元构成的存储装置 | |
| CN1197532A (zh) | Fram存储单元 | |
| CN1096146C (zh) | 在半导体芯片上用于转换高电压的mos电路装置 | |
| US11195589B1 (en) | Memory cell arrangement and methods thereof | |
| CN1187758C (zh) | 具有恒压电路的半导体存储器 | |
| CN1226782C (zh) | 非易失性存储器元件的操作方法 | |
| CN1208829C (zh) | 非易失存储单元的读取方法 | |
| CN1161787C (zh) | 电阻性的铁电存储单元 | |
| CN1677574A (zh) | 非易失性存储电路和半导体装置 | |
| CN1417862A (zh) | 多阶nrom的存储单元及其操作方法 | |
| CN1201335C (zh) | 闪速存储器的代码可寻址存储单元 | |
| US20120068269A1 (en) | Producing a perfect P-N junction | |
| JP3302721B2 (ja) | 半導体記憶装置 | |
| CN1267988C (zh) | 形成电可编程只读存储器的方法 | |
| CN1282251C (zh) | Snnns类非挥发性存储胞的数据写入与清除方法 | |
| Yoon et al. | Write and read-out operations of novel 1T2C-type ferroelectric memory cells with an array structure | |
| CN1279606C (zh) | 编码型及数据型内嵌式闪存结构的制造方法及其操作方法 | |
| CN2777706Y (zh) | 可程序金属氧化半导体存储电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |