TWI774819B - 使用２ｔ—２ｓ的靜態隨機存取記憶體 - Google Patents

使用２ｔ—２ｓ的靜態隨機存取記憶體 Download PDF

Info

Publication number
TWI774819B
TWI774819B TW107127816A TW107127816A TWI774819B TW I774819 B TWI774819 B TW I774819B TW 107127816 A TW107127816 A TW 107127816A TW 107127816 A TW107127816 A TW 107127816A TW I774819 B TWI774819 B TW I774819B
Authority
TW
Taiwan
Prior art keywords
terminal
double
state
terminal device
electrically coupled
Prior art date
Application number
TW107127816A
Other languages
English (en)
Other versions
TW201921355A (zh
Inventor
布萊恩 道爾
阿瑟克 沙爾馬
普森特 馬吉
拉維 皮拉瑞提
Original Assignee
美商英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾股份有限公司 filed Critical 美商英特爾股份有限公司
Publication of TW201921355A publication Critical patent/TW201921355A/zh
Application granted granted Critical
Publication of TWI774819B publication Critical patent/TWI774819B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/18—Peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Pretreatment Of Seeds And Plants (AREA)
  • Supply Devices, Intensifiers, Converters, And Telemotors (AREA)
  • Agricultural Chemicals And Associated Chemicals (AREA)

Abstract

一種呈現互補方案的2T-2S SRAM單元，其包含兩個呈現負差動電阻的選擇器裝置。根據一些實施例，相較於傳統SRAM單元，優點包含更少的面積和更好的效能。用語1T-1S是指一個電晶體與一個選擇器裝置串聯。因此，用語2T-2S是指兩個這種1T-1S結構。

Description

使用２Ｔ—２Ｓ的靜態隨機存取記憶體
本發明係關於使用2T-2S的靜態隨機存取記憶體。
SRAM是一種類型的半導體記憶體，其使用雙穩態鎖存電路(正反器)來儲存每個位元。SRAM展現資料殘磁性，但在傳統意義上，它仍然是揮發性的，當記憶體未通電時，資料最終會丟失。用語靜態將SRAM與必須定期更新的DRAM(「動態隨機存取記憶體」)區別。SRAM比DRAM更快且更昂貴；它通常用於CPU快取，而DRAM則用於電腦主記憶體。傳統的SRAM裝置可能在製程的前端消耗顯著面積，從而限制了顯著儲存密度的可能性。
【發明內容】及【實施方式】
本揭露描述了利用交叉耦合方案，但是利用選擇器裝置或(下面描述的)臨限開關裝置替代每個交叉耦合對中的NMOS電晶體的SRAM單元。出於本討論的目的，用語1T-1S指的是與臨限開關裝置串聯的電晶體。因此，用語2T-2S指的是兩個這種1T-1S結構。為了幫助更好地理解本文提供的記憶體單元，現在將參考圖1簡要描述傳統的SRAM單元。
圖1是標準SRAM單元的示意圖。SRAM單元100包含交叉耦合的反相器106(a)-106(b)和存取電晶體102(3)-102(4)。NMOS(「N通道金屬氧化物半導體」)電晶體102(1)-102(2)和PMOS(「P通道金屬氧化物半導體」)電晶體104(1)-104(2)被佈置為交叉耦合的反相器(即106(a)-106(b))。存取電晶體102(3)-102(4)，提供用於讀取和寫入SRAM單元100的功能性。SRAM單元100是4T裝置，其意味著它利用了四個電晶體，102(1)-102(2)和104(1)-104(2)，不包含存取電晶體102(3)-102(4)。此外，這些電晶體位於相關程序的前端，即矽層。對應地，用於4T SRAM裝置(例如，100)的所有互連也需要在該程序的前端。這需要在前端的顯著數量的面積。SRAM單元100可以用三種不同的狀態來操作：待命(電路閒置)、讀取(已請求資料)或寫入(更新內容)。這些操作狀態如下述。 待命狀態
如果未主張字線(「WL」)，則存取電晶體102(3)和102(4)將SRAM單元100與位元線(BL和
Figure 02_image001
)關閉。只要它們連接到電源VDD，交叉耦合的反相器106(a)-106(b)將繼續彼此加強。 讀取狀態
讀取僅需要主張WL並藉由單一存取電晶體和位元線(例如102(4)、BL)來讀取SRAM單元100的狀態。然而，位元線相對較長並且具有大的寄生電容。為了加快讀取速度，在實踐中使用了更加複雜的程序。讀取週期可以藉由將位元線BL和
Figure 02_image001
皆預先充電，即，藉由外部模組(圖1中未顯示)將位元線驅動到臨限電壓(邏輯1和0之間的中間電壓)。接著主張字線WL使存取電晶體102(3)和102(4)皆致能，這致使位元線BL電壓略微下降(底部NMOS電晶體102(2)導通，而頂部PMOS電晶體104(2)截止或上升(頂部PMOS電晶體102(4)導通))。應該注意的是，如果BL電壓升高，則
Figure 02_image001
電壓下降，反之亦然。接著BL和
Figure 02_image001
線它們之間將具有小的電壓差。感測放大器可以感測哪條線具有更高的電壓，並因此確定是否儲存有1或0。感測放大器的靈敏度越高，則讀取操作越快。 寫入狀態
寫入週期藉由施加要寫入位元線的值開始。為了寫入0，0可以施加到位元線，即設置BL至1且設置
Figure 02_image001
至0。這類似於將重置脈衝施加於SR鎖存器，其使正反器改變狀態。1可以藉由反轉位元線的值來寫入。接著WL被主張並且要儲存的值被鎖存。這是因為位元線輸入驅動器被設計為比單元本身中相對較弱的電晶體強得多，因此它們可以容易地覆蓋交叉耦合反相器的先前狀態。實際上，存取NMOS電晶體102(3)和102(4)必須比底部NMOS(102(1)、102(2))或頂部PMOS(104(1)、104(2))電晶體更強。這很容易獲得，因為PMOS電晶體在相同尺寸時比NMOS弱得多。因此，當一個電晶體對(例如102(2)和104(2))僅被寫入程序略微超越時，也改變了相對的電晶體對(102(1)和104(1))上的閘極電壓。因此，102(1)和104(1)的電晶體可以更容易被超越，依此類推。因此，交叉耦合的反相器放大了寫入程序。
圖2是根據本揭露的一個實施例的2T-2S SRAM單元的示意圖。如圖2所示，2T-2S SRAM單元200可包含兩個1T-1S單元(206(a)-206(b))。每個1T-1S單元(即，206(a)-206(b))可以進一步包含各自的PMOS電晶體(104(a)、104(b))和各自的選擇器裝置(202(a)-202(b))。每個1T-1S結構206(a)-206(b)可以類似地表現為交叉耦合的反相器(堆疊PMOS和NMOS電晶體，106(a)-106(b))。選擇器裝置的範例結構(即，202(a)-202(b))在下面參考圖3進行描述。根據本揭露的一個實施例，2T-2S SRAM單元200可經由節點電壓208 (a)-208(b)以類似於傳統的SRAM單元100以交叉耦合的方式儲存資料的方法的方式來儲存資料。在此討論的情境中，交叉耦合意味著在單元的兩側自動互補。
根據本揭露的一個實施例，可以基於節點電壓208(a)-208(b)(即，選擇器202(a)-202(b)之間的電壓)來儲存數位資料。特別是，如果節點電壓208(a)是低的(導通狀態)，則節點電壓208(b)將藉由電容器204被拉高(關閉狀態)，反之亦然。因此，低節點電壓208(a)和高節點電壓208(b)包含第一狀態(例如，關閉狀態或數位0)，而高節點電壓208(a)和低節點電壓208(b)包含第二狀態(例如，導通狀態或數位1)。下面參照圖7描述用於讀取和寫入2T-2S SRAM單元的程序。
如圖2所示，2個1T-1S 206(a)-206(b)結構可以經由電容器204耦合。根據一個實施例，電容器204用於將選擇器裝置202(a)-202(b)鎖定在導通狀態(低電壓、高電流)或關閉狀態(高電壓、低電流)。如果在電容器204的節點208(a)處的電壓被拉高，則在電容器的節點208(b)處的電壓將由於位移電流被拉低。如將變得明顯的，如果選擇器202(a)進入導通狀態(即，數位1)，則選擇器202(b)將進入關閉狀態(即，數位0)，反之亦然。
此外，電容器204致使選擇器裝置202(a)-202(b)的互補行為。與電容器204相關的位移電流使得一個選擇器(例如，202(a))將處於導通狀態而另一個選擇器(例如，202(b))將處於關閉狀態，反之亦然。在與選擇器裝置202(a)-202(b)相關的I-V曲線的討論的情境中，這種行為將變得明顯。
根據一個實施例，PMOS電晶體104(a)-104(b)操作為偏壓或鎮流器裝置，以鉗制進入各個節點208(a)-208(b)的電流。
在此範例實施例中，相對於需要四個電晶體的傳統SRAM 4T裝置100，2T-2S SRAM 200僅包含兩個電晶體(104(a)-104(b))。由SRAM 4T裝置100的其餘兩個電晶體完成的工作係由選擇器裝置202(a)-202(b)來執行。與傳統的SRAM 100相比，2T-2S SRAM 200顯著地消耗較少面積。此外，因為2T-2S SRAM 200只需要兩個電晶體(104(a)-104(b))，選擇器裝置202(a)-202(b)可被整合到程序的後端，從而不以矽製造。因此，選擇器202(a)-202(b)不消耗矽面積，這節省了整個裝置200的面積。
因為2T-2S SRAM 200比傳統的SRAM裝置100使用了較少電容，2T-2S SRAM裝置的總電容較低，因此通常比傳統的SRAM裝置100呈現更好的動態開關效能。這是由於較低的電容，儲存節點的充電和放電較快的事實。還有更好的靜態功率效能，因為當2T-2S SRAM 200裝置處於關閉狀態時(如下述)，存在有由於漏電的非常低的靜態功率消耗。根據一個實施例，靜態功率消耗可以低到
Figure 02_image003
。 選擇器(臨限切換裝置)
圖3描繪了根據本揭露的一個實施例的選擇器裝置的結構。選擇器裝置202可以是任何雙端(2-terminal)裝置，其呈現取決於電壓的揮發性電阻狀態改變。根據本揭露的一個實施例，當橫跨選擇器裝置202的電壓超過本文中稱為臨限電壓的預定值時，選擇器裝置202的電阻降低到非常低的值。選擇器裝置202的特性I-V曲線在下面關於圖5a-5g描述。 臨限電壓、保持電壓和細絲
如前述，選擇器裝置202可以是任何雙端裝置，其呈現取決於電壓的揮發性電阻狀態改變。選擇器裝置202可以包含電阻式隨機存取記憶體(「RRAM」或「ReRAM」)，其可以是任何類型的非揮發性(「NV」)隨機存取(「RAM」)電腦記憶體，其藉由改變橫跨介電質固態材料(通常被稱為憶阻器)的電阻來操作。
某些無序的玻璃(包含具有缺陷的多晶薄膜)，如硫族化合物和一些氧化物在它們的電阻狀態顯示了雙穩態的特徵。幾種機制已經提出來解釋這種在導電性的變化，包含載子注入、場驅動成核和導電細絲的生長、絕緣體金屬轉換等。儘管物理機制各不相同，但所有理論都認為，當橫跨由這些元件組成的裝置的電壓增加時，通過裝置的電流會經歷與裝置電阻下降同時發生的定位程序，並伴隨著裝置I-V特性中的負差動電阻區域。
具體地，根據本揭露的一個實施例，選擇器裝置202可以包含介電質，其在第一狀態為不導電的(絕緣)，而在第二狀態為導電的。導電狀態可以透過細絲306或導電路徑的形成來實現，其在選擇器裝置202上施加足夠高的電壓之後產生。注意，細絲306在圖3中使用虛線來顯示，以表示其暫時性。
細絲306可以由不同的機制產生，包含空位或金屬缺陷遷移。一旦形成細絲306，它可以藉由另一個電壓來重置(破壞，致使高電阻)或設置(重新形成，致使低電阻)。低電阻路徑可以是局部的(絲狀的)或均勻的。兩種效應都可以在電極之間的整個距離內發生，或者僅在電極之一附近發生。
根據本揭露的一個實施例，當橫跨選擇器裝置202的施加電壓超過稱為臨限電壓
Figure 02_image005
的特定值時，選擇器裝置202的電阻降低到低值，這是由於細絲306的形成而發生的。這種高導電性(低電阻)的狀態可以被保持，只要橫跨選擇器裝置202的電壓比保持電壓
Figure 02_image007
更高(如下述)。另一方面，當橫跨選擇器裝置202的電壓降到低於
Figure 02_image007
時，橫跨選擇器202的電阻返回到絕緣或電阻狀態，並且細絲306溶解。 範例選擇器材料
根據一個實施例，選擇器裝置202可包含夾在第一金屬層302(a)和第二金屬層302(b)之間的氧化物/半導體304。根據替代實施例，呈現揮發性電阻狀態變化的任何其它材料可以用於元件304。例如，呈現揮發性的電阻狀態變化的其它材料包含二氧化鈮(NbO2 )、氧化鉭(TaOx)、二氧化釩(VO2 )、氧化鎳(NiO)、硫族化合物，諸如鈦(Ti)、碲(Te)、砷(As)、鍺(Ge)、氧化鉿鉭(HfTaOx)、氧化鉿鈮(HfNbOx)、氧化鉿鎳(HfNiOx)、氧化鈮鉭(NbTaOx)和氧化鎳鉭(NiTaOx)。其它相當的或其它合適的材料將因本揭露而顯而易見。
多種無機和有機材料系統顯示熱或離子電阻切換效應。範例材料包含相變硫族化合物，如鍺-銻-碲(Ge2Sb,2Te5)或銀-銦-銻-碲(AgInSbTe)、二元轉換金屬氧化物，如氧化鎳(NiO)或氧化鈦(TiO)、鈣鈦礦，如鈦酸鍶鋯(Sr(Zr)TiO3 )或PCMO、固態電解質，如硫化鍺(GeS)、硒化鍺(GeSe)、氧化矽(SiOx)或硫化銅(Cu2S)。
根據本揭露的一個實施例，金屬層302(a)-302(b)可以具有2至50 nm的厚度。氧化物半導體層304可以具有5-80 nm之間的厚度。具體地，對於小於1.5伏的低電壓應用，氧化物半導體層304的厚度可以在5-20 nm之間，並且對於高電壓應用(1.5-3.3伏)，氧化物半導體304的厚度可以在20-80 nm之間。
圖4顯示了根據本揭露的一個實施例的2T-2S SRAM單元的範例實體佈局的橫截面圖。如圖4所示，2T-2S裝置200形成在後端互連結構中，其是接著形成於裝置層409之上。在這個例子中，裝置層(矽)409包含電晶體104(a)-104(b)，而後端互連結構包含數個金屬層。注意，未顯示與這些層相關的層間介電質材料或絕緣體填充物，以使得聚焦在記憶體單元結構上。可以進一步看出，在那些各種金屬層內提供COB(「位元線上的電容器」)410、第一選擇器202(a)，以及第二選擇器202(b)。如將理解的，COB 410表示在金屬層上製造的電容元件。COB 410還可包含介電質412和金屬接點或板。根據一個實施例，金屬接點或板可以由氮化鈦(TiN)、氮化鉭(TaN)、鉭(Ta)、鈦(Ti)等構成。該介電質可以是單層或多層，其包含氧化鋯(ZrOx)、氧化鋁(AlOx)、氧化鉿(HfOx)、氧化鉿鋁(HfAlOx)、氧化鋁鋯(AlZrOx)等中的部分或全部。
可以在COB 406的金屬板上儲存電荷。根據本揭露的一個實施例，COB 410可以操作以儲存電荷，以便將選擇器裝置(202(a)-202(b))之一者保持在導通狀態，而其它者同時保持在關閉狀態。
根據本揭露的一個實施例，電晶體104(a)-104(b)可以是在裝置層中製造的前端的矽(Si)、矽鍺(SiGe)，或鍺(Ge)電晶體。在其它實施例中，電晶體104(a)-104(b)可以是在互連結構中製造的後端電晶體或其它後端層，並且利用由氧化鋅(ZnO)、氧化銦(InOx)、氧化銦錫(ITO)、氧化鋁鋅(AZO)、氧化銦鋅(IZO)、氧化銦鎵鋅(IGZO)、氧化鎵鋅(GZO)、氧化錫(SnO)、氧化鈷(CoO)、氧化銅(CuO)、氧化亞銅(Cu2O))、或氧化鈦(TiOx)組成的通道(僅舉幾個範例後端通道的材料)。電晶體104(a)-104(b)還可以包含裝置層(矽)409、各自的閘極端子402(a)-402(b)和源極端子406(a)-406(b)。源極端子406(a)-406(b)可以耦合到COB 410的各自端子。電晶體104(a)-104(b)共享共用汲極端子404。具體地，汲極端子404可以連接到電源。408(1)-408(14)是互連結構的導電特徵(例如，通孔、金屬線、接地節點等)。在一個範例方案中，取決於給定的應用，導電特徵408(1)是接地節點或處於某個其它希望電位的節點。
如圖4所示，在此範例性實施例中使用四個金屬層(有時稱為互連層或ILD層)。如將理解的，其它實施例可以使用不同數量的後端金屬層，如兩個金屬層，或五個金屬層等。在更一般的意義上，後端記憶體單元特徵可以橫跨兩個或更多個金屬層，其取決於積體電路裝置佈局和複雜性。在此範例性實施例中使用四個金屬層，由於橫向面積適合垂直面積。也就是說，根據一個實施例，垂直地執行連接。橫向面積往往比垂直面積更昂貴。用雙端裝置選擇器替換三端裝置(NMOS)可以減少面積，因為需要較少的接點。使用可以在後端而不是在形成裝置層的前端製造的選擇器裝置202，減少了在前端的面積，因此在矽(或其它裝置層半導體)中消耗較少的面積。
圖5a顯示了根據本揭露的實施例的與電阻器串聯的選擇器裝置的電路示意圖。電壓源
Figure 02_image009
可以橫跨包含電阻器512和選擇器裝置202的電阻器選擇器對510施加。如將在下面描述的，電阻器選擇器對510可呈現取決於偏置電壓(即，
Figure 02_image009
)的振盪或非振盪行為。
圖5b顯示了根據本揭露的一個實施例的當以三角形脈衝加壓時顯示了亞穩態導通狀態的選擇器裝置的I-V特性。如圖5b所示，所示的I-V曲線可以由四種(4)區域定性。關閉狀態區域508(a)是高電阻狀態(即，
Figure 02_image011
高)。導通狀態區域506(a)是低電阻狀態(即，
Figure 02_image011
低)。區域504(a)-504(b)是負差動電阻(「NDR」)狀態(即，
Figure 02_image013
)。
在關閉狀態區域508(a)中，當橫跨裝置電阻對510(202和512)的偏壓被慢慢增加時，通過選擇器裝置202的電流增加了，最終，在臨限電壓時，選擇器裝置202進入負差動電阻區域504(b)。這意味著選擇器裝置202形成導電細絲306(如圖3所示)，當它進入負差動電阻(NDR)並且由導電細絲306的形成致使的電阻的這種突然降低是致使差動電阻在NDR區域504(a)中變為負的原因。
取決於施加到選擇器裝置202的過驅動電壓(超過臨限電壓的差動電壓)，選擇器裝置202可以安定到各種低電阻狀態或導通狀態區域506(a)(下面描述)。導通狀態區域506(a)可以是完全揮發性的(對應於揮發性細絲306)，而一旦電壓被移除，選擇器裝置202可以恢復到關閉狀態區域508(a)(細絲溶解)。與此反轉和細絲306(圖5a中未顯示)溶解相關的電壓和電流被指定為保持電壓
Figure 02_image007
與保持電流
Figure 02_image015
。因此，當橫跨選擇器裝置202的電壓降到低於
Figure 02_image007
時，細絲306(圖5a中未顯示)溶解。
圖5c顯示了根據本揭露的一個實施例的關於導通狀態和關閉狀態以及長絲的相關存在或不存在的選擇器裝置的I-V曲線。如圖5c所示，I-V曲線呈現S型負差動電阻。用語S型指的是I-V曲線的形狀類似字母「S」的事實。出於本討論的目的，差動電阻將被理解為電壓相對於電流的導數
Figure 02_image017
。斜率為負的I-V曲線上的點表示電壓的增加致使電流減少，從而定義負的差動電阻(
Figure 02_image019
)。
如圖5c所示，可以在I-V曲線中觀察到三個各自的不同區域。具體地，圖5c顯示了三個不同的操作區域，導通狀態506的特徵在於低電壓、高電流和低電阻(高導電性)，關閉狀態508的特徵在於高電壓、低電流和高電阻(低導電性)，而負差動(「NDR」)區域504不穩定。NDR區域504可以被理解為在I-V曲線中隨著電壓增加呈現減少的電流的區域中呈現負電阻。
具體地，圖5c顯示了將由變化橫跨電阻器選擇器對510的電壓
Figure 02_image009
致使的橫跨選擇器裝置202的狀態變化定性的I-V曲線。如圖5c所示，關閉狀態508，其特徵在於當
Figure 02_image021
低於
Figure 02_image005
時，發生高電阻/低導電性狀態。注意，在關閉狀態508中，選擇器裝置202中沒有細絲。隨著橫跨選擇器裝置202的電壓增加並最終超過
Figure 02_image005
，選擇器裝置可以進入導通狀態506，其特徵在於低電阻/高導電性。此高導電性狀態506可能由於在選擇器裝置202中形成細絲306而造成的。在關閉狀態508和導通狀態506之間的轉換可以經由NDR狀態504發生。一旦選擇器裝置202處於導通狀態506，它就可以保持在這種狀態，直到橫跨選擇器裝置202的電壓降到低於
Figure 02_image007
，在這種情況下，選擇器裝置202可以經由細絲306的溶解轉變為關閉狀態508。
圖5d顯示了根據本揭露的一個實施例的關於兩個特定操作點的選擇器裝置202的I-V曲線。如圖5d所示，選擇器裝置可操作在操作點514(a)處的導通狀態506，並且經由NDR區域504轉移到操作點514(b)處的關閉狀態508。因此，操作點514(a)-514(b)可以描述用於選擇器裝置202的操作的兩個離散狀態(導通和關閉)。
根據一個實施例，NDR區域504電阻允許兩個狀態(導通狀態506和關閉狀態508)，每個狀態在不同電壓下被啟用或禁用。為了在不改變電流的情況下呈現電壓變化，NDR區域504是必要的。圖5d所示的I-V曲線可以呈現回跳行為，其由NDR區域504促進。具體地，這種行為允許SRAM單元呈現電壓變化而沒有對應的電流變化，以便維持兩種狀態。
圖5e是描繪根據本揭露的一個實施例的選擇器裝置的振盪週期的流程圖。圖5e所示的流程圖對應於也在圖5e中顯示的相圖530。如圖5e所示，程序在520中開始。在522中，選擇器裝置202呈現均勻的傳導。在524中，由於引入外部場和超過
Figure 02_image005
的相關電壓，可以在選擇器裝置202中感應出細絲306。在526中，感應導電的電子細絲306將電場分流，從而降低橫跨選擇器裝置202的電壓，並且橫跨選擇器裝置202的電壓開始下降。在528中，一旦橫跨選擇器裝置202的電壓下降到低於
Figure 02_image007
，細絲306衰減，從而增加選擇器裝置202的電阻率。在這種情況下，橫跨選擇器裝置202的電壓可以再次開始上升。接著流程繼續到522並重複該循環。
圖5f顯示了根據本揭露的一個實施例的處於各自的導通和關閉狀態的選擇器裝置的I-V曲線的資料點。
圖5g顯示了根據本揭露的一個實施例的在導通狀態和關閉狀態之間的選擇器裝置電阻對的振盪行為的時域電壓和電流波形。如圖5g所示，一旦選擇器裝置202切換到導通狀態506(a)(臨時低電阻狀態)，選擇器裝置202的電阻經歷迅速減少。由於串聯電阻時強制執行的分壓，橫跨選擇器裝置202的電壓下降。這驅動了選擇器裝置202到低於保持電壓V h 和電流I h 的導通狀態區域506(a)中的I-V點。從而，導電細絲306是不穩定的，因此溶解，將選擇器裝置202驅動回關閉狀態508(a)。一旦在高電阻狀態下，橫跨選擇器裝置202的電壓開始增加，最終超過臨限電壓，其使選擇器裝置202返回到導通狀態506(a)。因此，橫跨選擇器裝置202可在導通狀態區域506(a)和關閉狀態區域508(a)之間經歷持續振盪。
相位耦合選擇器裝置
圖6a顯示了根據本揭露的一個實施例的2T-2S SRAM單元的示意圖和用於表示二元狀態的相關I-V曲線和操作點。如圖6a和圖2所示，根據一個實施例，電容器204可以耦合選擇器裝置202(a)、202(b)的振盪節點208(a)、208(b)。電容器204用作高通濾波器，使得每當在選擇器裝置202(a)和202(b)之間發生轉變時，電流流過電容器204。
注意，如與選擇器裝置202(a)的相關I-V曲線上的操作點602(a)所反映的，選擇器裝置202(a)處於導通狀態506。另一方面，如與選擇器裝置202(b)相關的I-V曲線上的操作點602(b)所反映的，選擇器裝置202(b)處於關閉狀態508。導通狀態506和關閉狀態508是穩定的狀態。作為不穩定狀態的NDR區域504操作為導通狀態506和關閉 狀態508之間的轉換區域。根據本揭露的一個實施例，各個選擇器裝置202(a)-202(b)中之各者可以停留在導通狀態506或關閉狀態508中，使得各個選擇器202(a)-202(b)的狀態是互補的。也就是說，如果選擇器202(a)處於導通狀態506，則選擇器202(b)處於關閉狀態508。相對地，如果選擇器202(a)處於關閉狀態508，則選擇器202(b)處於導通狀態506。
藉由虛擬選擇器裝置202(a)和選擇器裝置202(b)的各自互補狀態，可以將資料儲存在2T-2S SRAM單元200中。例如，選擇器裝置202(a)處於導通狀態506並且選擇器裝置202(b)處於關閉狀態508的佈置可以對應於數位「1」。相對地，選擇器裝置202(a)處於關閉狀態508並且選擇器裝置202(b)處於導通狀態506的佈置可以對應於數位「0」。
根據本揭露的一個實施例，偏置電壓V s 可以確定選擇器裝置202(a)和202(b)是否呈現穩定或振盪的行為。特別是，如果V s >V osc-thresh ，則圖6a中所示的佈置不振盪，因此可以用作可行的SRAM單元。另一方面，如果V s
Figure 107127816-A0305-02-0020-20
V osc-thresh ，則選擇器裝置202(a)-202(b)將呈現振盪行為。
圖6b顯示了利用諸如圖6a中所示的可變相位耦合佈置的兩個選擇器的範例電壓波形。如圖6a所示，與各個選擇器裝置202(a)-202(b)相關的電壓波形是180°異相的。
如前面所述，對於單一選擇器裝置202(未耦合)，當選擇器裝置202轉換到導通狀態506，所形成的細絲306是不穩定的(即，在導通狀態506的電流低於保持電流
Figure 02_image015
)。因此，細絲306將溶解並且橫跨選擇器裝置202的電壓將開始增加(關閉狀態508)。
為了理解與兩個耦合的選擇器裝置(如圖6a中所示的)相關的電子動態，假設在
Figure 02_image029
，選擇器裝置202(a)處於導通狀態506，而振盪器202(b)處於關閉狀態508。因此，在
Figure 02_image031
，大電流流經選擇器裝置202(a)(因此，橫跨選擇器裝置202(a)的電壓是低的)，而橫跨選擇器裝置202(b)的電壓逐漸升高。橫跨選擇器裝置202(b)升高的電壓使得由電容器204裝配的高通濾波器將大量的電流分流到選擇器裝置202(a)中。
雖然在未耦合的振盪器中，任何導通狀態506本來是不穩定的，但是從選擇器裝置202(b)供給此額外電流到選擇器裝置202(a)，致使在選擇器裝置202(a)的淨電流是來自電源
Figure 02_image009
和耦合電容器元件204的電流之和。這導致通過選擇器裝置202(a)的總電流大於保持電流
Figure 02_image007
，從而選擇器裝置202 (a)的導通狀態506被穩定化。
圖6c顯示了根據本揭露的一個實施例的處於穩定狀態的兩個耦合選擇器裝置的範例電壓波形。圖6d顯示了根據本揭露的一個實施例的處於穩定狀態的兩個耦合選擇器裝置的電流波形的範例。如圖6c所示，具有不同電壓的耦合選擇器裝置對(202(a)-202(b))的電壓和電流波形指示當其它選擇器裝置改變時，在
Figure 02_image033
的導通狀態506中的選擇器裝置之一者的穩定化。
在
Figure 02_image035
時，選擇器裝置202(b)切換到導通狀態506(當節點電壓超過臨限電壓
Figure 02_image005
)，通過電容分支(即，電容器204)的位移電流反轉方向並且降低通過選擇器裝置202(a)的電流。這致使選擇器裝置202(a)的穩定導通狀態變得不穩定，並且選擇器裝置202的電阻返回到關閉狀態508。當此程序正在發生，來自耦合的該位移電流穩定了選擇器裝置202(b)的導通狀態506，直到選擇器裝置202(a)達到其臨限電壓
Figure 02_image005
。此程序自身不斷重複，致使完全180°的異相耦合。
相較於圖6c-6d，注意每個選擇器裝置202(a) -202(b)必須能夠皆以低電壓狀態和高電壓狀態存在。注意，如圖6d所示，電流差別不大。NDR區域504係用以維持兩種狀態。具體地，流過每個選擇器裝置202(a)-202(b)的電流取決於PMOS電晶體和對應的選擇器裝置之間的分壓器。在轉換期間，電流不顯著改變，但電壓顯著改變。
雖然已經描述了兩個耦合選擇器裝置202(a)-202(b)的振盪行為(
Figure 02_image023
)，但是不會發生持續振盪，並且裝置200可以用作其中選擇器裝置202(a)-202(b)可以用受控的方式在導通狀態506和關閉狀態508之間轉換的SRAM單元。可利用此受控行為將二進位資料寫入或讀取2T-2S SRAM單元200。
圖7是根據本揭露的一個實施例的經由存取電晶體耦合到位元線並且由字線控制的2T-2S SRAM單元的示意圖。根據本揭露的一個實施例，可以併入位元線耦合的2T-2S SRAM單元702以用作更大範圍的眾多單元中的記憶體單元。如圖7所示，2T-2S SRAM單元200經由各自的存取電晶體102(3)和102(4)耦合到位元線
Figure 02_image037
和
Figure 02_image001
。儘管存取電晶體102(3)-102(4)在圖7中顯示為NMOS電晶體，但可以理解，在替代實施例中，存取電晶體102(3)-102(4)可以是PMOS電晶體。此外，如圖7所示，存取電晶體102(3)-102(4)的各個閘極可以耦合到WL，WL控制存取電晶體102(3)-102(4)的導通和關閉狀態，以讀取和寫入2T-2S SRAM單元200。
根據一個實施例，與傳統的SRAM單元一樣，位元線耦合的SRAM單元702可以在三種不同的狀態下操作：待命(電路閒置)、讀取(已請求資料)或寫入(更新內容)。這些狀態如下述。 待命狀態
如果字線(「WL」)未被主張，存取電晶體102(3)和102(4)將SRAM單元200與位元線(BL和
Figure 02_image001
)斷開。選擇器裝置202(a)-202(b)將保持它們各自的狀態(例如，導通狀態506和關閉狀態508，反之亦然)。 讀取狀態
讀取2T-2S SRAM單元200可藉由主張WL，並且由單一存取電晶體和位元線(例如102(4)、BL)讀取SRAM單元200的狀態來實現。然而，位元線相對較長並且具有大的寄生電容。為了加快讀取速度，在實踐中使用了更加複雜的程序。讀取週期可以藉由將位元線BL和
Figure 02_image001
皆預充電開始，即，藉由外部模組(圖7中未顯示)將位元線驅動到臨限電壓(邏輯1和0之間的中端電壓)。接著主張字線WL以致能存取電晶體102(3)和102(4)，這將致使該位元線BL電壓略有下降或上升。應注意，如果BL電壓上升，則
Figure 02_image001
電壓下降，反之亦然。接著BL和
Figure 02_image001
線之間將具有小的電壓差。感測放大器可以感測哪條線具有較高的電壓，從而確定是否有儲存1或0。感測放大器的靈敏度越高，讀取操作越快。 寫入狀態
作為範例，假設將數位「0」寫入選擇器裝置202(a)，並且將數位「1」寫入選擇器裝置202(b)(即，節點208(a)為低，而節點208(b)為高)。為了實現這一點，選擇器裝置202(a)必須進入導通狀態。這可以藉由使用WL來導通存取電晶體102(3)，並對於
Figure 02_image001
施加高電壓來實現。這將使選擇器裝置202(a)切換到導通狀態506，迫使節點208(a)變為低電壓。如果節點208(a)處於低電壓，則藉由橫跨電容器204的位移電流，節點208(b)將處於高電壓。在這種情況下，選擇器裝置202(b)將處於關閉狀態508，因為節點208(b)處的電壓將恰好低於足以使選擇器裝置202(b)處於導通狀態506的電壓
Figure 02_image005
(即，節點208(b)將處於關閉狀態508)。
為了將數位「1」寫入到選擇器裝置202(a)，並且將數位「0」寫入到選擇器裝置202(b)，選擇器裝置202(a)必須進入電阻狀態。這可以藉由使用WL導通存取電晶體102(3)，並對於
Figure 02_image001
施加低電壓來實現。在這種情況下，節點208(a)將處於高電壓，而節點208(b)將處於低電壓，從而使選擇器裝置202(a)進入關閉狀態508。這將使選擇器裝置202(b)進入導通狀態506。
圖8顯示根據本發明的一些實施例的利用使用本文所揭露技術形成的積體電路結構和/或電晶體裝置實現的計算系統1000。計算系統1000可以採用許多位元線耦合的2T-SRAM單元702，或如本文提供的其它後端記憶體單元。如圖所示，計算系統1000容納主機板1002。主機板1002可包括多個部件，包括但不限於處理器1004和至少一個通訊晶片1006，處理器1004和至少一個通訊晶片1006各可以被實體地和電性地耦合到主機板1002，或以其它方式整合於其中。如將理解的，主機板1002可以例如是任何印刷電路板，無論是主板、安裝在主板上的子板，或系統1000的唯一板等。
取決於其應用，計算系統1000可以包括可以被實體地和電性地耦合或可以不被實體地和電性地耦合到主機板1002的一或多個其他部件。這些其他部件可以包括但不限於揮發性記憶體(例如，DRAM)、非揮發性記憶體(例如，ROM)、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、音頻編解碼器、視頻編解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、加速計、陀螺儀、揚聲器、相機和大容量儲存裝置(如硬碟驅動器、光碟(CD)、數位多功能光碟(DVD)等)。包含在計算系統1000中的任何部件可以包含根據範例實施例配置的一或多個積體電路結構或裝置。在一些實施例中，多種功能可被整合到一或多個晶片中(例如，舉例而言，請注意通訊晶片1006可以是處理器1004的部分或以其它方式整合到處理器1004中)。
通訊晶片1006可以致使用於將資料往來計算系統1000傳送的無線通訊。用語「無線」及其衍生詞可以用於描述電路、裝置、系統、方法、技術、通訊頻道等，其可透過非固態媒體、透過使用調變的電磁輻射來傳送資料。該用語不暗示相關的裝置不包含任何導線，儘管在一些實施例中它們可能沒有包含任何導線。通訊晶片1006可以實現任何數目的無線標準或協議，其包括但不限於WiFi(IEEE802.11系列)、WiMAX(IEEE802.16系列)、IEEE802.20、長期演進(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽，其衍生物以及那些被指定為3G、4G、5G和之後的任何其它無線協定。計算系統1000可以包括複數個通訊晶片1006。例如，第一通訊晶片1006可專用於短範圍無線通訊(諸如WiFi和藍芽)，並且第二通訊晶片1006可專用於長範圍無線通訊(諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO和其他)。
計算系統1000的處理器1004包含封裝在處理器1004內的積體電路晶粒。在一些實施例中，處理器的積體電路晶粒包含利用配置成如本文所描述的各種的一或多個積體電路結構或裝置來實現的板載電路。用語「處理器」可以例如指處理來自暫存器和/或記憶體的電子資料，以將該電子資料轉換成可儲存在暫存器和/或記憶體中的其他電子資料的任何裝置或裝置的部分。
通訊晶片1006也可以包括封裝在通訊晶片1006內的積體電路晶粒。根據一些這種範例實施例，通訊晶片的積體電路晶粒包含配置成如本文所描述的各種的一或多個積體電路結構或裝置。如將因本發明而理解的，請注意，多標準無線能力可以被直接整合到處理器1004(例如，其中任何晶片1006的功能被整合到處理器1004，而不是具有單獨的通訊晶片)。還需注意到，處理器1004可以是具有這種無線能力的晶片組。總之，可以使用任何數目的處理器1004和/或通訊晶片1006。同樣地，任何一個晶片或晶片組可以具有整合在其中的多種功能。
在各種實現中，計算系統1000可以是膝上型電腦、小筆電、筆記型電腦、智慧手機、平板電腦、個人數位助理(PDA)、超行動PC、行動電話、桌上電腦、伺服器、印表機、掃描器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、數位錄影機或者處理資料或採用使用如本文所描述的各種揭露的技術形成的一或多個積體電路結構或裝置的任何其它電子裝置。請注意，參照計算系統係意於包含配置成用於計算或處理資訊的計算裝置、設備和其它結構。 進一步的範例實施例
下面的範例關於進一步的實施例，其中無數的排列和配置將是顯而易見的。
範例1是一種靜態隨機存取記憶體(「SRAM」)單元，包含：第一電晶體，包含第一源極節點和第一汲極節點；第二電晶體，包含第二源極節點和第二汲極節點；電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點；第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點；以及第二雙端裝置，其中該第二雙端裝置的第一端子係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點；其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現。
範例2包含範例1的標的，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構中。
範例3包含範例1或2的標的，其中該SRAM裝置的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
範例4包含前述範例中任意者的標的，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
範例5包含前述範例中任意者的標的，其中該第一雙端裝置和該第二雙端裝置的I-V特性呈現低電壓和高電流的第一區域、高電壓和低電流的第二區域，以及負差動電阻的第三區域。
範例6包含前述範例中任意者的標的，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層，以及在該第一金屬層和該第二金屬層之間的氧化物和半導體層。
範例7包含前述範例中任意者的標的，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層和內層，該內層包含二氧化鈮(NbO2 )、氧化鉭(TaOx)、二氧化釩(VO2 )、氧化鎳(NiO)、鈦、碲、砷和鍺中之一者。
範例8是一種靜態隨機存取記憶體(「SRAM」)單元，包含：第一電晶體，包含第一源極節點和第一汲極節點；第二電晶體，包含第二源極節點和第二汲極節點；電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點；第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點；第二雙端裝置，其中該第二雙端裝置的第一端子係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點；以及第一存取電晶體和第二存取電晶體，其中該第一存取電晶體的汲極節點係電耦合到該電容器的該第一端子，以及該第二存取電晶體的汲極節點係電耦合到該電容器的該第二端子；其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現。
範例9包含範例8的標的，其中該第一存取電晶體的源極節點係電耦合到第一位元線，以及該第二存取電晶體的源極節點係電耦合到第二位元線。
範例10包含範例8或9的標的，其中該第一存取電晶體和該第二存取電晶體中之各者還包含各自的閘極節點，以及字線係耦合到該些閘極節點中之各者。
範例11包含範例8至10中任意者的標的，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構中。
範例12包含範例8至11中任意者的標的，其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
範例13包含範例8至12中任意者的標的，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
範例14包含範例8至13中任意者的標的，其中該第一雙端裝置和該第二雙端裝置的I-V特性呈現低電壓和高電流的第一區域、高電壓和低電流的第二區域，以及負差動電阻的第三區域。
範例15包含範例8至14中任意者的標的，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層，以及在該第一金屬層和該第二金屬層之間的氧化物和半導體層。
範例16包含範例8至15中任意者的標的，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層和內層，該內層由二氧化鈮(NbO2 )、氧化鉭(TaOx)、二氧化釩(VO2 )、氧化鎳(NiO)、鈦、碲、砷和鍺中的一者組成。
範例17是一種計算系統，包含：主機板，其中該主機板還包含：處理器，通訊晶片，以及靜態隨機存取記憶體(「SRAM」)庫。該SRAM庫包含複數個SRAM單元，其中該複數個SRAM單元中的SRAM單元包含：第一電晶體，包含第一源極節點和第一汲極節點；第二電晶體，包含第二源極節點和第二汲極節點；電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點；第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點，以及第二雙端裝置，其中該第二雙端裝置的第一端子係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點；其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現。
範例18包含範例17的標的，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構中。
範例19包含範例17或18的標的，其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
範例20包含範例17至19中任意者的標的，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
範例21是一種積體電路，包含：包含一或多個電晶體的裝置層；以及該裝置層上的互連結構。該互連結構包含電容器、第一雙端選擇器裝置，以及第二雙端選擇器裝置。該電容器包含第一電極、第二電極，以及該第一電極和該第二電極之間的介電質。該第一選擇器裝置的第一端子係電耦合到該電容器的該第一端子，而該第一選擇器裝置的第二端子係電耦合到導電節點(如接地節點或一些其它節點)。該第二選擇器裝置的第一端子係電耦合到該電容器的該第二端子，而該第二選擇器裝置的第二端子係電耦合到該導電節點。
範例22包含範例21的標的，其中該第一雙端選擇器裝置和該第二雙端選擇器裝置呈現取決於電壓的揮發性電阻狀態改變，使得記憶體單元狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現。
範例23包含範例21或22的標的，其中第一記憶體單元狀態係藉由將該第一雙端選擇器裝置置於低電壓狀態，並且將該第二雙端選擇器裝置置於高電壓狀態來實現。
範例24包含範例21至23中任意者的標的，其中第二記憶體單元狀態係藉由將該第一雙端選擇器裝置置於高電壓狀態，並且將該第二雙端選擇器裝置置於低電壓狀態來實現。
範例25包含範例21至23中任意者的標的，其中該第一雙端選擇器裝置和該第二雙端選擇器裝置中的至少一者包含第一金屬層、第二金屬層，以及在該第一金屬層和該第二金屬層之間的氧化物和半導體層。
範例26包含範例21至25中任意者的標的，其中該第一雙端選擇器裝置和該第二雙端選擇器裝置中的至少一者包含第一金屬層、第二金屬層和內層，該內層由二氧化鈮(NbO2 )、氧化鉭(TaOx)、二氧化釩(VO2 )、氧化鎳(NiO)、鈦、碲、砷和鍺中的一或多者組成。
以上描述的本揭露的範例性實施例是出於說明和描述的目的。其並非意於窮舉或將本揭露限制於所揭露的精確形式。鑑於本揭露，許多修改和變化都是可能的。用意在於使本揭露的範圍不受此詳細描述的限制，而是受所附申請專利範圍的限制。
100‧‧‧SRAM單元102(1)‧‧‧NMOS電晶體102(2)‧‧‧NMOS電晶體102(3)‧‧‧存取電晶體102(4)‧‧‧存取電晶體104(1)‧‧‧PMOS電晶體104(2)‧‧‧PMOS電晶體104(a)‧‧‧PMOS電晶體104(b)‧‧‧PMOS電晶體106(a)‧‧‧交叉耦合的反相器106(b)‧‧‧交叉耦合的反相器WL‧‧‧字線BL‧‧‧位元線
Figure 02_image001
‧‧‧位元線VDD‧‧‧電源200‧‧‧2T-2S SRAM單元202‧‧‧選擇器裝置202(a)‧‧‧選擇器裝置202(b)‧‧‧選擇器裝置204‧‧‧電容器206(a)‧‧‧1T-1S單元206(b)‧‧‧1T-1S單元208(a)‧‧‧節點電壓208(b)‧‧‧節點電壓302(a)‧‧‧第一金屬層302(b)‧‧‧第二金屬層304‧‧‧氧化物半導體層306‧‧‧導電細絲402(a)‧‧‧閘極端子402(b)‧‧‧閘極端子404‧‧‧共用汲極端子406(a)‧‧‧源極端子406(b)‧‧‧源極端子408(1)-408(14)‧‧‧導電特徵409‧‧‧裝置層410‧‧‧COB(「位元線上的電容器」)504‧‧‧負差動(「NDR」)區域504(a)‧‧‧區域504(b)‧‧‧區域506‧‧‧導通狀態506(a)‧‧‧導通狀態區域508(a)‧‧‧關閉狀態區域510‧‧‧電阻器選擇器對512‧‧‧電阻器514(a)‧‧‧操作點514(b)‧‧‧操作點530‧‧‧相圖602(a)‧‧‧操作點602(b)‧‧‧操作點702‧‧‧位元線耦合的2T-2S SRAM單元1000‧‧‧計算系統1002‧‧‧主機板1004‧‧‧處理器1006‧‧‧通訊晶片
圖1是標準SRAM單元的示意圖。
圖2是根據本揭露的一個實施例的2T-2S SRAM單元的示意圖。
圖3描繪了根據本揭露的一個實施例的選擇器的結構。
圖4顯示了根據本揭露的一個實施例的2T-2S SRAM單元的範例實體佈局的橫截面圖。
圖5a顯示了根據本揭露的一個實施例的與電阻器串聯的選擇器裝置的電路示意圖。
圖5b顯示了根據本揭露的一個實施例的當以三角形脈衝加壓時顯示了亞穩態導通狀態的選擇器裝置的I-V特性。
圖5c顯示了根據本揭露的一個實施例的關於導通狀態(ON-state)和關閉狀態(OFF-state)以及長絲的相關存在或不存在的選擇器裝置的I-V曲線。
圖5d顯示了根據本揭露的一個實施例的關於兩個特定操作點的選擇器裝置的I-V曲線。
圖5e是描繪根據本揭露的一個實施例的選擇器裝置的振盪週期的流程圖和範例對應I-V曲線。
圖5f顯示了根據本揭露的一個實施例的處於對應的導通和關閉狀態的選擇器裝置的I-V曲線的資料點。
圖5g顯示了根據本揭露的一個實施例的在導通狀態和關閉狀態之間的選擇器裝置電阻對的振盪行為的時域電壓和電流波形。
圖6a顯示了根據本揭露的一個實施例的2T-2S SRAM單元的示意圖和用於表示二元狀態的相關I-V曲線和操作點。
圖6b顯示了根據本揭露的一個實施例的利用諸如圖6a中所示的可變相位耦合佈置的兩個選擇器的範例電壓波形。
圖6c顯示了根據本揭露的一個實施例的處於穩定狀態的兩個耦合選擇器裝置的範例電壓波形。
圖6d顯示了根據本揭露的一個實施例的處於穩定狀態的兩個耦合選擇器裝置的電流波形的範例。
圖7是根據本揭露的一個實施例的經由存取電晶體耦合到位元線並且由字線控制的2T-2S SRAM單元的示意圖。
圖8顯示根據本發明的一些實施例的使用本文所揭露技術形成的積體電路結構和/或電晶體裝置實現的計算系統。
104(a)‧‧‧PMOS電晶體
104(b)‧‧‧PMOS電晶體
200‧‧‧2T-2SSRAM單元
202(a)‧‧‧選擇器裝置
202(b)‧‧‧選擇器裝置
204‧‧‧電容器
206(a)‧‧‧1T-1S單元
206(b)‧‧‧1T-1S單元
208(a)‧‧‧節點電壓
208(b)‧‧‧節點電壓

Claims (22)

  1. 一種靜態隨機存取記憶體(「SRAM」)單元，包含：第一電晶體，包含第一源極節點和第一汲極節點；第二電晶體，包含第二源極節點和第二汲極節點；電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點；第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點；以及第二雙端裝置，其中該第二雙端裝置的第一端子係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點；其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現；其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
  2. 如申請專利範圍第1項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構 中。
  3. 如申請專利範圍第1項的SRAM單元，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
  4. 如申請專利範圍第1至3項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置的I-V特性呈現低電壓和高電流的第一區域、高電壓和低電流的第二區域，以及負差動電阻的第三區域。
  5. 如申請專利範圍第1至3項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層，以及在該第一金屬層和該第二金屬層之間的氧化物和半導體層。
  6. 如申請專利範圍第1至3項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層和內層，該內層包含二氧化鈮(NbO2)、氧化鉭(TaOx)、二氧化釩(VO2)、氧化鎳(NiO)、鈦、碲、砷和鍺中之一者。
  7. 一種靜態隨機存取記憶體(「SRAM」)單元，包含：第一電晶體，包含第一源極節點和第一汲極節點； 第二電晶體，包含第二源極節點和第二汲極節點；電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點；第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點；第二雙端裝置，其中該第二雙端裝置的第一端子係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點；以及第一存取電晶體和第二存取電晶體，其中該第一存取電晶體的汲極節點係電耦合到該電容器的該第一端子，以及該第二存取電晶體的汲極節點係電耦合到該電容器的該第二端子；其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現；其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
  8. 如申請專利範圍第7項的SRAM單元，其中該第一存取電晶體的源極節點係電耦合到第一位元線，以及該第二存 取電晶體的源極節點係電耦合到第二位元線。
  9. 如申請專利範圍第7項的SRAM單元，其中該第一存取電晶體和該第二存取電晶體中之各者還包含各自的閘極節點，以及字線係耦合到該些閘極節點中之各者。
  10. 如申請專利範圍第7項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構中。
  11. 如申請專利範圍第7項的SRAM單元，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
  12. 如申請專利範圍第7至11項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置的I-V特性呈現低電壓和高電流的第一區域、高電壓和低電流的第二區域，以及負差動電阻的第三區域。
  13. 如申請專利範圍第7至11項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層，以及在該第一金屬層和該第二金屬層之間的氧化物和半導體層。
  14. 如申請專利範圍第7至11項中任一項的SRAM單元，其中該第一雙端裝置和該第二雙端裝置中的至少一者還包含第一金屬層、第二金屬層和內層，該內層由二氧化鈮(NbO2)、氧化鉭(TaOx)、二氧化釩(VO2)、氧化鎳(NiO)、鈦、碲、砷和鍺中的一者組成。
  15. 一種計算系統，包含：主機板，其中該主機板包含：處理器，通訊晶片，以及靜態隨機存取記憶體(「SRAM」)庫，還包含複數個SRAM單元，其中該複數個SRAM單元中的SRAM單元包含：第一電晶體，包含第一源極節點和第一汲極節點，第二電晶體，包含第二源極節點和第二汲極節點，電容器，包含第一端子和第二端子，其中該第一端子係電耦合到該第一汲極節點，而該第二端子係電耦合到該第二汲極節點，第一雙端裝置，其中該第一雙端裝置的第一端子係電耦合到該電容器的該第一端子，而該第一雙端裝置的第二端子係電耦合到接地節點，以及第二雙端裝置，其中該第二雙端裝置的第一端子 係電耦合到該電容器的該第二端子，而該第二雙端裝置的第二端子係電耦合到該接地節點，其中該第一雙端裝置和該第二雙端裝置呈現取決於電壓的揮發性電阻狀態改變，使得該SRAM單元的狀態係藉由使該第一雙端裝置處於第一電阻狀態，並且使該第二雙端裝置處於第二電阻狀態來實現；其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
  16. 如申請專利範圍第15項的計算系統，其中該第一雙端裝置和該第二雙端裝置係位於裝置層之上的後端互連結構中。
  17. 如申請專利範圍第15或16項的計算系統，其中該SRAM單元的第二電阻狀態係藉由將該第一雙端裝置置於高電壓狀態，並且將該第二雙端裝置置於低電壓狀態來實現。
  18. 一種積體電路，包含：包含一或多個電晶體的裝置層；以及該裝置層上的互連結構，該互連結構包含：電容器，包含第一電極、第二電極以及該第一電極和該第二電極之間的介電質， 第一雙端選擇器裝置，其中該第一雙端選擇器裝置的第一端子係電耦合到該電容器的該第一端子，而該第一選擇器裝置的第二端子係電耦合到導電節點，以及第二雙端選擇器裝置，其中該第二雙端選擇器裝置的第一端子係電耦合到該電容器的該第二端子，而該第二選擇器裝置的第二端子係電耦合到該導電節點；其中該SRAM單元的第一電阻狀態係藉由將該第一雙端裝置置於低電壓狀態，並且將該第二雙端裝置置於高電壓狀態來實現。
  19. 如申請專利範圍第18項的積體電路，其中該第一雙端選擇器裝置和該第二雙端選擇器裝置呈現取決於電壓的揮發性電阻狀態改變，使得記憶體單元狀態係藉由使該第一雙端選擇器裝置處於第一電阻狀態，並且使該第二雙端選擇器裝置處於第二電阻狀態來實現。
  20. 如申請專利範圍第19項的積體電路，其中第一記憶體單元狀態係藉由將該第一雙端選擇器裝置置於低電壓狀態，並且將該第二雙端選擇器裝置置於高電壓狀態來實現。
  21. 如申請專利範圍第18項的積體電路，其中第二記憶體單元狀態係藉由將該第一雙端選擇器裝置置於高電壓狀態，並且將該第二雙端選擇器裝置置於低電壓狀態來實 現。
  22. 如申請專利範圍第18至21項中任一項的積體電路，其中該第一雙端選擇器裝置和該第二雙端選擇器裝置中的至少一者包含第一金屬層、第二金屬層和內層，該內層由二氧化鈮(NbO2)、氧化鉭(TaOx)、二氧化釩(VO2)、氧化鎳(NiO)、鈦、碲、砷和鍺中的一或多者組成。
TW107127816A 2017-09-29 2018-08-09 使用２ｔ—２ｓ的靜態隨機存取記憶體 TWI774819B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??PCT/US17/54330 2017-09-29
PCT/US2017/054330 WO2019066906A1 (en) 2017-09-29 2017-09-29 SRAM USING 2T-2S
WOPCT/US17/54330 2017-09-29

Publications (2)

Publication Number Publication Date
TW201921355A TW201921355A (zh) 2019-06-01
TWI774819B true TWI774819B (zh) 2022-08-21

Family

ID=65903215

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107127816A TWI774819B (zh) 2017-09-29 2018-08-09 使用２ｔ—２ｓ的靜態隨機存取記憶體

Country Status (3)

Country Link
US (1) US11075207B2 (zh)
TW (1) TWI774819B (zh)
WO (1) WO2019066906A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075207B2 (en) 2017-09-29 2021-07-27 Intel Corporation SRAM using 2T-2S
US11769544B2 (en) * 2018-10-05 2023-09-26 Tetramem Inc. Code comparators with nonpolar dynamical switches
US11107530B2 (en) 2019-12-31 2021-08-31 Taiwan Semiconductor Manufacturing Company Limited Non-volatile static random access memory (nvSRAM) with multiple magnetic tunnel junction cells
TWI730736B (zh) * 2020-04-24 2021-06-11 力晶積成電子製造股份有限公司 靜態隨機存取記憶體元件及其製造方法
TWI770950B (zh) 2020-04-28 2022-07-11 台灣積體電路製造股份有限公司 記憶體單元、記憶體系統與記憶體單元的操作方法
US11404424B2 (en) * 2020-04-28 2022-08-02 Taiwan Semiconductor Manufacturing Company Limited Static random access memory with magnetic tunnel junction cells

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635731A (en) * 1995-01-23 1997-06-03 Mitsubishi Denki Kabushiki Kaisha SRAM cell with no PN junction between driver and load transistors and method of manufacturing the same
TW366591B (en) * 1994-10-31 1999-08-11 Mitsubishi Electric Corp Semiconductor memory, the operation method and the manufacturing method
TW541534B (en) * 2000-12-27 2003-07-11 Ibm Static 2T-1C ferroelectric memory
US20090059657A1 (en) * 2007-08-27 2009-03-05 Cannon Ethan H Cmos storage devices configurable in high performance mode or radiation tolerant mode
US20150340090A1 (en) * 2013-12-06 2015-11-26 Empire Technology Development Llc Non-volatile sram with multiple storage states

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253730A (ja) * 2003-02-21 2004-09-09 Renesas Technology Corp 半導体集積回路装置およびその製造方法
TWI441185B (zh) 2010-05-12 2014-06-11 Ind Tech Res Inst 非揮發性靜態隨機存取記憶體及其操作方法
US9953986B2 (en) * 2013-12-20 2018-04-24 Intel Corporation Method and apparatus for improving read margin for an SRAM bit-cell
FR3018944A1 (fr) * 2014-03-21 2015-09-25 St Microelectronics Rousset Dispositif de memoire associant un plan memoire du type sram et un plan-memoire du type non volatil, durci contre des basculements accidentels
US20160064069A1 (en) 2014-09-02 2016-03-03 Texas Instruments Incorporated Low voltage sram
US9805816B2 (en) * 2015-04-03 2017-10-31 Headway Technologies, Inc. Implementation of a one time programmable memory using a MRAM stack design
US11075207B2 (en) 2017-09-29 2021-07-27 Intel Corporation SRAM using 2T-2S

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW366591B (en) * 1994-10-31 1999-08-11 Mitsubishi Electric Corp Semiconductor memory, the operation method and the manufacturing method
US5635731A (en) * 1995-01-23 1997-06-03 Mitsubishi Denki Kabushiki Kaisha SRAM cell with no PN junction between driver and load transistors and method of manufacturing the same
TW541534B (en) * 2000-12-27 2003-07-11 Ibm Static 2T-1C ferroelectric memory
US20090059657A1 (en) * 2007-08-27 2009-03-05 Cannon Ethan H Cmos storage devices configurable in high performance mode or radiation tolerant mode
US20150340090A1 (en) * 2013-12-06 2015-11-26 Empire Technology Development Llc Non-volatile sram with multiple storage states

Also Published As

Publication number Publication date
US11075207B2 (en) 2021-07-27
WO2019066906A1 (en) 2019-04-04
US20200235105A1 (en) 2020-07-23
TW201921355A (zh) 2019-06-01

Similar Documents

Publication Publication Date Title
TWI774819B (zh) 使用２ｔ—２ｓ的靜態隨機存取記憶體
TWI713586B (zh) 用於互補式非揮發性記憶體裝置操作的方法、系統及裝置（一）
US10950301B2 (en) Two transistor, one resistor non-volatile gain cell memory and storage element
TWI713585B (zh) 用於互補式非揮發性記憶裝置操作的方法、系統及裝置（二）
CN110291641B (zh) 存储器裸片区域的高效利用
TWI711041B (zh) 記憶體寫入驅動器、方法及系統
JP7378423B2 (ja) 揮発性メモリビットセルと不揮発性メモリビットセルとの統合のための方法、システム、およびデバイス
TWI716431B (zh) 用於非揮發性記憶體裝置操作的方法、系統及裝置(二)
US9397291B1 (en) RRAM with dual mode operation
US20210295915A1 (en) Method, system and device for integration of volatile and non-volatile memory bitcells
TW201511375A (zh) 用於雙端記憶體的導通狀態電流控制
TWI552400B (zh) 具有陽離子爲基的導電氧化物元件之低電壓嵌入式記憶體
US10741246B2 (en) Method, system and device for integration of volatile and non-volatile memory bitcells
JP2011081896A (ja) Ｃｍｏｓプロセスに相変化メモリを組み入れた不揮発性ｓｒａｍセル
US11640839B2 (en) 1S-1T ferroelectric memory
US11978509B2 (en) Semiconductor memory devices with differential threshold voltages
US10991435B2 (en) Vertical flash memory cell with selector for fast read
TW201944402A (zh) 用於記憶體位元單元之操作的方法、系統和裝置
WO2008050398A1 (fr) Mémoire à changement de résistance
US20160217850A1 (en) Metal-insulator phase transition flip-flop

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent