CN101588165A - 压控振荡器以及相位与频率锁定回路电路 - Google Patents

压控振荡器以及相位与频率锁定回路电路 Download PDF

Info

Publication number
CN101588165A
CN101588165A CNA2009100065560A CN200910006556A CN101588165A CN 101588165 A CN101588165 A CN 101588165A CN A2009100065560 A CNA2009100065560 A CN A2009100065560A CN 200910006556 A CN200910006556 A CN 200910006556A CN 101588165 A CN101588165 A CN 101588165A
Authority
CN
China
Prior art keywords
delay unit
differential delay
input terminal
voltage
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009100065560A
Other languages
English (en)
Other versions
CN101588165B (zh
Inventor
邱宝成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101588165A publication Critical patent/CN101588165A/zh
Application granted granted Critical
Publication of CN101588165B publication Critical patent/CN101588165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明涉及压控振荡器以及相位与频率锁定回路电路。一种压控振荡器，包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元包含第一控制电压输入端。第二差分延迟单元，在回路中耦接第一差分延迟单元，第二差分延迟单元包含第二控制电压输入端，第二控制电压输入端与第一控制电压输入端断开。其中第一控制电压输入端接收第一电压信号，并且第二控制电压输入端接收第二电压信号，第二电压信号不同于第一电压信号。上述压控振荡器以及相位与频率锁定回路电路能提供较高的中心频率与较小的增益。

Description

压控振荡器以及相位与频率锁定回路电路
技术领域
本发明是有关于一种压控振荡器，特别是有关于压控振荡器以及应用压控振荡器的相位与频率锁定回路电路。
背景技术
现有技术的电压控制环形振荡器(voltage control ring oscillator)通过串接在一个环形回路中的n级延迟单元(n-stage delay cell)形成，其中n代表延迟单元的数量，并且n为整数。相同的可调控制电压通过延迟单元的控制电压输入端，来控制所有的延迟单元，并且由此取得电压控制环形振荡器的振荡频率。图1为现有技术的电压控制环形振荡器的电压与频率转换曲线(voltage-to-frequencytransfer curve)的示意图。图1中，F代表频率，VC代表电压。可以计算电压与频率转换曲线的斜率来作为电压控制环形振荡器的增益，如等式E1所示：
Kvco＝dF/dVC  (E1)
其中，Kvco代表电压控制环形振荡器的增益，dVC代表控制电压差，并且dF代表对应控制电压差的频率差。
当电压控制环形振荡器被应用于锁相回路(phase locked loop)电路时，较小的增益(Kvco)有利于减弱相位抖动。因此，锁相回路电路需要具有较小增益(Kvco)的电压控制环形振荡器。
随着来自高速电子装置的需求的增加，现有技术通过减少延迟单元级的数量(由N表示)、降低电压控制环形振荡器的节点电容(由Cp表示)或者增加每一延迟单元的电流(由Iss表示)来增加电压控制环形振荡器的中心频率(由Fc表示)。图2为不同状况下4级电压控制环形振荡器的转换曲线的示意图。请参阅图2，如箭头l0所示，从曲线A到曲线B再到曲线C，当N降低时，Cp降低并且Iss增加。然而，消耗电流增加，增益(Kvco)也增加，这是不期望出现的。如图2所示，具有最低中心频率Fc_L的曲线A包含最小的增益(Kvco)，具有最高中心频率Fc_H的曲线C包含最大的增益(Kvco)，并且具有中间中心频率Fc_M的曲线B包含中间增益(Kvco)。
由此，对于高速电子装置，需要具有较高中心频率与较小增益(Kvco)的电压控制环形振荡器。
发明内容
为解决上述现有技术无法提供较高的中心频率与较小的增益的问题，有必要提供多种压控振荡器以及相位与频率锁定回路电路，能够提供较高的中心频率与较小的增益。
根据本发明一实施方式，提供一种压控振荡器，包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元，包含第一控制电压输入端。第二差分延迟单元，在回路中耦接第一差分延迟单元，第二差分延迟单元包含第二控制电压输入端，第二控制电压输入端与第一控制电压输入端断开。其中第一控制电压输入端接收第一电压信号，并且第二控制电压输入端接收第二电压信号，第二电压信号不同于第一电压信号。
根据本发明另一实施方式，提供一种压控振荡器，包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元包含第一控制电压输入端。第二差分延迟单元在回路中耦接第一差分延迟单元，第二差分延迟单元包含第二控制电压输入端，第二控制电压输入端与第一控制电压输入端断开。其中第一控制电压输入端接收具有可调水平的第一电压信号，并且第二控制电压输入端接收具有固定水平的第二电压信号。
根据本发明又一实施方式，提供一种压控振荡器，包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元包含控制电压输入端。第二差分延迟单元在回路中耦接第一差分延迟单元。其中控制电压输入端接收具有可调水平的电压信号，并且第二差分延迟单元的延迟时间是固定的。
根据本发明又一实施方式，提供一种相位与频率锁定回路电路，包含压控振荡器、锁频电路与锁相电路。压控振荡器由第一电压信号与第二电压信号控制，压控振荡器用于根据第一电压信号与第二电压信号，在输出端产生输出时钟。锁频电路，用于接收参考时钟与输出时钟，并且根据参考时钟与输出时钟调整第一电压信号。锁相电路，用于接收数据输入信号与输出时钟，并且根据数据输入信号与输出时钟调整第二电压信号。
根据本发明又一实施方式，提供一种相位与频率锁定回路电路，包含相位与频率检测器、电荷泵、压控振荡器以及分频器。相位与频率检测器用于接收参考时钟以及反馈时钟，并且根据参考时钟与反馈时钟之间的差来产生指示信号。电荷泵，用于接收指示信号，产生第一电压信号并且根据指示信号调整第一电压信号的水平。压控振荡器由第一电压信号控制，并且在输出端产生输出时钟，其中压控振荡器包含第一差分延迟单元与第二差分延迟单元。第一差分延迟单元包含第一控制电压输入端，第一控制电压输入端用于接收第一电压信号，其中第一差分延迟单元的延迟时间由第一电压信号的调整后的水平决定。第二差分延迟单元，在回路中耦接第一差分延迟单元，其中第二差分延迟单元的延迟时间是固定的。分频器用于对输出时钟进行分频，以用作相位与频率检测器的反馈时钟。
上述多种压控振荡器以及相位与频率锁定回路电路，通过接收第一电压信号的第一差分延迟单元以及在回路中耦接第一差分延迟单元的第二差分延迟单元来控制压控振荡器，来提供较高的中心频率与较小的增益。
附图说明
图1为现有技术的电压控制环形振荡器的电压与频率转换曲线的示意图。
图2为不同状况下4级电压控制环形振荡器的转换曲线的示意图。
图3为压控振荡器的一实施方式示意图。
图4为压控振荡器的另一实施方式示意图。
图5为压控振荡器的又一实施方式示意图。
图6为图5与图7中压控振荡器的电压与频率转换曲线的示意图。
图7为压控振荡器的又一实施方式示意图。
图8为相位与频率锁定回路电路的一实施方式示意图。
图9为图8所示相位与频率锁定回路电路中的压控振荡器的一实施方式示意图。
图10为相位与频率锁定回路电路的另一实施方式示意图。
图11为相位与频率锁定回路电路的又一实施方式示意图。
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施方式，并配合所附图式，作详细说明如下：
本发明提供多种压控振荡器。图3为压控振荡器的一实施方式示意图。压控振荡器包含n个差分延迟单元，其中n代表差分延迟单元的数量，并且n为整数。也就是说，压控振荡器为n级压控振荡器，其中n≥2。图3所示的实施方式中，以压控振荡器3为例，本实施方式中，压控振荡器3为2级压控振荡器。2级压控振荡器3包含差分延迟单元31与32。差分延迟单元31与32串接在一个回路中。图3中，以差分延迟单元31与32的一个环路连结为例。请参阅图3，差分延迟单元31的正输出端(OUT+)与负输出端(OUT-)分别耦接于差分延迟单元32的正输入端(IN+)与负输入端(IN-)。差分延迟单元32的正输出端(OUT+)与负输出端(OUT-)分别耦接于差分延迟单元31的负输入端(IN-)与正输入端(IN+)。差分延迟单元31包含控制电压输入端VIN1，并且差分延迟单元32包含控制电压输入端VIN2。控制电压输入端VIN1与VIN2是断开的。差分延迟单元31通过电压信号VC1控制。电压信号VC1通过控制电压输入端VIN1被接收。差分延迟单元32通过电压信号VC2控制。电压信号VC2通过控制电压输入端VIN2被接收。电压信号VC1不同于电压信号VC2，也就是说，控制电压输入端VIN1与VIN2是分开的，且电压输入端VIN1与VIN2分别接收不同的电压信号。
在一些实施方式中，电压信号VC1与VC2皆包含可调水平(adjustable level)，因此差分延迟单元31与32的延迟时间是可调的。
在另一些实施方式中，电压信号VC1处于可调水平，并且电压信号VC2处于固定水平，所以差分延迟单元31的延迟时间是可调的，而差分延迟单元32的延迟时间是固定的。
图3所示的实施方式中，当差分延迟单元32的延迟时间固定时，差分延迟单元32通过控制电压输入端VIN2，接收具有固定水平的电压信号VC2。在一些实施方式中，差分延迟单元32不包含用于接收具有固定水平的电压信号的控制电压输入端，因此差分延迟单元32不受电压信号控制，并且差分延迟单元32的延迟时间是固定的。图4为压控振荡器的另一实施方式示意图。如图4所示，压控振荡器4包含不同类型的差分延迟单元41与42。差分延迟单元41与42串接在一个回路中。差分延迟单元41包含控制电压输入端VIN1，而差分延迟单元42不包含控制电压输入端。控制电压输入端VIN1接收具有可调水平的电压信号。也就是说，差分延迟单元42不受任何电压信号控制，并且差分延迟单元42的延迟时间是固定的。
图3所示的压控振荡器3可包含三个或者更多的差分延迟单元。举例而言，差分延迟单元31与32之间能够再耦接至少一个差分延迟单元，这些差分延迟单元包含第三控制电压输入端。第三控制电压输入端用来接收具有固定水平的电压信号，并且这些差分延迟单元的延迟时间是固定的。一些实施方式中，上述耦接于差分延迟单元31与32之间的差分延迟单元不包含控制电压输入端，并且这些差分延迟单元的延迟时间是固定的。以下叙述中，以具有四个差分延迟单元(n＝4)的压控振荡器为例。图5为压控振荡器的另一实施方式示意图。请参阅图5，压控振荡器5包含四个差分延迟单元51、52、53与54。也就是说，压控振荡器5为4级压控振荡器。差分延迟单元51-54串接在一个回路中。差分延迟单元51-54的每一者皆包含控制电压输入端。差分延迟单元51的控制电压输入端VIN1与差分延迟单元52、53、54的控制电压输入端VIN2、VIN3、VIN4是断开的。控制电压输入端VIN1接收具有可调水平的电压信号VC1。控制电压输入端VIN2-VIN4的每一者皆接收具有固定水平的电压信号VC2。因此，差分延迟单元51的延迟时间是可调的，并且差分延迟单元52-54的延迟时间是固定的。
根据图5所示的实施方式，4级压控振荡器5中，仅一个差分延迟单元51(m＝1，m表示具有可调水平的电压控制的差分延迟单元个数)被具有可调水平的电压信号所控制。对于4级压控振荡器5来说，可调延迟时间与总延迟时间(例如可调延迟时间与固定延迟时间的和)的比值变小。因此，可调频率的范围变小，所以压控振荡器5的增益(Kvco)降低，并且压控振荡器5的中心频率没有改变。图6为图5与图7中压控振荡器的电压与频率转换曲线的示意图。图6中，曲线A、曲线B与曲线C皆为图2中所示的曲线。曲线C-1为图5中压控振荡器5的电压与频率转换曲线。在图5所示的实施方式中，因为n＝4并且m＝1，相比于转换曲线C的增益(Kvco)，压控振荡器5的增益(Kvco)降低至转换曲线C的增益(Kvco)的四分之一，如图6中的曲线C-1所示。
在一些实施方式中，图3所示的压控振荡器3可包含两个延迟时间可调的差分延迟单元以及至少一延迟时间固定的差分延迟单元。以下叙述中，以包含四个差分延迟单元(n＝4)，并且其中两个差分延迟单元的延迟时间固定的压控振荡器为例。图7为压控振荡器的另一实施方式示意图。请参阅图7，压控振荡器7包含四个差分延迟单元71、72、73与74，也就是说，压控振荡器为4级压控振荡器。差分延迟单元71-74串接在一个回路中。图7所示的实施方式中，差分延迟单元71-74的每一者皆包含控制电压输入端。差分延迟单元71与73的控制电压输入端VIN1与VIN3接收具有可调水平的电压信号VC1。差分延迟单元72与74的控制电压输入端VIN2与VIN4接收具有固定水平的电压信号VC2。由此，差分延迟单元71与73的延迟时间是可调的，并且差分延迟单元72与74的延迟时间固定的。
图6中，曲线C-2为图7中压控振荡器7的电压与频率转换曲线。根据图7所示的实施方式，4级压控振荡器7中，两个差分延迟单元71与73(m＝2)由具有可调水平的电压信号所控制。因为n＝4并且m＝2，相比于转换曲线C的增益(Kvco)，压控振荡器7的增益(Kvco)降低至转换曲线C的增益(Kvco)的一半(2/4＝1/2)，如图6中的转换曲线C-2所示。
一些实施方式中，压控振荡器7能够提供来自差分延迟单元71与73的输出端的平衡同相/正交(以下简称为I/Q)相位。根据图7所示的实施方式，n级压控振荡器中(n＞2，并且n为偶数)，当具有可调延迟时间的差分延迟单元与具有固定延迟时间的差分延迟单元交替耦接时，n级压控振荡器能够提供平衡I/Q相位。
一些实施方式中，差分延迟单元72与74可不包含用以接收具有固定水平的电压信号的控制电压输入端，所以差分延迟单元72与74不受电压信号控制，并且差分延迟单元72与74的延迟时间也是固定的。
上述包含两个可调延迟时间的差分延迟单元的压控振荡器能够应用于相位与频率锁定回路电路(phase-frequency locked loop circuit)。图8为相位与频率锁定回路电路的一实施方式示意图。请参阅图8，相位与频率锁定回路电路8包含压控振荡器81、锁频电路(frequency locked circuit)82以及锁相电路(phase lockedcircuit)83。压控振荡器81受电压信号VC1与VC2控制。压控振荡器81根据电压信号VC1与VC2，在输出端POUT产生输出时钟CKOUT。锁频电路82接收参考时钟CKREF与输出时钟CKOUT，并且根据参考时钟CKREF与输出时钟CKOUT调整电压信号VC1。锁相电路83接收数据输入信号DIN与输出时钟CKOUT，并且根据数据输入信号DIN与输出时钟CKOUT调整电压信号VC2。
图9为图8所示相位与频率锁定回路电路8中的压控振荡器81的一实施方式示意图。压控振荡器81包含n个差分延迟单元。请参阅图9。压控振荡器81包含四个差分延迟单元91、92、93与94，也就是说，压控振荡器81为4级压控振荡器。差分延迟单元91-94串接在一个回路中。差分延迟单元91-94的每一者皆包含控制电压输入端。差分延迟单元91的控制电压输入端VIN1接收具有可调水平的电压信号VC1。差分延迟单元94的控制电压输入端VIN4接收具有可调水平的电压信号VC2。差分延迟单元92与93的控制电压输入端VIN2与VIN3接收具有固定水平的电压信号VC3。由此，差分延迟单元91与94的延迟时间是可调的，并且差分延迟单元92与93的延迟时间是固定的。
压控振荡器81中，差分延迟单元94的输出端对应于输出端POUT，并且差分延迟单元91的输入端对应于输出端POUT。也就是说，差分延迟单元94为至输出端POUT的最后一级，而差分延迟单元91为输出端POUT的下一级。
请参阅图8。锁频电路82包含分频器821、频率检测器822、电荷泵823与电容824。分频器821对输出时钟CKOUT进行分频。频率检测器822接收参考时钟CKREF与分频后的输出时钟CKOUT，并且根据参考时钟CKREF与分频后的输出时钟CKOUT之间的差产生指示信号SC1。电荷泵823接收指示信号SC1，并且根据指示信号SC1调整差分延迟单元91的电压信号VC1的水平。电容824耦接于电荷泵823，并且储存电压信号VC1的调整后的水平。
请参阅图8。锁相电路83包含相位检测器831与电荷泵832。相位检测器831接收数据输入信号DIN与输出时钟CKOUT，并且根据数据输入信号DIN与输出时钟CKOUT之间的差产生指示信号SC2。电荷泵832接收指示信号SC2，并且根据指示信号SC2调整差分延迟单元94的电压信号VC2的水平。
如上所述，因为频率回路需要对应较慢响应的较长的路径，输出端POUT的下一级差分延迟单元91的电压信号VC1被调整用于锁频。更进一步的说，因为相位回路需要对应较快响应的较短的路径，至输出端POUT的最后一级差分延迟单元94的电压信号VC2被调整用于锁相。
上述包含一个延迟时间可调的差分延迟单元与另一延迟时间固定的差分延迟单元的压控振荡器，能够应用于如图10与图11所示的相位频率锁定回路电路。图10为相位与频率锁定回路电路的另一实施方式示意图。请参阅图10。具有两个回路的相位与频率锁定回路电路10包含压控振荡器11、锁频电路12与锁相电路13。锁频电路12包含分频器121、频率检测器122、电荷泵123与电容124。锁频电路12与图8中锁频电路82所执行的操作相似。锁频电路12产生电压信号。锁相电路13包含相位检测器131与电荷泵132。锁相电路13与图8中锁相电路83所执行的操作相似。锁相电路13产生电压信号VC1。锁频电路12所产生的电压信号通过电阻14耦接于电压信号VC1，并且电压信号VC1被提供来控制压控振荡器11。
一些实施方式中，压控振荡器11可如图3所示，包含差分延迟单元31与32，其中差分延迟单元32的输出端对应压控振荡器11的输出端POUT。电压信号VC1用于通过控制电压输入端VIN1来控制差分延迟单元31。电压信号VC1具有可调水平，所以差分延迟单元31的延迟时间是可调的。差分延迟单元32通过控制电压输入端VIN2来接收具有固定水平的电压信号VC2，并且差分延迟单元32的延迟时间是固定的。
另一些实施方式中，压控振荡器11可如图4所示，包含差分延迟单元41与42，其中差分延迟单元42的输出端对应压控振荡器11的输出端POUT。电压信号VC1用于控制差分延迟单元41。电压信号VC1具有可调水平，所以差分延迟单元41的延迟时间是可调的。差分延迟单元42不包含用于接收电压信号的控制电压输入端，并且差分延迟单元42的延迟时间是固定的。
图11为相位与频率锁定回路电路的又一实施方式示意图。请参阅图11，具有单回路的相位与频率锁定回路电路110包含压控振荡器111、相位与频率检测器112、电荷泵113与分频器114。相位与频率检测器112接收参考时钟CKREF与反馈时钟CKFB，并且根据参考时钟CKREF与反馈时钟CKFB之间的差来产生指示信号SC。电荷泵113接收指示信号SC，并且产生电压信号VC1。电荷泵113根据指示信号SC来调整电压信号VC1的水平。压控振荡器111由电压信号VC1控制，并且在输出端POUT产生输出时钟CKOUT。分频器114对输出时钟CKOUT进行分频，以作为用于相位与频率检测器112的反馈时钟CKFB。相位与频率锁定回路电路110可更包含电阻115与电容116。电阻115的一端耦接于电荷泵113与压控振荡器111之间。电容耦接于电阻115的另一端与接地之间。电阻115与电容116组成低通滤波器。
一些实施方式中，压控振荡器111可如图3所示，包含差分延迟单元31与32，其中差分延迟单元32的输出端对应输出端POUT。电压信号VC1用于通过控制电压输入端VIN1来控制差分延迟单元31。电压信号VC1具有可调水平，所以差分延迟单元31的延迟时间是可调的。差分延迟单元32通过控制电压输入端VIN2来接收具有固定水平的电压信号VC2，并且差分延迟单元32的延迟时间是固定的。
另一些实施方式中，压控振荡器111可如图4所示，包含差分延迟单元41与42，其中差分延迟单元42的输出端对应输出端POUT。电压信号VC1用于控制差分延迟单元41。电压信号VC1具有可调水平，所以差分延迟单元41的延迟时间是可调的。差分延迟单元42不包含用于接收电压信号的控制电压输入端，并且差分延迟单元42的延迟时间是固定的。
根据一些实施方式，压控振荡器提供高的中心频率与小的增益(Kvco)。更进一步地说，压控振荡器能够应用于相位与频率锁定回路电路。锁频电路与锁相电路分别通过两个具有可调延迟时间的差分延迟单元，来运行。
上述实施方式中，以n级压控振荡器中的n个差分延迟单元之间的连结为例。根据不同的应用，n级压控振荡器中的n个差分延迟单元能够通过其它类型的连结串接在一个回路中。
以上所述仅为本发明的较佳实施方式，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (17)

1.一种压控振荡器，包含：
第一差分延迟单元，包含第一控制电压输入端；以及
第二差分延迟单元，在回路中耦接该第一差分延迟单元，该第二差分延迟单元包含第二控制电压输入端，该第二控制电压输入端与该第一控制电压输入端断开，
其中该第一控制电压输入端接收第一电压信号，并且该第二控制电压输入端接收第二电压信号，该第二电压信号不同于该第一电压信号。
2.如权利要求1所述的压控振荡器，其特征在于，该第一电压信号与该第二电压信号中的每一者都处于可调水平。
3.如权利要求2所述的压控振荡器，其特征在于，该压控振荡器更包含至少一耦接于该第一差分延迟单元与该第二差分延迟单元之间的差分延迟单元，该差分延迟单元包含第三控制电压输入端，该第三控制电压输入端接收具有固定水平的第三电压信号。
4.如权利要求2所述的压控振荡器，其特征在于，该压控振荡器更包含至少一耦接于该第一差分延迟单元与该第二差分延迟单元之间的差分延迟单元，其中该差分延迟单元的延迟时间是固定的。
5.如权利要求1所述的压控振荡器，其特征在于，该第一电压信号处于可调水平，并且该第二电压信号处于固定水平。
6.一种压控振荡器，包含：
第一差分延迟单元，包含第一控制电压输入端；以及
第二差分延迟单元，在回路中耦接该第一差分延迟单元，该第二差分延迟单元包含第二控制电压输入端，该第二控制电压输入端与该第一控制电压输入端断开，
其中该第一控制电压输入端接收具有可调水平的第一电压信号，并且该第二控制电压输入端接收具有固定水平的第二电压信号。
7.一种压控振荡器，包含：
第一差分延迟单元，包含控制电压输入端；以及
第二差分延迟单元，在回路中耦接该第一差分延迟单元，
其中该控制电压输入端接收具有可调水平的电压信号，并且该第二差分延迟单元的延迟时间是固定的。
8.一种相位与频率锁定回路电路，包含：
压控振荡器，由第一电压信号与第二电压信号控制，该压控振荡器用于根据该第一电压信号与第二电压信号，在输出端产生输出时钟；
锁频电路，用于接收参考时钟与该输出时钟，并且根据该参考时钟与该输出时钟调整该第一电压信号；以及
锁相电路，用于接收数据输入信号与该输出时钟，并且根据该数据输入信号与该输出时钟调整该第二电压信号。
9.如权利要求8所述的相位与频率锁定回路电路，其特征在于，该锁频电路包含：
分频器，用于对该输出时钟进行分频，
频率检测器，用于接收该参考时钟与该分频后的输出时钟，并且根据该参考时钟与该分频后的输出时钟之间的差来产生第一指示信号；以及
第一电荷泵，用于接收该第一指示信号，并且根据该第一指示信号来调整该第一电压信号的水平。
10.如权利要求9所述的相位与频率锁定回路电路，其特征在于，该锁频电路更包含耦接于该第一电荷泵的电容，并且该电容储存该第一电压信号的调整后的水平。
11.如权利要求8所述的相位与频率锁定回路电路，其特征在于，该锁相回路包含：
相位检测器，用于接收该数据输入信号与该输出时钟，并且根据该数据输入信号与该输出时钟之间的差来产生第二指示信号；以及
第二电荷泵，耦接该相位检测器，用于接收该第二指示信号，并且根据该第二指示信号来调整该第二电压信号的水平。
12.如权利要求8所述的相位与频率锁定回路电路，其特征在于，该压控振荡器包含：
n个差分延迟单元，串接在回路中，以在该输出端产生该输出时钟，其中n为整数，并且n≥2，
其中该第n个差分延迟单元为至该输出端的最后一级，并且该第n个差分延迟单元包含第一控制电压输入端，该第一控制电压输入端用于接收该第一电压信号；
其中该第1个差分延迟单元为该输出端的下一级，并且该第1个差分延迟单元包含第二控制电压输入端，该第二控制电压输入端用于接收该第二电压信号。
13.如权利要求12所述的相位与频率锁定回路电路，其特征在于，当该n≥3时，该第2个差分延迟单元至该第(n-1)个差分延迟单元皆包含第三控制电压输入端，该第三控制电压输入端用于接收具有固定水平的第三电压信号。
14.如权利要求12所述的相位与频率锁定回路电路，其特征在于，当该n≥3时，该第2个差分延迟单元至该第(n-1)个差分延迟单元的延迟时间是固定的。
15.一种相位与频率锁定回路电路，包含相位与频率检测器、电荷泵、压控振荡器以及分频器：
该相位与频率检测器，用于接收参考时钟以及反馈时钟，并且根据该参考时钟与该反馈时钟之间的差来产生指示信号；
该电荷泵，用于接收该指示信号，产生第一电压信号，并且根据该指示信号调整该第一电压信号的水平；
该压控振荡器，由该第一电压信号控制，并且在输出端产生输出时钟，其中该压控振荡器包含第一差分延迟单元与第二差分延迟单元：
该第一差分延迟单元，包含第一控制电压输入端，该第一控制电压输入端用于接收该第一电压信号，其中该第一差分延迟单元的延迟时间由该第一电压信号的该调整后的水平决定；以及
该第二差分延迟单元，在回路中耦接该第一差分延迟单元，其中该第二差分延迟单元的延迟时间是固定的；以及
该分频器，用于对该输出时钟进行分频，以用作该相位与频率检测器的该反馈时钟。
16.如权利要求15所述的相位与频率锁定回路电路，其特征在于，更包含：
电阻，包含第一端与第二端，该第一端耦接于该电荷泵与该压控振荡器之间；以及
电容，耦接于该电阻的该第二端与接地之间。
17.如权利要求15所述的相位与频率锁定回路电路，其特征在于，该第二差分延迟单元包含第二控制电压输入端，该第二控制电压输入端用于接收具有固定水平的第二电压信号。
CN2009100065560A 2008-05-21 2009-02-19 压控振荡器以及相位与频率锁定回路电路 Active CN101588165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/124,201 2008-05-21
US12/124,201 US7973576B2 (en) 2008-05-21 2008-05-21 Voltage controlled oscillators and phase-frequency locked loop circuit using the same

Publications (2)

Publication Number Publication Date
CN101588165A true CN101588165A (zh) 2009-11-25
CN101588165B CN101588165B (zh) 2012-12-12

Family

ID=41341632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100065560A Active CN101588165B (zh) 2008-05-21 2009-02-19 压控振荡器以及相位与频率锁定回路电路

Country Status (3)

Country Link
US (1) US7973576B2 (zh)
CN (1) CN101588165B (zh)
TW (1) TWI381650B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102006036A (zh) * 2010-12-23 2011-04-06 东南大学 一种扩频时钟抖动信号的产生方法
CN102082570A (zh) * 2010-12-03 2011-06-01 华为技术有限公司 一种时钟电路和提供时钟信号的方法
CN103036557A (zh) * 2011-09-29 2013-04-10 德克萨斯仪器德国股份有限公司 用于锁相环的电子设备及方法
CN103973222A (zh) * 2013-01-31 2014-08-06 立锜科技股份有限公司 压控振荡电路及相关的偏压电路
CN102082570B (zh) * 2010-12-03 2016-11-30 华为技术有限公司 一种时钟电路和提供时钟信号的方法
CN107544617A (zh) * 2017-07-27 2018-01-05 宏祐图像科技(上海)有限公司 一种用于serdes芯片的本地时钟产生方法及电路
CN111585568A (zh) * 2019-02-19 2020-08-25 瑞昱半导体股份有限公司 频率数据恢复电路
CN112953523A (zh) * 2019-12-11 2021-06-11 上海交通大学 适用于模数转化器中环形压控振荡器的pvt数字校准方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5617237B2 (ja) * 2009-12-24 2014-11-05 富士通株式会社 Ｐｌｌ回路および通信装置
KR20110075559A (ko) * 2009-12-28 2011-07-06 주식회사 하이닉스반도체 내부 클럭 신호 생성 회로 및 그의 동작 방법
CN107040257B (zh) * 2017-03-17 2020-09-01 上海东软载波微电子有限公司 锁相环带宽控制电路及方法
CN107147389B (zh) * 2017-06-07 2023-05-02 佛山科学技术学院 一种适合于三模冗余抗set加固技术的高速环形振荡器
US10840919B1 (en) * 2020-01-24 2020-11-17 Texas Instruments Incorporated Frequency domain-based clock recovery
KR20230146858A (ko) * 2022-04-13 2023-10-20 에스케이하이닉스 주식회사 오실레이팅 신호 생성 회로 및 이를 이용하는 반도체 장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559476A (en) * 1995-05-31 1996-09-24 Cirrus Logic, Inc. Voltage controlled oscillator including voltage controlled delay circuit with power supply noise isolation
DE19844306C2 (de) * 1998-09-17 2002-11-21 Ihp Gmbh Ringoszillator
JP3512676B2 (ja) * 1999-04-30 2004-03-31 Ｎｅｃエレクトロニクス株式会社 電圧制御発振器
JP3488180B2 (ja) * 2000-05-30 2004-01-19 松下電器産業株式会社 周波数シンセサイザ
JP3649194B2 (ja) * 2002-01-31 2005-05-18 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
US7176737B2 (en) * 2003-06-27 2007-02-13 Cypress Semiconductor Corp. Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
TW200514346A (en) * 2003-10-14 2005-04-16 Realtek Semiconductor Corp Voltage-controlled oscillator
TWI234930B (en) * 2004-05-13 2005-06-21 Silicon Integrated Sys Corp Multi-stage delay clock generator
TWI283113B (en) * 2005-02-24 2007-06-21 Faraday Tech Corp High-speed low-noise voltage-controlled delay cell
TWI271932B (en) * 2005-03-22 2007-01-21 Realtek Semiconductor Corp Voltage control oscillator (VCO) and delay circuit thereof
FR2884372A1 (fr) * 2005-04-07 2006-10-13 St Microelectronics Sa Boucle a asservissement de phase
TWI321907B (en) * 2006-08-03 2010-03-11 Ind Tech Res Inst Frequency synthesizer and frequency synthesization method
TWI346460B (en) * 2006-10-31 2011-08-01 Realtek Semiconductor Corp A clock and data recovery circuit and a method for adjusting loop bandwidth used thereby

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082570A (zh) * 2010-12-03 2011-06-01 华为技术有限公司 一种时钟电路和提供时钟信号的方法
US8570087B2 (en) 2010-12-03 2013-10-29 Huawei Technologies Co., Ltd. Circuitry for clock and method for providing clock signal
CN102082570B (zh) * 2010-12-03 2016-11-30 华为技术有限公司 一种时钟电路和提供时钟信号的方法
CN102006036A (zh) * 2010-12-23 2011-04-06 东南大学 一种扩频时钟抖动信号的产生方法
CN103036557A (zh) * 2011-09-29 2013-04-10 德克萨斯仪器德国股份有限公司 用于锁相环的电子设备及方法
CN103973222A (zh) * 2013-01-31 2014-08-06 立锜科技股份有限公司 压控振荡电路及相关的偏压电路
CN103973222B (zh) * 2013-01-31 2016-12-28 立锜科技股份有限公司 压控振荡电路及相关的偏压电路
CN107544617A (zh) * 2017-07-27 2018-01-05 宏祐图像科技(上海)有限公司 一种用于serdes芯片的本地时钟产生方法及电路
CN111585568A (zh) * 2019-02-19 2020-08-25 瑞昱半导体股份有限公司 频率数据恢复电路
CN111585568B (zh) * 2019-02-19 2023-02-28 瑞昱半导体股份有限公司 频率数据恢复电路
CN112953523A (zh) * 2019-12-11 2021-06-11 上海交通大学 适用于模数转化器中环形压控振荡器的pvt数字校准方法
CN112953523B (zh) * 2019-12-11 2022-08-09 上海交通大学 适用于模数转化器中环形压控振荡器的pvt数字校准方法

Also Published As

Publication number Publication date
TWI381650B (zh) 2013-01-01
US20090289673A1 (en) 2009-11-26
TW200950346A (en) 2009-12-01
US7973576B2 (en) 2011-07-05
CN101588165B (zh) 2012-12-12

Similar Documents

Publication Publication Date Title
CN101588165B (zh) 压控振荡器以及相位与频率锁定回路电路
US7489743B2 (en) Recovery circuits and methods for the same
KR101360502B1 (ko) 자동 주파수 제어 회로를 포함하는 위상 고정 루프 회로 및 그것의 동작 방법
US7538622B2 (en) Multiple reference frequency fractional-N PLL (phase locked loop)
CN103297041A (zh) 锁相环
WO2005004331A2 (en) Differential charge pump phase lock loop (pll) synthesizer with adjustable tuning voltage range
CN101309079A (zh) 一种用于锁相环电路(pll)的电荷泵结构
US20090002082A1 (en) Multiphase signal generator
EP1303046A1 (en) Inject synchronous narrowband reproducible phase locked loop
CN100558156C (zh) 适用于高清数字电视的低抖动时钟生成电路
CN101622788A (zh) Pll频率合成器
US20030107420A1 (en) Differential charge pump
CN101015124B (zh) Pll频率合成器
KR100317679B1 (ko) 링 발진기 출력파형간의 위상 오프셋을 보정하기 위한자기 보정회로 및 방법
CN109698697B (zh) 一种应用于fpga芯片的锁相环装置及fpga芯片
CN1677821B (zh) 具有整流子的电荷泵电路
KR100906302B1 (ko) 전하 펌프, 이를 포함하는 클록 복구 회로 및 수신기
US20080031371A1 (en) Frequency synthesizer and frequency synthesizing method
CN115765727B (zh) 一种实现快速锁定的锁相环、收发机和通信设备
US7039149B2 (en) Data clock regenerating apparatus
CA2190222C (en) A microwave multiphase detector
US20070040592A1 (en) Semiconductor integrated circuit device
EP3642995B1 (en) Circuits and systems for wideband quadrature signal generation
CN103001629B (zh) 自适应可变带宽锁相环
CN1652462B (zh) 电视调谐器以及处理一接收射频信号的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant