CN102082570A - 一种时钟电路和提供时钟信号的方法 - Google Patents

Abstract

本发明的实施例提供了一种时钟电路和提供时钟信号的方法，涉及电路技术领域，为有效优化电路性能而发明。所述时钟电路，包括：自适应时钟产生电路，用于输出自适应时钟信号；自适应时钟驱动电路，用于在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率变化与所述最高可工作频率变化方向一致。本发明可用于数字电路的设计和制作中。

Description

一种时钟电路和提供时钟信号的方法

技术领域

本发明涉及电路技术领域，尤其涉及一种时钟电路和提供时钟信号的方法。

背景技术

通常来讲，一个数字集成电路能够达到的最高可工作频率Fmax与电路物理特性P(受制造工艺，老化等因素影响)，工作电压V和工作温度T相关，即：Fmax＝f(P，V，T)。

随着数字集成电路制造线宽的不断缩小，一方面，芯片制造工艺的随机性增加，设计相同的电路在制造出来后，电路物理特性P分布更宽；另一方面，同一物理电路的Fmax对于电压V和温度T等参数的变化更加敏感，以上两方面均导致数字集成电路的最高可工作频率Fmax在更宽范围内分布。

目前，数字集成电路所用的时钟源，即时钟产生电路，不论是设置在电路芯片外的晶体、晶振、TCXO(Temperature Compensate X′tal(crystal)Oscillator，温度补偿型石英晶体振荡器)，还是芯片内部的PLL(Phase Lock Loop，锁相环)、DLL(Delay locked loop，延时锁定回路)、分频电路等，均以频率稳定为目标，即，在电路物理特性，工作温度，工作电压等不同参数分布条件下尽可能保持输出时钟信号的频率不变。

然而，在电路物理特性、工作温度、工作电压等参数条件分散的情况下，要求数字集成电路在恒定频率下工作，就必须将该数字集成电路的工作频率设定在最恶劣的参数下均能工作的频率以保证的电路稳定工作，例如，将该数字集成电路的工作频率设定在最高工作温度，最低工作电压或最坏电路物理特性(如最坏的生产工艺)下的工作频率。由于数字集成电路在典型参数下的最高可工作频率远高于设定的最恶劣参数下的工作频率，因此，这种方式限制了数字集成电路潜力的发挥，制约了数字集成电路的性能，还将导致数字集成电路的功耗增加。

发明内容

本发明的实施例提供一种时钟电路和提供时钟信号的方法，能够有效优化电路性能。

为达到上述目的，本发明的实施例采用如下技术方案：

一种时钟电路，包括：

自适应时钟产生电路，用于输出自适应时钟信号；

自适应时钟驱动电路，用于在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；

其中，当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致。

一种提供时钟信号的方法，包括：

自适应时钟产生电路输出自适应时钟信号，以使自适应时钟驱动电路在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；

当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致。

本发明实施例提供的时钟电路和提供时钟信号的方法，为所述自适应时钟驱动电路提供频率根据该电路的工作条件改变而自适应变化的时钟信号，也就是说，能够使所述自适应时钟驱动电路随时工作在等于或接近该电路的最高可工作频率上，因此，能够充分发挥所述自适应时钟驱动电路的潜力，明显提高所述自适应时钟驱动电路的处理速度，进而有效优化所述自适应时钟驱动电路的性能。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的时钟电路的一种逻辑结构示意图。

图2为本发明实施例提供的时钟电路的另一种逻辑结构示意图。

图3为本发明实施例提供的时钟电路的自适应时钟产生电路的一种电路示意图；

图4为本发明实施例提供的时钟电路的自适应时钟产生电路的另一种电路示意图；

图5为本发明实施例提供的时钟电路的延迟调节电路的一种电路示意图；

图6为本发明实施例提供的时钟电路的延迟调节电路的另一种电路示意图；

图7为本发明实施例提供的时钟电路的另一种逻辑结构示意图；

图8为图7所示的时钟电路的一种逻辑结构示意图；

图9为图7所示的时钟电路的另一种逻辑结构示意图；

图10为本发明实施例提供的时钟电路的另一种逻辑结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供的时钟电路，该时钟电路为数字电路，包括：

自适应时钟产生电路1，用于输出自适应时钟信号；

自适应时钟驱动电路2，用于在所述自适应时钟信号驱动下工作，自适应时钟驱动电路2的最高可工作频率大于或等于所述自适应时钟信号的频率；

当自适应时钟驱动电路2的工作条件发生变化时，自适应时钟驱动电路2的最高可工作频率发生变化，自适应时钟产生电路1输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致，即同时增大或同时减小，保证自适应时钟驱动电路2的工作可靠性。

本发明实施例提供的时钟电路，能够为自适应时钟驱动电路2提供频率跟随该电路的工作条件改变而自适应变化的时钟信号，也就是说，能够使自适应时钟驱动电路2随时工作在接近该电路的最高可工作频率上，因此，能够充分发挥自适应时钟驱动电路2的潜力，明显提高自适应时钟驱动电路2的处理速度，进而有效优化自适应时钟驱动电路2的性能。

具体的，自适应时钟驱动电路2的工作条件包括自适应时钟驱动电路2工作时的电路物理特性、工作电压和工作温度等，自适应时钟驱动电路2的工作条件发生变化包括自适应时钟驱动电路2的电路物理特性、工作电压和工作温度中的至少一种发生变化，当上述三种中的至少一种发生改变时，自适应时钟驱动电路2的最高可工作频率也随之改变，自适应时钟产生电路1输出的自适应时钟信号的频率也随之改变。

由于自适应时钟产生电路1输出的自适应时钟信号的频率随着自适应时钟驱动电路2的工作条件的变化而变化，因此，本实施例的时钟电路，自适应时钟产生电路1与自适应时钟驱动电路2的电路物理特性、工作电压和工作温度相同或接近，具体的，在时钟电路中，自适应时钟产生电路1与自适应时钟驱动电路2的物理位置接近，并属于相同的电压域，以保证两者的工作温度相同或相近，工作电压相同。另外，优选的，自适应时钟产生电路1和自适应时钟驱动电路2由属于相同基础单元库的基础单元组成。这样，既能够保证两者的电路物理特性相同或相近，同时，可使两者的性能，例如延迟性能等，以及对工作条件改变的敏感度等相似，进一步优化自适应时钟驱动电路2的性能。

需要说明的是，基础单元库是大规模数字集成电路的设计的基础模块，实现如反相器，与逻辑，或逻辑，寄存器等数字设计的基础逻辑功能电路，同时基础单元库将制造工艺的影响抽象为对应的参数，方便了大规模逻辑电路的设计和物理实现。相同的制造工艺可以有不同供应商提供的多种基础单元库，而不同的基础单元库随工作条件变化引起的延时影响可能差别较大。

需要说明的是，本发明实施例的时钟电路，随着电路物理特性、工作电压和/或工作温度等改变，自适应时钟产生电路1输出的自适应时钟信号的频率发生变化，实质上是由自适应时钟产生电路1的物理性质决定的，上述工作条件的改变将导致自适应时钟产生电路1中信号的传输速度发生变化，例如，当自适应时钟产生电路发生老化时，也就是电路物理特性发生变化时，该电路中信号传输速度发生变化，从而使自适应时钟产生电路1输出的自适应时钟信号的频率发生变化。

需要指出的是，为了使自适应时钟驱动电路2稳定正常的工作，自适应时钟产生电路1可满足：在自适应时钟驱动电路2的每个允许的工作条件下，即在特定工作电压、工作温度和电路物理特性，自适应时钟产生电路1输出的时钟信号的频率均小于自适应时钟驱动电路的最高可工作频率；且，当自适应时钟驱动电路2的工作条件发生变化时，自适应时钟产生电路1输出的自适应时钟信号的的频率变化量与自适应时钟驱动电路2的最高可工作频率的变化量接近。

为了使自适应时钟产生电路1满足上述条件，进行本发明实施例提供的时钟电路的设计或配置时，具体的，可按照下述规则进行设计和配置，包括：

要使自适应时钟产生电路1与自适应时钟驱动电路2的工作环境尽可能接近，具体的，可使两者在物理位置接近，并属于相同电压区域；

而且，要使自适应时钟产生电路1的输出时钟信号的工作周期，在自适应时钟驱动电路2所有的工作条件下大于该驱动电路的关键路径长度，并在留一定余量后尽可能与关键路径长度接近。这里以及本发明实施例中，关键路径长度意为所有的工作条件下能够承受的最小工作周期。自适应时钟驱动电路的关键路径长度可在该电路的设计阶段，采用STA，SPICE仿真等方法获得；

而且，要使自适应时钟产生电路1的输出时钟信号的工作周期与自适应时钟驱动电路2的关键路径长度的差值(余量)大于以下各部分之和，包括：

自适应时钟驱动电路2的不同工作条件下，自适应时钟产生电路1的输出时钟信号的工作周期与所述关键路径长度的最大差异；

工作条件引起时钟信号的频率变化与自适应时钟驱动电路2接受到时钟信号的频率变化之前，自适应时钟产生电路1的输出时钟信号的工作周期与所述关键路径长度的差异；

芯片内特性或工作条件差别引起的所述关键路径长度与自适应时钟产生电路1的输出时钟信号的工作周期的差异。

为了使本领域的技术人员更好的了解本发明实施例的技术方案，下面通过具体的实施例对本发明实施例的时钟电路进行进一步的详细说明。

如图2所示，本实施例的时钟电路，为一个集成多种功能的电路系统，包括：自适应时钟产生电路1和自适应时钟驱动电路2，还包括普通时钟电路3和其他工作电路4；

其中，自适应时钟产生电路1为自适应时钟驱动电路2提供自适应时钟信号，所述自适应时钟信号的频率小于自适应时钟驱动电路2的最高可工作频率，当自适应时钟驱动电路2的工作条件发生变化时，自适应时钟驱动电路2的最高可工作频率发生变化，自适应时钟产生电路1中信号的传输速度发生变化从而使所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致；

普通时钟电路3为其他工作电路4提供固定频率的时钟信号。

具体的电路中，自适应时钟产生电路1和自适应时钟驱动电路2处于一个同步电路岛中，普通时钟电路3和其他工作电路4处于另一个同步电路岛中，每个同步电路岛只属于一个电压域。而且，自适应时钟产生电路1和自适应时钟驱动电路2所在的同步电路岛与普通时钟电路3和其他工作电路4所在的同步电路岛彼此异步隔离。

需要说明的是，在数字电路中，由同一个时钟驱动的电路属于同一时钟域。如果数字电路采用了多个没有相位关系的时钟来驱动多个不同的子模块，则需要在这些子模块的交互界面采用异步处理，即异步隔离，确保信号跨时钟域的正确传输，经过异步隔离以后，由同一个时钟驱动的电路部分(即同一时钟域)称为同步电路岛，如果整个电路均由一个时钟驱动，则不需要异步隔离，也可以将整个电路看做一个同步电路岛。

能够理解的是，图1仅为本实施例的逻辑结构示意图，实际的时钟电路中，可包括多个彼此异步隔离的同步电路岛。

在本实施例中，自适应时钟产生电路1和自适应时钟驱动电路2的物理位置接近，并属于相同的电压域，即两者的工作温度相同或接近、工作电压相同。这样，自适应时钟驱动电路2的工作温度和/或工作电压改变时，自适应时钟产生电路1的工作温度和/或工作电压的改变与自适应时钟驱动电路2接近或相同，自适应时钟产生电路1能够精确的感知自适应时钟驱动电路2的工作条件的改变。

本实施例中，自适应时钟产生电路1为谐振环电路，利用自激震荡输出时钟信号，谐振环的级数可根据自适应时钟驱动电路2的关键路径长度决定，以保证自适应时钟产生电路1输出的自适应时钟信号使自适应时钟驱动电路2正常工作。且，优选的，形成所述谐振环电路的基础单元与形成自适应时钟驱动电路2的基础单元属于相同的基础单元库，也就是说，若自适应时钟驱动电路2由逻辑门形成，所述谐振环电路为同一单元库的逻辑门谐振环电路。以使两者的电路物理特性相同或相近，同时，可使两者的性能，例如延迟性能等，以及对工作条件改变的敏感度相似，随着自适应时钟驱动电路2工作条件的改变，自适应时钟产生电路1和自适应时钟驱动电路2的延时变化的比例接近，自适应时钟产生电路1输出的时钟信号的频率和自适应时钟驱动电路2当前工作条件下的最高可工作频率的差较小，进一步优化自适应时钟驱动电路2的性能。具体的，如图3所示，自适应时钟产生电路1为包括反相器谐振环11的反相器谐振环电路。

作为本实施例的一种改进，如图4所示，自适应时钟产生电路1的谐振环电路中还包括有延时调节电路12，自适应时钟产生电路1的自适应时钟信号经延时调节电路12延时后输出给所述自适应时钟驱动电路。这是由于，在时钟电路设计初期获得的自适应时钟驱动电路2关键路径长度与版图实现后可能存在差异，而通过延时调节电路12能够在版图实现后甚至在电路制造后对自适应时钟产生电路1的工作频点进行调整，以进一步在各种工作条件下匹配自适应时钟产生电路1的输出频率与自适应时钟驱动电路2的最高可工作频率。和谐振环电路同样道理，优选的，形成延时调节电路12的基础单元与形成自适应时钟驱动电路的基础单元属于相同的基础单元库。

例如，延时调节电路12可由n级延迟单元级联而成，其中n是大于0的整数，延时调节电路12通过控制时钟信号所经过的所述延迟单元的级数，而获得不同的延时时间。具体的，在本发明的一个实施例中，延时调节电路12可如图5所示，由n(其中n大于等于1)级逻辑门电路51与两个串联的非门52并联形成，各逻辑门电路均设有控制端S[1]至S[n]，以及输入端和输出端，该延时调节电路可通过配置控制端的输入，调整信号经过的逻辑门单元的级数，而获得不同的延时时间。例如，当控制线S[0]至S[n]为全1时，该延时调节电路5具有最大延时，约2n个与非门加两个非门的延时，当S[0]至S[n]为全0时，该延时调节电路5具有最小延时，约两个与非门的延时，控制端的其它配置的延时在最大和最小延时之间。

在本发明的另一个实施例中，延时调节电路12可如图6所示，该电路包括多路复用选择器53，多路复用选择器53包括控制端和两个输入端；多路复用选择器53的两个输入端分别同和两个不同延时的门单元54和55相链接，多路复用选择器53设置有控制端S，可通过配置多路复用选择器53的控制端S的输入，选择时钟信号通过不同延时的门单元，从而调整信号从输入到输出的延时时间。该电路调整步长较细，且能够通过替换不同的门单元54和55可以获取不同延时差。另外，串联至少两个图6所示的延时调节电路可作为具有不同延时的延时调节电路。

当然，可以理解的是，在本发明的又一个实施例中，延时调节电路12由至少一个图5所示的延时调节电路和图6所述的延时调节电路串联形成。

当人为或自动的一次性快速大幅度的改变自适应时钟驱动电路的工作电压时，自适应时钟产生电路1输出时钟信号的频率变化与自适应时钟驱动电路2感受到的时钟信号的频率变化不同步，从而影响本实施例的时钟电路的稳定和可靠性，因此，作为本实施例的一种改进，如图7所示，本实施例的时钟电路还包括时钟控制电路6，能够有效解决上述问题，有效保证时钟电路的可靠性。

具体的，如图8所示，时钟控制电路6为异步时钟切换电路，其输入端分别与自适应时钟产生电路1和普通时钟产生电路3相连接，其输出端与自使用时钟驱动电路2相连接，用于在自适应时钟驱动电路2的工作电压改变之前，将自适应时钟驱动电路的时钟信号切换为普通时钟产生电路3提供的固定安全频率的时钟信号，在自适应时钟驱动电路的工作电压改变并稳定后，将自适应时钟驱动电路2的时钟信号切换为自适应时钟产生电路1提供的时钟信号。该异步时钟切换电路可采用现有技术中公知的异步时钟切换电路，本实施例不做限定。其中，安全工作频率定义为在任意工作条件下，自适应时钟驱动电路2均能正常工作的固定时钟频率。

具体的，如图9所示，时钟控制电路6为时钟门控电路，其输入端与自适应时钟产生电路1相连接，其输出端与自适应时钟驱动电路2相连接，用于在自适应时钟驱动电路2的工作电压改变之前，停止自适应时钟驱动电路2的时钟信号，在自适应时钟驱动电路2的工作电压改变并稳定后，将自适应时钟驱动电路2的时钟信号切换为自适应时钟产生电路1提供的时钟信号。该时钟门控电路可采用现有技术中公知的时钟门控电路，本实施例不做限定。

进一步的，作为本实施例的一种改进，如图10所示，本实施例的时钟电路还包括性能监控模块101和电压控制模块102，其中，性能监控模块101与自适应时钟驱动电路2相连接，用于监控自适应时钟驱动电路2的性能参数，根据所述性能参数指示电源控制模块102进行工作电压的调整，从而间接调整电路工作频率，使自适应时钟产生电路1输出的时钟信号的频率根据所述工作电压的变化自适应的变化，在上述两模块的作用下，能够充分调节电路的性能，有效减少自适应时钟驱动电路2的能耗。

具体的，以自适应时钟驱动电路2为CPU为例，假设当前任务的CPU占用率比较低只有20％，此时可以降低CPU的工作电压和工作频率使同样的任务以更低的能耗完成。性能监控模块101能够监控CPU的占用率，当占用率过低时发出信号要求电压控制模块102调低工作电压，当工作电压调低以后，自适应时钟产生电路1自动下调频率，使的CPU占用率上升，重复此过程直到CPU占用率满足要求，并使自适应时钟驱动电路2的能耗最优化。

其中，当自适应时钟驱动电路2为CPU时，可监控的性能参数为CPU占用率或空指令数目；当自适应时钟驱动电路2为GPU时，可监控的性能参数为画三角形的数目或3D图形帧率；当自适应时钟驱动电路2为视频编解器时，可监控的性能参数为视频编解码帧率；当自适应时钟驱动电路2为DSP时，可监控的性能参数为单位时间内特定任务完成量；当然，如需要直接控制自适应时钟驱动电路2的频率，也可将频率作为监控的性能参数。

与前述方法相对应，本发明实施例还提供了一种提供时钟信号的方法，包括：

自适应时钟产生电路输出自适应时钟信号，以使自适应时钟驱动电路在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；

当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致。

本发明实施例提供的提供时钟信号的方法，为所述自适应时钟驱动电路提供频率根据该电路的工作条件改变而自适应变化的时钟信号，也就是说，能够使所述自适应时钟驱动电路随时工作在接近该电路的最高可工作频率上，因此，能够充分发挥所述自适应时钟驱动电路的潜力，明显提高所述自适应时钟驱动电路的处理速度，进而有效优化自适应时钟驱动电路的性能。

具体的，自适应时钟驱动电路的工作条件包括自适应时钟驱动电路工作时的电路物理特性、工作电压和工作温度等，自适应时钟驱动电路的工作条件发生变化包括自适应时钟驱动电路的电路物理特性、工作电压和工作温度中的至少一种发生变化，当上述三种中的至少一种发生改变时，自适应时钟驱动电路的最高可工作频率也随之改变，自适应时钟产生电路1输出的自适应时钟信号的频率也随之改变。

进一步的，当人为或自动的一次性快速大幅度的改变所述自适应时钟驱动电路的工作电压时，所述自适应时钟信号的频率和所述最高可工作频率都根据所述自适应时钟驱动电路的工作电压的变化而变化，所述自适应时钟驱动电路输出时钟信号的频率变化与自适应时钟驱动电路感受到的时钟信号的频率变化不同步，影响自适应时钟驱动电路的工作可靠性。为保证自适应时钟驱动电路的工作可靠性，在所述自适应时钟驱动电路的工作电压变化之前，本实施例的提供时钟信号的方法还包括：

将所述自适应时钟驱动电路的时钟信号切换为固定安全频率的时钟信号或停止所述自适应时钟驱动电路的时钟信号；

改变所述自适应时钟驱动电路的工作电压；

在改变后的所述工作电压稳定后将所述自适应时钟驱动电路的时钟信号切换为所述自适应时钟信号。

进一步的，本实施例的提供时钟信号的方法，还包括：

监控所述自适应时钟驱动电路的性能参数；

根据所述性能参数，进行所述自适应时钟驱动电路的工作电压的调整，所述自适应时钟信号的频率和所述最高可工作频率都根据所述工作电压的调整而变化。

这样，根据性能参数进行工作电压的调整，从而间接调整自适应时钟驱动电路的工作频率，能够有效减少所述自适应时钟驱动电路的能耗，优化自适应时钟驱动电路的性能。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种时钟电路，其特征在于，包括：

自适应时钟产生电路，用于输出自适应时钟信号；

自适应时钟驱动电路，用于在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；

其中，当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致。

2.根据权利要求1所述的时钟电路，其特征在于，

所述自适应时钟驱动电路的工作条件发生变化包括所述自适应时钟驱动电路的电路物理特性、工作电压和工作温度中的至少一种发生变化。

3.根据权利要求1所述的时钟电路，其特征在于，所述自适应时钟产生电路与所述自适应时钟驱动电路的物理位置接近，并属于相同的电压域。

4.根据权利要求1或3所述的时钟电路，其特征在于，所述自适应时钟产生电路和所述自适应时钟驱动电路由属于相同基础单元库的基础单元组成。

5.根据权利要求4所述的时钟电路，其特征在于，

所述时钟驱动电路和所述自适应时钟产生电路分别由属于同一基础单元库的逻辑门组成；

所述自适应时钟产生电路为由逻辑门组成的谐振环电路，利用自激震荡输出自适应时钟信号。

6.根据权利要求5所述的时钟电路，其特征在于，所述自适应时钟产生电路的谐振环电路中还包括有延时调节电路，所述自适应时钟信号经所述延时调节电路延时后输出给所述自适应时钟驱动电路。

7.根据权利要求6所述的时钟电路，其特征在于，所述延时调节电路由n级延迟单元级联而成，其中n是大于0的整数，所述延时调节电路通过控制时钟信号所经过的所述延迟单元的级数，而获得不同的延时时间。

8.根据权利要求7所述的时钟电路，其特征在于，

所述n级延迟单元包括n级逻辑门电路，每级逻辑门电路均设有控制端、输入端和输出端；

所述延时调节电路通过配置控制端的输入，调节时钟信号所经过的逻辑门电路的级数，而获得不同的延时时间。

9.根据权利要求6所述的时钟电路，其特征在于，所述延时调节电路包括多路复用选择器，所述多路复用选择器包括控制端和两个输入端；

所述多路复用选择器的两个输入端分别与两个不同延时的延迟单元连接，该延时调节电路通过配置所述多路复用选择器的控制端的输入，选择时钟信号通过的所述延迟单元，从而获得不同的延时时间。

10.根据权利要求1所述的时钟电路，其特征在于，还包括时钟控制电路，用于在所述自适应时钟驱动电路的工作电压改变之前，将所述自适应时钟驱动电路的时钟信号切换为固定安全频率的时钟信号或停止所述自适应时钟驱动电路的时钟信号，在改变后的所述自适应时钟驱动电路的工作电压稳定后将所述自适应时钟驱动电路的时钟信号切换为所述自适应时钟产生电路提供的时钟信号。

11.根据权利要求1所述的时钟电路，其特征在于，还包括性能监控模块和电压控制模块，其中，所述性能监控模块用于监控所述自适应时钟驱动电路的性能参数，根据所述性能参数指示所述电源控制模块进行工作电压的调整，以使所述自适应时钟产生电路输出的时钟信号的频率根据所述工作电压的变化自适应的变化。

12.根据权利要求1所述的时钟电路，其特征在于，所述自适应时钟驱动电路包括中央处理器，图形处理器，数字信号处理器，编码电路、解码电路或硬件加速器。

13.一种提供时钟信号的方法，其特征在于，包括：

自适应时钟产生电路输出自适应时钟信号，以使自适应时钟驱动电路在所述自适应时钟信号驱动下工作，所述自适应时钟驱动电路的最高可工作频率大于或等于所述自适应时钟信号的频率；

当所述自适应时钟驱动电路的工作条件发生变化时，所述自适应时钟驱动电路的最高可工作频率发生变化，所述自适应时钟产生电路输出的自适应时钟信号的频率发生变化，且所述自适应时钟信号的频率的变化方向与所述最高可工作频率变化方向一致。

14.根据权利要求13所述的提供时钟信号的方法，其特征在于，

所述自适应时钟驱动电路的工作条件发生变化包括所述自适应时钟驱动电路的电路物理特性、工作电压和工作温度中的至少一种发生变化。

15.根据权利要求13所述的提供时钟信号的方法，其特征在于，

所述自适应时钟驱动电路的工作电压发生变化，所述自适应时钟信号的频率和所述最高可工作频率都根据所述自适应时钟驱动电路的工作电压的变化而变化；

在所述自适应时钟驱动电路的工作电压变化之前，所述方法还包括：

将所述自适应时钟驱动电路的时钟信号切换为固定安全频率的时钟信号或停止所述自适应时钟驱动电路的时钟信号；

改变所述自适应时钟驱动电路的工作电压；

在改变后的所述工作电压稳定后将所述自适应时钟驱动电路的时钟信号切换为所述自适应时钟信号。

16.根据权利要求13所述的提供时钟信号的方法，其特征在于，所述方法还包括：

监控所述自适应时钟驱动电路的性能参数；

根据所述性能参数，进行所述自适应时钟驱动电路的工作电压的调整，所述自适应时钟信号的频率和所述最高可工作频率都根据所述工作电压的调整而变化。

Images