CN101587860A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN101587860A
CN101587860A CNA200910007223XA CN200910007223A CN101587860A CN 101587860 A CN101587860 A CN 101587860A CN A200910007223X A CNA200910007223X A CN A200910007223XA CN 200910007223 A CN200910007223 A CN 200910007223A CN 101587860 A CN101587860 A CN 101587860A
Authority
CN
China
Prior art keywords
etching
opening
layer
coating
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200910007223XA
Other languages
English (en)
Other versions
CN101587860B (zh
Inventor
宋翰相
朴钟范
朴钟国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101587860A publication Critical patent/CN101587860A/zh
Application granted granted Critical
Publication of CN101587860B publication Critical patent/CN101587860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造半导体器件的方法，所述方法包括：在导电层上形成蚀刻停止图案，所述蚀刻停止图案具有暴露所述导电层顶表面的第一开口；在所述蚀刻停止图案上形成绝缘层；选择性地蚀刻所述绝缘层以形成暴露导电层顶表面的第二开口；和增大第二开口直至暴露蚀刻停止图案。

Description

制造半导体器件的方法
相关申请
本申请要求2008年5月21日提交的韩国专利申请10-2008-0046973的优先权，通过引用将其全部内容并入本文。
技术领域
本发明实施方案涉及制造半导体器件的方法。
背景技术
为了在半导体器件中形成开口区域如存储节点孔和接触孔，依次形成其中将形成开口区域的绝缘层和蚀刻阻挡图案。然后使用蚀刻阻挡图案作为蚀刻阻挡层蚀刻绝缘层，由此形成开口区域。导电层填充开口区域，以形成电连接下方导电层至上方导电层的接触塞。或者，可依次在开口区域中沉积导电层、介电层和导电层，由此形成具有圆柱或凹陷结构的金属-绝缘体-金属(MIM)电容器。
由于设计规则随着半导体器件而变小，所以开口区域深度变深，开口区域的关键尺寸(CD)变小。因此，很难稳定地形成具有高的深宽比的开口区域，例如，用于金属接触的塞孔(例如，M1C)或圆柱形MIM电容器的存储节点孔。
图1说明典型半导体器件的开口区域，其中在包括预定结构的衬底11上形成的绝缘层12中形成开口区域13。区域(A)说明其中开口区域13正常形成的状态。
然而，如区域(B)中所示，典型半导体器件具有以下限制：开口区域13的底部CD W2小于顶部CD W1(W1＞W2)。更具体地，虽然通常使用干蚀刻来形成开口区域，但是随着开口区域13蚀刻得较深，干蚀刻导致蚀刻效降低率。该降低的效率由开口区域13内部的压力所导致，所述压力由于蚀刻气体和在蚀刻工艺期间产生的蚀刻副产物而增加。开口区域13的底部CD W2的减小导致存储节点的倾斜现象和半导体器件中电容器预设电容的减小。此外，开口区域13底部CD W2的减小导致接触塞与下层导电层的接触面积减小，由此增加其间的接触电阻。
此外，随半导体器件设计规则的减小，开口区域13的关键尺寸变得较小并且其深度变得较深。因此，用于形成开口区域13的蚀刻容限逐渐地减小。这导致在开口区域13中底部CD W2显著小于顶部CD W1，如图1的区域(C)所示，也产生接触未打开(contact-not-open)现象X。
发明内容
实施方案涉及提供制造半导体器件的方法，能够确保在开口区域中所需的最小底部关键尺寸(CD)。
实施方案还涉及提供制造半导体器件的方法，能够防止在开口区域中的接触未打开现象。
至少某些实施方案涉及一种制造半导体器件的方法，所述方法包括：在导电层上形成蚀刻停止图案，所述蚀刻停止图案具有暴露出所述导电层顶表面的第一开口；在所述蚀刻停止图案上形成绝缘层；选择性地蚀刻所述绝缘层以形成暴露出所述导电层顶表面的第二开口；和增大所述第二开口直至暴露出蚀刻停止图案。在此，第二开口的顶部关键尺寸(CD)等于第一开口的关键尺寸。
在某些实施方案中，绝缘层具有包括一个氧化物层的单层结构；或者绝缘层具有包括具有不同湿蚀刻速率的氧化物层的多层结构。绝缘层可具有包括具有不同湿蚀刻速率的氧化物层的多层结构，氧化物层的湿蚀刻速率从最下方的氧化物层至最上方的氧化物层逐渐减小。
在某些实施方案中，绝缘层的形成包括：形成第一氧化物层以覆盖具有第一开口的蚀刻停止图案；在所述第一氧化物层上形成第二氧化物层，所述第二氧化物层的湿蚀刻速率比第一氧化物层慢；和在第二氧化物层上形成第三氧化物层，所述第三氧化物层的湿蚀刻速率比第二氧化物层慢。
第一和第二氧化物层中的每一个均可包括含杂质的掺杂氧化物层，包含在第一氧化物层中的杂质的重量比(wt.％)可大于包含在第二氧化物层中的杂质的重量比(wt.％)。
包含在第一氧化物层中杂质的重量比相对于第一氧化物层的总重量可为约6wt.％～约10wt.％，包含于第二氧化物层中杂质的重量比相对于第二氧化物层的总重量可为约1wt.％～约5wt.％。在某些实施方案中，杂质包括磷(P)。
第一和第二氧化物层中的每一个均可包括磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)，第三氧化物层包括等离子体增强的原硅酸四乙酯(PETEOS)。
蚀刻停止图案可包括氮化物层，第一和第二开口通过相同的光掩模形成。在某些实施方案中，第二开口通过干蚀刻工艺形成，和使用湿蚀刻工艺增大第二开口。第二开口可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液增大。
第二开口可包括用于形成存储节点的存储节点孔，或用于形成接触塞的接触孔。
根据其它的实施方案，制造半导体器件电容器的方法包括：在包括存储节点接触塞的衬底上形成蚀刻停止图案，所述蚀刻停止图案具有暴露出所述存储节点接触塞的顶表面的第一开口；在所述蚀刻停止图案上形成绝缘层；选择性地蚀刻所述绝缘层以形成暴露出所述存储节点接触塞顶表面的第二开口；增大所述第二开口直至暴露出蚀刻停止图案；沿着第二开口的表面轮廓形成存储节点；和移除所述绝缘层。在至少某些实施方案中，第二开口的顶部CD等于第一开口的关键尺寸。
具有第一开口的蚀刻停止图案的形成包括：在衬底上形成具有存储节点接触塞的层间电介质(ILD)层；凹陷所述ILD层以使存储节点接触塞的一部分向上突出高于ILD层；形成蚀刻停止层以覆盖突出高于ILD层的存储节点接触塞；和选择性地蚀刻所述蚀刻停止层以形成暴露出存储节点接触塞顶表面的第一开口。
附图说明
图1说明典型半导体器件的开口区域。
图2A～2D说明根据第一实施方案制造半导体器件的方法。
图3A～3C说明根据第二实施方案制造半导体器件的方法。
图4A～4F说明根据第三实施方案制造半导体器件的方法。
图5A～5E说明根据第四实施方案制造半导体器件的方法。
具体实施方式
其它的目的和优点可通过以下描述来理解并通过参考以下公开的实施方案而变得显而易见。
在图中，将层和区域的尺寸进行放大以清楚地进行说明。也应该理解，当层(或膜)被称为在另一层或衬底“上”时，其可以直接在所述另一层或衬底上，或也可存在中间层。此外，应理解，当层被称为在另一个层“下”时，其可以直接在另一层下，也可存在一个或多个中间层。另外，也应理解，当层被称为在两层“之间”时，其可以是在所述两层之间的仅有的层，或也可存在一个或更多个中间层。
以下所述的实施方案涉及形成开口区域如半导体器件的存储节点孔或接触孔的方法，并且具体地涉及通过形成具有限定在开口区域中所需要的最小底部CD的开口的蚀刻停止图案，来制造具有在具有高深宽比的开口区域中所需要的最小底部关键尺寸(CD)的半导体器件的方法。
此外，公开的技术原理适用于形成开口区域的所有工艺。尤其是，当所述公开方法用于形成具有高深宽比的开口区域的工艺时，能够实现极好的结果。例如，具有高深宽比的开口区域可以是用于存储节点(SN)的存储节点接触孔、或用于形成金属接触塞的开口区域(例如，M1C)。
形成接触塞的方法的实施方案描述如下。
图2A～2D说明根据第一实施方案制造半导体器件的方法。
参考图2A，在导电层21上形成蚀刻停止层(未显示)。蚀刻停止层形成为约
Figure A20091000722300081
～约
Figure A20091000722300082
的厚度，以在后续工艺期间保护下层导电层21。在某些实施方案中，蚀刻停止层由氮化物例如氮化硅(Si3N4)形成。
在蚀刻停止层上形成第一蚀刻阻挡图案23。第一蚀刻阻挡图案23可由光刻胶(PR)形成。然后使用第一蚀刻阻挡图案23作为蚀刻阻挡层蚀刻所述蚀刻停止层，以形成具有暴露出导电层21顶表面的第一开口22A的蚀刻阻挡图案22。暴露出导电层21的第一开口22A可具有允许开口区域具有所需要的最小底部CD的关键尺寸W1。即，第一开口22A的关键尺寸W1等于后续待形成的开口区域所需要的最小底部CD。
在某些实施方案中，第一开口22A通过干蚀刻例如等离子体蚀刻形成。在至少某些实施方案中，当蚀刻停止图案22由氮化硅形成时，使用等离子体蚀刻形成第一开口22A的工艺采用以下物质中的一种来实施：包含碳氟化合物气体、氟代甲烷气体、氧(O2)气和氩气的等离子体气体混合物，包含碳氟化合物气体和氦(He)气的等离子体气体混合物，包含碳氟化合物气体和氢(H2)气的等离子体气体混合物，以及包含氟代甲烷气体和氢气的等离子体气体混合物。在至少某些实施方案中，碳氟化合物气体包括CF4、C2F6和C3F8等，氟代甲烷气体包括CHF3。
同时，由于干蚀刻特性，所以第一开口22A的顶部关键尺寸(顶部CD)和底部关键尺寸(底部CD)可彼此不同，然而，由于蚀刻停止图案22具有小的厚度例如约1000～约
Figure A20091000722300091
所以即使使用干蚀刻工艺，第一开口22A的顶部CD和底部CD之间也没有差异。
移除第一蚀刻阻挡图案23。例如，当第一蚀刻阻挡图案23由光刻胶形成时，可使用氧(O2)等离子体处理来移除第一蚀刻阻挡图案23。第一蚀刻阻挡图案23也可在第一开口22A的形成期间消失和移除。
参考图2B，在具有第一开口22A的蚀刻停止图案22上形成绝缘层(未显示)。更具体地，可形成绝缘层以填充第一开口22A并且还覆盖蚀刻停止图案22的顶表面。
在某些实施方案中，绝缘层包括氧化物层。氧化物层可包括二氧化硅(SiO2)层、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)氧化物层、和旋涂电介质(SOD)层中的一种。
在绝缘层上形成第二蚀刻阻挡图案25。第二蚀刻阻挡图案25可与第一蚀刻阻挡图案23相同。即，第一和第二蚀刻阻挡图案23和25可使用相同光掩模形成，因此，第一蚀刻阻挡图案23的开口可与第二蚀刻阻挡图案25的开口在宽度上相等。
当蚀刻绝缘层以形成开口区域时用作蚀刻阻挡层的第二蚀刻阻挡图案25可由氧化物、氮化物、氧氮化物、非晶碳或其多层形成。
使用第二蚀刻阻挡图案25作为蚀刻阻挡层蚀刻绝缘层，以形成绝缘图案24并暴露出导电层21顶表面的第二开口。本文中，第二开口26的顶部CD2等于第一开口22A的关键尺寸W1。第二开口26通常称为“开口区域”。以下，形成第二开口26的蚀刻工艺简称为“初次蚀刻”。初次蚀刻可使用干蚀刻工艺例如等离子蚀刻工艺来实施。
例如，形成第二开口26的初次蚀刻工艺可使用以下物质中的一种来实施：包含碳氟化合物气体和氟代甲烷气体的等离子体气体混合物，包含碳氟化合物气体，氟代甲烷气体和氩气的等离子体气体混合物，包含碳氟化合物气体和氢(H2)气的等离子体气体混合物，以及包含氟代甲烷气体和二氧化碳(CO2)气体的等离子体气体混合物。由于蚀刻气体和在蚀刻绝缘层期间产生的蚀刻副产物导致第二开口26内部压力增加，并且该压力可随着第二开口26蚀刻得更深而导致降低的蚀刻效率。因此，在某些实施方案中，第二开口26的底部CD W3小于顶部CD W2(W2＞W3)。
由于第一和第二蚀刻阻挡图案23和25使用相同的光掩模形成，所以第二开口26的顶部CD W2等于第一开口22A的关键尺寸W1(W1＝W2)。由于在初次蚀刻期间的蚀刻特性，所以第二开口26的底部CD W3小于第二开口26的最小底部CD即第一开口22A的关键尺寸W1(W1＞W3)。
总之，由于在初次蚀刻期间与第一蚀刻阻挡图案23具有相同开口的第二蚀刻阻挡图案25用作蚀刻阻挡，并且第二开口26的底部CD W3小于顶部CD W2，所以虽然通过初次蚀刻形成第二开口26，但是蚀刻停止图案22的侧壁没有暴露。即，仅仅通过初次蚀刻不可能确保第二开口26需要的最小底部CD。
因此，为确保第二开口26需要的最小底部CD，另外蚀刻绝缘图案24的侧壁以暴露蚀刻停止图案22的侧壁，如图2C所示。同时，形成大于第二开口26的第三开口26A。以下，暴露蚀刻停止图案22侧壁的蚀刻工艺将简称为“二次蚀刻”。同时，在二次蚀刻期间，蚀刻停止图案22的顶表面的一部分以及侧壁可暴露。附图标记24A表示变窄的绝缘图案。
在某些实施方案中，所述二次蚀刻使用湿蚀刻工艺实施。例如，在其中绝缘图案24由氧化物形成的情况下，暴露蚀刻停止图案22侧壁的二次蚀刻可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液实施。通过控制工艺条件诸如蚀刻剂浓度和蚀刻时间，能够控制蚀刻停止图案22侧壁的暴露区域、蚀刻停止图案22顶表面的暴露区域、以及相邻第三开口26A之间的空间。
蚀刻化学品诸如BOE或HF溶液用于二次蚀刻并且是用于蚀刻氧化物的蚀刻剂，从而不蚀刻由氮化物形成的蚀刻停止图案22，而仅仅蚀刻由氧化物形成的绝缘图案24。
如上所述，通过二次蚀刻使得绝缘图案的侧壁从P11变窄为P12，从而暴露蚀刻停止图案22的侧壁，由此确保第三开口26A需要的最小底部CD。而且，能够防止在形成第三开口26A的二次蚀刻期间由于缺少蚀刻容限而产生的接触未打开(contact-not-open)现象。具体地，即使在形成第二开口26的初次蚀刻期间由于缺乏蚀刻容限导致在第三开口26A底部上保留了绝缘层，即即使产生接触未打开现象，但是可通过二次蚀刻工艺将在第二开口26底部上保留的绝缘层移除。因此，能够改善半导体器件的生产良品率。
由于绝缘图案24的侧壁从P11变窄至P12，所以第三开口26A的顶部CD W2以及底部CD W3可增大。因此，应该考虑在二次蚀刻期间相邻第三开口26A之间的空间来控制工艺条件诸如蚀刻剂浓度和蚀刻时间。
参考图2D，移除第二蚀刻阻挡图案25，并且导电层填充第三开口26A以形成接触塞27。用于接触塞27的导电层可包括选自由多晶硅层、金属层、导电金属氮化物层、导电金属氧化物层、和金属硅化物层组成的组中的单层、或其多层。金属层可包括铝(Al)层、钛(Ti)层、钨(W)层等。导电金属氮化物层可包括氮化钛(TiN)层，导电金属氧化物层可包括氧化铱(IrO2)层。金属硅化物层可包括硅化钛(TiSi)层、硅化钨(WSi)层等。
通过上述工艺，可形成接触塞27，确保最小底部CD。例如，当接触塞27不能具有最小底部CD时，导电层21和接触塞27之间的接触面积减小，这可导致其间的接触电阻增加。接触电阻增加意味着导电层21和接触塞27之间信号传输延迟。当信号传输延迟时，半导体器件的操作特性会劣化。
通过形成具有限定第三开口26A即开口区域所需要的最小底部CD的第一开口22A的蚀刻停止图案22，可获得第三开口26A需要的最小底部CD。这可改善半导体器件的操作特性和生产良品率。
下文将描述并在图3A～3C中说明制造半导体器件方法的第二实施方案，其可确保开口区域需要的底部CD并防止在形成接触塞工艺期间开口区域顶部CD增加。如果开口区域的顶部CD增加，那么由于相邻开口区域之间空间变得较小，所以相邻接触塞电短路。在此，将省略和第一实施方案类似部分的详述，因此以下描述将集中于第一和第二实施方案之间的差异上。
参考图3A，在导电层31上依次地形成厚度为约～约
Figure A20091000722300122
的蚀刻停止层(未显示)和第一蚀刻阻挡图案(未显示)，然后使用第一蚀刻阻挡图案作为蚀刻阻挡层来蚀刻所述蚀刻停止层以形成蚀刻停止图案32和暴露出导电层31顶表面的第一开口32A。第一开口32A的关键尺寸W1可等于后续待形成的开口区域所需要的最小底部CD。蚀刻停止图案32可由氮化物例如氮化硅(Si3N4)形成。
在包括蚀刻停止图案32的所得结构上形成绝缘层(未显示)。在某些实施方案中，绝缘层包括氧化物层。氧化物层可包括二氧化硅(SiO2)层、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)氧化物层、和旋涂电介质(SOD)层中的一种。
绝缘层可具有包括具有不同湿蚀刻速率的氧化物层的多层结构，以确保后续将形成的开口区域所需要的最小底部CD并且还防止开口区域的预设顶部CD增加。在某些实施方案中，绝缘层可具有包括具有不同湿蚀刻速率的氧化物层的多层结构，其中所述氧化物层的湿蚀刻速率从最下方的氧化物层至最上方的氧化物层逐渐减小。
例如，绝缘层可具有第一氧化物层和在第一氧化物层上的第二氧化物层。第一氧化物层填充第一开口32A并且还覆盖蚀刻停止图案32的顶表面。第二氧化物层由蚀刻速率比第一氧化物层慢的材料形成。第一氧化物层可由杂质掺杂的氧化物形成。在此，所述杂质可包括磷(P)。因此，第一氧化物层可由含磷氧化物例如BPSG或PSG形成。第二氧化物层可由没有掺杂杂质的未掺杂氧化物形成。具体地，第二氧化物层可由等离子体增强的原硅酸四乙酯(PETEOS)形成。例如，已知PSG或BPSG的湿蚀刻速率比PETEOS更快。
为更有效地确保开口区域所需要的最小底部CD和同时防止开口区域的顶部CD在后续工艺期间增加，在某些实施方案中，第一和第二氧化物层湿蚀刻速率之间的差异增加。具体地，形成第一氧化物层的含杂质(例如磷(P))氧化物层可根据杂质的重量比而改变其湿蚀刻速率。例如，已知湿蚀刻速率随着氧化物层中杂质重量比或含量比例增加而增加。因此，可控制第一氧化物层中杂质的重量比相对于第一氧化物层总重量为约1wt.％～约10wt.％。当第一氧化物层中杂质的重量比小于约1wt.％时，第二氧化物层不能具有比PETEOS更快的湿蚀刻速率。当第一氧化物层中杂质的重量比超过约10wt.％时，第一氧化物层具有差的性能，使得其不能作为绝缘体。
在所述绝缘层即第二氧化物层上形成第二蚀刻阻挡图案36。第二蚀刻阻挡图案36可与用于形成第一开口32A的第一蚀刻阻挡图案相同。即，第二蚀刻阻挡图案36可使用与第一蚀刻阻挡图案相同的掩模来形成。因此，第一蚀刻阻挡图案的开口可在宽度上与第二蚀刻阻挡图案36的开口相同。
第二蚀刻阻挡图案36在绝缘层的蚀刻工艺期间用作蚀刻阻挡层以形成开口区域。第二蚀刻阻挡图案36可由氧化物、氮化物、氧氮化物、非晶碳或其多层形成。
使用第二蚀刻阻挡图案36作为蚀刻阻挡层蚀刻包括第一和第二氧化物层的绝缘层，以暴露导电层31的顶表面，并形成顶部CD W2等于第一开口32A的关键尺寸W1的第二开口37。通过蚀刻工艺，所述绝缘层变为包括第一氧化物图案33和第二氧化物图案34的绝缘图案35。第二开口37通常称为“开口区域”。以下，形成第二开口37的蚀刻工艺简称为“初次蚀刻”。在某些实施方案中，所述初次蚀刻使用干蚀刻工艺例如等离子蚀刻工艺实施。
第二开口37内的压力由于蚀刻气体和在绝缘层蚀刻期间蚀刻副产物的产生而增加。这可导致蚀刻效率随着第二开口37蚀刻深度增加而变差。因此，第二开口37的底部CD W3小于顶部CD W2(W2＞W3)。
由于第二蚀刻阻挡图案36和第一蚀刻阻挡图案使用相同的光掩模，所以第二开口37的顶部CD W2等于第一开口32A的关键尺寸W1(W1＝W2)。然而，由于在初次蚀刻期间的蚀刻特性，所以第二开口37的底部CD W3小于第二开口37的最小的底部CD即第一开口32A的关键尺寸W1(W1＞W3)。
虽然绝缘层具有其中堆叠不同湿蚀刻速率的氧化物层即第一和第二氧化物层的多层结构，但是第一和第二氧化物层的蚀刻速率在垂直与水平方向上彼此相等。
总之，由于在初次蚀刻期间与第一蚀刻阻挡图案具有相同开口的第二蚀刻阻挡图案36用作蚀刻阻挡层，并且第二开口37的底部CD W3小于顶部CD W2，所以虽然通过初次蚀刻形成第二开口37，但是蚀刻停止图案32的侧壁没有暴露。即，仅仅通过初次蚀刻不可能确保第二开口37需要的最小底部CD。
因此，如图3B所示，为确保第二开口37需要的最小底部CD，另外蚀刻绝缘图案35的侧壁以暴露蚀刻停止图案32的侧壁。同时，形成大于第二开口37的第三开口37A。以下，暴露蚀刻停止图案32侧壁的蚀刻工艺将简称为“二次蚀刻”。附图标记35A表示变窄的绝缘图案，附图标记33A和34A分别表示变窄的第一和第二氧化物图案。
在某些实施方案中，在二次蚀刻期间，蚀刻停止图案22的顶表面的一部分以及蚀刻停止图案32的侧壁可暴露。
所述二次蚀刻可使用湿蚀刻实施。例如，在绝缘图案35由氧化物形成的情况下，暴露出蚀刻停止图案32侧壁的二次蚀刻可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液实施。通过控制工艺条件如蚀刻剂浓度和蚀刻时间，能够控制蚀刻停止图案32侧壁的暴露区域、蚀刻停止图案32顶表面的暴露区域、以及相邻第三开口37A之间的空间。
在此，用于二次蚀刻的蚀刻化学品即BOE或HF溶液是用于蚀刻氧化物的蚀刻剂，因此不蚀刻由氮化物形成的蚀刻停止图案32，而仅仅蚀刻由氧化物形成的绝缘图案34。
如上所述，通过二次蚀刻使得第一氧化物图案33的侧壁从P11变窄为P12，从而暴露蚀刻停止图案32的侧壁，由此确保第三开口37A所需要的最小底部CD。
而且，可以防止在形成第三开口37A的二次蚀刻期间由于缺少蚀刻容限而产生接触未打开现象。具体地，即使在形成第二开口37的初次蚀刻期间由于缺乏蚀刻容限导致在第三开口37A底部上保留了绝缘层，但是可通过二次蚀刻工艺将在第三开口37A底部上保留的绝缘层移除。因此，能够防止产生接触未打开现象。
由于第一氧化物图案35的侧壁从P11变窄至P12，所以第三开口37A的顶部CD W2可增大。因此，如果第三开口37A顶部CD W2增加，那么相邻开口37A之间空间减小，这可导致填充第三开口37A的相邻接触塞电短路。
然而，第二氧化物图案34的湿蚀刻速率比第一氧化物层慢，因此当第一氧化物图案33从P11至P12变窄时，第二氧化物图案34从P21至P22变窄很少，以确保第三开口37A需要的最小底部CD。换言之，第二氧化物图案34由湿蚀刻速率比第一氧化物图案33慢的材料形成，使得能够防止第三开口37A顶部CD W2在二次蚀刻期间增加。
这样，绝缘图案35具有其中堆叠不同湿蚀刻速率的氧化物层的多层结构，使得能够确保第三开口37A需要的最小底部CD，并防止第二开口37的顶部CD W2增加。
参考图3C，移除第二蚀刻阻挡图案36，然后导电层填充第三开口37A以形成接触塞38。
因此，公开的实施方案可提供制造具有最小底部CD的接触塞38的方法。如果接触塞38未确保最小的底部CD，那么导电层31和接触塞38之间的接触面积减小，这可增加二者之间的接触电阻。接触电阻增加意味着导电层31和接触塞38之间信号传输延迟。当信号传输延迟时，半导体器件的操作特性可劣化。
此外，本发明方法通过确保相邻接触塞38之间的空间可防止相邻接触塞38电短路。
如第一和第二实施方案所示，预先形成限定开口区域所需要的最小底部CD的第一开口，由此确保开口区域需要的最小底部CD。
此外，绝缘层具有限定开口区域的具有不同湿蚀刻速率的氧化物层，使得能够容易地确保开口区域需要的最小底部CD。此外，公开的方法可防止预设开口区域的顶部CD增加。
因此，通过形成具有最小底部CD的接触塞并确保相邻接触塞之间的空间，能够防止相邻接触塞电短路。因此，可获得半导体器件的改善的操作特性和增加的良品率。
以下，第三和第四实施方案适用于制造半导体器件的圆柱形的金属-绝缘体-金属(MIM)电容器的方法。
图4A～4F说明根据第三实施方案制造半导体器件的方法。
参考图4A，在包括预定结构例如晶体管、着陆塞等的衬底41上形成层间电介质(ILD)层(未显示)。所述ILD层可包括氧化物层。氧化物层可包括二氧化硅(SiO2)层、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)氧化物层和旋涂电介质(SOD)层中的一种。
选择性地蚀刻ILD层以形成存储节点接触孔，然后导电层填充存储节点接触孔以形成存储节点接触塞43。存储节点接触塞43可包括选自多晶硅层、金属层、导电金属氮化物层、导电金属氧化物层、和金属硅化物层中的单层、或其多层。金属层可包括铝(Al)层、钛(Ti)层、钨(W)层等。导电金属氮化物层可包括氮化钛(TiN)层，导电金属氧化物层可包括氧化铱(IrO2)层。在某些实施方案中，金属硅化物层包括但不限于硅化钛(TiSi)层和硅化钨(WSi)层。
凹陷ILD层，使得存储节点接触塞43突出高于凹陷的ILD层的顶表面。以下，凹陷的ILD层将称为ILD图案42。所述凹陷工艺可通过湿蚀刻实施。可使ILD层凹陷至存储节点接触塞43顶表面之下约500～约
Figure A20091000722300161
的蚀刻深度，因此形成ILD图案42。在此，如果ILD层由氧化物形成，那么可使用BOE溶液或HF溶液实施凹陷工艺，这允许存储节点接触塞43的一部分突出高于ILD图案42的顶表面约
Figure A20091000722300162
～约
Figure A20091000722300163
的高度。
参考图4B，形成蚀刻停止层(未显示)以覆盖向上突出高于ILD图案42的存储节点接触塞43。在后续的湿浸出工艺期间用于保护存储节点下方结构的蚀刻停止层可形成为具有基于ILD图案42顶表面的约
Figure A20091000722300164
～约
Figure A20091000722300165
厚度。蚀刻停止层可由氮化物例如Si3N4形成。
由于存储节点接触塞43突出向上高于ILD图案42，所以可在其顶表面上形成蚀刻停止层的台阶部分。在某些实施方案中，由于蚀刻停止层的台阶部分对后续工艺具有不利影响而将其移除。因此，可另外实施平坦化以移除台阶部分。所述平坦化可使用化学机械抛光(CMP)或回蚀工艺实施。
在蚀刻停止层上形成第一蚀刻阻挡图案45。所述蚀刻阻挡图案45可由光刻胶(PR)形成.
使用第一蚀刻阻挡图案45作为蚀刻阻挡层来蚀刻所述蚀刻停止层，以形成具有暴露存储节点接触塞43顶表面的第一开口44A的蚀刻停止图案44。第一开口44A的关键尺寸W1可具有后续将形成的开口区域所需要的最小底部CD。即，第一开口44A的关键尺寸W1等于开口区域需要的最小底部CD。
形成第一开口44A的蚀刻工艺可通过干蚀刻如等离子体蚀刻实施。例如，当蚀刻停止层由氮化硅形成时，使用等离子体蚀刻形成第一开口44A的工艺可使用以下物质中的一种来实施：包含碳氟化合物气体、氟代甲烷气体、氧(O2)气和氩气的等离子体气体混合物，包含碳氟化合物气体和氦(He)气的等离子体气体混合物，包含碳氟化合物气体和氢(H2)气的等离子体气体混合物，以及包含氟代甲烷气体和氢气的等离子体气体混合物。在此，碳氟化合物气体可包括CF4、C2F6和C3F8等，氟代甲烷气体可包括CHF3。
同时，由于干蚀刻特性，所以第一开口44A的顶部CD和底部CD可彼此不同，然而，本发明中由于蚀刻停止层具有小的厚度例如约1000～约
Figure A20091000722300171
所以即使使用干蚀刻工艺，第一开口44A的顶部CD和底部CD之间也没有差异。
移除第一蚀刻阻挡图案45。例如，当第一蚀刻阻挡图案45由光刻胶形成时，可使用氧(O2)等离子体处理来移除第一蚀刻阻挡图案45。第一蚀刻阻挡图案45也可在第一开口44A的形成期间消失和移除。
参考图4C，在包括蚀刻停止图案44和第一开口44A的所得结构上形成隔离绝缘层。更具体地，可形成隔离绝缘层以填充第一开口44A并且还覆盖蚀刻停止图案44的顶表面。隔离绝缘层可由氧化物形成。
提供其中将形成存储节点的三维结构的隔离绝缘层可形成为约
Figure A20091000722300172
～约
Figure A20091000722300173
的厚度。
在隔离绝缘层上形成第二蚀刻阻挡图案47。第二蚀刻阻挡图案47可和第一蚀刻阻挡图案45相同。即，第二蚀刻阻挡图案47可使用与用于第一蚀刻阻挡图案45相同的光掩模形成。因此，第一蚀刻阻挡图案45的开口可在宽度上与第二蚀刻阻挡图案47的开口相同。
当蚀刻隔离绝缘层以形成开口区域时用作蚀刻阻挡层的第二蚀刻阻挡图案47可由氧化物、氮化物、氧氮化物、非晶碳或它们的多层形成。使用第二蚀刻阻挡图案47作为蚀刻阻挡层蚀刻隔离绝缘层，以形成隔离绝缘图案46和暴露出存储节点接触塞43顶表面的第二开口。第二开口48的顶部CD W2等于第一开口44A的关键尺寸W1。以下，形成第二开口的蚀刻工艺简称为“初次蚀刻”。初次蚀刻可使用干蚀刻工艺例如等离子蚀刻工艺实施。
例如，当隔离绝缘层由氧化物形成时，形成第二开口48的初次蚀刻工艺可使用以下物质中的一种来实施：包含碳氟化合物气体和氟代甲烷气体的等离子体气体混合物，包含碳氟化合物气体、氟代甲烷气体和氩气的等离子体气体混合物，包含碳氟化合物气体和氢(H2)气的等离子体气体混合物，和包含氟代甲烷气体和二氧化碳(CO2)气体的等离子体气体混合物。由于蚀刻气体和在蚀刻隔离绝缘层期间产生的蚀刻副产物，第二开口48内部的压力增加。这可导致蚀刻效率随着第二开口48蚀刻得较深而较差。因此，第二开口48的底部CD W3小于顶部CD W2(W2＞W3)。
在此，由于第一和第二蚀刻阻挡图案45和47使用相同的光掩模形成，所以第二开口48的顶部CD W2等于第一开口44A的关键尺寸W1(即，W1＝W2)。由于在初次蚀刻期间的蚀刻特性，所以第二开口48的底部CDW3小于第二开口48的最小底部CD即第一开口44A的关键尺寸W1(W1＞W3)。
总之，由于在初次蚀刻期间与第一蚀刻阻挡图案45具有相同开口的第二蚀刻阻挡图案47用作蚀刻阻挡层，并且第二开口48的底部CD W3小于顶部CD W2，所以虽然通过初次蚀刻形成第二开口48，但是蚀刻停止图案44的侧壁没有暴露。即，仅仅通过初次蚀刻不可能确保第二开口48所需要的最小底部CD。
因此，为确保第二开口48所需要的最小底部CD，另外蚀刻隔离绝缘图案46的侧壁以暴露蚀刻停止图案44的侧壁，如图4D所示。同时，形成大于第二开口48的第三开口48A。以下，暴露蚀刻停止图案44侧壁的蚀刻工艺将简称为“二次蚀刻”，附图标记46A表示变窄的隔离绝缘图案。
此外，在二次蚀刻期间，蚀刻停止图案44顶表面的一部分以及蚀刻停止图案44的侧壁也可暴露。
所述二次蚀刻可使用湿蚀刻实施。例如，在隔离绝缘层由氧化物形成的情况下，暴露蚀刻停止图案44侧壁的二次蚀刻可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液实施。通过控制工艺条件如蚀刻剂浓度和蚀刻时间，能够控制蚀刻停止图案44侧壁的暴露区域、蚀刻停止图案44顶表面的暴露区域、以及相邻第三开口48A之间的空间。
此处，用于二次蚀刻的蚀刻化学品即BOE或HF溶液是用于蚀刻氧化物的蚀刻剂，使得不蚀刻由氮化物形成的蚀刻停止图案44，而仅仅蚀刻由氧化物形成的隔离绝缘图案46。
如上所述，通过二次蚀刻使得隔离绝缘图案46从P11变窄为P12，从而暴露蚀刻停止图案44的侧壁，由此确保第三开口48A所需要的最小底部CD。而且，能够防止产生接触未打开现象(由于在形成第三开口48A的二次蚀刻期间缺少蚀刻容限而导致)。具体地，即使在形成第二开口48的初次蚀刻期间由于缺乏蚀刻容限导致在第三开口48A底部上保留了隔离绝缘层，即即使产生接触未打开现象，但是可通过二次蚀刻工艺将在第三开口48A底部上保留的隔离绝缘层移除。因此，能够改善半导体器件的生产良品率。
由于隔离绝缘图案46的侧壁从P11变窄至P12，所以第三开口48A的顶部CD W2以及底部CD W3可增大。因此，应该考虑到在二次蚀刻期间相邻第三开口48A之间的空间来控制工艺条件诸如蚀刻剂浓度和蚀刻时间。
移除第二蚀刻阻挡图案47。第二蚀刻阻挡图案47可在初次蚀刻和二次蚀刻期间消失和移除。如果第二蚀刻阻挡图案47在初次和二次蚀刻之后保留，那么通过单独移除工艺移除保留的第二蚀刻阻挡图案47之后，可实施后续工艺。
参考图4E，沿着变窄的隔离绝缘图案46A和第二图案48A的表面沉积用于存储节点的导电层。用于存储节点的导电层可使用化学气相沉积(CVD)或原子层沉积(ALD)形成至约
Figure A20091000722300191
～约
Figure A20091000722300192
的厚度。
用于存储节点的导电层可包括选自氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、钌(Ru)层、氧化钌(RuO2)层、铂(Pt)层、铱(Ir)层和氧化铱(IrO2)层组成的组中的一层或其多层。
移除用于存储节点的导电层以暴露变窄的隔离绝缘图案46A的顶表面。即，实施隔离工艺以使得相邻存储节点49彼此隔离，由此形成存储节点49。存储节点49的隔离工艺可通过CMP或回蚀工艺来实施。此处，当通过回蚀工艺隔离存储节点49时，可在存储节点49内部的空位填充牺牲层之后来实施隔离工艺，以避免存储节点49底部表面受到损伤。
参考图4F，通过湿浸出工艺移除变窄的隔离绝缘图案46A以完成圆柱形存储节点49的制造。用于湿蚀刻浸出的蚀刻化学品可使用BOE或HF溶液。
由于具有第一开口44A的蚀刻停止图案44包围存储节点49的下部外壁，所以即使在湿浸出工艺期间蚀刻化学品渗透存储节点49，但是也能够防止蚀刻化学品接触ILD图案42。这也可以防止产生凹坑缺陷。
更具体地，当蚀刻化学品沿着存储节点49外壁通过路径A渗透时，以及当蚀刻化学品通过路径B渗透时，即通过未接触存储节点接触塞43的存储节点49的底部表面时，由于具有第一开口44A的蚀刻停止图案44包围存储节点49下部的外壁，所以穿透路径增加。这使得能够防止蚀刻化学品渗透直至ILD图案42。
而且，由于在湿浸出工艺期间包围存储节点49外壁的蚀刻停止图案44支撑存储节点49，所以可防止倾斜现象。
然后，虽然未显示，但是使用CVD或ALD工艺在存储节点49上形成介电层。介电层可包括选自由氧化锆(ZrO2)层、氧氮化钽(TaON)层、氧化钽(Ta2O5)层、二氧化钛(TiO2)层、氧化铝(Al2O3)层、氧化铪(HfO2)层、氧化锶钛(SrTiO3)层、以及氧化钡锶钛((Ba，Sr)TiO3)层组成的组中的单层、或其多层。
使用ALD工艺形成ZrO2介电层的方法如下所述。ZrO2层可通过实施单元沉积循环多次来形成。
[单元沉积循环]
(电介质源/清洗/氧源/清洗)×n次
在单元沉积循环中，“电介质源”表示注入锆(Zr)源；“清洗”表示注入清洗气体；“氧源”表示注入氧源用于锆的氧化以形成氧化锆层。多次重复单元沉积循环，由此控制介电层即氧化锆层的总厚度。
更具体地，在保持腔室内压力为约0.1～约1托的条件下，将锆源流入保持衬底温度为约200～约350℃的腔室。结果，电介质源吸附到衬底上。此时，可使用Ar气体作为锆源的载气将锆源供给进入腔室。以约20～约250sccm的流量供给Ar气体进入腔室约0.1～约10秒钟。此处，锆源可选自由Zr[N(CH3)]4、Zr[N(CH2CH3)]4、Zr[N(CH3)(CH2CH3)]4和Zr[N(CH3)2(CH2CH3)2]组成的组。
通过流动N2气体实施清洗工艺以移除未反应的锆源。以约50～约400sccm的流量供给N2气体约3秒～约10秒。
氧源O3气体流入以引起吸附在存储节点49表面上的锆源和O3气体之间的反应，使得以原子膜的水平沉积氧化锆层。此时，O3气体作为氧化剂并以约20～约500sccm的流量供给约3秒～约10秒。
为移除未反应的O3气体和副产物，通过供给N2气体实施清洗工艺。N2气体以约50～约200sccm的流量供给约3秒～约10秒。
氧化电介质源的氧源除O3之外还可使用H2O或O2等离子体。清洗气体除N2气体之外还可包括不活泼气体诸如Ar。剩余气体或副产物可使用真空泵排出至外部。
通过上述工艺，在存储节点49的内和外壁上可形成氧化锆层。
实施第一热处理以增加介电层的电性能。在某些实施方案中，通过等离子体退火技术或UV/O3热处理，来实施其目在于移除杂质如包含于介电层的碳(C)和氢(H)以及缺陷如氧空位的第一热处理。
具体地，在以下条件下使用等离子体热处理来实施第一热处理：在O2、O3、N2O和N2/O2的环境中，施加约50～约300W的等离子体功率约30～约120秒钟，同时保持腔室内部温度为约300～约450℃。
或者，在以下条件下使用UV/O3热处理来实施第一热处理：强度为约15～约30mW/cm2的紫外(UV)线辐射到介电层上约2～约10分钟，同时保持腔室内部温度为约300～约400℃。
为提高介电层的介电常数，实施第二热处理。第二热处理可使用快速热退火(RTA)或炉退火来实施。通过在约500～约750℃的温度下实施热处理，来增加介电层例如氧化锆层的结晶度，从而可增加介电层的介电常数。
当使用RTA时，可在约550～约750℃的温度下实施二次热处理约30秒～约120秒。当使用炉退火时，可在约500～约650℃的温度下实施二次热处理约10分钟～约30分钟。
在介电层上形成板电极(未显示)。板电极可包括选自由氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、钌(Ru)层、氧化钌(RuO2)层、铂(Pt)层、铱(Ir)层和氧化铱(IrO2)层组成的组中的一层或其多层。
通过上述工艺，可完成根据第三实施方案的半导体器件的电容器。
通过形成具有限定第三开口48A所需要的最小底部CD的第一开口44A的蚀刻停止图案44，可获得第三开口48A所需要的最小底部CD。这使得能够确保电容器的预设电容，并防止在湿浸出工艺期间存储节点49的倾斜现象。
此外，蚀刻停止图案44包围存储节点接触塞43和存储节点49下部的外壁，因此可防止在湿浸出工艺期间由ILD图案42的损伤所导致的凹坑。因此，能够防止由凹坑缺陷所导致的问题，包括例如在电容器上待形成的金属互连和存储节点49之间的电短路、在形成金属互连的掩模工艺期间的图案损坏、以及由于相邻存储节点49之间的桥接现象导致的双位失效。此外，在湿浸出工艺期间，可有效地防止存储节点49的倾斜现象。
总之，确保了第三开口48A即开口区域所需要的最小底部CD，因此改善电容器的可靠性和生产良品率。
以下，第四实施方案提供通过增加在第三实施方案中实现的开口区域的内部区域来制造半导体器件的方法，所述半导体器件包括比电容器预设电容具有更大电容的电容器。而且，第四实施方案提供容易地制造可确保相邻存储节点之间空间的半导体器件的方法。为描述方便起见，将与第三实施方案的类似处省略。
图5A～5E说明根据第四实施方案制造半导体器件的方法。
参考图5A，在衬底51上形成ILD图案52和存储节点接触塞53，并且在ILD图案52上形成具有暴露存储节点接触塞53顶表面的第一开口54A的蚀刻停止图案54。第一开口54A可具有使得开口区域(即，存储节点孔)具有需要的最小底部CD的关键尺寸W1。即，第一开口54A的关键尺寸W1等于开口区域所需要的最小底部CD。
可以以类似于参考图3A和3B描述的方式来实施上述工艺。因此，存储节点接触塞53、ILD图案52和第一开口54A与第三实施方案的那些相同。
在具有第一开口54A的蚀刻停止图案54上形成隔离绝缘层58。提供其中将通过后续工艺形成存储节点的三维结构的隔离绝缘层58可形成为约
Figure A20091000722300221
～约
Figure A20091000722300222
的厚度。
隔离绝缘层58可包括氧化物层。氧化物层可包括二氧化硅(SiO2)层、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、未掺杂的硅酸盐玻璃(USG)、旋涂玻璃(SOG)、高密度等离子体(HDP)氧化物层、和旋涂电介质(SOD)中的一种。
为确保后续待形成的开口区域所需要的最小底部CD、防止开口区域预设顶部CD增加以及提高开口区域内部的区域，隔离绝缘层58可具有包括具有不同湿蚀刻速率的氧化物层的多层结构。在某些实施方案中，隔离绝缘层58具有其中氧化物层的湿蚀刻速率从最下方的氧化物层至最上方的氧化物层逐渐减小的多层结构。
例如，隔离绝缘层58可具有多层结构，所述多层结构包括：第一氧化物层55、在第一氧化物层55上的第二氧化物层56、以及在第二氧化物层56上的第三氧化物层57。第一氧化物层55填充第一开口54A并且还覆盖蚀刻停止图案54的顶表面。第二氧化物层56由其蚀刻速率比第一氧化物层55慢的材料形成。第一和第二氧化物层55和56可包括含杂质的掺杂氧化物层。在此，所述杂质可包括磷(P)。因此，第一和第二氧化物层55和56可由BPSG或PSG形成。第三氧化物层57可包括不含杂质的未掺杂氧化物层。因此，第三氧化物层57可由等离子体增强的原硅酸四乙酯(PETEOS)形成。例如，已知PSG或BPSG具有比PETEOS更快的湿蚀刻速率。
为更有效地确保开口区域需要的最小底部CD、防止开口区域的顶部CD在后续工艺期间增加以及提高开口区域的面积，优选增大第一到第三氧化物层55、56和57的湿蚀刻速率之间的差异。具体地，第三氧化物层57由不含杂质的PETEOS形成，其与含杂质的第一和第二氧化物层55和56相比具有最慢的湿蚀刻速率。含杂质的第一和第二氧化物层55和56可根据杂质的重量比(wt.％)来改变它们的湿蚀刻速率。通常，已知湿蚀刻速率随着氧化物层中杂质的重量比或含量比例增加而增加。因此，可控制第一氧化物层55中杂质的重量比相对于第一氧化物层55的总重量为约6wt.％～约10wt.％。为了使第二氧化物层56的湿蚀刻速率会低于第一氧化物层55而高于第三氧化物层57，可控制第二氧化物层56中杂质的重量比相对于第二氧化物层56的总重量为约1wt.％～约10wt.％。当含磷(P)氧化物层中杂质的重量比小于约1wt.％时，第三氧化物层无法具有比PETEOS更快的湿蚀刻速率。当氧化物层中杂质的重量比大于约10wt.％时，氧化物层具有差的性能而使得其不能作为绝缘体。
为更加有效地确保开口区域需要的最小底部CD，最下方的氧化物层即隔离绝缘层58的第一氧化物层55可具有约500～约
Figure A20091000722300241
的厚度。
在隔离绝缘层上58的第三氧化物层57上形成第二蚀刻阻挡图案59。第二蚀刻阻挡图案59可与用于形成蚀刻停止图案54之间的第一开口54A的第一蚀刻阻挡图案相同。即，第二蚀刻阻挡图案59可使用和第一蚀刻阻挡图案相同的光掩模形成。因此，第一蚀刻阻挡图案的开口可在宽度上和第二蚀刻阻挡图案59的开口相同(见图3A～3C)。
当蚀刻隔离绝缘层以形成开口区域时用作蚀刻阻挡层的第二蚀刻阻挡图案59可由氧化物、氮化物、氧氮化物、非晶碳或其多层形成。
参考图5B，使用第二蚀刻阻挡图案59作为蚀刻阻挡层蚀刻隔离绝缘层58。即，依次地蚀刻第三氧化物层57、第二氧化物层56和第一氧化物层55，以暴露出存储节点接触塞53的顶表面，并形成隔离绝缘图案58A以及顶部CD W2等于第一开口54A的关键尺寸W1的第二开口60。隔离绝缘图案58A包括：第一氧化物图案55A、在第一氧化物图案上的第二氧化物图案56A、以及在第二氧化物图案56A上的第三氧化物图案57A。第二开口60通常称为“开口区域”。以下，形成第二开口60的蚀刻工艺简称为“初次蚀刻”。初次蚀刻可使用干蚀刻工艺例如等离子蚀刻工艺实施。
第二开口60内部的压力由于蚀刻气体和在隔离绝缘层58的蚀刻期间产生的蚀刻副产物而增加。这可导致蚀刻效率随着第二开口60蚀刻深度增大而变差。因此，第二开口60的底部CD W3可小于顶部CD W2(W2＞W3)。
由于第一蚀刻阻挡图案和第二蚀刻阻挡图案59使用相同的光掩模形成，所以第二开口60的顶部CD W2等于第一开口54A的关键尺寸W1(W1＝W2)。由于在初次蚀刻期间的蚀刻特性，所以第二开口60的底部CD W3小于第二开口60的最小底部CD即第一开口54A的关键尺寸W1(W1＞W3)。
虽然隔离绝缘层58可具有包括第一氧化物层55、第二氧化物层56和第三氧化物层57的多层结构，但是在干蚀刻工艺期间第一到第三氧化物层55、56和57以相同蚀刻速率进行蚀刻。
总之，由于在初次蚀刻期间与第一蚀刻阻挡图案具有相同开口的第二蚀刻阻挡图案59用作蚀刻阻挡层，并且第二开口60的底部CD W3小于顶部CD W2，所以虽然通过初次蚀刻形成第二开口60，但是蚀刻停止图案54的侧壁没有暴露。即，仅仅通过初次蚀刻不可能确保第二开口60需要的最小底部CD。
因此，如图5C所示，为确保第二开口60需要的最小底部CD，另外蚀刻隔离绝缘图案58A的侧壁以暴露蚀刻停止图案54的侧壁。同时，形成大于第二开口60的第三开口60A。以下，暴露蚀刻停止图案54侧壁的蚀刻工艺将简称为“二次蚀刻”。此处，附图标记58B表示变窄的隔离绝缘图案，附图标记55B、56B和57B分别表示变窄的第一、第二和第三氧化物图案。
同时，在二次蚀刻期间，蚀刻停止图案54顶表面的一部分以及蚀刻停止图案54的侧壁可暴露。
所述二次蚀刻可使用湿蚀刻实施。例如，在其中隔离绝缘层58由氧化物形成的情况下，暴露蚀刻停止图案54侧壁的二次蚀刻可使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液实施。通过控制工艺条件诸如蚀刻剂浓度和蚀刻时间，能够控制蚀刻停止图案54侧壁的暴露区域、蚀刻停止图案54顶表面的暴露区域、以及相邻第三开口60A之间的空间。
用于二次蚀刻的蚀刻化学品即BOE或HF溶液是用于蚀刻氧化物的蚀刻剂，使得不蚀刻由氮化物形成的蚀刻停止图案54，而仅仅蚀刻由氧化物形成的隔离绝缘图案58A。
更具体地，在二次蚀刻期间，第三氧化物图案57A可从P31稍微变窄至P32。然而，由于第三氧化物图案57A与第一和第二氧化物图案55A和56A相比具有最低的湿蚀刻速率，所以第三氧化物图案57A蚀刻得少。因此，在二次蚀刻期间，能够防止第三开口60A的预设顶部CD W2增加，并且还确保相邻第三开口60A之间的空间。
第二氧化物图案56A可从P21变窄至P22，使得在二次蚀刻期间由变窄的第二氧化物图案56B限定的第三开口增大。由于第二氧化物图案56A具有比第三氧化物图案57A高的湿蚀刻速率，所以第二氧化物图案56A蚀刻得多于第三氧化物图案57A。因此，第三开口60A可具有大于第二开口60内部区域的内部区域，这使得能够提高电容器的电容。
此外，在二次蚀刻期间，第一氧化物图案55A从P11变窄至P12以暴露蚀刻停止图案54的侧壁，因此确保第二开口60需要的最小底部CD。此时，由于第一氧化物图案的湿蚀刻速率高于第二氧化物图案56A，所以在二次蚀刻期间第一氧化物图案55A蚀刻得多于第二氧化物图案56A。因此，能够确保第三开口60A需要的最小底部CD，并同时形成大于第二开口60的第三开口60A。因此，可显著更多地增加电容器的电容。
而且，可防止在二次蚀刻期间在形成第三开口60A的蚀刻工艺过程中由缺少蚀刻容限所导致的接触未打开现象。具体地，即使在形成第二开口60的初次蚀刻期间由于缺乏蚀刻容限导致在第三开口60A底部上保留了隔离绝缘图案58A(即即使产生接触未打开现象)，但是可通过二次蚀刻工艺将在第二开口60底部上保留的隔离绝缘层58移除。因此，能够防止产生接触未打开现象，这可改善半导体器件的生产良品率。
总之，通过二次蚀刻能够确保第三开口60A需要的最小底部CD，并同时增加第三开口60A的内部区域。
移除第二蚀刻阻挡图案59。第二蚀刻阻挡图案59可在初次蚀刻和二次蚀刻期间全部消失和移除。如果第二蚀刻阻挡图案59甚至在初次和二次蚀刻工艺完成之后保留，那么可通过单独移除工艺移除保留的第二蚀刻阻挡图案59。
参考图5D，在包括变窄的隔离绝缘图案58B和第三开口60A的所得结构上沉积用于存储节点的导电层。用于存储节点的导电层可使用CVD或ALD形成至约
Figure A20091000722300261
～约
Figure A20091000722300262
的厚度。
用于存储节点的导电层可包括选自由氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、钌(Ru)层、氧化钌(RuO2)层、铂(Pt)层、铱(Ir)层和氧化铱(IrO2)层组成的组中的一层、或其多层。
移除用于存储节点的导电层以暴露变窄的隔离绝缘图案58B的顶表面。即，实施隔离工艺以使得相邻存储节点61彼此隔离，由此形成存储节点61。存储节点61的隔离工艺可通过CMP或回蚀工艺来实施。此处，当通过回蚀工艺来隔离存储节点61时，隔离工艺可在存储节点61内部空间填充牺牲层之后来实施，以避免存储节点61底部表面受到损伤。
参考图5E，通过湿浸出工艺移除变窄的隔离绝缘图案58B以完成圆柱形存储节点61。用于湿蚀刻浸出的蚀刻化学品可使用BOE或HF溶液。
由于具有第一开口54A的蚀刻停止图案54包围存储节点61的下部外壁，所以即使在湿浸出工艺期间蚀刻化学品渗透存储节点61，但是也能够防止蚀刻化学品接触ILD图案52。这也可以防止产生凹坑缺陷(见图3F)。
而且，由于在湿浸出工艺期间包围存储节点61外壁的蚀刻停止图案54支撑存储节点61，所以可防止倾斜现象。
虽然未显示，但是使用CVD或ALD工艺在存储节点61上形成介电层。介电层可包括选自由氧化锆(ZrO2)层、氧氮化钽(TaON)层、氧化钽(Ta2O5)层、二氧化钛(TiO2)层、氧化铝(Al2O3)层、氧化铪(HfO2)层、氧化锶钛(SrTiO3)层、以及氧化钡锶钛((Ba，Sr)TiO3)层组成的组中的单层、或它们的多层。在第三实施方案中，已经完整地描述形成介电层的方法。
在介电层上形成板电极(未显示)。板电极可包括选自氮化钛(TiN)层、氮化钽(TaN)层、氮化铪(HfN)层、钌(Ru)层、氧化钌(RuO2)层、铂(Pt)层、铱(Ir)层和氧化铱(IrO2)层组成的组中的一层或其多层。
通过上述工艺，可完成根据第四实施方案的半导体器件的电容器。
通过形成具有限定第三开口60A所需要的最小底部CD的第一开口54A的蚀刻停止图案54，可确保第三开口60A需要的最小底部CD。这使得能够确保电容器的预设电容，和防止在湿浸出工艺期间存储节点61的倾斜现象。
而且，隔离绝缘层58具有包括具有不同湿蚀刻速率的氧化物层的多层结构，因此使得能够确保第三开口60A需要的底部CD，并防止第三开口60A的顶部CD增加。此外，第三开口60A可具有比第二开口60的内部区域更大的内部区域.因此，所述电容可具有比预设电容高的电容。
此外，具有第一开口54A的蚀刻停止图案54包围存储节点接触塞53和存储节点61下部的外壁，并因此可防止在湿浸出工艺期间由ILD图案52的损伤所导致的凹坑缺陷。因此，能够防止由凹坑缺陷所导致的问题，例如在电容器上待形成的金属互连和存储节点61之间的电短路、在形成金属互连的掩模工艺期间的图案损坏、以及由于相邻存储节点61之间的桥接现象导致的双位失效。此外，在湿浸出工艺期间，可有效地防止存储节点61的倾斜现象。
根据所述公开的实施方案，通过形成具有第一开口的蚀刻停止图案，能够确保半导体器件需要的最小底部CD。
此外，根据公开的实施方案制造半导体器件的方法可防止在开口区域中产生接触未打开现象。
将制造半导体器件的方法应用于形成接触塞诸如金属接触塞的工艺，确保接触塞和在其下方配置的接触塞之间的最小接触面积，因此防止其间的接触电阻增加。
此外，将制造半导体器件的方法应用于形成电容器的工艺，可防止存储节点的倾斜和桥接现象，并且也可以提供比预设电容具有更高电容的电容器。
因此，制造半导体器件的方法可改善半导体器件的特性，并且还改善生产良品率。
虽然描述了各种实施方案，但是本领域技术人员可显而易见地可做出各种变化和改变。

Claims (22)

1.一种制造半导体器件的方法，所述方法包括：
在导电层上形成蚀刻停止图案，所述蚀刻停止图案具有暴露出所述导电层顶表面的第一开口；
在所述蚀刻停止图案上形成绝缘层；
选择性地蚀刻所述绝缘层以形成暴露出所述导电层顶表面的第二开口；和
增大所述第二开口直至暴露出所述蚀刻停止图案。
2.根据权利要求1所述的方法，其中所述第二开口的顶部尺寸等于所述第一开口的尺寸。
3.根据权利要求1所述的方法，其中所述绝缘层具有包括一个氧化物层的单层结构。
4.根据权利要求1所述的方法，其中所述绝缘层具有包括具有不同湿蚀刻速率的氧化物层的多层结构。
5.根据权利要求1所述的方法，其中所述绝缘层具有包括具有不同湿蚀刻速率的氧化物层的多层结构，所述氧化物层的所述湿蚀刻速率从最下方的氧化物层至最上方的氧化物层逐渐地减小。
6.根据权利要求1所述的方法，其中所述绝缘层的形成包括：
形成第一氧化物层以覆盖具有所述第一开口的所述蚀刻停止图案；
在所述第一氧化物层上形成第二氧化物层，所述第二氧化物层具有低于所述第一氧化物层的湿蚀刻速率；和
在所述第二氧化物层上形成第三氧化物层，所述第三氧化物层具有低于所述第二氧化物层的湿蚀刻速率。
7.根据权利要求6所述的方法，其中所述第一和第二氧化物层中的每一个均包括具有杂质的掺杂氧化物层。
8.根据权利要求6所述的方法，其中包含在所述第一氧化物层中的杂质的重量比(wt.％)大于包含在所述第二氧化物层中的杂质的重量比(wt.％)。
9.根据权利要求6所述的方法，其中包含在所述第一氧化物层中的杂质的重量比相对于所述第一氧化物层总重量为约6wt.％～约10wt.％，包含在所述第二氧化物层中的杂质的重量比相对于所述第二氧化物层总重量为约1wt.％～约5wt.％。
10.根据权利要求7所述的方法，其中所述杂质包括磷(P)。
11.根据权利要求7所述的方法，其中所述第一和第二氧化物层中的每一个均包括磷硅酸盐玻璃(PSG)或硼磷硅酸盐玻璃(BPSG)。
12.根据权利要求6所述的方法，其中所述第三氧化物层包括无杂质的未掺杂氧化物层。
13.根据权利要求6所述的方法，其中所述第三氧化物层包括等离子体增强的原硅酸四乙酯(PETEOS)。
14.根据权利要求1所述的方法，其中所述蚀刻停止图案包括氮化物层。
15.根据权利要求1所述的方法，其中所述第一和第二开口通过相同的光掩模形成。
16.根据权利要求1所述的方法，其中通过干蚀刻工艺实施所述第二开口的形成。
17.根据权利要求1所述的方法，其中使用湿蚀刻工艺实施所述第二开口的增大。
18.根据权利要求1所述的方法，其中使用缓冲氧化物蚀刻剂(BOE)或氢氟酸(HF)溶液实施所述第二开口的增大。
19.根据权利要求1所述的方法，其中所述第二开口包括用于形成存储节点的存储节点孔或用于形成接触塞的接触孔。
20.一种制造半导体器件的电容器的方法，所述方法包括：
在包括存储节点接触塞的衬底上形成蚀刻停止图案，所述蚀刻停止图案具有暴露出所述存储节点接触塞顶表面的第一开口；
在所述蚀刻停止图案上形成绝缘层；
选择性地蚀刻所述绝缘层以形成暴露出所述存储节点接触塞顶表面的第二开口；
增大所述第二开口直至暴露出所述蚀刻停止图案；
沿着所述第二开口的表面轮廓形成存储节点；和
移除所述绝缘层。
21.根据权利要求20所述的方法，其中所述第二开口的顶部尺寸等于所述第一开口的尺寸。
22.根据权利要求20所述的方法，其中具有所述第一开口的所述蚀刻停止图案的形成包括：
在所述衬底上形成具有存储节点接触塞的层间电介质(ILD)层；
使所述ILD层凹陷以使得所述存储节点接触塞的一部分向上突出高于所述ILD层；
形成蚀刻停止层以覆盖突出高于所述ILD层的所述存储节点接触塞；和
选择性地蚀刻所述蚀刻停止层以形成暴露出所述存储节点接触塞顶表面的所述第一开口。
CN200910007223XA 2008-05-21 2009-02-13 制造半导体器件的方法 Expired - Fee Related CN101587860B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080046973 2008-05-21
KR1020080046973A KR100948078B1 (ko) 2008-05-21 2008-05-21 반도체 장치의 제조방법
KR10-2008-0046973 2008-05-21

Publications (2)

Publication Number Publication Date
CN101587860A true CN101587860A (zh) 2009-11-25
CN101587860B CN101587860B (zh) 2011-08-03

Family

ID=41342428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910007223XA Expired - Fee Related CN101587860B (zh) 2008-05-21 2009-02-13 制造半导体器件的方法

Country Status (3)

Country Link
US (1) US7998825B2 (zh)
KR (1) KR100948078B1 (zh)
CN (1) CN101587860B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178049A (zh) * 2011-12-22 2013-06-26 上海华虹Nec电子有限公司 自对准接触孔绝缘层的结构及制备方法
CN103187265A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN105092104A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种压力传感器及其制备方法、电子装置
CN107833888A (zh) * 2016-09-13 2018-03-23 东芝存储器株式会社 半导体装置及其制造方法
CN108231666A (zh) * 2016-12-09 2018-06-29 格芯公司 集成电子熔丝
CN109841623A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 半导体存储器件
CN109994421A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 形成接触洞的方法
CN110085514A (zh) * 2019-04-29 2019-08-02 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN110085586A (zh) * 2018-01-25 2019-08-02 三星电子株式会社 半导体器件
CN111987045A (zh) * 2019-05-22 2020-11-24 美光科技公司 用于存储节点整形的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen
KR101145334B1 (ko) * 2010-05-31 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 제조방법
KR102182153B1 (ko) 2014-08-27 2020-11-24 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10580650B2 (en) * 2016-04-12 2020-03-03 Tokyo Electron Limited Method for bottom-up formation of a film in a recessed feature
US11488859B2 (en) * 2019-12-27 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
EP4258839A4 (en) * 2021-07-19 2024-07-24 Changxin Memory Tech Inc METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE AND SEMICONDUCTOR STRUCTURE

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270555A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6287961B1 (en) * 1999-01-04 2001-09-11 Taiwan Semiconductor Manufacturing Company Dual damascene patterned conductor layer formation method without etch stop layer
KR100388682B1 (ko) * 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
KR100434496B1 (ko) 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
KR100534100B1 (ko) * 2003-12-15 2005-12-06 삼성전자주식회사 콘택 플러그의 상부 측벽을 노출시켜 전하저장전극을형성하는 반도체 소자의 제조 방법들
KR100672816B1 (ko) 2004-03-16 2007-01-22 삼성전자주식회사 반도체 메모리 장치의 캐패시터 형성방법
US7354856B2 (en) * 2005-03-04 2008-04-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascene structures with tapered via portions and improved performance
CN100514596C (zh) * 2006-01-13 2009-07-15 联华电子股份有限公司 金属内连线的制作方法与结构

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178049B (zh) * 2011-12-22 2015-10-14 上海华虹宏力半导体制造有限公司 自对准接触孔绝缘层的结构及制备方法
CN103178049A (zh) * 2011-12-22 2013-06-26 上海华虹Nec电子有限公司 自对准接触孔绝缘层的结构及制备方法
CN103187265A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
CN105092104A (zh) * 2014-05-14 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种压力传感器及其制备方法、电子装置
CN105092104B (zh) * 2014-05-14 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种压力传感器及其制备方法、电子装置
CN107833888B (zh) * 2016-09-13 2022-03-04 铠侠股份有限公司 半导体装置及其制造方法
CN107833888A (zh) * 2016-09-13 2018-03-23 东芝存储器株式会社 半导体装置及其制造方法
CN108231666A (zh) * 2016-12-09 2018-06-29 格芯公司 集成电子熔丝
CN109841623A (zh) * 2017-11-28 2019-06-04 三星电子株式会社 半导体存储器件
CN109841623B (zh) * 2017-11-28 2024-05-07 三星电子株式会社 半导体存储器件
CN109994421A (zh) * 2017-12-29 2019-07-09 联华电子股份有限公司 形成接触洞的方法
CN109994421B (zh) * 2017-12-29 2021-08-10 联华电子股份有限公司 形成接触洞的方法
CN110085586A (zh) * 2018-01-25 2019-08-02 三星电子株式会社 半导体器件
US11948888B2 (en) 2018-01-25 2024-04-02 Samsung Electronics Co., Ltd. Semiconductor device
CN110085514B (zh) * 2019-04-29 2021-06-04 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN110085514A (zh) * 2019-04-29 2019-08-02 上海华力微电子有限公司 Nand闪存结构的双重曝光方法
CN111987045A (zh) * 2019-05-22 2020-11-24 美光科技公司 用于存储节点整形的方法
CN111987045B (zh) * 2019-05-22 2022-02-11 美光科技公司 用于存储节点整形的方法

Also Published As

Publication number Publication date
KR100948078B1 (ko) 2010-03-16
KR20090120921A (ko) 2009-11-25
US20090291542A1 (en) 2009-11-26
US7998825B2 (en) 2011-08-16
CN101587860B (zh) 2011-08-03

Similar Documents

Publication Publication Date Title
CN101587860B (zh) 制造半导体器件的方法
US6667209B2 (en) Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation
US8441077B2 (en) Method for forming a ruthenium metal layer and a structure comprising the ruthenium metal layer
US7169663B2 (en) Semiconductor device with rare metal electrode
JP4111427B2 (ja) 半導体素子のキャパシタ製造方法
KR100408742B1 (ko) 집적회로소자의 캐패시터 및 그 제조방법
CN100524753C (zh) 半导体器件及其制造方法
JP2001237393A (ja) 半導体構造素子の製造方法
US20030054634A1 (en) Method for fabricating semiconductor device
KR100541682B1 (ko) 반도체 소자의 캐패시터 형성방법
JPH11243184A (ja) 高誘電率キャパシタおよび製造方法
KR20060119395A (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
KR100646469B1 (ko) 트렌치 커패시터 제작 방법, 메모리 셀 제작 방법, 트렌치커패시터 및 메모리 셀
JP2005136414A (ja) キャパシタ、それを備えた半導体素子およびその製造方法
KR100640563B1 (ko) 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법
US7361598B2 (en) Method for fabricating semiconductor device capable of preventing scratch
US20030077858A1 (en) Recess Pt structure for high k stacked capacitor in DRAM and FRAM, and the method to form this structure
KR100213263B1 (ko) 강유전체 커패시터 제조방법
US20240206154A1 (en) Semiconductor device and method for fabricating the same
KR20030048883A (ko) 반도체소자의 캐패시터 형성방법
JP4632620B2 (ja) 半導体装置の製造方法
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR20010037840A (ko) 스페이서를 이용한 자기정렬 방식의 강유전체 커패시터 제조방법
KR20090045693A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20140213