CN101567422A - 形成电子器件的方法、电子器件和电子开关器件 - Google Patents

形成电子器件的方法、电子器件和电子开关器件 Download PDF

Info

Publication number
CN101567422A
CN101567422A CNA2009101351517A CN200910135151A CN101567422A CN 101567422 A CN101567422 A CN 101567422A CN A2009101351517 A CNA2009101351517 A CN A2009101351517A CN 200910135151 A CN200910135151 A CN 200910135151A CN 101567422 A CN101567422 A CN 101567422A
Authority
CN
China
Prior art keywords
substrate
pedot
drop
solution
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2009101351517A
Other languages
English (en)
Other versions
CN101567422B (zh
Inventor
海宁·西林豪斯
迈克·J·巴纳克
尼古拉斯·吉姆·斯通
大卫·威廉姆·卓塞弗·维尔森
约翰·达文·麦肯齐
威廉莫斯·西奥多勒斯·斯特凡纳斯·胡
克里斯托夫·威廉·塞莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plastic Logic Ltd
Cambridge Enterprise Ltd
Original Assignee
Plastic Logic Ltd
Cambridge Enterprise Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plastic Logic Ltd, Cambridge Enterprise Ltd filed Critical Plastic Logic Ltd
Publication of CN101567422A publication Critical patent/CN101567422A/zh
Application granted granted Critical
Publication of CN101567422B publication Critical patent/CN101567422B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

形成有机或部分有机开关器件的方法，包含：通过溶液处理和直接印刷沉积导电、半导电和/或绝缘层；通过排斥第二材料溶液的第一图形周围表面能屏障的自对准形成来确定电活化聚合物的高分辨率图形。

Description

形成电子器件的方法、电子器件和电子开关器件
本分案申请是基于申请号为028279751(国际申请号为PCT/GB02/05863)，申请日为2002年12月20日，发明名称为“自对准印刷”的中国专利申请的分案申请。
技术领域
本发明涉及用于沉积结构——例如用于形成有机电子器件——的方法。
背景技术
半导体共轭聚合物薄膜晶体管(TFT)最近开始用于便宜的集成在塑料衬底上的逻辑电路(C.Drury，et al.，APL 73，108(1998))和光电集成器件以及高分辨率有源矩阵显示器中的像素晶体管开关中(H.Sirringhaus，et al.，Science 280，1741(1998)，A.Dodabalapur，et al.，Appl.Phys.Lett.73，142(1998))。已经示出了载流子迁移率高至0.1cm2/Vs且ON-OFF电流比为106-108的高性能TFT。这与非晶硅TFT的性能已经可以相比(H.Sirringhaus，et al.，Advances in Solid StatePhysics 39，101(1999))。
聚合物半导体的优点之一在于它们采用简单廉价的溶液工艺。然而，全聚合物TFT器件和集成电路的制作需要形成聚合物导体、半导体和绝缘体的侧向图形的能力。已经示出了各种构图技术，例如光刻(WO 99/10939A2)、丝网印刷(Z.Bao，et al.，Chem.Mat.9，1299(1997))、软平版冲压(J.A.Rogers，Appl.Phys.Lett.75，1010(1999))和微铸模(J.A.Rogers.，Appl.Phys.Lett.72，2716(1998))，以及直接喷墨印刷(H.Sirringhaus，et al.，UK 0009911.9)。
许多直接印刷技术都不能给出确定TFT的源和漏电极所需的构图分辨率。为了得到适当的驱动电流和开关速度，需要小于10μm的沟道长度。集成逻辑电路的速度比例于迁移率和TFT沟道长度平方的倒数。通过将沟道长度降低一个数量级，工作速度可以提高100倍左右。因此亟需具有亚微米临界部件尺寸的器件的确定，来获得更高的电路性能。
许多直接印刷技术——例如喷墨印刷——无法实现这样高的分辨率。例如，形成在喷墨印刷机的喷嘴处的液滴发射时会有飞行方向的统计偏差，这是喷嘴盘处润湿条件变化造成的。当落在衬底上时，液滴以不可控制的方式分布。两个因素都会导致两条平行印刷的具有几个微米的短沟长度的源和漏TFT电极之间的短路。在UK 0009915.0中，通过在含有表面自由能不同的区域的预构图衬底上进行印刷，克服了这一基于溶液的直接印刷方法通常的分辨率限制。例如，从极性(非极性)溶剂中沉积的材料的沉积仅发生在衬底的亲水(憎水)区域，从而可由确定临界器件尺寸的排斥性表面能势垒控制液滴在表面上的分布。这一技术使得可以印刷具有精确确定的沟道的TFT器件，沟道长度小于5μm。可以使用各种方法来确定表面能图形，例如用聚焦红外激光束局部曝光(见我们的共同未决UK专利申请no.0116174.4)。
利用预先确定的表面能图形的帮助来获得高分辨率印刷的缺点之一在于需要附加的工艺步骤以确定具有高分辨率的图形。对于通常几个μm的临界部件，可使用很多用于表面能预构图的技术，但是亚微米尺度的临界部件的确定变得格外困难和昂贵。
发明内容
根据本发明，给出如下提出的方法和器件。
本发明的各方面给出无需表面能图形的帮助就能确定微米和亚微米尺度的临界部件的方法，分开了印刷材料的第一和第二区域。这种方法可基于自对准表面覆盖层的形成，该层形成在第一材料的印刷图形周围的衬底上，且/或在第一材料的印刷图形周围的衬底的某一区域中。这一表面覆盖层导致第二材料的溶液被第一材料的表面排斥。第二材料的溶液预第一材料周围的表面覆盖层的相互作用可导致第一和第二材料的图形之间形成小间隙。
附图说明
现在将参考下列附图描述本发明：
图1示出第二溶液被具有自对准表面覆盖层的第一材料的区域排斥。
图2示出第二溶液被具有通过暴露在CF4等离子体中而形成的选择氟化表面的第一材料的区域排斥。
图3示出第二溶液被环绕第一印刷图形的表面区域排斥。
图4示出环绕第一液滴的区域的自对准调整，通过在第一材料的溶液干燥过程中沉积表面调整剂来进行。
图5示出环绕第一液滴的区域的自对准调整，通过在干燥过程中分解薄表面层来进行。
图6示出第二溶液被第一材料的选择氟化区域在两个液滴都还是液态时排斥。
图7示出第一导电材料的表面调整，通过表面层的去掺杂来进行。
图8示出用于具有自对准源-漏碘基的TFT的不同器件结构。
图9示出两侧受限的自对准窄线的确定。
图10示出具有小直径的通孔互连的自对准形成。
图11示出自对准TFT的结构，其中表面封盖层用于确定沟道长度并用作器件的半导体层。
图12示出自对准TFT的结构，其中表面封盖层用于确定沟道长度并用作器件的电介质层。
图13示出具有小有源区的自对准LED或光电二极管的结构。
图14示出由自对准印刷方法印刷的PEDOT/PSS的干液滴的光学显微照片。
图15示出用浓度不同的阳离子表面活化剂二-n-癸基二甲基铵基氯(DD50)沉积的自对准PEDOT/PSS液滴的原子力显微剖面和显微照片。
图16示出用自对准印刷方法在PMMA栅电介质(DD50浓度＜1mg/ml)上制作的底栅P3HT TFT的输出和传输特性。
图17示出测量用PVP-PEDOT/PSS混合物制作的自对准PEDOT/PSS电极的源和漏接触以及自对准间隙两端电导率的电流电压特性。
图18示出具有PVP-PEDOT/PSS第一电极的自对准顶栅F8T2TFT的输出和传输特性。
图19示出最初短路的PEDOT/PSS源-漏电极在暴露在O2等离子体下时的电导率降低。
图20示出最初短路的(a.)和c.))以及O2等离子体刻蚀的源-漏电极(b.)和d.))的原子力显微照片以及顶栅F8T2TFT在O2等离子体刻蚀之后的输出和传输特性。
图21示出(a)阴离子SDS和氧离子DD50表面活化剂在带正电的NH3 +端表面和带负电的OH-表面上沉积的自对准PEDOT/PSS的光学显微照片，以及(b)浸入DD50溶液中的Si/SiO2表面在去离子水冲洗之前和之后的红外谱。
具体实施方式
如下所详细叙述的，在衬底的初始制备完成之后，可在衬底上沉积第一材料。在进一步的表面调整和溶液配制之后，可进行材料的第二沉积以及高分辨率部件的形成。下面的描述也描述了这一用于形成短沟道和薄栅晶体管结构以及其它需要尺度小于20μm的临界部件的电子元件和器件的技术的实现。
根据本发明第一实施方案，给出一种方法，其中沉积在衬底第二区域中的第二材料溶液被预先沉积在第一区域中的第一材料的表面排斥。
图1示意性示出这一实施方案。第一材料3首先优选地从溶液中沉积在衬底1上。可使用任何适于制作第一材料的图形的沉积技术。这种技术的实施例有喷墨沉积、溅射涂敷、丝网印刷、胶版印刷、连续膜沉积之后再光刻构图、在含有表面能图形的衬底上进行溶液浇铸或溅射涂敷，等等。在第一材料的沉积期间或之后，在第一材料4的图形周围形成自对准表面层5。这一表面层以某种方式制备，从而它能够排斥沉积下来与第一材料接触的第二材料的溶液6，或者将这种随后沉积的材料流限制在其边界上。可选择第一材料从而它本身给出那些特性。作为选择，可在沉积之后通过第一材料的表面调整来得到这些特性。这些特性可由一项一项技术来获得，因为它可以进行表面调整以获得那些特性，表面调整由各种技术中的某种或多种来进行，包括，但不局限于下列这些：
(a)可选择第二材料的溶液，从而第一材料的表面具有天然的排斥第二材料的墨汁的倾向。
(b)第一材料中的相分凝可导致不同于第一材料体成分的表面成分的形成。
(c)当暴露在表面调整剂的蒸气或液相中时发生第一材料的沉积后表面反应。
(d)第一材料的溶液与具有与表面分凝倾向的成分——即表面活化剂，或含有低表面能成分的分子或聚合物——混合。
(e)通过将第一材料暴露在电磁辐射或进行热处理而引入表面反应。
在进行沉积后表面反应以调整第一材料的表面的情形中，表面反应需要是选择性的，即，应当不会导致衬底表面的调整，或者至少不会导致像第一材料的表面调整那么大程度的调整。然后以如下的方式沉积第二材料：溶液至少部分与第一材料的表面接触。第二材料的溶液被第一区域排斥，干燥时不会发生第二材料7在第一区域的沉积。当第二溶液在衬底表面上干燥之后，在第一和第二材料之间确定一个小间隙。
下面我们讨论方法的几个实施例，通过这些方法可以实现第一材料的表面和第二材料的溶液之间的排斥作用。
如果第一和第二材料不同，例如，如果它们具有不同的极性，那么可以如此配制第二材料的溶液使得它在第一材料的表面上比在裸露衬底上具有更大的接触角，从而它与第一材料接触时将被排斥。例如，如果第一材料是可溶解于极性(非极性)溶剂中的极性(非极性)材料，并且第二材料为非极性(极性)材料，那么可在不能溶解或只很少溶解第一材料的非极性(极性)溶剂中配制第二材料。这种材料的实施例有在水中配制的极性导电聚合物PEDOT/PSS，以及非极性半导电聚合物，例如在像二甲苯这样的非极性溶剂中配制的二辛基芴-联-并噻吩(F8T2)。
另一方面，如果第一和第二材料具有相同或相近的极性，可通过在第一材料沉积过程中或之后但是第二材料沉积之前对第一材料的表面进行选择性调整来实现第二材料的溶液的表面排斥。
这样的选择性表面调整可由不同的技术来实现，包括，但不局限于，第一材料沉积之后进行反应等离子体处理、在第一材料的溶液中混入表面活化剂、将第一材料与相分凝二体共聚物混合，或者在表面选择生长或沉积第一材料。
根据本发明某一实施方案(图2)，等离子体处理包括将表面暴露在气态反应物质——例如四氟化碳(CF4)——下。在合适的等离子体条件下，聚合物材料的表面能够被选择调整而不会同时调整衬底表面。许多碳氢化合物聚合物——例如掺有磺酸聚苯乙烯的导电聚合物聚乙烯基二氧噻吩(PEDOT:PSS)——的、或绝缘聚合物聚酰亚胺的表面可以在玻璃衬底(例如Corning 7059)上通过暴露向低能CF4等离子体而进行选择性氟化，同时玻璃衬底的表面受氟化影响的程度更小。材料11周围的低能氟化表面层12提供了对第二材料13——例如，从水中沉积的另一PEDOT/PSS溶液——的液滴的有效排斥。
另一替代技术是在第一材料的溶液中混入表面活化剂。表面活化剂为含有极性/离子性亲水头基和非极性憎水尾基的两性分子。当表面活化剂和溶剂(例如水)的溶液与表面接触时，表面活化剂在界面处分凝出来以形成单分子界面层。当表面、界面分子与非极性媒介接触时(即，例如在自由表面与空气接触的情形中)，表面活化剂的非极性基分凝到表面/界面并形成低能憎水表面覆盖。在与极性媒介接触的情形中，表面活化剂的极性基将吸到界面上。
当在溶液表面形成表面活化剂分子的密堆单层时，在所谓临界胶束浓度(CMC)时表面活化剂的表面活性达到最大。在CMC之下表面层更不致密，在CMC之上胶束形成在溶液体内，会是球状的、棒状的或层状的。溶液的表面/界面能通常会随着表面活化剂浓度的增大而降低，在CMC处达到最小，在CMC之上保持常数。对于特定的溶剂/表面活化剂组合，加入会补偿电荷密度的平衡离子、电解质等会影响CMC。CMC还取决于pH，以及表面活化剂憎水基的长度。技术上，表面活化剂在去污剂、泡沫、用于乳胶的稳定剂、弥散体的配方中有广泛的应用(M.R.Porter，表面活化剂手册(Handbook ofSurfactants)，London，Blackie Academic & Professional(1994))。
不同种类的表面活化剂如下进行区别：阴离子(阳离子)表面活化剂含有像R＝CnH2n+1这样的非极性长烃基，以及像羧酸基RCOO-、磺酸基RSO3 -、硫酸基ORSO3 -或磷酸基ROPO(OH)O-这样的带负电(正电)的极性基。两性表面活化剂带有带正电和带负电的基。对于非极性烃基短的长度来说，表面活化剂可溶解于水中，对于更长的链，聚合物可能只溶解于极性更弱的溶剂——例如酒精——中。由于不溶于水的脂肪酸的形成，某些阴离子表面活化剂——例如羧酸盐——在低pH值下在水溶液中是不稳定的。
大多数阳离子表面活化剂基于含有带正电的NH3+基的分子，而这些分子又基于季铵。一个实施例是DD50。阳离子表面活化剂优选地在许多带负电的表面——例如塑料表面、二氧化硅或玻璃表面——上自组织。
非离子表面活化剂含有不会电离但是容易因为，例如，氢键结合作用而与水分子相互作用的水溶性基，例如醇或醚基。非离子表面活化剂的实施例有乙氧基醇。由于其在水中更低的溶解度，非离子表面活化剂会具有比阴离子表面活化剂更低的CMC。它们还表现出不同寻常的溶解度特性。在所谓浊点之上，溶解度随温度而下降。由于在溶液体内更低的溶解度和在酸性溶液中良好的稳定性，许多非离子表面活化剂显示出强的表面活性。对于长EO链(n＞6)，乙氧基醇——例如(EO)nC12H25OH——是水溶性的，而对于短EO链(n＜4)，它们是不溶于水的。
当表面活化剂分子分凝到第一材料膜的表面上时，它们围绕第一材料形成具有与第一材料体内极性相反的表面极性的表面密封层。表面分凝在溶液中就发生或在干燥时发生，但是也可通过附加的处理步骤来促进，例如在第一材料沉积之后的退火步骤。例如，如果第一材料是极性材料，表面活化剂分子分凝到表面上降低了表面能，导致由表面活化剂的非极性基形成的排斥性表面封盖层。
为了使第二溶液的排斥最有效，优选地表面活化剂分子不溶解于第二溶液的溶剂中。否则，第一材料周围的表面活化剂封盖层的溶解将会降低施加到第二溶液上的排斥力。可通过对第一和第二材料的沉积使用不同溶剂来避免溶解。例如，有可能使用溶剂的混合物来进行第一材料的沉积，混合物中有第一溶剂和第二助溶剂，其中第一溶剂可以溶解第一材料但不溶解表面活化剂，第二助溶剂易于与第一溶剂混合，用于溶解表面活化剂。在此情形中，第二材料的溶液将仅含有溶解第一材料的溶剂，而不含有溶解表面活化剂的助溶剂。不溶于水但能溶于醇——例如乙醇或异丙醇——的表面活化剂的实施例有具有短EO段的乙氧基醇，例如5EO-C12H25，或二辛基钠硫代丁二酸。像异丙醇这样的醇可容易地与水混合，可用于与PEDOT-PSS的溶液一起共沉积不溶于水的表面活化剂。
即使表面活化剂是水溶性的，在与第二材料的水基溶液接触的第一材料表面上，表面活化剂覆盖也可以是足够稳定的。在第二溶液被表面能的力量推回之前第二溶液与第一材料表面接触的短时间尺度上，不会发生显著的溶解。对于导电聚合物——例如PEDOT/PSS——的水基溶液来说，成功地使用了水溶性表面活化剂，例如十二烷基硫酸钠(SDS)、像卵磷脂(卵-PC)这样的天然表面活化剂，或氟化表面活化剂，如从Ausimont(www.ausimont.com)可以买到的商标为Fluorolink的那些或来自Bayer的Bayowet。在此情形中，经常观察到经水溶性表面活化剂调整的PEDOT/PSS表面的水接触角并不总是稳定的。这样的表面活化剂常常在开始时显示出高的接触角，但是随时间流逝而减小，估计可能是因为PEDOT/PSS表面上的表面活化剂层溶解到表面上的水滴中去了。在此情形中，当第二液滴印刷到与第一图形相邻的区域中从而当散布在衬底上时它仅与第一图形的接触线接触而不是部分沉积到第一已印刷图形的顶上时，实现了第一已印刷PEDOT/PSS图形对第二水基PEDOT/PSS液滴的更可靠的排斥以及成功的沟道界定。如果第二液滴印刷到第一图形表面顶上，那么在许多情形中，第二液滴不会从第一图形上流走，并且在一段时间之后开始浸润第一图形。因此，当使用能溶解于第二材料的溶液中的表面活化剂时，必须小心以使印刷容差足够小从而第二液滴不会印刷到第一材料之上。
此外，优选地表面活化剂紧密地结合到表面上。这可以通过，例如，如下方式来实现，选择表面活化剂，其头基具有与第一材料表面上的带电基所带电荷相反的电荷。在许多沉积条件下，PEDOT/PSS具有负的表面电荷，因为PSS成分趋向于分凝到表面，提高表面上SO3 -基的密度。如果在这种情形中使用像DD50这样的阳离子表面活化剂，则与像SDS这样的阴离子表面活化剂相比，会导致表面活化剂与表面更紧密的结合。
溶液中表面活化剂的浓度通常在CMC量级。在CMC，表面活性达到最大，并形成密堆表面层。对于高得多的浓度，表面活化剂形成相分离结构，例如在材料体内的胶束结构，会对材料的形态和电子特性造成不利影响。对于许多器件应用来说，表面活化剂浓度应当处于为第二材料的沉积提供足够表面排斥所需的最小值上，以便使离子扩散所引起的潜在的器件不稳定性最小化。
在在水中配制PEDOT/PSS的情形中，对于第一沉积，可以从醇助溶剂中共沉积为醇但不溶于水的表面活化剂，而对于第二沉积，可使用溶解于水中的纯PEDOT/PSS。表面活化剂在第二材料的溶剂中的溶解度需要足够低以使在第二液滴干燥的时间尺度上避免表面层的溶解。也可通过以干燥更快的方法沉积第二材料来避免表面活化剂外壳的溶解，这些方法有，即，利用相交换墨汁从热溶液或者甚至从熔融体中沉积、沉积到加热的衬底上，或者提供像氮气这样的干燥气体来加速第二材料的干燥。
表面分凝会在沉积和在通常方法进行干燥的过程中发生，或者有可能有必要通过蒸发速率控制、温度控制或随后的退火来促进该过程。有可能需要一个热步骤来辅助这一分凝过程。有可能有必要进一步如上面描述的用等离子体氟化过程那样进一步调整分凝层。
根据本发明这一方面，改变第一材料表面极性的替代技术基于将由极性和非极性单体组成的二体共聚物与第一材料混合。如果第一材料具有极性特性，则体共聚物的非极性单体会分凝向表面并形成第一材料的非极性密封，可用于排斥第二极性材料的溶液。合适的体共聚物有聚氧化乙烯(PEO)和聚二甲基硅氧烷(PDMS)的体共聚物，或像聚二辛基芴这样的非极性共轭体和像PEO这样的极性非共轭体的体共聚物[P.Leclere，Adv.Mat.12，1042(2000)]，或由导电和半导电体组成的体共聚物(C.Schmitt，Macromol，Rapid Communications 22，624(2001))。这样的聚合物或者溶于水或者溶于易与水混合的极性溶液，且能够与配制于水中的像PEDOT:PSS这样的导电聚合物共沉积。页可以使用其它表面分凝或两性分子，例如具有亲水表面作用的半导体纳米晶体。
选择性调整表面的另一技术是与第一材料共沉积极性不同从而会与第一材料相分离的组分材料。组分材料优选地为比第一材料具有更低的表面能，从而具有分凝到表面的趋势。所需的相分离形态为与覆盖第一材料顶部表面的组分材料的垂直相分离。引入垂直相分离的技术可从对聚合物光伏器件的研究中获知，在这些器件中也需要类似的形态(然而是因为不同的原因)。垂直相分离可通过与第三材料与第一材料相比更低的溶解度来引入，从而当溶液干燥时它首先从溶液中析出。作为替代，垂直相分离可通过在沉积之前调整衬底表面以降低第一材料和衬底表面之间的界面能来引入。利用它实现了成功的表面排斥的这种垂直相分离系统的实施例有从水/异丙醇混合物中与聚乙烯基苯酚(PVP)共沉积的PEDOT:PSS溶液。
可通过从溶剂混合物、像异丙醇这样具有比水更低的沸点的PVP助溶剂中沉积来促进更多憎水PVP聚合物的垂直相分离。当溶液从表面干燥时，异丙醇在表面干燥，促进富PVP表面层的沉积。
选择调整第一区域的表面的又一方法是通过沉积后溶液覆盖或蒸气暴露步骤来应用环绕第一材料的选择性表面覆盖层。表面覆盖材料可以是表面活化剂、体共聚物表面活化剂、自组织单层，能够与第一材料表面上的功能基但是不与表面上的功能基形成共价键，或者其它选择性连接到第一沉积表面但是不，或者至少不以相同程度，连接到衬底表面的材料。
这种过程的实施例有，将含有第一PEDOT/PSS图形的衬底浸入含有阳离子表面活化剂的溶液——例如DD50的水溶液——中。在浸入之前，将PEDOT/PSS图形在150℃的温度下进行退火以使PEDOT/PSS不溶于水。在浸入覆盖步骤过程中，表面活化剂在PEDOT表面形成表面覆盖。尽管我们不想束缚于理论，但是可以相信表面层是由PSS带负电的SO3 -与阳离子表面活化剂的正头基之间有利的相互作用形成的。
另一实施例是用PVDF/DMA溅泼印刷到共轭聚合物半导体衬底表面上的PEDOT:PSS。共轭聚合物半导体的实施例有聚(二辛基芴-联-并噻吩)(F8T2)或聚(3-己基噻吩)(P3HT)。PVDF溶液在旋涂、刮涂、喷墨印刷或其它材料沉积步骤过程中从F8T2表面去湿到PEDOT:PSS区域上。然后PVDF用作以后沉积的构图表面。
根据本发明另一方面，从第一材料的表面选择生长第三材料。这种第三材料的实施例有，通过用链聚合引发剂使表面功能化，以受控方式从第一材料的表面生长出来的聚合物刷。这一链聚合可以是受控原子团聚合，例如原子转移原子团聚合(ATRP)，引发剂可以是2-溴-2-丙酸酯衍生物。也可使用其它“活跃的”聚合，例如阴离子、阳离子、开环复分解。这些聚合使得可以在用合适的引发剂使表面功能化之后形成共价结合的聚合物。在本发明中，选择的表面是PEDOT:PSS层。在表面上引入引发剂之后，随后在存在或不存在溶剂的情形下将其暴露向单体或催化剂会在表面上产生可厚至数百纳米的聚合物刷。它们的憎水特性提供了化学上和机械上坚固的憎水层以排斥随后的液滴。
在本发明这一实施方案的另一实施方案中，在第一印刷图形沉积之后通过化学镀生长表面覆盖层。在第一沉积后步骤中，催化表面引发剂选择沉积在第一材料的表面上。然后这一表面引发剂在衬底浸入含有第三材料前置体的浴器中时催化表面反应(Z.J.Yu，Journal ofthe Electrochemical Society 149，C10(2002))。
根据本发明另一实施，通过电化学过程从第一材料的表面生长表面覆盖层。在这一情形中，第一材料必须是导电或者半导电材料，沉积之后在其上制作电接触。然后将整个结构置于含有表面覆盖材料前置体的溶液中，当在第一材料的图形和溶液中的反电极之间施加电压时在第一材料的表面上发生氧化或还原反应。在进一步的处理——有可能包括干燥或固化——之后，可以在衬底上施加第二沉积材料，其中可见普通的排斥形成了小的、再现能力强的间隙。
尽管我们不想束缚于理论，但是可以相信当第二材料被第一材料表面排斥时形成的第一和第二材料之间的间隙的宽度由第二材料的溶液在衬底上的干燥方式来决定。如果第二液滴的溶液的接触线在干燥过程中没有钉在衬底上，那么第二溶液的接触线将会因为干燥而从第一区域的边界移开，可获得长度几个微米的间隙(图1(c))。在其它限制情形——接触线一与第一区域边界接触就钉住了——中，间隙宽度由第一材料上的表面层的宽度确定，可以是分子尺度的(图1(d))。
确定第一和第二区域之间间隙的第二溶液干燥方式可以受各种因素影响，包括，但不局限于，衬底表面极性、衬底表面粗糙度(粗糙表面趋向于钉住接触线)、温度、衬底之上的气体气氛、外部电、磁或重力场的存在，以及表面张力、粘度和溶剂或第二溶液的溶剂混合物的沸点。
根据本发明另一实施方案，给出在第一材料溶液的干燥过程中调整环绕第一图形的衬底表面以便为在第一图形边缘周围自对准的第二材料的沉积形成表面能势垒的方法。此处公开几种方法，能够形成这种环绕第一图形的自对准表面能势垒。
当液态液滴散布在湿润衬底的表面上时，在液滴周围形成所谓的前置体膜(见，例如，Souheng Wu，聚合物界面和吸附(PolymerInterface and Adhesion)，Marcel Dekker Inc.，New York(1982))。前置体膜远薄于体液滴的典型厚度，并越过体液态液滴的宏观接触线延伸。在某些情形中，前置体膜细分为稍微厚一些的次膜和厚的主膜。
随着第一液滴16的干燥，这在体液滴的边缘周围导致非常薄的材料膜，可用于在每个液滴周围精确确定的区域中选择调整表面能(图3)。可通过等离子体处理、混合在第一材料溶液中的表面活化剂，或其它技术以与上面所描述相同的方法来选择调整干燥前置体膜19的表面。然后它可用于排斥第二材料的溶液。这一方法在下面的意义上与前述方法不同：前置体层——因而形成于第一材料18和第二材料20之间的间隙——的宽度可以由衬底上的湿润条件来控制。对第一材料的溶液来说，衬底越湿润且其表面能越低，则液滴周围的前置体膜越宽。这一方法通常不允许形成分子尺度的间隙，但是允许形成微米尺寸的间隙。对于许多应用来说，临界部件在亚微米尺度并非重要的，更重要的是以非常高的成品率形成间隙。如果第一和第二区域之间的间隔在微米量级，那么更容易得到高成品率。
尽管前置体膜非常薄，在某些情形中，有可能需要进一步降低其厚度甚至在第二材料的印刷之后将其除去，以便，例如，降低第一导电和第二导电区域之间的电导。这可以通过在第二材料沉积之后将完成的结构进行物理腐蚀处理——例如等离子体腐蚀步骤——来实现。通过调节腐蚀时间，这一处理除去了第一和第二区域之间非常薄的干燥前置体膜，而不会显著减薄厚得多的体区域(图2(d))。
在第一已印刷液滴周围确定已调整表面能的区域的另一可能性是利用第一液滴的干燥方式(图4)。如果第一液滴的接触线最初没有钉在衬底上，即，在接到衬底上之后，第一液滴23的直径在干燥过程中一直收缩，直到干燥液滴的粘度高到接触线无法再移动时才最后钉住。如果再溶液中混入与衬底键合或结合具有高亲合力的表面调整剂，则当液滴后退时表面调整剂附接到裸露衬底表面，调整第一液滴25周围从初始位置延伸到液滴接触线最终位置的区域中的表面能。已调整表面能的这一区域可随后用于排斥第二已印刷液滴26并在两个已印刷区域之间以仅取决于第一液滴干燥方式的宽度确定自对准间隙。这种表面调整剂的实施例有能够将它们自己附接到衬底表面上的功能基上的表面活化剂。在具有带负电的表面基——例如玻璃或SiO2衬底表面上的OH-基——的极性衬底表面情形中，使用阳离子表面活化剂，例如DD50。在具有带正电的表面基——例如用含有NH3 +基的自组织单体调整了的玻璃衬底——的极性衬底表面情形中，使用阴离子表面活化剂，例如SDS。能够与终止于，例如，COOH基的亲水表面结合并使表面憎水的表面调整剂的另一实施例有烷基胺衍生物CH3(CH2)n-1NH2[S.W.Lee et al.，J.A，.Chem.Coc.122，5395(2000)]。当混合到第一材料的溶液(也可以含有助溶剂以便于表面调整剂在溶液中的溶解)中时，烷基胺衍生物沉积在溶液液滴后退的表面区域中，导致窄的憎水表面区域在已干燥材料最终边缘周围的形成。
当然还有可能在表面调整剂围绕第一液滴自对准沉积之后，进行选择性化学反应，其中另一表面调整剂选择性地在已调整表面区域上发生反应以进一步提高表面能反差。
一个相关的用于确定第一区域周围自对准表面能图形的方法是在第一材料的沉积之后将衬底进行热退火步骤。如果如果衬底的热膨胀系数大于第一材料，那么第一液滴将会在衬底上收缩。如果第一材料的溶液含有选择分凝到第一材料和衬底的界面上并调整界面能、形成界面层25的制剂，则收缩的第一区域将在身后留下表面能被调整的衬底暴露区域，表面能的调整是由于第一区域曾与衬底接触而造成的。这种制剂的实施例有与非极性衬底接触的第一材料极性溶液中的非极性分子或聚合物。
另一方法基于第一溶液后退造成的表面形貌调整。如果，例如，在其最初接触线与接触线的最终位置之间，溶剂与衬底以增大表面粗糙度的方式——例如通过衬底的膨胀或通过选择性溶解衬底表面层的一种组分——与衬底发生相互作用，则第一液滴周围所得的粗糙度增大了的区域可被用来在第二液滴试图散布到粗糙度增大了的区域中时钉住第二液滴的接触线。已知表面粗糙度会促进接触线钉扎。这一效应可被用来防止第二材料的溶液与第一材料的区域发生接触。
确定第一液滴周围已调整表面能的其对准区域的又一方法是将第一液滴的溶液与能够扩散到第一材料的区域之外并调整第一区域周围衬底上一个小区域的表面能的制剂混合。将衬底在更高的温度下退火会促进非固定制剂的表面扩散。在此情形中，表面已调整区域的宽度由进行表面扩散的时间和温度来控制。
在图5中公开了确定第一区域周围这种自对准表面能图形的又一方法。在此情形中，衬底27具有憎水性表面，被可溶解于用于第一液滴沉积的溶剂中的极性材料28的薄膜覆盖。当第一液滴在衬底上从其初始直径收缩时，它局部溶解其边缘周围的极性膜，暴露出区域31中掩埋憎水性衬底的表面，该区域与第一材料的边缘自对准。如果第二材料32的溶液沉积到与第一材料的区域相邻的表面区域中，则当第二材料的溶液与环绕第一材料边缘的憎水性区域接触时它被排斥。极性材料28在第一材料的溶剂中的溶解度需要足够低以促进液滴的初始散布，随后，一旦层28溶解到第一材料的溶液中，液滴就缩小。
干燥方式和表面能势垒宽度可由以下条件控制：衬底表面的表面能——即接触角、液态溶液在衬底上的表面和界面张力、影响第一液滴干燥时间的衬底温度、衬底上的气体气氛、电、磁或重力场的存在，等。
调整第一导电材料42表面条件的又一方法是使表面层去掺杂(dedope)或将其载流子耗尽(图7)。在导电聚合物情形中，使表面层去掺杂导致具有已调整表面能和溶解特性的非导电表面层43。去掺杂可由，例如，电化学去掺杂来进行。然后将第二沉积的材料44置于第一层附近或其顶部上，其中由耗尽或去掺杂层的厚度确定间隙。
在本发明某一实施方案中，第一材料和第二材料是不同的材料，包括，但是不局限于，导电聚合物，通过，例如，溶液处理技术沉积在衬底上。
在本发明另一实施方案中，限制层和感兴趣的材料是类似的，或者实际上就是同种材料，包括，但不局限于，导电聚合物材料。
在某些情形中，例如绝缘体分凝到第一液滴表面的情形，有可能必须在第二材料的沉积之后除去表面覆盖层。在某些导电沟道将与已印刷自对准源和漏电极接触的TFT器件结构中，载流子注入可能因为绝缘表面覆盖层的存在而被耗尽。通过清洗步骤、物理腐蚀步骤或其它受控材料去除技术可以实现选择性去除。在底栅TFT结构(图8b至d)，或如图12所示沟道材料在沟道材料之下的情形中，这并非必须的。
在所有情形中，两个已印刷图形之间的自对准间隙的形成可被用于任何已印刷图形形状，即，确定两个单独的已印刷液滴之间的间隙，或确定线性尺度的第一图形——例如，以具有更大接触面积的叉指阵列形式——之间的间隙。
在本发明某一实施方案中，第一材料沉积在表面上然后表面被调整。然后沉积第二材料，从而在第一和第二材料之间存在选择性排斥。然后通过选择性溶剂溶剂或某些其它技术除去第一层，从而暴露出来的表面是经过调整的，以用于进一步的处理(具有相邻的、精确确定的第二材料层)。
在本发明某一实施方案中，外部引导或限制作用——例如电场、重力影响或实际上一个操纵探针——被用来从物理上将还是液态形式的已沉积材料转移或保持在有利的构造。
已沉积材料可同时置于靠近由于溶剂的不同特性而发生排斥的表面上。基本前提是使用两种不会互相混合从而在通常环境下互相排斥(例如极性和非极性)的溶剂。设想已沉积材料在化学组分上不同或类似。这一技术的进一步调整是对两种以沉积材料都使用表面调整添加剂或基。这些材料特性上可以是基于水或溶剂的，可以是类似的或不同的材料。这些表面活性剂或基在同时沉积或分别沉积(但没有干燥)且相邻时，由于位阻或电学排斥而发生相互作用并互相排斥(图6)。
此处公开的方法可用于一系列电子器件的受控制作。
如果第一和第二材料位导电材料，它们可用作薄膜晶体管的源和漏电极，两个区域之间的自对准间隙形成TFT的沟道。某些TFT结构是有可能的，例如源和漏电极印在衬底顶上(图8(a))或直接印在半导电层顶上(图8(b))的顶栅TFT，以及源和漏电极可在半导电层任一侧上的底栅TFT(图8(c)和8(d))。应当注意结构(b)和(c)更好，因为它们可以更有效地从源-漏电极直接向TFT积累沟道中注入电荷。
利用上面的技术，还有可能制作两侧都受限制的狭窄部件(图9)。在第一步中，在第一区域53和第二区域55之间形成精确确定的间隙。通过使用像如上所述的CF4等离子体处理这样的技术，第一和第二材料的表面制备在低能状态。随后可在间隙区域中印刷第三材料56，通过与第一和第二区域之间的排斥性表面相互作用可将第三材料限制在间隙区域。如果第三材料是像PEDOT/PSS这样的导电材料，就可以印上狭窄的导电线，与受限导电线的宽度相比宽度显著减小。
这种结构的实施例有极性衬底——例如玻璃——或具有聚乙烯醇顶层的衬底上的绝缘非极性聚合物——例如经过表面调整的PVP或聚酰亚胺——的第一和第二区域。这样的结构能够限制PEDOT:PSS的水基导电聚合物溶液的液滴，能够确定狭窄的导电线。这种线可用作，例如，电子电路中的互连，或用作TFT器件中的栅电极，在这种TFT器件中，源/漏和栅电极之间的交迭电容降低了。即使第三材料没有完全限制在间隙区域，远离被双重限制的线的中心的绝缘体增大的厚度也将用于进一步减小与下层电极的交迭电容(图9)。
我们的方法另一有效的应用是通孔互连的高分辨率确定。在UK9930217.6中，描述了用于通孔形成的方法，它基于通过溶剂的局部喷墨沉积而造成的层结构局部溶解。为了确定尺度小于溶剂液滴直径的通孔，必须在衬底表面上限制溶剂液滴。这能够以下面的方式来实现。以与前面部分的描述类似的方法，可以在衬底表面上确定自对准限制结构60、62，衬底包含要建立电互连的掩埋电极58。掩埋电极被电介质层59覆盖，要在电介质层59上开出通孔互连。这种结构的实施例有具有PEDOT:PSS下层电极的PVA层上经过表面调整的PVP或聚酰亚胺非极性限制结构。如果在这样的结构上沉积对电介质层来说良好的溶剂63，只要非极性聚合物不溶于异丙醇，则该溶剂只能溶解形成在两个非极性区域之间的间隙中的电介质层。结果，形成了尺度由非极性自对准限制区域之间的间隙的尺寸来确定的通孔(图10)。
除了电极之外，上述方法还可用于确定自对准电子器件的其它组件，例如有源半导电层本身或栅电介质层。
图11示出根据本发明的自对准晶体管器件的示意性剖面图，该器件具有底栅66、栅电介质67、自对准源-漏电极68和70。在这一器件中，用于自对准印刷的表面调整层69位半导电材料，它还形成器件的有源半导电层。在这一情形中，重要的是第二液滴的干燥方式导致第一和第二电极之间的密切接触。半导电表面调整层69可由，例如，能够从表面上生长聚合物刷的技术——例如受控原子团聚合——来生长。
图12示出根据本发明的自对准晶体管器件的示意性剖面图，改期间具有半导电层72、自对准源-漏电极73和75，以及栅电极77。在这一器件中，用于自对准印刷的表面调整层74和76位电介质材料，它还形成器件的栅电介质层。还是在这一情形中，重要的是第二液滴的干燥方式导致第一和第二电极之间的密切接触。半导电表面调整层74和76可由，例如，能够从表面上生长聚合物刷的技术——例如受控原子团聚合，例如PMMA的表面初始化聚合——来生长。
现在将通过下列实施例来描述本发明。
实施例1-CF4表面处理
在图2中示出形成自对准源-漏TFT的RF等离子体辅助气相过程的实施例。在这一实施例中，CF4等离子体相对于玻璃衬底选择性调整第一沉积PEDOT:PSS层。这一情形中的衬底为玻璃衬底或玻璃衬底共轭聚合物半导体薄膜，例如F8T2。表面调整主要用于排斥随后材料的沉积。然而，它还可用于电学上或相反地钝化第一沉积材料的近表面或边缘区域，或者改变膜的近表面或边缘区域的溶解度。这可用于点穴上绝缘或增大第一和随后沉积的材料之间的间隙。
下一步骤包括在第一印刷上或附近印刷或沉积第二材料。由于第一表面的排斥特性，第二印刷的材料钉扎在第一液滴所确定的边缘。在氟化PEDOT:PSS的情形中，这导致两个PEDOT:PSS区域之间的极小间隙。
利用溶剂冲洗和氧等离子体腐蚀制备清洁衬底，在这一实施例中为玻璃。将衬底装在喷墨头之下，液态导电聚合物PEDOT/PSS(BAYTRON P，Bayer)被注入收到请求即滴落的喷墨头(DOD)，并沉积，从而后续的液滴互相接触，形成连续线图形。也可设想采用其它溶液印刷技术，例如连续喷墨、凸版和凹版印刷、丝网印刷以及垫料冲压。液滴在这一阶段是未被限制的，其散布由衬底和在通常蒸发条件下的干燥来确定。此外，干燥过程可以由热空气干燥、超声波干燥或其它强制条件来辅助，但这并非必要的。然后通过在50指250W的功率下利用CF4等离子体腐蚀对已印刷材料进行表面调整30s至10min。CF4等离子体使衬底上的PEDOT/PSS变成憎水性的，而玻璃衬底的表面保持基本亲水性。然后将衬底重新装在印刷头下，在靠近第一表面已调整PEDOT/PSS处沉积第二PEDOT/PSS图形。喷出的液滴散布到第一PEDOT/PSS图形的憎水性表面，但被该表面排斥。如果PEDOT/PSS第二图形的液滴沉积在，或部分沉积在第一PEDOT/PSS图形顶上，则我们观察到第二图形的液滴被排斥，流下第一图形的表面，并以第二PEDOT/PSS图形的接触线靠近第一PEDOT/PSS图形的接触线的方式干燥。第二液滴与第一PEDOT/PSS图形的边缘一致。
照这样，有可能在第一和第二已印刷PEDOT图形之间得到非常小的间隙。间隙宽度取决于PEDTO液滴流下第一PEDOT图形之后在衬底上的干燥方式。在亲水玻璃衬底上，利用原子力显微镜测量到了窄至小于100nm的间隙。第一和第二PEDOT图形之间导电性的测量显示两个图形之间的间隙仍然是精确确定的，在两个图形之间不存在短路。
实施例2-表面活化剂调整墨汁
对于第一PEDOT电极图形的喷墨沉积来说，在PEDOT:PSS墨汁中混入了不同的表面活化剂分子，墨汁由1∶1的水和PEDOTBaytron PH——如从Bayer可买到的——的混合物与各种浓度的表面活化剂组成。使用了阳离子(DD50)、阴离子(SDS，Fluorolink)和非离子表面活化剂(EOmCnH2nOH形式的烷基乙氧基化表面活化剂)，浓度在1mg表面活化剂/ml PEDOT/PSS原液和＜0.1mg表面活化剂/ml PEDOT/PSS原液之间。在DD50和乙氧基化表面活化剂的情形中，墨汁由PEDOT/PSS原液在水中的混合物与表面活化剂在异丙醇中的溶液组成，因为DD50和烷基链长于n＝5的乙氧基化表面活化剂都不是水溶性的。
表面活化剂调整墨汁被喷墨沉积到一系列具有不同表面极性的不同衬底上。使用7059玻璃衬底，通过O2等离子体处理(250W，10min)来浸润，等离子体处理在衬底上产生大量带负电的OH-功能基。还用季铵化胺自组织单层来调整亲水玻璃衬底以产生终止于正NMe3 +表面基的极性表面(P.K.Ho，Adv.Mat.10，770(1998))。玻璃衬底还用PVP和PMMA聚合物层覆盖。通过短暂的低能O2等离子体腐蚀步骤(100W，30s)在亲水浸润状态下制备聚合物表面。在PMMA情形中，这一步骤是必须的，因为表面憎水性太强以至于不能进行PEDOT连续图形的喷墨印刷。在所有情形中，表面活化剂调整PEDOT液滴在干燥之后在衬底上都具有比纯PEDOT液滴更大的半径，这是因为表面活化剂所引入的表面能降低。这是表面活化剂在干燥过程中分凝到表面的证据。
在第一电极图形沉积之后，在100-150℃的温度下对玻璃衬底进行退火以从PEDOT中除去残余的水，并进一步促进表面活化剂的分凝。在第二组实验中，在第一PEDOT电极沉积之前没有对衬底进行退火。
对于第二PEDOT电极，我们使用了未经调整的PEDOT/PSS原液以及含有用于第一PEDOT图形沉积的墨汁的相同表面活化剂。对于第一液滴排斥第二液滴的墨汁的能力没有观察到不同。
在用于第二和第一电极的墨汁相同的情形中，在第一图形之后马上印刷第二电极图形，在某些情形中，甚至在第一电极还部分是液态时就沉积。即使在这一情形中，也观察到了两种液滴之间的排斥。
利用某些表面活化剂，例如水溶性SDS，当第二液滴的墨汁没有直接印在第一液滴上，只是在第二液滴在衬底上进行散布运动过程中与第一电极边缘接触时，无短路源-漏电极的成品率更高。我们相信这是因为第二液滴的水基墨汁与表面活化剂外壳接触时表面活化剂覆盖的部分溶解所导致的。我们可以将印刷距离s定义为第一液滴的便于与第二液滴撞击到衬底表面上时的中心之间的最小差距。如果第二液滴在与衬底撞击之前在空气中具有直径d1，而在衬底的同质区域中散布运动过程中具有最大直径d2，则印刷距离s应当在d1/2+Δ＜s＜d2/2的范围内。Δ为安全距离，Δ越大，第二液滴的接触线冲击到第一液滴的边界上所携带的动能越小。对于Δ≥20μm，观察到可靠的印刷，即使在第二液滴的墨汁没有流下第一PEDOT图形的情形中也是如此。图14示出玻璃衬底(a)&(b)上和PMMA衬底(c)&(d)上的自对准第一和第二液滴的光学显微照片。第一液滴是圆形的，而第二液滴变形了，以适应第一液滴的圆形。
观察到表面极性对自对准印刷的可靠性有显著影响，依据是源和漏之间短路的器件数目。在表面上具有高密度带负电的羟基的经等离子体处理的玻璃表面上，阴离子表面活化剂——例如SDS——显示出比阳离子表面活化剂——例如DD50——差得多的可靠性。另一方面，在经SAM处理，终止于NH3 +的表面上，SDS显示出比DD50好得多的可靠性(图15)。这解释为表面活化剂调整第一液滴边缘周围有限宽度的表面区域，当第二液滴试图散布到这一环绕区域中时产生排斥力。当第一液滴在干燥过程中在衬底上稍微后退，但是接触线还没有固定时，或者通过表面活化剂扩散到第一液滴所占据的区域之外，则会发生这一表面调整。在液滴散布过程中，表面活化剂还会附着到表面并迫使接触线后退一些-＞“autophobing”。如果头基具有与衬底表面上的功能基所带电荷相反的电荷，则在环绕第一液滴的区域中调整衬底表面的能力增强。
由红外光谱直接检验表面活化剂调整衬底表面的能力(图15b)。当经带负电的O2等离子体处理过的衬底浸入DD50溶液中时，在浸入之后所获取的红外谱显示出DD50分子结合到衬底表面上的证据。即使将衬底在水中冲洗之后还观察到DD50的标志信号。在带正电的表面上，没有观察到DD50沉积的证据。对于SDS得到了相似的结果。
通过改变表面活化剂在第一PEDOT电极溶液中的浓度得到了液滴周围区域中的衬底表面调整的进一步证据。发现，PEDOT溶液中DD50浓度越小，在第一和第二电极之间形成的间隙越小。图16示出DD50浓度不同的自对准源漏电极的原子力显微照片。在这一实验中，第一和第二电极的PEDOT墨汁是一样的。印刷的安全距离为Δ＝20μm。对于1mg/ml的浓度，两个电极之间的自对准间隙在10μm量级，对于的浓度间隙在2μm量级，对于小于0.1mg/ml的浓度间隙为200-400nm。这显示可以用表面活化剂浓度来控制间隙尺寸。还给出了进一步的证据证明表面活化剂用于调整紧邻液滴的表面区域。
图17示出两个TFT的输出和传输特性，该晶体管具有已印刷底栅PEDOT电极、1μm厚从醋酸丁酯中沉积的PMMA电介质层、从DD50浓度＜0.1mg/ml的溶液中沉积的自对准PEDOT源-漏电极，以及顶上旋涂m-二甲苯的P3HT半导电层。在自对准印刷之前将PMMA表面暴露向100W持续30s。这一器件的沟道长度在200-400nm的量级，沟道宽度在50μm量级。观察到了完全的p型场效应作用，由饱和传输特性得出的场效应迁移率在10-3cm2/Vs量级。
实施例3-无表面活化剂的PEDOT/PSS墨汁
利用不含有任何表面活化剂的PEDOT/PSS墨汁进行了与实施例2中所描述的类似的实验。在这一情形中观察到，在经O2等离子体处理的玻璃衬底上，这一方法无效，即，无论第二液滴在散布在衬底上的过程中何时与第一液滴接触，都会浸润第一液滴，发生短路。
然而，在用100W的O2等离子体处理30s的PMMA表面上，我们观察到，如果非常仔细地控制印刷距离，即Δ＝20μm已足够大，则散布的第二液滴在与第一液滴接触时具有低的接触线速度，形成200nm量级的小间隙，不会导致短路。这显示在精确的印刷条件下，PEDOT/PSS本身，即没有附加的表面活化剂，就在第一和第二PEDOT液滴之间给出了足够强的排斥力。我们相信这与PEDOT的相分离趋势有关。干燥时表面憎水性PSSH成分富集。排斥力的第二个可能的原因可能是第一液滴边缘周围已调整表面区域的存在。这一已调整表面区域有可能是由某些憎水性成分——例如质子化PSSH——从PEDOT溶液向衬底表面上沉积，同时第一液滴在溶液干燥过程中后退而造成的，或者憎水性材料在先前湿润层干燥过程中的沉积造成的。注意在PMMA衬底上，水溶液中的PEDOT的接触角显著大于在玻璃衬底上的接触角。在第二PEDOT图形沉积之前对第一PEDOT图形进行退火处理增强了PEDOT/PSS显示出憎水性表面的趋势。
实施例4-由垂直相分离所进行的自对准印刷
还通过从EDOT/PSS水溶液与PVP在异丙醇中的溶液混合的配方(PEDOT 1∶1中6.3mg/ml的PVP，80％H2O和20％IPA)喷墨印刷第一电极制作了器件。选择PVP是因为其表面极性比PEDOT/PSS更弱，并且PVP能融解在易与水混合的醇溶液中，即，PVP可以与PEDOT/PSS一起沉积。在溶液在玻璃衬底上干燥的过程中，PVP成分分凝到表面并在第一液滴周围形成憎水性表面覆盖。观察到第一已印刷电极的沉积后退火能够促进PEDOT/PSS和PVP之间的垂直相分离。在异丙醇溶剂气氛下，在60℃的温度下退火(6小时)已足够有效。我们相信在退火步骤过程中溶剂增大了聚合物的移动性。
当印刷PEDOT/PSS水溶液的第二液滴(不含有PVP)与第一液滴接触时，观察到两种液滴之间非常有效的排斥。图18(a)示出用两个电探针测量的导电性的测量，两个探针都置于第一PEDOT/PVP液滴上、都置于第二PEDOT液滴上，以及一个电极置于第一PEDOT/PVP液滴上而另一个置于第二PEDOT液滴上，显示在第一和第二液滴之间不存在短路。与第二纯PEDOT液滴相比，第一PEDOT/PVP液滴的电导降低了2-3倍。图18(b)示出通过沉积之后第一液滴的溶剂退火可降低第一和第二液滴之间的泄漏电流。
图19示出顶栅F8T2器件的输出和传输特性，该器件具有第一PEDOT/PVP电极，其余与实施例3同样制作。当第一PEDOT/PVP电极用作载流子注入源电极时，与第二纯PEDOT第二电极用作源电极的操作相比，电流减小了2-3倍。这显示第一电极表面上的薄绝缘PVP膜对器件的接触电阻有贡献。这一问题可以通过使用第二电极作为源电极来克服，这是因为，由于源电极是反向偏压电极，它对接触电阻更敏感。另外，可通过将第一液滴配方中的PVP浓度最小化，或者通过选择溶解PVP表面层——例如在第二电极的沉积之后将衬底浸入异丙醇或其它醇的浴器中——来减小接触电阻。
实施例5-通过腐蚀消除短路
如上所述，对于某些表面活化剂和印刷条件，在某些互相接触的第一和第二液滴之间观察到短路。然而，即使在这样的情形中，也观察到两种液滴之间接触区域的厚度比两种液滴中心的厚度小得多。两种液滴表现出这样的厚度轮廓：沿指向两液滴之间的接触线的方向，厚度连续下降(见图21的AFM显微照片)。
我们发现可通过样品的腐蚀来消除短路。腐蚀过程从表面除去了给定厚度的PEDOT层(见图20(a))。在液滴中心，这并不会显著影响导电性，而在接触线处，腐蚀过程完全除去了所有导电材料，消除了短路。通过将沉积后短路的液滴在80W的氧等离子体下暴露不同时间，我们观察到两种PEDOT液滴之间测得的电导作为腐蚀时间的函数连续下降，直到30min之后，结上观察不到电流(图20(b)和(c))。图21示出最初短路的液滴对在沉积之后((a)&(c))和在80W O2等离子体处理30min之后((b)&(d))的原子力显微照片。在氧等离子体处理之后，表面粗糙度提高了。第一和第二液滴之间的间隙太小以至于用原子力显微镜探测不到，但是图20中的电学测量清楚地显示了间隙的存在。
图20(e)和(f)示出顶栅场效应晶体管的输出和传输特性，该晶体管在玻璃衬底上具有最初短路的自对准PEDOT源-漏电极。该器件在将短路电极进行O2等离子体腐蚀处理之后进行制作。F8T2的半导电聚合物和PVP栅电介质分别从m-二甲苯和醋酸丁酯溶液中旋涂到PEDOT源-漏电极顶上。器件显示出清洗的短沟特性，例如输出特性中没有电流饱和，以及随着源-漏电压的增大ON-OFF电流比降低。
实施例6-PEDOT的沉积后表面活化剂处理
通过在第二PEDOT液滴沉积之前将第一PEDOT电极表面暴露向表面活化剂溶液，也实现了第一和第二PEDOT液滴之间的有效排斥。在经O2等离子体处理的玻璃衬底上沉积PEDOT/PSS的第一图形(1份Baytron PH：1份H2O)然后在150℃的温度下将衬底退火20min。然后将衬底在阳离子表面活化剂溴化二葵基二甲基胺水溶液(浓度1-1.5mg/ml)或氟化阳离子表面活化剂碘化[3[[(七-十-氟代辛基)磺酰]氨基]丙基]铵中浸没5-10min。之后，在异丙醇或水中冲洗衬底。
然后通过喷墨印刷施加第二PEDOT电极。观察到非常有效的排斥。即使第二液滴印刷在第一图形顶上，第二液滴流下第一液滴的表面，在邻近第一液滴的区域中干燥，在两种液滴之间形成小于10μm的小间隙。
与未调整PEDOT/PSS＜10°的水接触角相比，观察到用DD50以这种方式处理的PEDOT/PSS表面的水接触角为105°±5°。对于经表面活化剂调整的PEDOT/PSS来说，水接触角在至少数分钟的时间段内保持稳定，而对于未调整的PEDOT/PSS，接触角随时间减小，这表示PEDOT膜在水滴中的溶解。这样的溶解在经表面活化剂调整的PEDOT/PSS表面的情形中不会发生。
作为替代，利用与PEDOT/PSS表面上的表面基共价键合的自组织单层也能实现第一PEDOT图形的后沉积。氟代烷基单或三氯硅烷自组织单层与PEDOT表面选择性反应，但是不会调整已调整的终止于带正电的NH3 +基的玻璃衬底表面或PMMA衬底表面。
实施例6-通过聚合物刷生长进行的表面调整。
通过用链聚合引发剂使表面功能化能够以受控方式从衬底上生长聚合物刷。这一链聚合可以是受控原子团聚合，例如原子转移原子团聚合(ATRP)，引发剂可以是2-溴-2-丙酸酯衍生物。
为了将这一引发剂锚定在PEDOT表面，首先用O2等离子体氧化PEDOT表面以引入表面-OH基。然后活化的表面可与含有上述引发剂的三氯硅烷衍生物发生反应。作为替代，经引发剂功能化的类表面活化剂分子可混合到PEDOT溶液中，然后当在衬底上干燥PEDOT膜时形成表面单层，在衬底上暴露引发剂。在PEDOT表面上引入引发剂的第三种方法是通过合成含有引发剂功能的PEDOT衍生物。
将经引发剂功能化的PEDOT膜暴露向含有单体(在ATRP情形中这可以是任何丙烯酸酯或异丁烯酸酯)、催化剂(Cu(I)Cl或Cu(I)Br)以及配合基(PMDETA、二吡啶或另一已知且合适的溶解Cu盐的配合基)的溶液。可选地，可使用溶剂(极性溶剂——像水和甲醇——将大大提高反应速度，乙基醋酸和甲苯是另两种众所周知的溶剂)。为了以更大的精度控制反应，可加入Cu(II)。
表面在聚合媒介中停留一段时间，然后用过量单体和催化剂冲洗表面，流下聚合物刷。在从PEDOT/PSS第一电极的表面上生长的PMMA聚合物刷的情形中，PMMA提供憎水性表面覆盖，为第二PEDOT/PSS电极有效地排斥液滴。
根据本发明用于为电子器件的自对准制作选择表面活化剂分子的一个通常标准是，来自表面活化剂的极性基的离子杂质造成的器件污染应当最小化。这可以通过使用低的表面活化剂浓度或通过使用非离子表面活化剂来实现。此外，可通过使用具有更大分子量的表面活化剂——例如聚合物表面活化剂——来减小器件工作过程中或长时间工作过程中，表面活化剂在电场作用下的扩散。
一类在排斥第二液滴方面特别有效的表面调整剂为氟化表面调整剂，例如阴离子或阳离子氟化表面调整剂。在第一PEDOT液滴的氟化表面上，可获得接近100°的高的水接触角。
此处所公开的方法和器件并不局限于用溶液处理聚合物制作的器件。电路或显示器件(见下文)中TFT的导电电极和/或互连中的某些可以由无机导体来形成，它们可以，例如，通过胶状悬浮体的印刷或通过电镀而沉积在预构图的衬底上。在并非所有层都由溶液来沉积的器件中，可以用不溶解的导电材料——例如真空沉积的导体——来代替器件的某个或更多个PEDOT/PSS部分。
对于半导电层，可使用任何显示出足够的超过10-3cm2/Vs，优选地超过10-2cm2/Vs，的场效应迁移率的可溶液处理的共轭聚合物或低聚物材料。合适的材料在，例如，H.E.Katz，J.Mater.Chem.7，369(1997)或Z.Bao，Advanced Materials 12，227(2000)中都有所评述。其它可能包括具有可溶侧链的小共轭分子(J.G.Laquindanum，et al.，J.Am.Chem.Soc.120，664(1998))、从溶液中自组织的半导电有机-无机杂化材料(C.R.Kagan，et al.，Science 286，946(1999))，或溶液沉积的无机半导体，例如CdSe纳米颗粒(B.A.Ridley，et al.，Science 286，746(1999))。
电极可由喷墨印刷之外的技术来近似构图。合适的技术包括软平版印刷(J.A.Rogers et al.，Appl.Phys.Lett.75，1010(1999)；S.Brittain et al.，Physics World May 1998，p.31)、丝网印刷(Z.Bao，etal.，Chem.Mat.9，12999(1997))，以及光刻构图(见WO 99/10939)、胶印、凸版印刷或其它制版印刷技术。喷墨印刷特别适用于以良好的对准进行大面积构图，尤其适用于柔软的塑料衬底。
尽管优选地器件和电路的所有层和组件由溶液工艺和印刷技术来沉积和构图，但是某个或多个组件——例如半导电层——也可用真空沉积技术来沉积和/或用光刻工艺来构图。
如上所述制作的器件——例如TFT——可以是更复杂的电路或器件的一部分，在该电路或器件中，可以将一个或多个这样的器件互相集成或与其它器件集成。应用实施例包括用于显示器或存储器件，或用户定义的栅阵列电路的逻辑电路和有源矩阵电路。
构图工艺可也用于构图这种电路中的其它组件，例如互连、电阻、电容等。
本发明并不局限于聚合物晶体管器件。只要要用到在两个已印刷图形之间具有狭窄间隙的器件，都可以应用。第一和第二材料中的任何一种都可以是无机材料，例如可溶液处理的无机导体，例如胶状银或铜墨汁，可溶液处理的无机半导体，例如可溶解的无机纳米晶体，或者可溶液处理的电介质，例如旋压玻璃。器件可以是任何需要受控构图和小部件尺寸的器件，例如发光或光伏器件。
作为实施例，小面积LED或光电二极管的有源区可以如下确定：将至少一种半导电发光材料82印刷到第一80和第二限制屏障81之间的自对准小间隙中。衬底含有空穴注入阳极79，以及在器件顶部沉积电子注入阴极层83(图13)。
本发明潜在应用的其它实施例存在于传统制版印刷中，只要两个已印刷图形之间需要狭窄间隙，或已印刷图形具有不使用表面能构图就无法实现的狭窄宽度。
这一发明中所公开的技术能实现高成品率、高分辨率印刷，而无需表面能预构图来将可溶液处理的材料引导入位。
本发明并不局限于前述实施例。本发明的方面包括此处所描述的概念的所有新的和/或创造性的方面，以及此处所描述的部件的所有新的和/或创造性的组合。
本申请在此孤立公开，此处所描述的每一单独部件以及两个或更多个这种部件的任何组合，考虑到本领域技术人员的一般知识，只要这样的部件或组合能够根据作为一个整体的本说明书而实现，无论这样的部件或部件组合是否解决了任何此处所公开的问题，且对权利要求的范围没有限制。本申请指出，本发明的方面可由任何这样的单独部件或部件组合组成。考虑到前面的描述，对于本领域技术人员来说，很显然能够在本发明的领域内做出各种调整。

Claims (6)

1.一种用于形成电子器件的方法，包括：
通过包括将第一组分的液体沉积在衬底的第一区域上的方法，而在所述衬底上形成第一主体；随后
通过包括将第二组分的液体沉积在衬底的与第一区域相邻的第二区域上的方法，而在所述衬底上形成第二主体；
其中第一组分的液体的沉积和/或第一主体至少部分地控制第二组分的液体的沉积，使得第二组分的液体被从第一区域排斥，并且第二主体的边缘的至少一部分与第一主体的边缘一致；
其中第一主体和第二主体是导电的。
2.根据权利要求1的方法，还包括通过选择第一主体的组分使其表面排斥第二组分的液体来制备第一主体的表面。
3.根据权利要求1或2的方法，其中电子器件是场效应晶体管并且临界特征是场效应晶体管的沟道长度。
4.根据权利要求3的方法，包含在第一和第二主体顶上沉积溶剂的附加步骤，其中所述溶剂溶解衬底上第一和第二主体边缘之间的区域中的层。
5.根据权利要求4的方法，其中所述溶解打开通向作为衬底层结构一部分的导电层的通孔互连，然后在第一和第二主体之间的区域中沉积导电材料以填充通孔互连。
6.根据权利要求5的方法，其中所述通孔互连的直径小于20μm。
CN2009101351517A 2001-12-21 2002-12-20 形成电子器件的方法、电子器件和电子开关器件 Expired - Lifetime CN101567422B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0130485.6A GB0130485D0 (en) 2001-12-21 2001-12-21 Self-aligned printing
GB0130485.6 2001-12-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB028279751A Division CN100565958C (zh) 2001-12-21 2002-12-20 形成电子器件的方法、电子器件和电子开关器件

Publications (2)

Publication Number Publication Date
CN101567422A true CN101567422A (zh) 2009-10-28
CN101567422B CN101567422B (zh) 2013-10-02

Family

ID=9928033

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB028279751A Expired - Lifetime CN100565958C (zh) 2001-12-21 2002-12-20 形成电子器件的方法、电子器件和电子开关器件
CN2009101351517A Expired - Lifetime CN101567422B (zh) 2001-12-21 2002-12-20 形成电子器件的方法、电子器件和电子开关器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB028279751A Expired - Lifetime CN100565958C (zh) 2001-12-21 2002-12-20 形成电子器件的方法、电子器件和电子开关器件

Country Status (8)

Country Link
US (1) US7407849B2 (zh)
EP (1) EP1459397B1 (zh)
JP (2) JP4786130B2 (zh)
KR (1) KR100979782B1 (zh)
CN (2) CN100565958C (zh)
AU (1) AU2002353205A1 (zh)
GB (1) GB0130485D0 (zh)
WO (1) WO2003056641A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143683A1 (zh) * 2020-12-29 2022-07-07 纳晶科技股份有限公司 导电膜及其制备方法、含其的器件、墨水配方

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0305377D0 (en) * 2003-03-08 2003-04-16 Plastic Logic Ltd Surface-energy assisted printing with pressure release points
GB0315477D0 (en) 2003-07-02 2003-08-06 Plastic Logic Ltd Rectifying diodes
GB0320491D0 (en) * 2003-09-02 2003-10-01 Plastic Logic Ltd Multi-level patterning
SE526873C2 (sv) 2003-12-02 2005-11-15 Acreo Ab Vätbarhetsswitch innefattande ett elektrokemiskt aktivt element med växlingsbara ytvätningsegenskaper, förfarande för dess tillverkning samt dess användning i olika tillämpningar
US7767998B2 (en) 2003-12-04 2010-08-03 Alcatel-Lucent Usa Inc. OFETs with active channels formed of densified layers
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
GB0410921D0 (en) * 2004-05-14 2004-06-16 Plastic Logic Ltd Self-aligned active layer island
US7351606B2 (en) * 2004-06-24 2008-04-01 Palo Alto Research Center Incorporated Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer
US7300861B2 (en) * 2004-06-24 2007-11-27 Palo Alto Research Center Incorporated Method for interconnecting electronic components using a blend solution to form a conducting layer and an insulating layer
WO2006003619A1 (en) * 2004-07-02 2006-01-12 Koninklijke Philips Electronics N.V. A thin film transistor, method of producing same and active matrix display
JP4853607B2 (ja) * 2004-07-09 2012-01-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7105375B2 (en) * 2004-07-30 2006-09-12 Xerox Corporation Reverse printing
US7291522B2 (en) 2004-10-28 2007-11-06 Hewlett-Packard Development Company, L.P. Semiconductor devices and methods of making
GB0426564D0 (en) * 2004-12-03 2005-01-05 Plastic Logic Ltd Subtractive self-aligned printing
JP2006303199A (ja) * 2005-04-21 2006-11-02 Ricoh Co Ltd パターン形成方法及び有機薄膜トランジスタ
EP1727219B1 (en) 2005-05-25 2014-05-07 Samsung SDI Germany GmbH Organic thin film transistor and method for producing the same
KR20080032119A (ko) * 2005-07-27 2008-04-14 코닌클리케 필립스 일렉트로닉스 엔.브이. 전기 소자를 제조하는 방법
US20070085061A1 (en) * 2005-10-14 2007-04-19 Elder Delwin L Conductivity enhancement of conductive polymers by solvent exposure
ES2601398T3 (es) * 2006-03-08 2017-02-15 Homag Holzbearbeitungssysteme Ag Procedimiento y dispositivo para imprimir piezas de trabajo en forma de placa
US8987808B2 (en) * 2006-03-29 2015-03-24 Cambridge Enterprise Limited Thin film transistor with accurately aligned electrode patterns and electronic device(s) that include same
US20070258190A1 (en) * 2006-05-05 2007-11-08 Irwin Patricia C High temperature capacitors and method of manufacturing the same
JP2007311677A (ja) * 2006-05-22 2007-11-29 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
US8105643B2 (en) * 2006-05-31 2012-01-31 Cabot Corporation Process for printing features with smaller dimensions
GB2439594A (en) * 2006-06-07 2008-01-02 Seiko Epson Corp A method for forming a predetermined pattern of an organic semiconductor
US20080119011A1 (en) * 2006-11-20 2008-05-22 Industrial Technology Research Institute Method of film coating and device manufactured thereby
ES2402367T3 (es) * 2006-12-20 2013-05-03 Homag Holzbearbeitungssysteme Ag Dispositivo y procedimiento para recubrir piezas
ES2334393T3 (es) * 2007-03-27 2010-03-09 Homag Holzbearbeitungssysteme Ag Dispositivo y procedimiento para la impresion de un objeto tridimensional.
WO2008128365A1 (en) 2007-04-19 2008-10-30 Basf Se Method for forming a pattern on a substrate and electronic device formed thereby
EP1990204B1 (de) * 2007-05-10 2015-12-02 Homag Holzbearbeitungssysteme AG Verfahren und Vorrichtung zum Beschichten einer Oberfläche
GB2449926A (en) * 2007-06-08 2008-12-10 Seiko Epson Corp Method for manufacturing an electrolyte pattern
DE102007029820B4 (de) * 2007-06-28 2009-04-09 Osram Opto Semiconductors Gmbh Verfahren zur Aufbringung metallischer Stützstrukturen auf Elektroden von Leuchtdioden aus organischen Materialien
US8101231B2 (en) 2007-12-07 2012-01-24 Cabot Corporation Processes for forming photovoltaic conductive features from multiple inks
US7754542B2 (en) * 2007-12-19 2010-07-13 Palo Alto Research Center Incorporated Printed TFT array
DE102008012430B4 (de) 2008-02-29 2010-05-06 Bundesdruckerei Gmbh Polymerschichtverbund für ein Sicherheits- und/oder Wertdokument und Verfahren zu dessen Herstellung sowie Sicherheits- und/oder Wertdokument (Veränderung der Oberflächenenergie)
JP5155711B2 (ja) * 2008-03-27 2013-03-06 富士フイルム株式会社 描画方法、描画装置、ならびにプリント配線板の製造方法およびカラーフィルタの製造方法
FR2936965A1 (fr) * 2008-10-10 2010-04-16 Commissariat Energie Atomique Formation de via traversant des couches minces par ejection localisee de liquide immiscible.
US8253174B2 (en) * 2008-11-26 2012-08-28 Palo Alto Research Center Incorporated Electronic circuit structure and method for forming same
US8154080B2 (en) 2008-12-05 2012-04-10 Xerox Corporation Dielectric structure having lower-k and higher-k materials
US8361891B2 (en) * 2008-12-11 2013-01-29 Xerox Corporation Processes for forming channels in thin-film transistors
KR101182412B1 (ko) * 2008-12-19 2012-09-13 한국전자통신연구원 고분자막의 미세 패턴 형성 방법
JP2010219447A (ja) * 2009-03-18 2010-09-30 Toppan Printing Co Ltd 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ
GB0913456D0 (en) 2009-08-03 2009-09-16 Cambridge Entpr Ltd Printed electronic device
FR2958561B1 (fr) * 2010-04-08 2012-05-04 Commissariat Energie Atomique Procede de fabrication de deux zones adjacentes en materiaux differents
JP5942297B2 (ja) * 2011-03-08 2016-06-29 国立研究開発法人科学技術振興機構 ナノギャップ長を有する電極構造の作製方法、メッキ液及びナノデバイス
GB201114215D0 (en) 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
NL2007372C2 (en) * 2011-09-08 2013-03-11 Univ Delft Tech A process for the manufacture of a semiconductor device.
DE102011085114B4 (de) 2011-10-24 2016-02-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Dünnfilmtransistor
KR101370305B1 (ko) * 2011-12-23 2014-03-06 한국과학기술원 자기 정렬형 다층 박막을 포함하는 박막 전자소자
US8796083B2 (en) * 2012-05-15 2014-08-05 Sharp Laboratories Of America, Inc. Fluoropolymer mask for transistor channel definition
RU2015128132A (ru) * 2012-12-14 2017-01-18 Басф Се Применение композиций, содержащих поверхностно-активное вещество и средство придания гидрофобности, для предохранения рельефа от разрушения при обработке рельефных материалов с линейными размерами, равными 50 нм или менее
CN105264683B (zh) 2013-04-06 2017-10-27 印度坎普尔理工学院 有机薄膜晶体管及其制造和使用方法
DE102013216113A1 (de) 2013-08-14 2015-03-05 Homag Holzbearbeitungssysteme Gmbh Beschichtungsaggregat
JP6148634B2 (ja) * 2014-03-12 2017-06-14 富士フイルム株式会社 有機半導体結晶の製造方法
US9505942B2 (en) * 2014-06-23 2016-11-29 Eastman Kodak Company Preparation of patterned or electrically-conductive articles
JP2018530902A (ja) 2015-07-03 2018-10-18 ナショナル リサーチ カウンシル オブ カナダ 隙間が極細の配線を印刷する方法
KR102433790B1 (ko) * 2015-07-07 2022-08-18 삼성디스플레이 주식회사 전극, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
CN107017345B (zh) * 2017-02-21 2019-05-21 华南师范大学 一种用于制备低漏电高介电绝缘材料的前驱体溶液的制备方法及其应用
KR20190113404A (ko) 2018-03-28 2019-10-08 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블
KR102240669B1 (ko) * 2019-05-08 2021-04-16 (주)플렉솔루션 유기 전기화학 트랜지스터 소자 및 그 제조방법
KR102277152B1 (ko) 2021-01-08 2021-07-13 김인원 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4140572A (en) * 1976-09-07 1979-02-20 General Electric Company Process for selective etching of polymeric materials embodying silicones therein
US4654958A (en) * 1985-02-11 1987-04-07 Intel Corporation Process for forming isolated silicon regions and field-effect devices on a silicon substrate
JP3430632B2 (ja) * 1994-05-31 2003-07-28 ソニー株式会社 金属パターンの形成方法及び金属配線パターンを有する半導体装置の製造方法
JP3941169B2 (ja) * 1997-07-16 2007-07-04 セイコーエプソン株式会社 有機ｅｌ素子の製造方法
EP0933814A1 (en) * 1998-01-28 1999-08-04 Interuniversitair Micro-Elektronica Centrum Vzw A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof
GB9803763D0 (en) * 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
CN100550472C (zh) * 1998-03-17 2009-10-14 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP3870562B2 (ja) * 1998-07-16 2007-01-17 セイコーエプソン株式会社 パターン形成方法、およびパターン形成基板の製造方法
AU781789B2 (en) * 1999-12-21 2005-06-16 Flexenable Limited Solution processing
CA2394881A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
JP3578162B2 (ja) * 2002-04-16 2004-10-20 セイコーエプソン株式会社 パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022143683A1 (zh) * 2020-12-29 2022-07-07 纳晶科技股份有限公司 导电膜及其制备方法、含其的器件、墨水配方

Also Published As

Publication number Publication date
WO2003056641A1 (en) 2003-07-10
US20050151820A1 (en) 2005-07-14
JP4786130B2 (ja) 2011-10-05
CN100565958C (zh) 2009-12-02
AU2002353205A1 (en) 2003-07-15
EP1459397B1 (en) 2019-10-23
JP2010251794A (ja) 2010-11-04
KR20040079913A (ko) 2004-09-16
EP1459397A1 (en) 2004-09-22
CN1618136A (zh) 2005-05-18
US7407849B2 (en) 2008-08-05
JP5639395B2 (ja) 2014-12-10
KR100979782B1 (ko) 2010-09-03
GB0130485D0 (en) 2002-02-06
JP2005513818A (ja) 2005-05-12
CN101567422B (zh) 2013-10-02

Similar Documents

Publication Publication Date Title
CN100565958C (zh) 形成电子器件的方法、电子器件和电子开关器件
Kagan et al. Patterning organic–inorganic thin-film transistors using microcontact printed templates
KR101422857B1 (ko) 트랜지스터 구조 및 그 제조 방법
KR100940110B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
JP5143124B2 (ja) 電気装置及びその製造方法
CN100483774C (zh) 半导体器件及其形成方法
EP2356707B1 (en) Solution processing method for forming electrical contacts of organic devices
KR100909481B1 (ko) 잉크젯으로 제조되는 집적회로 및 전자 디바이스 제조 방법
EP1584115B1 (en) Semiconducting island as active layer in a fet
JP2009533809A5 (zh)
US7696090B2 (en) Rectifying diodes with self-aligned electrodes
TW554476B (en) Method for forming an electronic device and display device
Zhou et al. Patterned self-assembled film guided electrodeposition
TW552668B (en) Methods for forming an integrated circuit and an electronic device and methods for defining an electronic circuit from an electronic device array and defining an electronic device from a substrate or an electronic device array
Piccarolo et al. Combining new materials and solution processes for high-efficiency organic electronics
TW518760B (en) Solution processing
TWI229884B (en) Solution processed devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: cambridge

Patentee after: PLASTIC LOGIC LTD.

Patentee after: CAMBRIDGE ENTERPRISE Ltd.

Address before: cambridge

Patentee before: Plastic Logic Ltd.

Patentee before: CAMBRIDGE ENTERPRISE Ltd.

CX01 Expiry of patent term

Granted publication date: 20131002

CX01 Expiry of patent term