JP5639395B2 - トランジスタ装置を形成する方法および電子スイッチング装置 - Google Patents
トランジスタ装置を形成する方法および電子スイッチング装置 Download PDFInfo
- Publication number
- JP5639395B2 JP5639395B2 JP2010152604A JP2010152604A JP5639395B2 JP 5639395 B2 JP5639395 B2 JP 5639395B2 JP 2010152604 A JP2010152604 A JP 2010152604A JP 2010152604 A JP2010152604 A JP 2010152604A JP 5639395 B2 JP5639395 B2 JP 5639395B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- layer
- source electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
- H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
- H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/10—Organic polymers or oligomers
- H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
- H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
- H10K85/1135—Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Composite Materials (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
基づいた直接印刷法のこのような一般的な解像度の限界が、表面自由エネルギーの異なる領域を有するあらかじめパターンニングされた基板上に印刷を行うことによって克服されている。例えば、極性(非極性)溶媒から堆積される材料の堆積は基板の親水性(疎水性)領域においてのみ起こり、基板上における液滴の拡散は重要な装置寸法を規定している反発表面エネルギーバリヤによって制御することができる。この技術はチャネル長さが5μm未満の精度良く形成されたチャネルを持つTFT装置の印刷を可能にする。表面エネルギーパターンを形成するには、集束赤外線レーザービームへの局所的露出などさまざまな方法を利用することができる(本発明者の同時係属英国出願第0116174.4号を参照のこと)。
CF4表面処理
RFプラズマに手助けされた、自己整合ソース−ドレインTFTを形成するための気相処理の例を図2に示す。本実施例では、CF4プラズマは最初に堆積されるPEDOT:PSS層をそのガラス基板に対して選択的に改質する。この場合の基板はガラス基板、またはガラス基板上のF8T2のような共役ポリマー半導体薄膜である。表面改質は主に後の材料の堆積をはじくという目的にかなう。しかしながら、表面改質はまた最初に堆積される材料の表面付近または端部領域を電気的にまたは別のやり方で不活性化するかまたは膜の表面付近または端部領域の溶解度を変更するという目的にもかなう。このことは第1の材料と後に堆積される材料との間の間隙を電気的に隔離するかまたは拡張するという目的にかなう。
界面活性剤改質インク
第1のPEDOT電極パターンをインクジェット堆積(the inkjet deposition)するために、異なる界面活性剤分子をPEDOT:PSSインクに混合した。これは水とバイエル社から市販されているPEDOT Baytron PHとの1:1の割合の混合物からなり界面活性剤の濃度はさまざまにした。カチオン性(DD50)、アニオン性(SDS、フルオロリンク)、および非イオン性界面活性剤(EOmCnH2nOHの形状のアルキルエトキシレート化界面活性剤を使用し、濃度を1mg界面活性剤/mlPEDOT/PSS原液と、<0.1mg界面活性剤/mlPEDOT/PSS原液との間で変えた。DD50およびエトキシレート化界面活性剤の場合、インクは水中のPEDOT/PSS原液とイソプロパノール中の界面活性剤の溶液との混合物からなっていた。なぜならDD50とアルキル鎖がn=5よりも長いエトキシレート化界面活性剤は両方とも水に溶けないからである。
界面活性剤なしPEDOT/PSSインク
実施例2で説明したのと類似の実験を、まったく界面活性剤を含まないPEDOT/PSSインクを使っても実施した。この場合、O2プラズマ処理されたガラス基板上ではその処理は効果がないこと、すなわち第2の液滴が基板上に拡散中に第1の液滴に接触するときはいつでも第1の液滴を濡らして電気的短絡が発生したことが観察された。
垂直相分離による自己整合印刷
装置を、イソプロパノール中のPVP溶液と混合された水中のPEDOT/PSSの配合物(PEDOT1:1中に6.3mg/mlのPVP。80パーセントのH2Oおよび20パーセントのIPAを含む)から第1の電極をインクジェット印刷することによっても製造した。PVPを選んだのは、表面の極性がPEDOT/PSSよりも小さく、PVPは水を混和するアルコール溶媒に溶解することができる、すなわちPVPはPEDOT/PSSと共堆積できるからである。ガラス基板上で溶液を乾燥中、PVP成分が表面に分離し第1の液滴の周りに疎水性表面コーティングを形成する。PEDOT/PSSとPVPとの間の垂直相分離は第1の印刷電極の後堆積アニールによって強化できることが観察された。60℃の温度で(6時間にわたって)のイソプロパノール溶媒の雰囲気下でアニールを行うと特に有効であることがわかった。アニール工程中、溶媒がポリマーの移動度を強化するものと思われる。
エッチングによる短絡の除去
いくつかの界面活性剤および印刷状態について上で述べたように、互いに接触し合ういくつかの第1の液滴と第2の液滴との間に電気的短絡が観察された。しかしながらこのような場合でさえも、2つの液滴間の接触領域の厚さは2つの液滴の中心の厚さよりも大幅に小さいことが観察された。2つの液滴は、厚さの輪郭が2つの液滴間の接触線に向かって連続的に減少する厚さを有することを示している(図21のAFM顕微鏡図を参照のこと)。
PEDOTの後堆積界面活性剤特性
第1および第2のPEDOT液滴間の効率的な反発は、第2のPEDOT液滴の堆積前に第1のPEDOT電極表面を界面活性剤にさらすことによっても達成された。PEDOT/PSS(1部分Baytron PH:1部分H2O)の最初のパターンをO2プラズマ処理されたガラス基板上に堆積する。そして基板を150℃で20分間アニールする。その後基板を5から10分間、水中のカチオン性界面活性剤ジデシルジメチルアンモニウム臭化物の溶液(濃度1−1.5mg/ml)、またはフッ素化カチオン性界面活性剤[3[[(ヘプタデカフルオロオクチル)スルホニル]]アミノ]プロピル]トリメチルアンモニウムヨードに漬ける。その後、基板をイソプロパノールまたは水で洗浄する。
ポリマーブラシ成長による表面改質
ポリマーブラシは鎖重合開始剤によって表面を官能化することによって制御された方法で表面から成長させることができる。この鎖重合は原子転移ラジカル重合(ATRP)などの制御されたラジカル重合であり得、開始剤は2−ブロモ−2−メチルプロピオン酸エステル誘導体であり得る。
Claims (12)
- ソース電極およびドレイン電極と、ソース電極およびドレイン電極間の半導体チャネルを提供する半導体層と、ゲート誘電体を介して半導体チャネルと容量的に結合されたゲート電極とを有する、トランジスタ装置を形成する方法であって、
基板の第1の領域上に第1の物体を形成する工程(前記第1の物体は、前記ソース電極またはドレイン電極のいずれか一方と、表面キャップ層とを有している)、およびそれに引き続く
前記第1の領域に隣接した前記基板の第2の領域上の前記第1の物体の前記表面キャップ層と接触して第2の物体を形成するために、第2の組成物の液体を前記第1の物体の前記表面キャップ層に接触させて堆積させる工程、を備え、
前記第2の物体は、前記ソース電極またはドレイン電極のうちもう一方を形成し、
前記表面キャップ層は、前記トランジスタ装置の半導体層として働き、前記表面キャップ層の厚みが前記トランジスタ装置の前記半導体チャネルの長さを規定している、方法。 - ソース電極およびドレイン電極と、ソース電極とドレイン電極とを接続する半導体チャネルを提供する半導体層と、ゲート誘電体層を介して半導体材料と容量的に結合されたゲート電極とを有する、トランジスタ装置を形成する方法であって、
基板の第1の領域上に第1の物体を形成する工程(前記第1の物体は、前記ソース電極またはドレイン電極のいずれか一方と、表面キャップ層とを有している)、およびそれに引き続く
前記第1の領域に隣接した前記基板の第2の領域上の前記第1の物体の前記表面キャップ層と接触して第2の物体を形成するために、第2の組成物の液体を前記第1の物体の前記表面キャップ層に接触させて堆積させる工程、を備え、
前記第2の物体は、前記ソース電極またはドレイン電極のうちもう一方を形成し、
前記表面キャップ層は、トランジスタ装置の前記ゲート誘電体層として働き、前記表面キャップ層の厚みが前記トランジスタ装置の前記トランジスタ装置の前記半導体チャネルの長さを規定している、方法。 - 第1の組成物の液体を前記基板の第1の領域上に堆積させることにより、前記第1の物体を形成する、請求項1または2に記載の方法。
- 前記第2の組成物の液体は前記基板の前記第1の領域の周辺においてのみ前記第1の物体と接触するように堆積させる、請求項1〜3のいずれかに記載の方法。
- 前記表面キャップ層はポリマー層である、請求項1〜4のいずれかに記載の方法。
- 前記表面キャップ層はポリマーブラシである、請求項5に記載の方法。
- 前記第1または第2の組成物のうち少なくとも1つの液体はインクジェット印刷によって堆積される、請求項3に記載の方法。
- 前記第1または第2の組成物のうち少なくとも1つの液体はスプレーコーティングによって堆積される、請求項3に記載の方法。
- 前記基板は表面エネルギーパターンを含んでおり、前記表面エネルギーパターンは、第1の組成物の液体をはじく領域を含んでいる、請求項3に記載の方法。
- 前記第1の組成物の液体はオフセット印刷によって堆積される、請求項1から6のいずれかに記載の方法。
- ソース電極と、ドレイン電極と、ゲート電極と、電気的に前記ソース電極と前記ドレイン電極との間に存在する半導体領域と、電気的に前記半導体領域と前記ゲート電極との間に存在する誘電体領域とを備えており、前記半導体領域は前記ソース電極および前記ドレイン電極のうち少なくとも1つを覆う均一な厚さの層の形状であり、且つ前記半導体領域は物理的に前記ソース電極と前記ドレイン電極との間に隣接して位置することにより前記ソース電極と前記ドレイン電極とを分離してこれらが最も近接する部分で前記ソース電極と前記ドレイン電極とが前記層の厚みによって間があけられるようにしており、
前記均一な厚さの層の厚みが、ソース電極とドレイン電極間の半導体チャネルの長さを規定する、電子スイッチング装置。 - ソース電極と、ドレイン電極と、ゲート電極と、電気的に前記ソース電極と前記ドレイン電極との間に存在する半導体領域と、電気的に前記半導体領域と前記ゲート電極との間に存在する誘電体領域とを備えており、前記誘電体領域は均一な厚さの層の形状であり、前記誘電体領域は、
物理的に前記ゲート電極と、前記ソース電極および前記ドレイン電極のうちの少なくとも1つとの間に隣接して位置しており、それにより前記ゲート電極と前記ソース電極およびドレイン電極のうちの1つとを分離してこれらが最も近接する部分で前記ゲート電極と前記ソース電極およびドレイン電極のうちの前記1つとが前記層の厚みによって間が空けられるようになっており、且つ前記誘電体領域は、
さらに、物理的に前記ソース電極とドレイン電極との間に隣接して位置しており、それによって前記ソース電極と前記ドレイン電極とを分離してこれらが最も近接する部分で前記ソース電極と前記ドレイン電極とが前記層の厚みによって半導体領域上で間があけられるようにしている、電子スイッチング装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB0130485.6A GB0130485D0 (en) | 2001-12-21 | 2001-12-21 | Self-aligned printing |
GB0130485.6 | 2001-12-21 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003557053A Division JP4786130B2 (ja) | 2001-12-21 | 2002-12-20 | 自己整合印刷 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010251794A JP2010251794A (ja) | 2010-11-04 |
JP5639395B2 true JP5639395B2 (ja) | 2014-12-10 |
Family
ID=9928033
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003557053A Expired - Fee Related JP4786130B2 (ja) | 2001-12-21 | 2002-12-20 | 自己整合印刷 |
JP2010152604A Expired - Lifetime JP5639395B2 (ja) | 2001-12-21 | 2010-07-05 | トランジスタ装置を形成する方法および電子スイッチング装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003557053A Expired - Fee Related JP4786130B2 (ja) | 2001-12-21 | 2002-12-20 | 自己整合印刷 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7407849B2 (ja) |
EP (1) | EP1459397B1 (ja) |
JP (2) | JP4786130B2 (ja) |
KR (1) | KR100979782B1 (ja) |
CN (2) | CN100565958C (ja) |
AU (1) | AU2002353205A1 (ja) |
GB (1) | GB0130485D0 (ja) |
WO (1) | WO2003056641A1 (ja) |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB0305377D0 (en) * | 2003-03-08 | 2003-04-16 | Plastic Logic Ltd | Surface-energy assisted printing with pressure release points |
GB0315477D0 (en) | 2003-07-02 | 2003-08-06 | Plastic Logic Ltd | Rectifying diodes |
GB0320491D0 (en) * | 2003-09-02 | 2003-10-01 | Plastic Logic Ltd | Multi-level patterning |
SE526873C2 (sv) | 2003-12-02 | 2005-11-15 | Acreo Ab | Vätbarhetsswitch innefattande ett elektrokemiskt aktivt element med växlingsbara ytvätningsegenskaper, förfarande för dess tillverkning samt dess användning i olika tillämpningar |
US7767998B2 (en) * | 2003-12-04 | 2010-08-03 | Alcatel-Lucent Usa Inc. | OFETs with active channels formed of densified layers |
KR100592503B1 (ko) * | 2004-02-10 | 2006-06-23 | 진 장 | 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법 |
GB0410921D0 (en) * | 2004-05-14 | 2004-06-16 | Plastic Logic Ltd | Self-aligned active layer island |
US7300861B2 (en) * | 2004-06-24 | 2007-11-27 | Palo Alto Research Center Incorporated | Method for interconnecting electronic components using a blend solution to form a conducting layer and an insulating layer |
US7351606B2 (en) * | 2004-06-24 | 2008-04-01 | Palo Alto Research Center Incorporated | Method for forming a bottom gate thin film transistor using a blend solution to form a semiconducting layer and an insulating layer |
WO2006003619A1 (en) * | 2004-07-02 | 2006-01-12 | Koninklijke Philips Electronics N.V. | A thin film transistor, method of producing same and active matrix display |
JP4853607B2 (ja) * | 2004-07-09 | 2012-01-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
US7105375B2 (en) * | 2004-07-30 | 2006-09-12 | Xerox Corporation | Reverse printing |
US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
GB0426564D0 (en) * | 2004-12-03 | 2005-01-05 | Plastic Logic Ltd | Subtractive self-aligned printing |
JP2006303199A (ja) * | 2005-04-21 | 2006-11-02 | Ricoh Co Ltd | パターン形成方法及び有機薄膜トランジスタ |
EP1727219B1 (en) | 2005-05-25 | 2014-05-07 | Samsung SDI Germany GmbH | Organic thin film transistor and method for producing the same |
KR20080032119A (ko) * | 2005-07-27 | 2008-04-14 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 전기 소자를 제조하는 방법 |
US20070085061A1 (en) * | 2005-10-14 | 2007-04-19 | Elder Delwin L | Conductivity enhancement of conductive polymers by solvent exposure |
PL1839883T3 (pl) * | 2006-03-08 | 2017-08-31 | Homag Holzbearbeitungssysteme Ag | Sposób i urządzenie do zadrukowywania półwyrobów w kształcie płyty |
WO2007110671A2 (en) * | 2006-03-29 | 2007-10-04 | Plastic Logic Limited | Techniques for device fabrication with self-aligned electrodes |
US20070258190A1 (en) * | 2006-05-05 | 2007-11-08 | Irwin Patricia C | High temperature capacitors and method of manufacturing the same |
JP2007311677A (ja) * | 2006-05-22 | 2007-11-29 | Konica Minolta Holdings Inc | 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ |
US8105643B2 (en) | 2006-05-31 | 2012-01-31 | Cabot Corporation | Process for printing features with smaller dimensions |
GB2439594A (en) * | 2006-06-07 | 2008-01-02 | Seiko Epson Corp | A method for forming a predetermined pattern of an organic semiconductor |
US20080119011A1 (en) * | 2006-11-20 | 2008-05-22 | Industrial Technology Research Institute | Method of film coating and device manufactured thereby |
ES2402367T3 (es) * | 2006-12-20 | 2013-05-03 | Homag Holzbearbeitungssysteme Ag | Dispositivo y procedimiento para recubrir piezas |
ES2334393T3 (es) * | 2007-03-27 | 2010-03-09 | Homag Holzbearbeitungssysteme Ag | Dispositivo y procedimiento para la impresion de un objeto tridimensional. |
KR20100016643A (ko) * | 2007-04-19 | 2010-02-12 | 바스프 에스이 | 기판 상에 패턴을 형성하는 방법 및 그에 의해 형성된 전자 장치 |
PL1990204T3 (pl) * | 2007-05-10 | 2016-04-29 | Homag Holzbearbeitungssysteme Ag | Sposób i urządzenie do powlekania powierzchni |
GB2449926A (en) * | 2007-06-08 | 2008-12-10 | Seiko Epson Corp | Method for manufacturing an electrolyte pattern |
DE102007029820B4 (de) * | 2007-06-28 | 2009-04-09 | Osram Opto Semiconductors Gmbh | Verfahren zur Aufbringung metallischer Stützstrukturen auf Elektroden von Leuchtdioden aus organischen Materialien |
US8101231B2 (en) | 2007-12-07 | 2012-01-24 | Cabot Corporation | Processes for forming photovoltaic conductive features from multiple inks |
US7754542B2 (en) * | 2007-12-19 | 2010-07-13 | Palo Alto Research Center Incorporated | Printed TFT array |
DE102008012430B4 (de) | 2008-02-29 | 2010-05-06 | Bundesdruckerei Gmbh | Polymerschichtverbund für ein Sicherheits- und/oder Wertdokument und Verfahren zu dessen Herstellung sowie Sicherheits- und/oder Wertdokument (Veränderung der Oberflächenenergie) |
JP5155711B2 (ja) * | 2008-03-27 | 2013-03-06 | 富士フイルム株式会社 | 描画方法、描画装置、ならびにプリント配線板の製造方法およびカラーフィルタの製造方法 |
FR2936965A1 (fr) * | 2008-10-10 | 2010-04-16 | Commissariat Energie Atomique | Formation de via traversant des couches minces par ejection localisee de liquide immiscible. |
US8253174B2 (en) * | 2008-11-26 | 2012-08-28 | Palo Alto Research Center Incorporated | Electronic circuit structure and method for forming same |
US8154080B2 (en) | 2008-12-05 | 2012-04-10 | Xerox Corporation | Dielectric structure having lower-k and higher-k materials |
US8361891B2 (en) * | 2008-12-11 | 2013-01-29 | Xerox Corporation | Processes for forming channels in thin-film transistors |
KR101182412B1 (ko) * | 2008-12-19 | 2012-09-13 | 한국전자통신연구원 | 고분자막의 미세 패턴 형성 방법 |
JP2010219447A (ja) * | 2009-03-18 | 2010-09-30 | Toppan Printing Co Ltd | 有機トランジスタ用インク、有機トランジスタの電極及びその形成方法並びに有機トランジスタ |
GB0913456D0 (en) | 2009-08-03 | 2009-09-16 | Cambridge Entpr Ltd | Printed electronic device |
FR2958561B1 (fr) * | 2010-04-08 | 2012-05-04 | Commissariat Energie Atomique | Procede de fabrication de deux zones adjacentes en materiaux differents |
WO2012121067A1 (ja) * | 2011-03-08 | 2012-09-13 | 独立行政法人科学技術振興機構 | ナノギャップ長を有する電極構造の作製方法並びにそれにより得られるナノギャップ長を有する電極構造及びナノデバイス |
GB201114215D0 (en) | 2011-08-18 | 2011-10-05 | Cambridge Display Tech Ltd | Electronic device |
NL2007372C2 (en) * | 2011-09-08 | 2013-03-11 | Univ Delft Tech | A process for the manufacture of a semiconductor device. |
DE102011085114B4 (de) | 2011-10-24 | 2016-02-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Dünnfilmtransistor |
KR101370305B1 (ko) * | 2011-12-23 | 2014-03-06 | 한국과학기술원 | 자기 정렬형 다층 박막을 포함하는 박막 전자소자 |
US8796083B2 (en) * | 2012-05-15 | 2014-08-05 | Sharp Laboratories Of America, Inc. | Fluoropolymer mask for transistor channel definition |
EP2932525B1 (en) * | 2012-12-14 | 2018-06-13 | Basf Se | Use of compositions comprising a surfactant and a hydrophobizer for avoiding anti pattern collapse when treating patterned materials with line-space dimensions of 50 nm or below |
US9680097B2 (en) | 2013-04-06 | 2017-06-13 | Indian Institute Of Technology Kanpur | Organic thin film transistors and methods for their manufacturing and use |
DE102013216113A1 (de) | 2013-08-14 | 2015-03-05 | Homag Holzbearbeitungssysteme Gmbh | Beschichtungsaggregat |
JP6148634B2 (ja) * | 2014-03-12 | 2017-06-14 | 富士フイルム株式会社 | 有機半導体結晶の製造方法 |
US9505942B2 (en) * | 2014-06-23 | 2016-11-29 | Eastman Kodak Company | Preparation of patterned or electrically-conductive articles |
EP3318111B1 (en) * | 2015-07-03 | 2023-10-04 | National Research Council of Canada | Method of printing ultranarrow-gap lines |
KR102433790B1 (ko) * | 2015-07-07 | 2022-08-18 | 삼성디스플레이 주식회사 | 전극, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치 |
CN107017345B (zh) * | 2017-02-21 | 2019-05-21 | 华南师范大学 | 一种用于制备低漏电高介电绝缘材料的前驱体溶液的制备方法及其应用 |
KR20190113404A (ko) | 2018-03-28 | 2019-10-08 | 김인원 | 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블 |
KR102240669B1 (ko) * | 2019-05-08 | 2021-04-16 | (주)플렉솔루션 | 유기 전기화학 트랜지스터 소자 및 그 제조방법 |
US20240055152A1 (en) * | 2020-12-29 | 2024-02-15 | Najing Technology Corporation Limited | Conductive Film, Preparation Method thereof, Device Containing Conductive Film, and Ink Formulation |
KR102277152B1 (ko) | 2021-01-08 | 2021-07-13 | 김인원 | 실내 및 실외에서 사용이 가능한 이동식 의자 겸용 테이블 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4140572A (en) * | 1976-09-07 | 1979-02-20 | General Electric Company | Process for selective etching of polymeric materials embodying silicones therein |
US4654958A (en) * | 1985-02-11 | 1987-04-07 | Intel Corporation | Process for forming isolated silicon regions and field-effect devices on a silicon substrate |
JP3430632B2 (ja) * | 1994-05-31 | 2003-07-28 | ソニー株式会社 | 金属パターンの形成方法及び金属配線パターンを有する半導体装置の製造方法 |
JP3941169B2 (ja) * | 1997-07-16 | 2007-07-04 | セイコーエプソン株式会社 | 有機el素子の製造方法 |
EP0933814A1 (en) * | 1998-01-28 | 1999-08-04 | Interuniversitair Micro-Elektronica Centrum Vzw | A metallization structure on a fluorine-containing dielectric and a method for fabrication thereof |
GB9803763D0 (en) * | 1998-02-23 | 1998-04-15 | Cambridge Display Tech Ltd | Display devices |
CN100530758C (zh) * | 1998-03-17 | 2009-08-19 | 精工爱普生株式会社 | 薄膜构图的衬底及其表面处理 |
JP3870562B2 (ja) * | 1998-07-16 | 2007-01-17 | セイコーエプソン株式会社 | パターン形成方法、およびパターン形成基板の製造方法 |
EP1243034A1 (en) * | 1999-12-21 | 2002-09-25 | Plastic Logic Limited | Solution processed devices |
CA2395004C (en) * | 1999-12-21 | 2014-01-28 | Plastic Logic Limited | Solution processing |
GB2373095A (en) | 2001-03-09 | 2002-09-11 | Seiko Epson Corp | Patterning substrates with evaporation residues |
JP3578162B2 (ja) * | 2002-04-16 | 2004-10-20 | セイコーエプソン株式会社 | パターンの形成方法、パターン形成装置、導電膜配線、デバイスの製造方法、電気光学装置、並びに電子機器 |
-
2001
- 2001-12-21 GB GBGB0130485.6A patent/GB0130485D0/en not_active Ceased
-
2002
- 2002-12-20 US US10/499,665 patent/US7407849B2/en not_active Expired - Lifetime
- 2002-12-20 CN CNB028279751A patent/CN100565958C/zh not_active Expired - Lifetime
- 2002-12-20 AU AU2002353205A patent/AU2002353205A1/en not_active Abandoned
- 2002-12-20 KR KR1020047009916A patent/KR100979782B1/ko active IP Right Grant
- 2002-12-20 CN CN2009101351517A patent/CN101567422B/zh not_active Expired - Lifetime
- 2002-12-20 WO PCT/GB2002/005863 patent/WO2003056641A1/en active Application Filing
- 2002-12-20 JP JP2003557053A patent/JP4786130B2/ja not_active Expired - Fee Related
- 2002-12-20 EP EP02788223.2A patent/EP1459397B1/en not_active Expired - Lifetime
-
2010
- 2010-07-05 JP JP2010152604A patent/JP5639395B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7407849B2 (en) | 2008-08-05 |
KR20040079913A (ko) | 2004-09-16 |
US20050151820A1 (en) | 2005-07-14 |
CN1618136A (zh) | 2005-05-18 |
EP1459397B1 (en) | 2019-10-23 |
GB0130485D0 (en) | 2002-02-06 |
CN101567422B (zh) | 2013-10-02 |
AU2002353205A1 (en) | 2003-07-15 |
EP1459397A1 (en) | 2004-09-22 |
WO2003056641A1 (en) | 2003-07-10 |
KR100979782B1 (ko) | 2010-09-03 |
JP4786130B2 (ja) | 2011-10-05 |
JP2005513818A (ja) | 2005-05-12 |
CN100565958C (zh) | 2009-12-02 |
CN101567422A (zh) | 2009-10-28 |
JP2010251794A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5639395B2 (ja) | トランジスタ装置を形成する方法および電子スイッチング装置 | |
US9768021B2 (en) | Methods of forming semiconductor device structures including metal oxide structures | |
US7105854B2 (en) | Doping of source-drain contacts | |
EP1584115B1 (en) | Semiconducting island as active layer in a fet | |
JP2003518754A (ja) | 溶液処理された素子 | |
TW200910658A (en) | Process for preparing an electronic device | |
JP2003518332A (ja) | インクジェットで作成された集積回路 | |
JP2007129227A (ja) | 電子装置の製造方法、巻き取り製造工程、薄膜トランジスタ及び塗布装置 | |
US8062976B2 (en) | Low cost method of fabrication of vertical interconnections combined to metal top electrodes | |
US20140225067A1 (en) | Nanostructure, optical device including the same, and methods of manufacturing the nanostructure and the optical device | |
KR20020086870A (ko) | 용액 처리 디바이스 | |
US7608476B2 (en) | Electronic device | |
EP3498763B1 (en) | Method of manufacturing surface-modified polymer film and method of fabricating organic electronic device comprising the same | |
Balocco et al. | Scanning probe microscope based nanolithography on conducting polymer films | |
Zhou et al. | Patterned self-assembled film guided electrodeposition | |
Piccarolo et al. | Combining new materials and solution processes for high-efficiency organic electronics | |
WO2016118071A1 (en) | Method for producing a conductive composite material |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130115 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130408 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130411 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20130712 |
|
A59 | Written plea |
Free format text: JAPANESE INTERMEDIATE CODE: A59 Effective date: 20130819 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140523 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140930 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141024 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5639395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |