KR101370305B1

KR101370305B1 - 자기 정렬형 다층 박막을 포함하는 박막 전자소자

Info

Publication number: KR101370305B1
Application number: KR1020110140897A
Authority: KR
Inventors: 유승협; 문한얼
Original assignee: 한국과학기술원
Priority date: 2011-12-23
Filing date: 2011-12-23
Publication date: 2014-03-06
Also published as: KR20130073184A

Abstract

본 발명의 박막 전자소자는 기판, 상기 기판상에 위치하는 소수성 패턴, 상기 기판상에 위치하고, 제1박막층 및 제2박막층을 포함하는 자기 정렬형 다층 박막을 포함하는 전극, 및 상기 전극상에 위치하는 반도체층을 포함하고, 상기 자기 정렬형 다층 박막은: 선택적 젖음 현상을 통해 상기 소수성 패턴이 형성된 상기 기판상의 친수성 표면에만 상기 제1박막층을 형성하는 단계; 및 선택적 젖음 현상을 통해 상기 제1박막층 상에 제2박막층을 형성하는 단계를 통하여 제조되고, 상기 제1박막층의 전기 전도성이 상기 제2박막층의 전기 전도성보다 높고 그리고 상기 제2박막층의 전자 또는 정공 주입 능력이 상기 제1박막층의 전자 또는 정공 주입 능력보다 높다.

Description

자기 정렬형 다층 박막을 포함하는 박막 전자소자 {Thin-Film Electronic Device including Self-Aligned Multi-layer}

본 발명은 자기 정렬형 다층 박막의 제조방법 및 이에 따라 제조된 다층 박막을 포함하는 박막 전자소자에 관한 것이다.

박막 소자는 기본적으로 서로 다른 기능을 하는 여러 층의 박막이 적층된 형태이다. 최근 소자의 집적화 및 소형화가 추구되고 있는바 박막 소자에 대한 연구가 꾸준히 진행되고 있다.

박막을 적층하는데 있어 정렬의 정확도는 소자 제작 공정의 정밀도와 소자의 크기 및 성능을 좌우하는 요인이 되고 있다. 현재 용액 공정 및 인쇄 공정이 초저가 박막 소자를 제작하기 위한 방법으로 주목을 받고 있다. 하지만, 현재까지 정확히 정렬된 패턴을 갖는 다층 박막을 제조하는 것은 용이하지 않다. 특히, 인쇄 공정은 기본적으로 패턴을 찍듯이 형성하므로, 여러 층을 적층할 경우 그 정렬 오차가 필연적으로 존재한다.

소자의 집적화 및 소형화에 따라 정확히 정렬된 패턴을 갖는 다수의 박막층을 제작할 필요성이 대두되고 있다.

또한, OLED(Organic Light Emitting Diode), OTFT(Organic Thin Film Transistor) 및 OPV(Organic Photovoltaic)와 같은 박막 전자소자는 반도체와 전기적으로 접합된 전극구조를 필연적으로 구비한다. 이때, 상기와 같은 박막 전자소자에서의 전극은 높은 전기 전도도와 효율적인 전자 또는 정공 주입 능력을 동시에 가질 필요가 있다. 하지만, 하나의 전극층으로 상기와 같은 두 가지 특성을 만족시키는 것은 용이하지 않다.

특히, 고성능 및 대면적 전자 소자의 경우 상기와 같은 두 가지 특성을 동시에 만족시키는 전극 구조를 제공하는 것이 필수적이다.

한국공개공보 제10-2006-0102697호 (2006.09.28일)

본 발명은 전술한 종래 기술의 문제점 및 요구에 따라 안출된 것으로서 간편하고 쉽게 정확하게 정렬된 다층 박막을 제조하는 방법을 제공하는 것을 목적으로 한다. 또한, 박막 전자소자에 사용되기에 적합한 전극 구조를 제공하는 것을 목적으로 한다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시예에 따른 자기 정렬형 다층 박막의 제조방법은 기판상에 소수성 패턴을 형성하는 단계; 선택적 젖음 현상을 통해 상기 기판상의 친수성 표면에만 제1박막층을 형성하는 단계; 및 선택적 젖음 현상을 통해 상기 제1박막층 상에 제2박막층을 형성하는 단계를 포함한다.

본 발명의 실시예에 따른 박막 전자소자는 기판; 상기 기판상에 위치하는 소수성 패턴; 상기 기판상에 위치하는 본 발명의 실시예에 따라 제조된 자기 정렬형 다층 박막을 포함하는 전극; 및 상기 전극상에 위치하는 반도체층을 포함한다.
또한, 상기 제1박막층의 전기 전도성이 상기 제2박막층의 전기 전도성보다 높고 그리고 상기 제2박막층의 전자 또는 정공 주입 능력이 상기 제1박막층의 전자 또는 정공 주입 능력보다 높을 수 있다.

본 발명의 실시예에 따른 박막 전자소자는 기판; 상기 기판상에 위치하는 반도체층; 상기 반도체층 상에 위치하는 소수성 패턴; 및 상기 반도체층 상에 위치하는 본 발명의 실시예에 따라 제조된 자기 정렬형 다층 박막을 포함하는 전극을 포함한다.

본 발명에 따르면, 한번의 소수성 패턴 형성을 통해 정확히 정렬된 패턴을 갖는 다층 박막을 형성할 수 있다. 본 발명에 따르면, 여러 층의 박막이 동일한 패턴으로 적층된 구조를 가질 필요가 있는 경우에 쉽고 간편한 그의 제조 방법을 제공할 수 있다. 또한, 본 발명에 따르면 박막 전자소자에서 높은 전기 전도도와 효율적인 전자 및 정공 주입 특성을 모두 갖는 전극 구조를 제공할 수 있다.

도1a 내지 도1d는 본 발명의 실시예에 따른 자기 정렬화 다층 박막의 제조방법을 순서대로 나타낸다.
도2a 및 도2b는 본 발명의 실시예에 따른 제조방법에 따라 제조된 자기 정렬화 다층 박막을 포함하는 전극구조를 갖는 박막 전자소자를 예시한다.

이하, 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명된다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면들 중 인용부호들 및 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 인용부호들로 표시됨을 유의해야 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도1a 내지 도1d는 본 발명의 실시예에 따른 자기 정렬화 다층 박막의 제조방법을 순서대로 나타낸다. 도1a에 도시된 바와 같이 기판(100) 상에 소수성 패턴(200)을 형성한다.

본 발명의 실시예에 따라 제조되는 다층 박막이 포함되는 소자의 종류에 따라 상기 기판(100) 및 소수성 패턴(200)을 형성하는 물질은 다양하게 적용될 수 있다.

기판(100)의 표면은 기본적으로 친수성일 필요가 있으며, 만약 친수성이 아니라면 친수성이 되도록 처리된 기판이 사용될 수 있다.

소수성 패턴(200)은 이후에 적층되는 다층 박막에서 필요한 패턴에 따라서 변형될 수 있다. 추후에 다층 박막이 형성될 필요가 있는 부분을 제외한 부분의 기판(100) 표면이 소수성 물질에 의해 덮이도록 패턴이 형성된다.

소수성 패턴을 형성하기 위한 물질로는 소수성 고분자, 또는 소수성 자기 정렬형 단분자(SAM: Self-Assembled Monomer)등이 이용될 수 있다. 특히, 불소계 고분자 또는 불소계 자기 정렬형 단분자가 이용될 수 있다. 예컨대, 불소계 고분자로는 사이톱(cytop)이 이용될 수 있고, 불소계 자기 정렬형 단분자로는 HMDS 또는 OTS 등이 이용될 수 있다. 또한, 소수성 패턴을 형성하기 위한 물질로는 CF₄ 플라즈마 처리된 임의의 유전체층이 이용될 수 있다.

이때, 소수성 패턴(200)은 필요에 따라 임의의 공정에 따라 형성될 수 있다. 예컨대, 소수성 패턴(200)은 포토리소그래피(photolithography), 플라즈마 에칭(plasma etching) 또는 인쇄(printing) 공정에 따라서도 형성될 수 있다

도1b에 도시된 바와 같이, 기판상에 제1박막층(300)이 형성된다. 제1박막층(300)은 선택적 젖음 현상을 통해 소수성 패턴(200: hydrophobic pattern)이 형성되어 있지 않은 기판 부분, 즉 기판(100)의 친수성(hydrophile) 표면에만 형성된다. 이에 따라, 별도의 패터닝 공정없이 소수성 패턴(200)을 이용하여 제1박막층(300)이 소정의 패턴으로 기판(100) 상에 형성될 수 있다.

본 발명의 실시예에 따라 제조되는 다층 박막이 포함되는 소자의 종류에 따라, 제1박막층(300), 이후에 설명되는 제2박막층(400) 및 제3박막층(500)을 구성하는 물질 및 이들을 형성하는 구체적인 방법은 다양하게 변경될 수 있다.

제1박막층(300)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)이 소수성 패턴(200)이 형성되어 있지 않은 기판(100)의 친수성 표면에만 모이는 현상을 선택적 젖음 현상이라고 지칭한다. 즉, 제1박막층(300)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)은 친수성 특성을 가진다. 따라서, 제1박막층(300)을 형성하는 원료 물질을 포함하는 잉크(ink)가 소수성 표면을 피해 친수성 표면에만 모일 수 있다.

제1박막층(300)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)은 임의의 방법으로 기판(100) 상의 친수성 표면에만 형성될 수 있다. 예컨대, 딥코팅(dip-coating), 스핀코팅(spin-coating) 또는 잉크젯(ink-jet) 방법을 통해서 기판(100) 상에 형성될 수 있다. 이때, 선택적 젖음 현상을 통해 잉크가 소수성 표면을 피해 친수성 표면에만 모여 도1b와 같이 제1박막층(300)이 형성될 수 있다. 즉, 소수성 패턴(200)에 의해 소수성 물질로 덮이지 않은 기판(100)의 표면 부분에만 제1박막층(300)이 형성될 수 있다.

도1c에 도시된 바와 같이, 제2박막층(400)이 제1박막층(300) 상에 형성된다. 제2박막층(400)을 형성하는 방법은 제1박막층(300)을 형성하는 방법과 동일하다. 이때, 제1박막층(300)의 표면은 친수성일 필요가 있다. 즉, 제2박막층(400)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)은 딥코팅, 스핀코팅 또는 잉크젯 방법을 통해 소수성 패턴(200) 및 제1박막층(300) 상에 형성되며, 이후 선택적 젖음 현상을 통해 잉크가 소수성 표면을 피해 친수성 표면에만 모여 도1c와 같이 제2박막층(400)이 제1박막층(300) 상에만 형성될 수 있다. 제2박막층(400)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)은 친수성 특성을 가진다.

유사하게, 도1d에 도시된 바와 같이 제2박막층(400) 상에 제3박막층(500)을 형성할 수 있다. 이때, 제2박막층(400)의 표면은 친수성일 필요가 있다. 또한, 제3박막층(500)을 형성하는 원료 물질을 포함하는 용액(또는 잉크)는 친수성 특성을 가진다.

따라서, 소수성 패턴(200)을 한번 기판(100) 상에 형성함으로써, 동일한 패턴을 가지며 정확하게 정렬된 다수의 박막층, 예컨대 제1박막층(300), 제2박막층(400) 및 제3박막층(500)을 적층할 수 있다.

이때, 각각의 박막층은 서로 다른 물질을 포함하여 서로 다른 기능을 할 수 있다. 또는 각각의 박막층은 서로 동일한 물질을 포함하여 두께가 두꺼운 막을 형성할 수 있다. 박막층의 개수는 실시예에 따라 달라질 수 있다.

이상에서 살펴본 바와 같이, 한번 소수성 패턴을 형성함으로써 정확히 정렬된 패턴을 갖는 다층 박막을 용액 공정을 통해 형성할 수 있다. 즉, 박막 소자에서는 종종 여러 층의 박막이 동일한 패턴을 가지며 적층된 구조를 필요로 하는바, 본원 발명의 실시예는 이러한 요구에 대해 근본적인 해결책을 제시할 수 있다. 또한, 이러한 본원 발명의 실시예에 따른 제조방법은 저비용으로 실시가 가능하다.

도1a 내지 도1d를 참조하여 설명된 본 발명의 실시예에 따른 제조방법에 따라 제조된 다층 박막 구조는 OLED(Organic Light Emitting Diode), OTFT(Organic Thin Film Transistor) 및 OPV(Organic Photovoltaic)와 같은 박막 전자소자의 전극으로 이용될 수 있다.

상기와 같은 박막 전자소자는 반도체(semiconductor)와 전기적으로 접합된 전극 구조를 필연적으로 구비한다. 하지만, 이러한 전극은 높은 전기 전도도뿐 아니라 효율적인 전자 및/또는 정공 주입 능력을 동시에 가질 필요가 있다. 이러한 요구는 본 발명의 실시예에 따라 제조된 다층 박막을 박막 전자소자의 전극으로 이용함으로써 충족될 수 있다. 또는, 이러한 전극은 서로 다른 두 가지의 기능을 할 필요가 존재할 수 있다.

예컨대, 본 발명의 실시예에 따른 다층 박막(300, 400)은 도2a 및 도2b에 예시된 바와 같은 박막 전자소자에 전극으로 이용될 수 있다.

도2a에 도시된 바와 같이, 본 발명의 실시예에 따른 박막 전자소자는 기판(100), 기판(100) 상에 위치하는 소수성 패턴(200), 기판상에 위치하는 본 발명의 실시예에 따라 제조된 자기 정렬형 다층 박막을 포함하는 전극(300, 400); 및 전극상에 위치하는 반도체층(600)을 포함할 수 있다.

기판(100)은 박막 전자소자의 종류에 따라 다양한 물질을 포함할 수 있다. 예컨대, 기판(100)은 플라스틱 기판을 포함할 수 있다. 또한 기판(100)은 유리, PET(Polyethylene terephthalate), 및 PEN(Polyethylene naphthalate)과 같은 투명한 물질, 또는 스테인리스(stainless) 강판과 같은 불투명한 물질을 포함할 수 있다.

도2a에 도시된 바와 같이, 기판(100) 상에 소수성 패턴(200) 및 다층 박막(300, 400)이 형성된다. 이때, 소수성 패턴(200) 및 다층 박막(300, 400) 형성 방법 및 설명은 도1a 내지 도1d를 참조하여 설명된 바와 동일하며, 이하에서는 생략된다.

다층 박막(300, 400)은 박막 전자소자에서 전극으로 이용될 수 있다. 이때, 제1박막층(300)은 기판에 접촉하여 형성되고 제2박막층(400)은 반도체층(600)과 접촉하여 형성된다. 따라서, 제1박막층(300)은 상대적으로 높은 전기 전도도를 갖는 물질을 포함하는 것이 바람직하고, 제2박막층(400)은 상대적으로 높은 전자 또는 정공 주입 능력을 갖는 물질을 포함하는 것이 바람직하다. 예컨대, 제1박막층(300)은 고전도 금속 잉크(예컨대, Al, Ag, Au, Cu 잉크)로 형성된 금속막일 수 있다. 정공 또는 전하의 주입 및/또는 수득을 조절할 수 있는 버퍼층으로 기능할 수 있는 제2박막층(400)으로는 PEDOT:PSS (전도성 고분자), 산화물 반도체, 또는 투명 전도성 산화물 등의 물질이 이용될 수 있다. 투명 전도성 산화물로는 ITO, IZO, AZO, TiO₂등의 물질이 이용될 수 있다. 또는 제2박막층(400)으로는 비록 전도도가 낮더라도 n형 또는 p형으로 도핑된 물질이 이용될 수 있다.

반도체층(600)은 유기 반도체 물질 또는 무기 반도체 물질을 포함할 수 있다. 예컨대, 반도체층(600)은 광흡수형 유기 반도체층 및 상기 유기 반도체층 상에 위치하는 전자받게형 유기 반도체층을 포함하는 이중층 구조로 형성될 수 있다. 또한, 상기 반도체층(600)은 광흡수형 유기 반도체 물질 및 전자받게형 유기 반도체 물질이 일정한 비율로 섞인 벌크(bulk) 타입을 포함할 수 있다. 또한, 상기 반도체층(600)은 P형 도핑이 수행된 정공 수집층, 광흡수형 및 전자받게형 유기 반도체층, 그리고 N형 도핑이 수행된 전자 수집층이 순차로 적층된 P-I-N 타입일 수 있다. 실시예에 따라 상기 반도체층(600) 은 N-I-P 타입일 수 있다. 이때, 상기 광흡수용 반도체는 광 흡수 계수가 큰 펜타센(Pentacene), CuPC(Copper Phthalocyanine), SubPC(Subphthalocyanine) 등의 물질을 포함할 수 있다. 전자받게형 물질로는 풀러린(fullerene)과 같은 물질을 사용할 수 있다.

반도체층(600)이 무기 반도체 물질을 포함하는 경우, 반도체층(600)은 이온결합에 기반한 금속 산화물, 또는 공유 결합에 기반한 실리콘 또는 게르마늄을 포함할 수 있다.

도2b에 표시된 바와 같이, 본 발명의 실시예에 따른 박막 전자소자는 기판(100), 기판(100) 상에 위치하는 반도체층(600), 상기 반도체층(600) 상에 위치하는 소수성 패턴(200), 및 상기 반도체층(600) 상에 위치하는 본 발명의 실시예에 따라 제조된 자기 정렬형 다층 박막을 포함하는 전극(300, 400)을 포함할 수 있다.

도2b에 도시된 바와 같은 박막 전자소자에 대한 설명으로서 도2a에 도시된 박막 전자소자에 대한 설명과 동일하여 중복된 설명은 이하에서는 생략한다. 다만, 도2b에 도시된 박막 전자소자의 전극(300, 400)에서 제1박막층(300)은 반도체층(600)에 접촉하여 형성되어 있고, 제2박막층(400)은 제1박막층(300)에 접촉하여 형성되어 있다. 따라서, 제1박막층(300)은 상대적으로 높은 전자 또는 정공 주입 능력을 갖는 물질을 포함하고, 제2박막층(400)은 상대적으로 높은 전기 전도도를 갖는 물질을 포함하는 것이 바람직하다.

도2a 및 도2b에서는 전극이 단지 2개의 박막층을 포함하는 것을 예시하고 있지만, 더 많은 수의 박막층을 포함하는 것도 가능하다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100: 기판
200: 소수성 패턴
300: 제1박막층
400: 제2박막층
500: 제3박막층
600: 반도체층

Claims

삭제
삭제
삭제
기판;
상기 기판상에 위치하는 소수성 패턴;
상기 기판상에 위치하고, 제1박막층 및 제2박막층을 포함하는 자기 정렬형 다층 박막을 포함하는 전극; 및
상기 전극상에 위치하는 반도체층을 포함하고,
상기 자기 정렬형 다층 박막은:
선택적 젖음 현상을 통해 상기 소수성 패턴이 형성된 상기 기판상의 친수성 표면에만 상기 제1박막층을 형성하는 단계; 및
선택적 젖음 현상을 통해 상기 제1박막층 상에 제2박막층을 형성하는 단계를 통하여 제조되고,
상기 제1박막층의 전기 전도성이 상기 제2박막층의 전기 전도성보다 높고 그리고 상기 제2박막층의 전자 또는 정공 주입 능력이 상기 제1박막층의 전자 또는 정공 주입 능력보다 높은, 박막 전자소자.
삭제
제4항에 있어서,
상기 소수성 패턴은 포토리소그래피, 플라즈마 에칭 또는 인쇄공정을 통해 상기 기판 상에 형성되는 것을 특징으로 하는 박막 전자소자.
제4항에 있어서,
상기 제1박막층을 형성하는 단계는 딥코팅, 스핀코팅 또는 잉크젯 방법을 통해 수행되는 것을 특징으로 하는 박막 전자소자.