CN101562450A - 逐位逼近延迟锁相环电路以及调整时钟信号的方法 - Google Patents

Abstract

本发明公开了一种逐位逼近延迟锁相环电路及调整时钟信号的方法，设置延迟线控制信号选择模块，当在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差时，根据比较信号产生延迟调整信号对输入时钟信号进行延时调整，直到检测到输入时钟信号和输出时钟信号的相位关系发生改变后为止。同时，逐位逼近控制器根据生成的重新锁定信号调整控制选择信号，确定与上次相位锁定延迟的偏差位。最后，再由延迟线控制信号选择模块选择将逐位逼近控制器输出的调整后的控制选择信号输出给参考延迟线，按照现有技术进行锁定过程。因此，本发明提供的电路及方法可以对时钟信号进行多次延迟调整。

Description

逐位逼近延迟锁相环电路以及调整时钟信号的方法

技术领域

本发明涉及采用延迟锁相环(DLL，Delay-locked loop)电路调整时钟信号的技术，特别涉及一种逐位逼近延迟锁相环电路以及调整时钟信号的方法。

背景技术

随着互补金属氧化物半导体(CMOS)工艺的迅速发展，采用CMOS工艺的各种数字电路所采用的器件尺寸在不断地减小，数字电路的复杂度在不断地提高，且数据电路所采用的数字系统，如中央处理器(CPU)系统或数字信号处理(DSP)系统的工作速度也达到了几百兆赫兹，甚至更高。这样高速的数字系统对时钟信号提出了严格的要求，然而由于制造工艺和环境变化的不同，提供的时钟信号常常可能无法满足要求。例如，当数字电路采用时钟信号对所传输的数据采样时，在每个时钟周期内需要选择最佳的数据采样点，即需要选择每个时钟周期内所传输数据的中间位置附近进行采样，在实现时设定定时时钟信号，定时在每个时钟周期内所传输数据的中间位置附近时间点触发对所传输数据进行采样。但是，经过若干个时钟周期传输数据后，设定的定时时钟信号和所传输的数据有很大可能不再满足所设定定时时钟和维持定时时钟的约束，造成并不是在每个时钟周期内所传输数据的中间位置附近时间点触发对所传输数据的采样，从而导致采样错误。这种时钟信号和数据经过一段时间后由于电压或温度的不稳定性而不再满足设定的约束条件，会随着数字电路中数字系统处理速度的增加和数据传输速率的加快而变得更加严重。因此，对时钟信号进行延迟调整，使得经过延迟调整的时钟信号和数字电路中处理数据之间一直满足设定的约束条件，从而保证数字电路的正常运行，变得越来越重要。

目前，为了克服时钟信号在一段时间后出现的偏差，满足数据电路正常运行的要求，设计了锁相环(PLL，Phase-locked LOOP)电路和延迟锁相环(DLL，Delay-locked Loop)电路，用于对时钟信号进行延迟调整。与PLL电路相比，由于DLL电路用压控延迟线(VCDL，Voltage Control Delay Line)取代了PLL的振荡器，使得随机误差只在每个时钟周期的内部累加，不影响后续时钟周期；由于DLL的反馈系统的阶数和低通滤波器(LRF，Low PassFilter)相同，使得其稳定性和稳定速度等问题比PLL电路减轻许多。因此，和PLL电路相比，DLL电路受到噪声影响小，并且稳定性更高和稳定速度更快，逐渐成为对时钟信号进行延迟调整的主流电路。

图1为现有技术DLL电路的结构示意图，DLL电路包括：鉴相器、分频器、逐位逼近式(SAR)模块以及数字控制延迟线。其中，输入时钟信号在每个时钟周期内通过数字控制延长线以及前向传输线后变为输出时钟信号输出。在每个时钟周期内，反馈传输线都采集经过数字控制延时线输出的时钟信号，然后将采集的信号作为反馈时钟信号输出给鉴相器，鉴相器将接收到的反馈时钟信号和输入时钟信号比较，确定反馈时钟信号和输入时钟信号存在相位差后，发送控制信号给SAR模块，由SAR模块对通过数字控制延时线的时钟信号进行逐位逼近延迟调整，直到鉴相器经过检测，确定接收到的反馈传输线通过数字控制延迟线采集的反馈时钟信号和输入时钟信号之间不存在相位偏差为止，锁定SAR模块，从而使图1所述的电路不再对输入时钟信号进行调整。在SAR模块进行逐位逼近延迟调整过程中，输入时钟信号、反馈失踪信号都是通过放大器输入到鉴相器中的，以便鉴相器精确检测；反馈传输线采集经过数字控制延时线输出的时钟信号为通过放大器进行放大的时钟信号、再经过数字控制延迟线输出后进行放大器后采集的；另外，经过放大的输入时钟信号还通过分频器分频后，通过集成电路(IC)发送给SAR模块，用于SAR模块根据分频频率对数字控制延迟线传输的输入时钟信号进行逐位逼近延迟调整。

在具体实现上，SAR模块采用按位索引逐位逼近的方法降低锁定时间，即数字控制延迟线采用多级延迟单元级联而成，每一次按位逐位逼近时采用各级的延迟单元进行延迟调整，直到输入时钟信号和反馈时钟信号的相位不存在偏差为止。这样，如果存在多级延迟单元，就可以在很宽频率范围内对输入时钟信号进行调整。但是由于多级延迟单元的延迟时间长度都相同，所以在进行延迟调整时，如果在很宽频率范围内对输入时钟信号进行调整，相应的数字控制延迟线也会占用很大面积，消耗很大的功耗。

目前，这种对时钟信号进行延迟调整的方法有一个很大的缺陷：由于图1所述的电路只能锁定一次，当该电路锁定后，图1所示的电路就像开环电路，无法再对输入时钟信号进行再次延迟调整，即使输入时钟信号和输出时钟信号再次出现相位偏差也无法进行调整。

发明内容

本发明提供一种逐位逼近延迟锁相环电路，该电路通过多次锁定对时钟信号进行多次延迟调整。

本发明还提供一种调整时钟信号的方法，该方法能够对时钟信号进行多次延迟调整。

根据上述目的，本发明的技术方案是这样实现的：

一种逐位逼近延迟锁相环电路，包括参考延迟线以及鉴相器，该电路还包括逐位逼近控制器和延迟线控制信号选择模块，其中，

鉴相器，用于检测输入时钟信号和输出时钟信号的相位差，输出比较信号，判断所述电路是否锁定后输出锁定检测信号；

逐位逼近控制器，用于根据接收的比较信号、锁定检测信号和产生的完成信号确定是否要对所述电路进行重新锁定，如果是，生成有效的重新锁定信号输出；如果否，生成无效的重新锁定信号输出，根据比较信号调整控制选择信号后，输出；

延迟线控制信号选择模块，用于接收有效的重新锁定信号时，根据从鉴相器接收到的比较信号生成延迟调整信号输出；接收无效的重新锁定信号时，将从逐位逼近控制器接收到的控制选择信号作为延迟调整信号输出；

参考延迟线，用于根据接收到延迟调整信号进行输入时钟信号的逐位延迟调整。

较佳地，所述逐位逼近控制器，还用于在生成有效的重新锁定信号输出时，根据有效的重新锁定信号生成确定与上次相位锁定延迟的偏差位的控制选择信号；

根据比较信号调整的所述控制选择信号为：确定与上次相位锁定延迟的偏差位的控制选择信号。

较佳地，所述参考延迟线是由多个延迟单元级联构成，每个延时单元的延迟时间相同或不同。

较佳地，所述延迟线控制信号选择模块是由多个和所述参考延迟线中的延迟单元一一对应的选择单元构成，每个选择单元在接收到有效的重新锁定信号时选通生成的延迟调整信号；在接收到无效的重新锁定信号时，选通接收的控制选择信号。

较佳地，所述电路还包括移位寄存器，设置在所述延迟线控制信号选择模块中或单独设置，用于接收有效的重新锁定信号后，在持续的时钟周期内，从低位到高位，依次生成选通各个选择单元的延迟调整信号。

较佳地，所述逐位逼近控制器由多个和所述选择单元一一对应的逐位逼近式SAR单元构成，从高位到低位，所述SAR单元相互级联，每个SAR单元在对所述电路进行重新锁定时，输出有效的重新锁定信号；在对所述电路不进行重新锁定时，重新锁定信号无效，根据比较信号调整已经生成的控制选择信号后，输出。

较佳地，所述逐位逼近控制器中还包括移位置位寄存器和移位脉冲寄存器，用于在对所述电路进行重新锁定时，在持续的时钟周期内，从低位到高位，根据有效的重新锁定信号，分别通过生成置位保持信号和置位脉冲信号控制各个SAR单元生成确定与上次相位锁定延迟的偏差位的控制选择信号。

一种调整时钟信号的方法，应用在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差时，该方法包括：

A、鉴相器检测输入时钟信号和输出时钟信号存在相位偏差，向延迟线控制信号选择模块和逐位逼近控制器输入比较信号，向逐位逼近控制器输入无效的锁定检测信号；

B、逐位逼近控制器根据接收的比较信号、无效锁定检测信号和自身检测的有效完成信号得到有效的重新锁定信号，发送给延迟线控制信号选择模块；

C、延迟线控制信号选择模块根据接收的重新锁定信号选通根据接收的比较信号生成的延迟调整信号，输出给参考延迟线进行延迟调整；

D、在后续的时间周期内，持续执行步骤A～步骤C，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生变化；

E、鉴相器向延迟线控制信号选择模块和逐位逼近控制器发送标识相位关系发生变化的比较信号；

F、逐位逼近控制器根据接收的标识相位关系发生变化的比较信号、无效锁定检测信号和自身检测的无效完成信号生成无效重新锁定信号，发送给延迟线控制信号选择模块，根据比较信号调整控制选择信号，发送给延迟线控制信号选择模块；

G、延迟线控制信号选择模块根据接收的无效重新锁定信号，确定将步骤F生成的控制选择信号作为延迟调整信号，输出给参考延迟线进行延迟调整，直到鉴相器检测到输入时钟信号和输出时钟信号的相位相同，逐位逼近延迟锁相环电路将相位锁定为止。

较佳地，步骤F所述根据比较信号调整的控制选择信号为：确定与上次相位锁定延迟的偏差位的控制选择信号，该信号在所述步骤B根据有效的重新锁定信号生成。

较佳地，所述根据有效的重新锁定信号生成确定与上次相位锁定延迟的偏差位的控制选择信号的过程为：

在第一个时钟周期内，将控制选择信号的末位置1；

在后续时间周期内，从控制信号的次末位到高位，控制信号中的置1位由次末位逐位往高，比控制信号中的置1位低的位，持续置0并保持，直到步骤F接收到标识相位关系发生变化的比较信号为止。

从上述方案可以看出，本发明提供的电路及方法在逐位逼近控制器和参考延迟线之间设置了延迟线控制信号选择模块，该模块具有控制信号选择能力，在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，根据鉴相器发送的比较信号产生延迟调整信号对参考延迟线经过的输入时钟信号进行延时调整，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生改变后为止。同时，逐位逼近控制器也重新设置，使其可以根据有效的重新锁定信号调整控制选择信号，确定与上次相位锁定延迟的偏差位，直到重新锁定信号无效为止。最后，当输入时钟信号和输出时钟信号的相位关系发生改变后，再由延迟线控制信号选择模块选择将逐位逼近控制器输出的调整后的控制选择信号输出给参考延迟线，进行现有的逐位逼近延迟锁相环电路的锁定过程，完成对时钟信号的再次延迟调整。这样，在出现输入时钟信号和输出时钟信号存在相位偏差时，无论逐位逼近延迟锁相环电路当前是否已经完成过一次锁定，都可以对时钟信号进行延迟调整，另外，由于本发明在进行对时钟信号延迟调整过程中，逐位逼近控制器也会调整当前的控制选择信号，确定与上次相位锁定延迟的偏差位，然后可以再以该调整后的控制选择信号为开始，进行现有逐位逼近延迟锁相环电路的锁定过程，因此，可以以最少时间进行重复锁定。综上，本发明提供的电路及方法可以通过多次锁定对时钟信号进行多次延迟调整，并且以最少的时间进行重复锁定。

附图说明

图1为现有技术DLL电路的结构示意图；

图2为本发明提供的逐位逼近延迟锁相环电路结构示意图；

图3为本发明参考延迟线的结构示意图；

图4为本发明延迟线控制信号选择模块的结构示意图；

图5为本发明产生给延迟线控制信号选择模块中各级选择小单元的选通k信号的电路结构示意图；

图6为本发明产生给延迟线控制信号选择模块中各级选择单元的选通k信号的电路的信号时序图；

图7为本发明逐位逼近控制器的结构示意图；

图8为SAR单元产生r信号的移位置位寄存器的结构示意图；

图9为SAR单元产生r信号的时序图；

图10为SAR单元产生s信号的移位脉冲寄存器的结构示意图；

图11为SAR单元产生s信号的时序图；

图12为本发明提供的调整时钟信号的方法流程图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚明白，以下举具体实施例并参照附图，对本发明进行进一步详细的说明。

为了对时钟信号进行多次延迟调整，本发明提出了一种逐位逼近延迟锁相环电路以及调整时钟信号的方法，该电路在锁定状态下能够根据比较信号(comp)值、逐位逼近控制器的完成(stop)信号值以及输出锁定检测(ld，locked detect)值，确定是否再次锁定，如果是，该电路就重新对输入时钟信号进行延迟调整，调整到和输出时钟信号的相位相同后再次锁定；否则，则该电路仍然在锁定状态下。

本发明提出的逐位逼近延迟锁相环电路是在逐位逼近控制器和参考延迟线之间设置了延迟线控制信号选择模块，该模块具有延迟线控制信号选择功能，在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，根据鉴相器发送的比较信号产生延迟调整信号对参考延迟线经过的输入时钟信号进行延时调整，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生改变后为止。然后，再由延迟线控制信号选择模块选择将逐位逼近控制器输出的控制选择信号输出给参考延迟线，进行现有的逐位逼近延迟锁相环电路的锁定过程，完成对时钟信号的延迟调整。

在本发明中，为了以最少的时间进行重复锁定，逐位逼近控制器也重新设置，使其在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，根据生成的重新锁定信号(restart)调整控制选择信号，确定与上次相位锁定延迟的偏差位；等到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生变化后为止，将调整后的逐位逼近延迟调整值的控制选择信号输出给延迟线控制信号选择模块，由延迟线控制信号选择后输出给参考延迟线，进行现有的逐位逼近延迟锁相环电路的锁定过程。这样，就可以采用最少的时间完成逐位逼近延迟锁相环电路的重复锁定。

图2为本发明提供的逐位逼近延迟锁相环电路结构示意图，该电路包括鉴相器、逐位逼近控制器、延迟线控制信号选择模块及参考延迟线。

其中，鉴相器，用于对输入时钟信号和输出时钟信号进行相位差比较后，向逐位逼近控制器和延迟线控制信号选择模块分别输出比较(comp)信号，鉴相器还用于判断该电路是否锁定后输出锁定检测(ld，locked detect)信号给逐位逼近器，该ld的产生和现有技术相同，这里不再累述；

逐位逼近控制器，用于接收到comp信号以及ld信号后，根据ld信号、comp信号和自身产生的stop信号确定是否要对该电路进行重新锁定，如果是，将有效的重新锁定(restart)信号发送给延迟线控制信号选择模块，根据有效的restart信号生成控制选择(ctrl1)信号发送给延迟线控制信号选择模块，该ctrl1信号确定与上次相位锁定延迟的偏差位；如果否，将无效的restart信号发送给延迟线控制信号选择模块，由已经确定与上次相位锁定延迟的偏差位的ctrl1信号作为开始值，根据comp信号生成控制选择(ctrl1)信号给延迟线控制信号选择模块；

延迟线控制信号选择模块，用于根据接收到的restart信号确定延迟线控制信号的选择：当restart信号有效时，则根据从鉴相器接收到的comp信号生成延迟调整(ctrl2)信号后，发送给参考延迟线；如果restart信号无效时，则将从逐位逼近控制器接收到的ctrl1信号作为ctrl2信号发送给参考延迟线；

参考延迟线，用于根据接收到的ctrl2信号进行输入时钟信号的逐位延迟调整。

这个过程在每个时钟周期内持续进行，直到鉴相器检测得到输入时钟信号和输出时钟信号的相位相同时，再次锁定输入时钟信号和输出时钟信号的相位为止。

在本发明中，是否对逐位逼近延迟锁相环电路进行重新锁定是由逐位逼近控制器根据comp信号、ld信号和自身产生的stop信号判断的，当comp信号不变、stop信号有效，且ld信号无效，即逐位逼近延迟锁相环电路未锁定，则需要对逐位逼近延迟锁相环电路重新锁定，其他情况时不需要进行重新锁定，如表1所示，表1为restart信号的真值表。

restart	0	1(有效，有效的赋值根据需要确定，这里设置为1)
			Stop	x	1
ld	x	0
			comp	变化	不变

表1

以下分别对图2中的各个模块是如何工作的进行详细说明。

图3为本发明参考延迟线的结构示意图，如图所示，该参考延迟线由多个延迟单元级联而成，每一个延迟单元的延迟时间长度不一样，延迟单元所含的电容大则延迟时间比较长。延迟时间可以采用单位延迟时间表示，为2^n-1个单位延迟时长，其中n为自然数。该参考延迟线设置在输入时钟信号和输出时钟信号之间，用于根据延迟线控制信号选择模块发送的ctrl2信号对输入时钟信号进行延迟调整后，得到输出时钟信号。具体地，每个延迟单元是否参与延迟由对应的ctrl2[n-1]信号来控制。该参考延迟线包含的延迟单元越多，即n越大，则输入时钟信号进行延迟调整的频率范围也就越大。

由于该参考延迟线具有多个延迟单元，所以可以根据ctrl2信号对输入时钟信号进行逐位逼近延迟调整，直到输入时钟信号和输出时钟信号的相位相同为止。

当然，在本发明中，也可以采用具有相同延迟时间长度的多个延迟单元级联作为参考延迟线，但是与采用不同延迟时间长度的多个延迟单元的参考延迟线相比，所占的面积会比较大。

图4为本发明延迟线控制信号选择模块的结构示意图，该延迟线控制信号选择模块由多个选择单元独立构成，每一个选择单元和延迟控制线中的延迟单元一一对应，用于给对应的延迟单元发送ctrl2信号，控制对应的延迟单元对输入时钟信号进行延迟调整。

当各级选择单元从逐位逼近控制器接收到的restart信号有效时，则各级选择单元根据从鉴相器接收到的comp信号生成ctrl2信号，即从低位到高位，根据restart信号依次产生各级选择单元的选择信号k0～k(n-1)，即k0～k(n-1)置1根据该选择信号就可以确定对各级选择单元的由comp信号所生成ctrl2信号的选通。各级选择单元根据由鉴相器输出的comp信号确定是选通高电平还是低电平：当输出时钟信号的相位落后于输入时钟信号，增加延迟，即comp信号为1时，则选通高电平(Vdd)，将高电平作为ctrl2信号输出给延迟控制线中对应的延迟单元；当输出时钟信号的相位超前于输入时钟信号，减少延迟，comp信号为0，则选通低电平(GND)将低电平作为ctrl2信号输出给延迟控制线中对应的延迟单元。

在restart信号无效时，延迟线控制信号选择模块根据restart信号将各级选择单元的k0～k(n-1)信号同时置零，直接选择逐位逼近控制器依次产生的ctrl1信号作为ctrl2信号输出延迟控制线中对应的延迟单元。ctrl1信号可以是在restart信号有效时，即确定与上次相位锁定延迟的偏差位作为开始值进行调整的。

图5为本发明产生给延迟线控制信号选择模块中各级选择单元的选通k信号的电路结构示意图，包括移位寄存器，该移位寄存器的输入为时钟信号和restart信号，当restart信号有效时，从低位到高位，由移位寄存器依次在每个时钟周期内产生各级选择单元的选择信号k0～k(n-1)，即k0～k(n-1)置1，根据该选择信号对对应的各级选择单元的由comp信号所生成ctrl2信号的选通，当restart信号无效时，则移位寄存器将选择信号k0～k(n-1)同时置零，选通ctrl1作为ctrl2信号输出。如图6所示，图6为本发明产生给延迟线控制信号选择模块中各级选择单元的选通k信号的电路的信号时序图；该电路结构可以设置在延迟线控制信号选择模块中，也可以独立设置，需要逐位逼近控制器将生成的restart信号发送给该电路。

图7为本发明逐位逼近控制器的结构示意图，该逐位逼近控制器由多个SAR单元级联构成，每个SAR单元和延迟线控制信号选择模块中的选择单元分别对应，用于给相应的选择单元分别提供ctrl1信号。从高位到低位，SAR单元相互级联。每个SAR单元的输入为comp信号，clk信号以及由restart信号产生的r信号和s信号，输出为ctrl1信号。

图7所示的逐位逼近控制器和现有技术中的逐位逼近控制器相比，其每个SAR单元的输入增加了由restart信号产生的r信号和s信号，根据该restart信号可以分别对每个SAR单元，在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，得到r信号和s信号，从而根据r信号和s信号生成ctrl1信号，该ctrl1信号根据r信号和s信号确定在哪一位开始进行调整，即确定与上次相位锁定延迟的偏差位。在具体实现时，由restart信号得到r信号和s信号可以分别采用移位置位寄存器以及移位脉冲寄存器实现。

从图7可以看出，在本发明中，由于SAR单元比现有的SAR单元增加了r信号和s信号输入用于在restart信号有效时对产生的ctrl1信号分别置0和置1，由于如何置0和置1是现有技术，在这里不做累述。采用这种方式，可以使现有的逐位逼近延迟锁相环电路的锁定过程从ctrl1信号(作为ctrl2信号进行逐位延时调整)的任意一位开始，而现有技术进行逐位逼近延迟锁相环电路的锁定过程是从ctrl2信号的最高位开始的，从而本发明节省重新锁定时间。

图8为SAR单元产生r信号的移位置位寄存器的结构示意图，如图所示，在restart有效的情况下，从低位到高位的SAR单元，依次输出r信号，r信号是置0信号，其产生是从低位到高位的SAR单元逐位保持有效的，r有效的SAR单元一直保持ctrl1的输出有效，其时序图如图9所示。

图10为SAR单元产生s信号的移位脉冲寄存器的结构示意图，如图所示，在restart有效的情况下，从低位到高位的SAR单元，依次输出s信号，s信号是置1信号，其产生是逐位置脉冲信号且不保持。s信号有效的SAR单元的ctrl1的输出有效，确保从该SAR单元开始重新对逐位逼近延迟锁相环电路进行锁定。该s信号的时序图如图11所示。

在本发明实施例中，由r信号和s信号共同作用，在restart信号有效期间，对ctrl1信号的低位到高位依次调整，从而使crrl1信号确定与上次相位锁定延迟的偏差位，这样，保证在restart信号无效时，可以使用调整后的crrl1信号作为ctrl2信号，开始现有的逐位逼近延迟锁相环电路的锁定过程由于调整后的ctrl1信号比未调整的ctrl1信号相比，已经确定了与上次相位锁定延迟的偏差位，所以保证了以最少时间进行重复锁定。

图12为本发明提供的调整时钟信号的方法流程图，该方法应用于在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，其具体步骤为：

步骤1201、逐位逼近延迟锁相环电路中的鉴相器在锁定逐位延迟锁相环电路后，检测到输入时钟信号和输出时钟信号存在相位偏差，则向延迟线控制信号选择模块和逐位逼近控制器输入标识延迟信息的comp信号，向逐位逼近控制器输入ld信号(无效)。

步骤1202、逐位逼近控制器根据接收到的ld信号、comp信号和自身检测的stop信号(有效)生成restart信号(有效)，发送给延迟线控制信号选择模块。

在该步骤中，逐位逼近控制器根据生成的restart信号还生成ctrl1信号，该信号确定与上次相位锁定延迟的偏差位。

步骤1203、延迟线控制信号选择模块根据接收到的restart信号，确定将由根据comp信号选通的信号作为ctrl2信号，输出给参考延迟线进行延迟调整。

步骤1204、在后续的时间周期内，持续执行步骤1201～步骤1203，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生变化后，向延迟线控制信号选择模块和逐位逼近控制器输入标识变化的延迟信息的comp信号。

步骤1205、逐位逼近控制器根据接收的comp信号携带的变化的延迟信息，即comp信号发生翻转的信息生成无效的restart信号，发送给延迟线控制信号选择模块。

虽然restart信号的有效无效值是由comp信号、ld信号以及stop信号同时确定，但是在该步骤中由于ld信号和stop信号都没有变化，所以是由comp信号发生翻转而引起restart信号无效。

在该步骤中，逐位逼近控制器根据生成的comp信号在步骤1203生成的ctrl1信号基础上继续进行调整。

步骤1206、延迟线控制信号选择模块根据接收到的无效的restart信号，确定将逐位逼近控制器生成的ctrl1信号作为ctrl2信号，输出给参考延迟线进行延迟调整。

步骤1207、鉴相器检测输入时钟信号和输出时钟信号的相位相同时，对逐位逼近延迟锁相环电路进行再次锁定，ld信号有效，完成该电路的再次锁定。

可以看出，ctrl1信号和ctrl2信号都是在comp信号和restart信号的影响下被赋值，从而达到逐位逼近延迟锁相环电路多次锁定的目的，以下分别对首次锁定逐位逼近延迟锁相环电路，以及再次锁定逐位逼近延迟锁相环电路进行详细说明。

首先，对首次锁定逐位逼近延迟锁相环电路的过程进行说明

在执行该过程时，restart信号无效，ctrl2信号和ctrl1信号相同。

第一步骤，在当前时间周期内，鉴相器检测输入时钟信号和输出时钟信号的相位关系并确定相位出现偏差，当输出时钟信号的相位落后于输入时钟信号时，增加延迟，设置comp信号为1；当输出时钟信号的相位超前于输入时钟信号时，减少延迟，设置comp信号为0。鉴相器检测得到逐位逼近延迟锁相环电路没有锁定，所以输出ld信号为无效信号。

鉴相器将ld信号和comp信号输出给逐位逼近控制器，将comp信号输出给延迟线控制信号选择模块。

第二步骤，逐位逼近控制器根据接收到的comp信号、ld信号(无效)和检测得到的stop信号(无效)确定restart信号无效，最高位的ctrl1信号设置为1，将除最高位的其余位的ctrl1信号设置为0，输出给延迟线控制信号选择模块。

第三个步骤，延迟线控制信号选择模块根据接收的无效restart信号，确定将从逐位逼近控制器接收到的ctrl1信号作为ctrl2信号输出给参考延迟线，参考延迟线根据接收到的ctrl2信号进行延迟调整。

第四个步骤，逐位逼近控制器根据由鉴相器输出的comp信号确定当前最低位置1的ctrl1信号是否保留：如果需要继续增加延迟，即comp信号为1，则保留，且将比当前最低置1位低一位的ctrl1信号设置为1，将其余更低位的ctrl1信号设置为0；如果需要减少延迟，即comp信号为0，则将当前最低置1位的ctrl1信号置0，且将比当前最低置1位低一位的ctrl1信号设置为1，将其余更低位的ctrl1信号设置为0。

第五个步骤，延迟线控制信号选择模块根据接收的无效restart信号，确定将从逐位逼近控制器接收到的ctrl1信号作为ctrl2信号输出给参考延迟线，参考延迟线根据接收到的ctrl2信号进行延迟调整。

第六个步骤，重复执行步骤四到步骤五，对ctrl1信号的设置根据comp信号逐渐由高位设置到低位，直到stop信号有效并接收到鉴相器输出ld信号有效为止(当鉴相器检测到输出时钟信号和输入时钟信号的相位相同时，则对逐位逼近延迟锁相环电路进行锁定并输出ld信号有效)。

在该过程中，由于restart信号无效，所以ctrl1信号的产生过程和现有技术相同，这里不再累述。

其次，对再次锁定逐位逼近延迟锁相环电路的过程进行说明

这个过程分为当输出时钟信号的相位超前于输入时钟信号时、及当输出时钟信号的相位落后于输入时钟信号时的再次锁定逐位逼近延迟锁相环电路过程。以下分别进行详细介绍。

当输出时钟信号的相位落后于输入时钟信号时，即增加延迟时，再次锁定逐位逼近延迟锁相环电路的过程

第一个步骤：在当前时间周期内，鉴相器检测输出时钟信号的相位落后于输入时钟信号时，设置comp信号为1。鉴相器检测得到逐位逼近延迟锁相环电路不能锁定，所以输出ld信号为无效信号。

鉴相器将ld信号和comp信号输出给逐位逼近控制器，将comp信号输出给延迟线控制信号选择模块。

第二个步骤：逐位逼近控制器根据接收到的ld信号(无效)、comp信号(不变化)和检测得到的stop信号(有效)确定restart信号有效，发送给延迟线控制信号选择模块，说明需要将逐位逼近延迟锁相环电路重新再次锁定。

逐位逼近控制器根据接收到的comp信号确定对各位上的ctrl1信号的置位：在当前时间周期内最低位的ctrl1信号置1(由置位信号S₀有效得到)，将该ctrl1信号输出给延迟线控制信号选择模块。

延迟线控制信号选择模块根据restart信号确定选通最低位的选择单元，并根据接收到的comp信号确定输出最低位的ctrl2信号置1，输出给参考延迟线，参考延迟线根据接收到的ctrl2信号采用对应的延迟单元对输入时钟信号进行延迟调整。

第三个步骤，在下一个时钟周期内，鉴相器继续检测输出时钟信号的相位落后于输入时钟信号，设置comp信号为1。鉴相器检测得到逐位逼近延迟锁相环电路未锁定，所以输出ld信号为无效信号。

鉴相器将ld信号和comp信号输出给逐位逼近控制器，将comp信号输出给延迟线控制信号选择模块。

第四个步骤：逐位逼近控制器根据接收到的comp信号确定对各位上的ctrl1信号的置位：将比上一周期置1位的位数高1位的ctrl1信号置1(由置位信号S_n有效得到)，同时将上一周期置1位的ctrl1信号置0并保持(由置位信号r_n有效得到)，将该ctrl1信号输出给延迟线控制信号选择模块。

延迟线控制信号选择模块根据restart信号确定次低位的选择单元的选通结果，并根据接收到的comp信号确定输出次低位的ctrl2信号置1，输出给参考延迟线，参考延迟线根据接收到的ctrl2信号采用对应的延迟单元对输入时钟信号进行延迟调整。

第五个步骤：重复执行步骤三到步骤四，直到鉴相器继续检测输出时钟信号的相位超前于输入时钟信号为止(comp信号置0)，即ctrl2超过需要增加的延迟量。

在该步骤中，由于comp信号翻转，所以restart信号无效，ctrl1信号在第x位为1(x值和周期数相同，从低位到高位的顺序)，其他低于x位的都为0；同时延迟线控制信号选择模块也在x位的ctrl2信号输出为1。

第六个步骤：由于comp信号翻转，则restart无效，导致ctrl2选择输出和ctrl1相同，按照首次锁定逐位逼近延迟锁相环电路的过程完成再次锁定，ld信号有效，整个过程完成。

举一个具体实施例进行说明，具体实现步骤一～步骤五的过程如表2所示。

首次锁ctrl2＝101010
								有误差需要调整为110101
		此时延时还未足够增大	此时延时还未足够增大	此时延时还未足够增大	此时延时还未足够增大	此时延时已经足够增大	此时延迟已经超出真实值，从确立的倒数第5位开始调整误差，方法类似首次锁定
									Clk	①	②	③	④	⑤	⑥
	Comp	1	1	1	1	1	0
								取决于comp	Ctrl2	101011	101011	101111	101111	111111	110000
由rn和sn作用产生	Ctrl1	101011	101010	101100	101000	110000	110000

表2

当输出时钟信号的相位超前于输入时钟信号时，即减少延时，再次锁定逐位逼近延迟锁相环电路的过程

第一个步骤：在当前时间周期内，鉴相器检测输出时钟信号的相位超前于输入时钟信号时，设置comp信号为0。鉴相器检测得到逐位逼近延迟锁相环电路不能锁定，所以输出ld信号为无效信号。

鉴相器将ld信号和comp信号输出给逐位逼近控制器，将comp信号输出给延迟线控制信号选择模块。

第二个步骤：逐位逼近控制器根据接收到的ld信号(无效)和检测得到的stop信号(有效)确定restart信号有效，发送给延迟线控制信号选择模块，说明需要将逐位逼近延迟锁相环电路重新再次锁定。

逐位逼近控制器根据接收到的comp信号确定对各位上的ctrl1信号的置位：在当前时间周期内最低位的ctrl1信号置1(由置位信号s₀有效得到)，保持一个时钟周期，将该ctrl1信号输出给延迟线控制信号选择模块。

延迟线控制信号选择模块根据restart信号确定选通最低位的选择单元，并根据接收到的comp信号确定输出最低位的ctrl2信号置0，输出给参考延迟线，参考延迟线根据接收到的ctrl2信号采用对应的延迟单元对输入时钟信号进行延迟调整。

第三个步骤，在下一个时钟周期内，鉴相器继续检测输出时钟信号的相位超前于输入时钟信号，设置comp信号为0。鉴相器检测得到逐位逼近延迟锁相环电路未锁定，所以输出ld信号为无效信号。

鉴相器将ld信号和comp信号输出给逐位逼近控制器，将comp信号输出给延迟线控制信号选择模块。

第四个步骤：逐位逼近控制器根据接收到的comp信号确定对各位上的ctrl1信号的置位：将比上一周期置1的位数高1位的ctrl1信号置1(由置位信号S_n有效得到)，同时将上一周期置1的ctrl1信号置0并保持(由置位信号r_n有效得到)，将该ctrl1信号输出给延迟线控制信号选择模块。

延迟线控制信号选择模块根据restart信号确定次低位的选择单元的选通结果，并根据接收到的comp信号确定输出次低位的ctrl2信号置0，输出给参考延迟线，参考延迟线根据接收到的ctrl2信号采用对应的延迟单元对输入时钟信号进行延迟调整。

第五个步骤：重复执行步骤三到步骤四，直到鉴相器继续检测输出时钟信号的相位落后于输入时钟信号为止(comp信号置1)。

在该步骤中，ctrl1信号在第x位为1(x值和周期数相同)，其他比x位低的位数都为0；同时延迟线控制信号选择模块也在x位的ctrl2信号输出为0。

第六个步骤：由于comp信号发生翻转，所以restart信号无效，鉴相器将逐位逼近延迟锁相环电路从第x位到最低位进行锁定后，导致ctrl2选择输出和ctrl1相同，从第x位开始按照首次锁定逐位逼近延迟锁相环电路的过程完成再次锁定，ld信号有效，整个过程完成。

举一个具体实施例进行说明，具体实现步骤一～步骤五的过程如表3所示。

首次锁定时ctrl2＝101010
							有误差需要调整为100101
	此时延时还未足够减小	此时延时还未足够减小	此时延时还未足够减小	此时延时还未足够减小	此时延时已经够减小	此时延迟已经小于真实值，从确立的倒数第4位开始调整误差，方法类似首次锁定
								Clk	①	②	③	④	⑤
	Comp	0	0	0	0	1
							取决于comp	Ctrl2	101010	101000	101000	100000	101000
由rn和sn共同作用产生	Ctrl1	101011	101010	101100	101000	101000

表3

从上述两个具体实施例得知，采用本发明SAR单元生成ctrl1信号，如果调整后的ctrl1信号和上次相位锁定延迟的ctrl1信号的偏差位为k位，则采用的重新锁定时间为2k个时钟周期，重新锁定的时间比较短。

可以看出，本发明提供的电路及方法通过在逐位逼近控制器和参考延迟线之间设置了延迟线控制信号选择模块，在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差的情况时，可以根据鉴相器发送的比较信号产生延迟调整信号对参考延迟线经过的输入时钟信号进行延时调整，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生改变为止，再由延迟线控制信号选择模块选择将逐位逼近控制器输出的控制选择信号输出给参考延迟线，进行现有的逐位逼近延迟锁相环电路的锁定过程，完成对时钟信号的延迟调整。这样，无论逐位逼近延迟锁相环电路当前是否已经完成过锁定，都可以对时钟信号进行延迟调整。

另外，由于逐位逼近控制器也进行了重新设置，使其可以根据生成的重新锁定信号调整控制选择信号，确定与上次相位锁定延迟的偏差位，从而在直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生变化后，按照现有技术进行延迟调整时，确定了与上次相位锁定延迟的偏差位，所以节省了调整时间。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1、一种逐位逼近延迟锁相环电路，包括参考延迟线以及鉴相器，其特征在于，该电路还包括逐位逼近控制器和延迟线控制信号选择模块，其中，

鉴相器，用于检测输入时钟信号和输出时钟信号的相位差，输出比较信号，判断所述电路是否锁定后输出锁定检测信号；

逐位逼近控制器，用于根据接收的比较信号、锁定检测信号和产生的完成信号确定是否要对所述电路进行重新锁定，如果是，生成有效的重新锁定信号输出；如果否，生成无效的重新锁定信号输出，根据比较信号调整控制选择信号后，输出；

延迟线控制信号选择模块，用于接收有效的重新锁定信号时，根据从鉴相器接收到的比较信号生成延迟调整信号输出；接收无效的重新锁定信号时，将从逐位逼近控制器接收到的控制选择信号作为延迟调整信号输出；

参考延迟线，用于根据接收到延迟调整信号进行输入时钟信号的逐位延迟调整。

2、如权利要求1所述的电路，其特征在于，所述逐位逼近控制器，还用于在生成有效的重新锁定信号输出时，根据有效的重新锁定信号生成确定与上次相位锁定延迟的偏差位的控制选择信号；

根据比较信号调整的所述控制选择信号为：确定与上次相位锁定延迟的偏差位的控制选择信号。

3、如权利要求2所述的电路，其特征在于，所述参考延迟线是由多个延迟单元级联构成，每个延时单元的延迟时间相同或不同。

4、如权利要求3所述的电路，其特征在于，所述延迟线控制信号选择模块是由多个和所述参考延迟线中的延迟单元一一对应的选择单元构成，每个选择单元在接收到有效的重新锁定信号时选通生成的延迟调整信号；在接收到无效的重新锁定信号时，选通接收的控制选择信号。

5、如权利要求4所述的电路，其特征在于，所述电路还包括移位寄存器，设置在所述延迟线控制信号选择模块中或单独设置，用于接收有效的重新锁定信号后，在持续的时钟周期内，从低位到高位，依次生成选通各个选择单元的延迟调整信号。

6、如权利要求4所述的电路，其特征在于，所述逐位逼近控制器由多个和所述选择单元一一对应的逐位逼近式SAR单元构成，从高位到低位，所述SAR单元相互级联，每个SAR单元在对所述电路进行重新锁定时，输出有效的重新锁定信号；在对所述电路不进行重新锁定时，重新锁定信号无效，根据比较信号调整已经生成的控制选择信号后，输出。

7、如权利要求6所述的电路，其特征在于，所述逐位逼近控制器中还包括移位置位寄存器和移位脉冲寄存器，用于在对所述电路进行重新锁定时，在持续的时钟周期内，从低位到高位，根据有效的重新锁定信号，分别通过生成置位保持信号和置位脉冲信号控制各个SAR单元生成确定与上次相位锁定延迟的偏差位的控制选择信号。

8、一种调整时钟信号的方法，其特征在于，应用在逐位逼近延迟锁相环电路将相位锁定后，出现输入时钟信号和输出时钟信号存在相位偏差时，该方法包括：

A、鉴相器检测输入时钟信号和输出时钟信号存在相位偏差，向延迟线控制信号选择模块和逐位逼近控制器输入比较信号，向逐位逼近控制器输入无效的锁定检测信号；

B、逐位逼近控制器根据接收的比较信号、无效锁定检测信号和自身检测的有效完成信号得到有效的重新锁定信号，发送给延迟线控制信号选择模块；

C、延迟线控制信号选择模块根据接收的重新锁定信号选通根据接收的比较信号生成的延迟调整信号，输出给参考延迟线进行延迟调整；

D、在后续的时间周期内，持续执行步骤A～步骤C，直到鉴相器检测到输入时钟信号和输出时钟信号的相位关系发生变化；

E、鉴相器向延迟线控制信号选择模块和逐位逼近控制器发送标识相位关系发生变化的比较信号；

F、逐位逼近控制器根据接收的标识相位关系发生变化的比较信号、无效锁定检测信号和自身检测的无效完成信号生成无效重新锁定信号，发送给延迟线控制信号选择模块，根据比较信号调整控制选择信号，发送给延迟线控制信号选择模块；

G、延迟线控制信号选择模块根据接收的无效重新锁定信号，确定将步骤F生成的控制选择信号作为延迟调整信号，输出给参考延迟线进行延迟调整，直到鉴相器检测到输入时钟信号和输出时钟信号的相位相同，逐位逼近延迟锁相环电路将相位锁定为止。

9、如权利要求8所述的方法，其特征在于，步骤F所述根据比较信号调整的控制选择信号为：确定与上次相位锁定延迟的偏差位的控制选择信号，该信号在所述步骤B根据有效的重新锁定信号生成。

10、如权利要求9所述的方法，其特征在于，所述根据有效的重新锁定信号生成确定与上次相位锁定延迟的偏差位的控制选择信号的过程为：

在第一个时钟周期内，将控制选择信号的末位置1；

在后续时间周期内，从控制信号的次末位到高位，控制信号中的置1位由次末位逐位往高，比控制信号中的置1位低的位，持续置0并保持，直到步骤F接收到标识相位关系发生变化的比较信号为止。

Images