CN103684432A - 多相位时钟产生系统的时钟锁定方法及装置 - Google Patents

Abstract

本发明提供一种多相位时钟产生系统的时钟锁定方法及装置。该系统包括N个DCDL构成的数字延时链，该DCDL包括第一DC链和第二DC，第一DC链包括至少一个第一DC；该方法包括：根据调节码调节第一DC链的延时，待数字延时链输出的时钟相位滞后于参考时钟相位时进行第一次锁定；将锁定时的调节码的最后一位清零以使数字延时链的延时回退N个第一DC的延时进而输出第一时钟信号；根据第一时钟信号与参考时钟信号生成余数码；根据余数码将第一时钟信号与参考时钟信号间的相位差以第二DC的延时为单位均匀补偿到数字延时链中，从而减小了多相位时钟产生系统输出的第一时钟信号的相位与参考时钟的相位间的延时误差。

Description

多相位时钟产生系统的时钟锁定方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种多相位时钟产生系统的时钟锁定方法及装置。

背景技术

随着超大规模集成电路的主频不断提高以及芯片间并行数据请求的不断增加，系统对芯片间的通信系统的带宽提出了更高的要求。高速、并行的芯片间的通信系统中，需要对多路并行的信道传输的数据进行串并转换和同步，这就对多相位时钟产生系统提出了迫切的需求。以两个芯片通信为例（分别为芯片A和芯片B，芯片A为发送端，芯片B为接收端），数据在芯片A和芯片B的内部均是以并行的方式传递的；当芯片A需要将该多路并行数据发送给芯片B时（此时芯片A内部的时钟产生系统会给芯片A提供一参考时钟信号），需要将并行数据转换为串行数据后发送给芯片B；芯片B在接收该串行数据后，利用多相位时钟产生系统输出的时钟信号对该串行数据进行采样，从而将该串行数据转换为并行数据后在芯片B内部使用。要实现对串行数据的正确采样，需要确保该时钟信号与芯片A的输入参考时钟信号的频率和相位尽量保持一致，当二者一致后进行时钟锁定，芯片B就可以利用该时钟信号进行串行数据的采样。

现有技术中的多相位时钟产生系统（以产生8相位时钟为例，但并不限于8相），如图1所示，整个延时链由完全相同的8条数字控制延时链（Digital Control Delay Chain，以下简称DCDL）组成，每条DCDL都受统一的调节码（Tune Codes）控制自身的延时长度（每个DCDL中都包含相应的延时单元（Delay Cell，以下简称DC），每个DC均有一定的延时），每条DCDL的时间延时长度相同。图1中的控制单元通过Tune Codes控制DCDL的延时（增加或减少延时）来调整输出的时钟信号的相位，使得最后一条DCDL输出的时钟信号与图1所输入的参考时钟信号保持同步后进行时钟锁定，即该时钟锁定调节步长为8个DC的延时长度。因此在整个延时链完成鉴相锁定输出360°时钟时，8个DCDL延时链的输出端可以输出45°至360°的8相时钟，每相时钟的相位间隔为45°，接收端的芯片即可利用上述8相时钟信号进行串行数据的采样。

但是现有技术的多相位时钟产生系统中每条DCDL中的理想输出为45°至360°的8相时钟，每相时钟的相位间隔为45°，但是由于每条DCDL中的DC在实际使用中搭建DC的元器件产生的实际延时长度与理想延时长度存在误差锁定调节步长过大，且，随着输出时钟的相位个数增长而误差也会成比例增长，即使每一级一条DCDL的延时和标准理想相比相差很小，在多相位时钟的累积效应下，会造成后面时钟的采样相位和标准理想相位之间存在有很大的延时偏差，导致误差增大。

发明内容

本发明提供一种多相位时钟产生系统的时钟锁定方法及装置，减小了现有技术中多相位时钟产生系统中的数字延时链输出的时钟信号的相位与参考时钟信号的相位之间的延时误差。

本发明第一方面提供一种多相位时钟产生系统的时钟锁定方法，所述多相位时钟产生系统包括一数字延时链，所述数字延时链包括N条数字控制延时链DCDL，所述DCDL包括第一延时单元DC链和第二DC，所述第一DC链包括至少一个第一DC，所述第一DC和所述第二DC的延时长度相同，所述N为大于等于1的正整数；所述方法包括：

根据调节码调节所述第一DC链的延时长度，待所述数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，所述调节码的一位对应N个所述第一DC的延时长度；

将锁定时的调节码的最后一位清零，以使所述数字延时链的延时长度回退N个第一DC的延时长度；

根据回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC；

根据所述余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中；

对补偿后的数字延时链进行最终锁定。

结合第一方面，在第一方面的第一种可能的实施方式中，所述根据所述第一时钟信号与所述参考时钟信号生成余数码，包括：

根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数；

根据所述需要打开的第二DC的个数，以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，所述根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数，包括：

以所述第二DC的延时长度为单位逐步调节所述回退N个第一DC的延时长度后的数字延时链，直至所述回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位滞后于所述参考时钟相位时进行第二次锁定，获取需要打开的第二DC的个数。

结合第一方面，在第一方面的第三种可能的实施方式中，所述N=2ⁿ，n为大于等于1的正整数；则所述以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置，包括：

根据公式

对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1；

根据所述a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

结合第一方面的第三种可能的实施方式，在第一方面的第四种可能的实施方式中，所述余数码包括N位，所述余数码的第m位对应所述数字延时链中的第m条DCDL中的第二DC，m∈[1，N]，且m为整数，所述生成余数码，包括：

根据所述C_i,k的值将所述余数码中第C_i,k位设置为1。

本发明第二方面提供一种多相位时钟产生系统的时钟锁定装置，所述多相位时钟产生系统包括一数字延时链，所述数字延时链包括N条数字控制延时链DCDL，所述DCDL包括第一延时单元DC链和第二DC，所述第一DC链包括至少一个第一DC，所述第一DC和所述第二DC的延时长度相同，所述N为大于等于1的正整数；所述装置包括：

第一锁定模块，用于根据调节码调节所述第一DC链的延时长度，待所述数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，所述调节码的一位对应N个所述第一DC的延时长度；

清零模块，用于将所述第一锁定模块锁定时的调节码的最后一位清零，以使所述数字延时链的延时长度回退N个第一DC的延时长度进而输出第一时钟信号；

生成模块，用于根据所述第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC；

补偿模块，用于根据所述生成模块生成的余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中；

最终锁定模块，用于对所述补偿模块补偿后的数字延时链进行最终锁定。

结合第二方面，在第二方面的第一种可能的实施方式中，所述生成模块包括：

调节获取单元，用于根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数；

确定生成单元，用于根据所述调节获取单元获取的需要打开的第二DC的个数，以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

结合第二方面的第一种可能的实施方式，在第二方面的第二种可能的实施方式中，所述调节获取单元，具体用于以所述第二DC的延时长度为单位逐步调节所述回退N个第一DC的延时长度后的数字延时链，直至所述回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位滞后于所述参考时钟相位时进行第二次锁定，获取需要打开的第二DC的个数。

结合第二方面的第一种可能的实施方式，在第二方面的第三种可能的实施方式中，所述N=2ⁿ，n为大于等于1的正整数；则所述确定生成单元包括：

第一确定子单元，用于根据公式

对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1；

第二确定子单元，用于根据所述第一确定子单元确定的所述a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

结合第二方面的第三种可能的实施方式，在第二方面的第四种可能的实施方式中，所述余数码包括N位，所述余数码包括N位，所述余数码的第m位对应于数字延时链中的第m条DCDL中的第二DC，m∈[1，N]，且m为整数，所述确定生成单元，还包括：

生成子单元，用于根据所述第二确定子单元确定的所述C_i,k的值，将所述余数码中第C_i,k位设置为1。

本发明提供的多相位时钟产生系统的时钟锁定方法及装置，通过调节码对数字延时链的延时进行大步长的调节，待数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定；其次，将锁定时调节码的最后一位清零，进而使得数字延时链输出第一时钟信号，且该第一时钟信号的相位超前于参考时钟信号的相位；最后以第二延时单元的延时长度为单位小步长的调节第一时钟信号和参考时钟信号之间的相位差，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中，从而实现了多相位时钟产生系统的误差均匀分配，减小了数字延时链最终锁定时输出的时钟信号与参考时钟信号之间的相位差，并进一步减少了多相位时钟产生系统在时钟锁定后进行多相位输出时，实际输出的多相位时钟信号与理想输出的多相位时钟信号之间的相位差。

附图说明

图1为现有技术中的8相位时钟产生系统的结构示意图；

图2为本发明提供的多相位时钟产生系统的时钟锁定方法实施例一的流程示意图；

图3为本发明提供的多相位时钟产生系统的结构示意图；

图4为本发明提供的多相位时钟产生系统的时钟锁定装置实施例一的结构示意图；

图5为本发明提供的多相位时钟产生系统的时钟锁定装置实施例二的结构示意图。

具体实施方式

图2为本发明提供的多相位时钟产生系统的时钟锁定方法实施例一的流程示意图，图3为本发明实施例中多相位时钟产生系统的结构示意图。该方法的执行主体是多相位时钟产生系统，该多相位时钟产生系统包括一数字延时链，该数字延时链包括N个数字控制延时链（Digital Control Delay Chain，以下简称DCDL），该N条DCDL之间可以以串联或级联的方式连接。上述DCDL包括第一DC链和第二DC，该第一DC链包括至少一个第一DC，且第一DC和第二DC的延时长度相同，上述N为大于等于1的正整数。其中，本发明实施例中的多相位时钟产生系统中数字延时链中的第一DC链以及第二DC的结构可以参见图3所示，调节码统一控制各条DCDL中的第一DC链，余数码（MOD）控制第二DC。

具体的，多相位时钟产生系统一般会有一个输入的参考时钟，且该参考时钟的相位固定，通过控制单元和鉴相器的相互作用，使得多相位时钟产生系统中最后一个DCDL输出的时钟信号与参考时钟的相位保持一致。但是，一般的，从实际的电路情况考虑而言，多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟会存在或多或少的相位误差，而这个相位误差有可能是由于多相位时钟产生系统的DC在实际工作时产生的延时过长或延时不够造成的。若多相位时钟产生系统中的DC的延时过长，则输出的某相时钟的相位就有可能比对应的该相理想时钟的相位滞后；相反的，若多相位时钟产生系统中的DC的延时长度不够，则输出的某相时钟的相位就有可能比对应的该相理想时钟的相位超前。

按照现有技术而言，多相位时钟产生系统可以输出多个相位的时钟，这里以输出8相时钟为例，分别是45°，90°，135°，180°，225°，270°，315°，360°这8相时钟。当多相位时钟产生系统实际输出的45°相位的时钟比对应的该相理想时钟存在一个单位的延时误差，那么在误差累计的情况下，待多相位时钟产生系统实际输出360°相位的时钟，与参考时钟相比，就有了8个单位的延时误差，会造成数据采样的错误。该8个单位的延时误差是由多相位时钟产生系统的每个DCDL的延时误差累计而造成的。

为了减小上述多相位时钟产生系统的延时误差，本发明提供了一种多相位时钟产生系统的时钟锁定方法，该方法通过对多相位时钟产生系统的数字延时链进行一次大步长的锁定，之后再将数字延时链中的某些DCDL中的第二DC打开，以小步长的方式调节数字延时链的长度，进而使得多相位时钟产生系统输出的各个时钟相位与对应的理想时钟的相位的延时误差减小或为零。

本发明数字延时链中的每条DCDL此时均由两部分组成，第一部分为第一DC链，第二部分为第二DC。上述第一DC链由统一的调节码（Tune Codes）控制，并且多相位时钟产生系统中的控制单元会为上述第二DC单独分配一位余数码（Mod Code），本发明中的多相位时钟产生系统中的所有DCDL的延时均可以通过控制单元分配的调节码和余数码协调进行控制。可选的，还可以通过多相位时钟产生系统外挂的仿真系统得到控制第二DC的余数码。

如图2所示，该方法包括：

S101：根据调节码调节第一DC链的延时长度，待数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，该调节码的一位对应N个所述第一DC的延时长度。

S102：将锁定时的调节码的最后一位清零，以使上述数字延时链的延时长度回退N个第一DC的延时长度进而输出第一时钟信号。

具体的，根据调节码调节数字延时链的延时长度，即通过一位一位的增加调节码的位数使得数字延时链的延时长度增加，这里的一位调节码对应N个第一DC的延时长度，也就是说，在根据调节码调节数字延时链的延时长度时，每增加一位调节码，就相当于将数字延时链的延时长度增加了N个第一DC的延时长度，使得数字延时链输出的时钟的相位以一定的步长靠近参考时钟的相位。需要注意的是，这里的数字延时链输出的时钟信号指的是上述多相位时钟产生系统中的最后一条DCDL输出的时钟信号。

理想情况下，当增加到某一位调节码后，数字延时链输出的时钟信号恰好与参考时钟同相，即二者相位之间不存在延时误差。

但是，实际情况中经常会出现当增加到某一位调节码后，数字延时链输出时钟信号的相位比参考时钟信号的相位滞后P个第一DC的延时（该P小于N），进行第一次锁定；之后，多相位时钟产生系统将锁定时的调节码的最后一位清零，即将数字延时链的延时长度回退N个第一DC的延时长度，此时，回退N个第一DC的延时长度后的数字延时链输出的时钟信号为第一时钟信号，该第一时钟信号的相位比参考时钟的相位超前（N-P）个DC的延时长度。

S103：根据上述第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC。

具体的，第一时钟信号也是上述多相位时钟产生系统的最后一条DCDL输出的时钟信号，即和上述提到的还未进行回退的数字延时链输出的时钟信号是等同的，也就是说该第一时钟信号是回退后的数字延时链输出的时钟，二者只是所在的场景不同而已。

当回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号之后，多相位时钟产生系统根据该第一时钟信号和参考时钟信号生成余数码，该余数码也为N位，多相位时钟产生系统的中的N条DCDL中的第二DC均对应一位余数码，通过控制余数码置1打开相应的DCDL中的第二DC。

S104：根据所述余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中。

S105：对补偿后的数字延时链进行最终锁定。

具体的，在上述回退了N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位比参考时钟的相位超前N-P个DC的延时长度的情况下，多相位时钟产生系统利用其单独为每条DCDL中的第二DC分配的余数码控制调节上述回退了N个第一DC的延时长度后的数字延时链的延时，可以通过设置相应的DCDL对应位的余数码为0或为1，打开或关闭N条DCDL中的第二DC，直至数字延时链输出的第一时钟信号的相位经过若干个第二DC的延时长度后与参考时钟的相位保持一致或者延时误差很小，即以第二DC的延时长度为单位将该相位差均匀补偿到数字延时链中，从而减小第一时钟信号与参考时钟信号之间的相位差并完成多相位时钟产生系统的时钟锁定。

若按照现有技术中的时钟锁定方法，其是通过调节码控制所有DCDL中的DC；需要注意的是，现有技术中的DC指的是DCDL中的所有DC；也就是说，其调节数字延时链的延时的步长为N个DC的延时长度（增加一位调节码相当于延时了N个DC的长度）；在数字延时链输出的时钟信号的相位比参考时钟相位滞后P个DC时，若将数字延时链的延时回退一个步长的延时，则数字延时链输出的时钟的相位又会比该参考时钟相位超前N-P个DC，因此，最终数字延时链输出的时钟信号的相位与参考时钟的相位的延时误差可能是P个DC的延时长度，也可能是N-P个DC的延时长度。

但是本发明提供的方法中，在以N个第一DC的延时长度为步长调节数字延时链的延时长度后，并且通过清零最后一位调节码使得数字延时链回退N个第一DC的延时长度进而输出的第一时钟信号，该第一时钟信号的相位超前于参考时钟相位N-P个第一DC的延时；之后，又通过小步长（第二DC的延时）进一步调节该回退N个第一DC的延时长度后的数字延时链的延时长度，例如：通过一个一个的打开某些DCDL中的第二DC，即使得数字延时链的延时长度以第二DC的延时为单元逐步递增（等同于将上述现有技术中带来的误差进行了均匀分配），直至回退了N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位经过若干个第二DC的延时后与参考时钟的相位保持一致或者误差很小，从而完成多相位时钟产生系统的时钟锁定。并且，即使数字延时链输出的第一时钟信号的相位与参考时钟的相位存在延时误差，也会小于现有技术中的延时误差。

本发明提供的多相位时钟产生系统的时钟锁定方法，通过调节码对数字延时链的延时进行大步长的调节，待数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定；其次，将锁定时调节码的最后一位清零，进而使得数字延时链输出第一时钟信号，且该第一时钟信号的相位超前于参考时钟信号的相位；最后以第二延时单元的延时长度为单位小步长的调节第一时钟信号和参考时钟信号之间的相位差，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中，从而实现了多相位时钟产生系统的误差均匀分配，减小了数字延时链最终锁定时输出的时钟信号与参考时钟信号之间的相位差并进一步减少了多相位时钟产生系统在时钟锁定后进行多相位输出时，实际输出的多相位时钟信号与理想输出的多相位时钟信号之间的相位差。

在上述图2所示实施例的基础上，进一步地，作为本发明的一种可行的实施方式，本发明涉及的方法是如何生成余数码的具体流程。上述S103具体包括：

S201：根据上述第一时钟信号与参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取第二DC的打开个数。

具体的，在上述回退了N个第一DC的延时长度后的数字延时链输出的第一时钟信号相位比参考时钟的相位超前N-P个DC的延时长度的情况下，多相位时钟产生系统以第二DC的延时长度为单位逐步调节回退N个第一DC的延时长度后的数字延时链，即通过一个一个打开DCDL中的第二DC，直至回退了N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位比参考时钟信号的相位滞后，进行第二次锁定，从而获取需要打开的第二DC的个数。

可选的，获取需要打开的第二DC的个数还可以为利用上述超前的N-P个DC的延时长度除以第二DC的延时长度得到的整数值，且该整数值要确保回退了N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位比参考时钟信号的相位滞后。

S202：根据上述需要打开的第二DC的个数，以上述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度的方式，从N条DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

具体的，多相位时钟产生系统最终在输出时会输出多个相位的时钟。这里需要注意的是，在进行相位的延时误差调节时所说的时钟信号均是由多相位时钟产生系统中的最后一条DCDL输出的一个时钟，而在调节完成后多相位时钟产生系统最终输出的多个相位的时钟。同时，多相位时钟产生系统最终输出的多个相位的时钟，每个相位的时钟均会对应一个理想时钟的相位。

由于上述只是确定了需要打开的第二DC的个数，但是并没有确定需要打开哪一条DCDL中的第二DC，打开不同的DCDL中的第二DC所导致的多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位之间的误差是不同的。因此，多相位时钟产生系统会以其输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度的方式，并根据上述所确定的需要打开的第二DC的个数，从N条DCDL中确定需要打开第二DC的DCDL的位置并生成余数码，即确定了需要打开第二DC的DCDL的位置，将该位置的DCDL对应的余数码置为1，形成可以控制第二DC的余数码。并且，将需要打开第二DC的DCDL对应的余数码置1，实际上也就是打开该位置上的第二DC的操作。

这里为了说明确定需要打开第二DC的DCDL位置的必要性，此处以一个简单的例子进行说明：假设多相位时钟系统中共有5条DCDL（既可以输出5个相位的时钟），且每条DCDL中分别有一个由2个第一DC组成的第一DC链和一个第二DC，且第一DC链均打开，第二DC均没有被打开；若按照理想情况下，数字延时链输出的时钟信号的相位与参考时钟信号的相位一致（即二者之间的延时误差为0），则应该有12个DC被打开，即每条DCDL中应该有2.4个DC被打开才能保证数字延时链输出的时钟信号与参考时钟相位保持一致，但是实际每条DCDL中只有2个DC被打开。通过上述实施例中的方法确定需要被打开的第二DC的个数为2个。下面是两种不同的分配方案带来的多相位时钟产生系统时钟最终输出的各个时钟的相位和对应的理想时钟的相位的延时误差：

第一种：假设此时多相位时钟产生系统将第一条DCDL中的第二DC打开，则第一条DCDL中就打开了3个DC（2个第一DC和一个第二DC），比对应的理想时钟的相位延时了3-2.4=0.6个DC的延时长度（因为第一DC的延时和第二DC的延时长度相同，所以这里可以统称为DC的延时长度），进而多相位时钟产生系统输出的第一相时钟的相位与该相理想钟的相位延时误差为0.6个DC；进一步地，第二条DCDL中的第二DC也被打开，同样的此刻应该是2.4+2.4=4.8个DC被打开，但是实际打开的却有3+3=6个DC，因此，比对应的理想时钟的相位延时了6-4.8=1.2个DC的延时长度，进而多相位时钟产生系统输出的第二相时钟的相位与该相理想时钟的相位的延时误差为1.2个DC；进一步地，第三条DCDL中的第二DC没有被打开，同样的在此刻应该是2.4+2.4+2.4=7.2个DC被打开，但是实际打开的却有3+3+2=8个DC，因此，比对应的理想时钟的相位延时了8-7.2=0.8个DC的延时长度，进而多相位时钟产生系统输出的第三相时钟的相位与该相理想时钟的相位的延时误差为0.8个DC；后面的第四条DCDL和第五条DCDL中的第二DC均未被打开，计算方法如上所述。

第二种：按照本发明实施例中确定需要打开第二DC的DCDL的位置的方式，所确定的DCDL的位置为N条DCDL中的第二个和第4条DCDL，即将第二个和第四条DCDL中的第二DC打开，则此时多相位时钟产生系统将第一条DCDL中的第二DC没有被打开，则第一条DCDL中就打开了2个DC，比对应的理想时钟的相位超前了2.4-2=0.4个DC的延时长度，进而多相位时钟产生系统输出的第一相时钟的相位与该相理想时钟的相位的延时误差为0.4个DC；进一步地，第二条DCDL中的第二DC被打开，同样的在此刻应该是2.4+2.4=4.8个DC被打开，但是实际打开的却有2+3=5个DC，因此，比对应的理想时钟的相位延时了5-4.8=0.2个DC的延时长度，进而多相位时钟产生系统输出的第二相时钟的相位与该相理想时钟的相位的延时误差为0.2个DC；进一步地，第三条DCDL中的第二DC没有被打开，同样的在此刻应该是2.4+2.4+2.4=7.2个DC被打开，但是实际打开的却有2+3+2=7个DC，因此，比对应的理想时钟的相位超前了7.2-7=0.2个DC的延时长度，进而多相位时钟产生系统输出的第三相时钟的相位与该相理想时钟的相位的延时误差为0.2个DC；进一步地，第四条DCDL中的第二DC被打开，同样的在此刻应该是2.4+2.4+2.4+2.4=9.6个DC被打开，但是实际打开的却有2+3+2+3=10个DC，因此，比对应的理想考时钟的相位滞后了10-9.6=0.4个DC的延时长度，进而多相位时钟产生系统输出的第四相时钟的相位与该相理想时钟的相位的延时误差为0.4个DC；进一步地，第五条DCDL中的第二DC被打开，同样的在此刻应该是2.4+2.4+2.4+2.4+2.4=12个DC被打开，实际打开的也有2+3+2+3+2=12个DC，进而多相位时钟产生系统输出的第五相时钟的相位与该相理想时钟的相位的延时误差为0。

因此，从上述所举例的两种方案来看，第二种打开第二DC的方案使得多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位的延时误差均不超过1/2个DC的延时长度，而第一种随意打开DCDL中的第二DC多带来的多相位时钟产生系统输出的各个时钟的相位比对应的理想时钟的相位的延时误差有可能大于1/2个DC的延时长度，因此按照本发明实施例中的方式所确定的需要打开第二DC的DCDL的位置，并打开该DCDL中的第二DC，多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位之间的延时误差会更小。

需要注意的是，上述只是举了一个简单的例子，其中的DCDL的个数可以为任意个，均可以按照以所述多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度的方式确定需要打开第二DC的DCDL的位置，其均会使得多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度。

本发明提供的多相位时钟产生系统的时钟锁定方法，通过以多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度的方式从所述N条DCDL中确定需要打开第二DC的DCDL的位置，并打开该位置的DCDL中的第二DC，即将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中，从而实现了多相位时钟产生系统的误差均匀分配，减小了数字延时链最终锁定时输出的时钟信号与参考时钟信号之间的相位差并进一步减少了多相位时钟产生系统在时钟锁定后进行多相位输出时，实际输出的多相位时钟信号与理想输出的多相位时钟信号之间的相位差。

在上述实施例的基础上，进一步地，本实施例涉及的方法是当N=2ⁿ时确定需要打开第二DC的DCDL的位置的具体流程。因此，上述S201具体包括：

S301：根据公式对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1。

S302：根据a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

具体的，本实施例中的M为在上述实施例中确定的需要打开的第二DC的个数。根据公式对M进行2的幂次方的拆分，从而获得a_k的值，并且a_k的值为0或1。此时，a_k作为一个中间参量，并且和i值、相应的k值结合起来确定C_i,k的值，且该C_i,k为需要打开第二DC的DCDL的位置信息集合，在C_i,k不为0的情况下，根据计算出来的C_i,k的值确定第C_i,k位的DCDL中的第二DC需要被打开，并且N条DCDL中的除第C_i,k位外的其他位的DCDL中的第二DC关闭。

这里以两个简单的例子来说明：

第一例：假设多相位时钟产生系统中包括4条DCDL，且每条DCDL中分别有4个第一DC组成的第一DC链和一个第二DC，且第一DC链均打开，第二DC均没有被打开；若按照理想情况，应该是每条DCDL中应该有4.25个DC被打开数字延时链输出的时钟信号的相位才能与参考时钟相位保持一致（即总共应该有17个DC被打开），但是实际每条DCDL中只有4个DC被打开。按照上述实施例中的方法确定需要打开的第二DC的个数为1个，为了使多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位的延时误差不超过1/2个第一DC的延时长度，可以按照下面的方式计算得到需要打开第二DC的DCDL的位置，具体为：

上述N=2², $M=1=\underset{0}{\overset{1}{\mathrm{\&Sigma;}}}{a}_k*2^k=a_0*2^0+a_1*2^1=1*1+0*2,$ 其中，a₀=1，a₁=0；当k=1时，i=1,2，i的值为区间和

的整数，C_i,k=C_1,1=0，C_i,k=C_2,1=0，其没有实际意义，继续计算；当k=0时，i=1，i的值为区间

的整数，C_i,k=C_1,0=2，则打开第二条DCDL中的第二DC，并且关闭第一条、第三条以及第四条DCDL中的第二DC。

下面是打开第二条DCDL中的第二DC的多相位时钟产生系统输出的各个时钟的相位与参考时钟的相位的延时误差：第一条DCDL中只打开了4个DC，比对应的理想时钟的相位超前了4.25-4=0.25个DC的延时长度，进而多相位时钟产生系统输出的第一相时钟的相位与对应的该相理想时钟的相位延时误差为0.25个DC；第二条DCDL中的第二DC被打开，同样的在此刻应该是4.25+4.25=8.5个DC被打开，但是实际打开的却有4+5=9个DC，因此，比对应的理想时钟的相位滞后了9-8.5=0.5个DC的延时长度，进而多相位时钟产生系统输出的第二相时钟的相位与对应的该相理想时钟的相位延时误差为0.5个DC；第三条DCDL中的第二DC没有被打开，同样的在此刻应该是4.25+4.25+4.25=12.75个DC被打开，但是实际打开的却有4+5+4=13个DC，因此，比对应的理想时钟的相位延时了13-12.75=0.25个DC的延时长度，进而多相位时钟产生系统输出的第三相时钟的相位与对应的该相理想时钟的相位延时误差为0.25个DC；第四条DCDL中的第二DC没有被打开，同样的在此刻应该是4.25+4.25+4.25+4.25=17个DC被打开，且实际打开的DC数也为4+4+5+4=17个，因此最后输出的第四相的时钟的相位与对应的该相理想时钟的相位是同相的。从该例子中可以看出，多相位时钟产生系统输出的第一相时钟的相位比对应的该相理想时钟的相位超前0.25个DC，多相位时钟产生系统输出的第二相时钟的相位比对应的该相理想时钟的相位滞后了0.5个DC，多相位时钟产生系统输出的第三相时钟的相位比对应的该相理想时钟的相位滞后了0.25个DC，多相位时钟产生系统输出的第四相时钟的相位与对应的该相理想时钟的相位一致；故，多相位时钟产生系统输出的各个时钟的相位与对应的该相理想时钟的相位的延时误差均小于1/2个第一DC的延时长度。

第二例：假设多相位时钟产生系统中包括8条DCDL，且每条DCDL中分别有2个第一DC组成的第一DC链和一个第二DC，且第一DC链均打开，第二DC均没有被打开；若按照参考时钟的数字延时链的DC的开启情况，应该是每条DCDL中应该有2.875个DC被打开才能与参考时钟相位保持一致（即总共应该有23个DC被打开），但是实际每条DCDL中只有2个DC被打开。按照上述实施例中的方法确定需要打开的第二DC的个数为7个。为了使多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位的延时误差不超过1/2个第一DC的延时长度，可以按照下面的方式计算得到需要打开第二DC的DCDL的位置，具体为：

上述N=2³, $M=7=\underset{k=0}{\overset{2}{\mathrm{\&Sigma;}}}{a}_k*2^k=a_0*2^0+a_1*2^1+a_2*2^2=1*1+1*2+1*2^2,$ 其中，a₀=1，a₁=1，a₂=1；当k=2时，i=1,2,3,4，i的值为区间

和

内的整数，C_i,2=C_1,2=1，C_i,2=C_2,2=3，C_i,2=C_3,2=6，C_i,2=C_4,2=8，则所确定的需要打开第二DC的DCDL的位置分别为第一条DCDL、第三条DCDL、第六条DCDL和第八条DCDL，对应的应该打开第一条DCDL、第三条DCDL、第六条DCDL和第八条DCDL中的第二DC；进一步地，当k=1时，i=1,2，i的值为区间

和

内的整数，C_i,1=C_1,1=2，C_i,1=C_2,1=7，则所确定的需要打开第二DC的DCDL还包括第二条和第七条DCDL，即在上述的基础上还应该打开第二条和第七条DCDL中的第二DC；进一步，当k=0时，i=1，i的值为区间

和

内的整数，C_i,0=C_1,0=4，则所确定的需要打开第二DC的DCDL的位置还包括第四条DCDL，在上述打开的基础上还应该再打开第四条DCDL中的第二DC，同时其余位的DCDL中的第二DC应该是关闭状态。

按照上述方式打开相应的DCDL中的第二DC，多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟的相位之间的延时误差不均超过1/2个第一DC的延时长度，具体的计算方法如第一例中所描述，在此不再赘述。

进一步地，上述余数码包括N位，该余数码的第m位对应上述数字延时链中的第m条DCDL中的第二DC，m∈[1，N]，且m为整数，所述生成余数码，包括：根据上述C_i,k的值将余数码中第C_i,k位设置为1。

具体的，上述确定了需要打开第二DC的DCDL的位置之后，将该些所确定的DCDL对应位的余数码设置为1，其余DCDL对应位的余数码设置为0，从而生成可以控制第二DC的余数码。并且上述将对应位余数码置0或置1的过程也就是关闭或打开对应位置的第二DC的过程。

本发明提供的多相位时钟产生系统的时钟锁定方法，通过以多相位时钟产生系统输出的各个时钟的相位与对应的理想时钟相位的延时误差不超过1/2个第一DC的延时长度的方式从所述N条DCDL中确定需要打开第二DC的DCDL的位置，并打开该位置的DCDL中的第二DC，即将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中，从而实现了多相位时钟产生系统的误差均匀分配，减小了数字延时链最终锁定时输出的时钟信号与参考时钟信号之间的相位差并进一步减少了多相位时钟产生系统在时钟锁定后进行多相位输出时，实际输出的多相位时钟信号与理想输出的多相位时钟信号之间的相位差。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

图4为多相位时钟产生系统的时钟锁定装置实施例一的结构示意图，该多相位时钟产生系统包括一数字延时链，该数字延时链包括N个DCDL，上述DCDL包括第一DC链和第二DC，该第一DC链包括至少一个第一DC，第一DC和第二DC的延时长度相同，N为大于等于1的正整数。如图3所示，该装置包括：第一锁定模块10，用于根据调节码调节所述第一DC链的延时长度，待所述数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，所述调节码的一位对应N个所述第一DC的延时长度；清零模块11，用于将所述第一锁定模块10锁定时的调节码的最后一位清零，以使所述数字延时链的延时长度回退N个第一DC的延时长度进而输出第一时钟信号；生成模块12，用于根据所述第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC；补偿模块13，用于根据所述生成模块生成的所述余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中；最终锁定模块14，用于对所述补偿模块补偿后的数字延时链进行最终锁定。

本发明提供的多相位时钟产生系统的时钟锁定装置可以执行上述图1所示的方法实施例，其实现原理和技术效果类似，在此不再赘述。

图5为本发明提供的多相位时钟产生系统的时钟锁定装置实施例二的结构示意图，在上述图4所示实施例的基础上，进一步地，上述生成模块12包括：调节获取单元121，用于根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数；确定生成单元122，用于根据所述调节获取单元121获取的需要打开的第二DC的个数，以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

本发明提供的多相位时钟产生系统的时钟锁定装置可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。

进一步地，在上述图5所示实施例的基础上，上述调节获取单元121具体用于以所述第二DC的延时长度为单位逐步调节所述回退N个第一DC的延时长度后的数字延时链，直至所述回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位滞后于所述参考时钟相位时进行第二次锁定，获取需要打开的第二DC的个数。

进一步地，上述N=2ⁿ，n为大于等于1的正整数；则在上述图5所示实施例的基础上，上述确定生成单元122包括：第一确定子单元1221，用于根据公式对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1；所述第二确定子单元1222，用于根据所述第一确定子单元1221确定的所述a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

进一步地，上述余数码包括N位，则在上述图5所示实施例的基础上，上述确定生成单元122还包括：生成子单元1223，用于根据所述第二确定子单元确定的所述C_i,k的值，将所述余数码中第C_i,k位设置为1

本发明提供的多相位时钟产生系统的时钟锁定装置可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种多相位时钟产生系统的时钟锁定方法，其特征在于，所述多相位时钟产生系统包括一数字延时链，所述数字延时链包括N条数字控制延时链DCDL，所述DCDL包括第一延时单元DC链和第二DC，所述第一DC链包括至少一个第一DC，所述第一DC和所述第二DC的延时长度相同，所述N为大于等于1的正整数；所述方法包括：

根据调节码调节所述第一DC链的延时长度，待所述数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，所述调节码的一位对应N个所述第一DC的延时长度；

将锁定时的调节码的最后一位清零，以使所述数字延时链的延时长度回退N个第一DC的延时长度进而输出第一时钟信号；

根据所述第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC；

根据所述余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中；

对补偿后的数字延时链进行最终锁定。

2.根据权利要求1所述的方法，其特征在于，所述根据所述第一时钟信号与所述参考时钟信号生成余数码，包括：

根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数；

根据所述需要打开的第二DC的个数，以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

3.根据权利要求2所述的方法，其特征在于，所述根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数，包括：

以所述第二DC的延时长度为单位逐步调节所述回退N个第一DC的延时长度后的数字延时链，直至所述回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位滞后于所述参考时钟相位时进行第二次锁定，获取需要打开的第二DC的个数。

4.根据权利要求2所述的方法，其特征在于，所述N=2ⁿ，n为大于等于1的正整数；则所述以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置，包括：

根据公式

对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1；

根据所述a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

5.根据权利要求4所述的方法，其特征在于，所述余数码包括N位，所述余数码的第m位对应所述数字延时链中的第m条DCDL中的第二DC，m∈[1，N]，且m为整数，所述生成余数码，包括：

根据所述C_i,k的值将所述余数码中第C_i,k位设置为1。

6.一种多相位时钟产生系统的时钟锁定装置，其特征在于，所述多相位时钟产生系统包括一数字延时链，所述数字延时链包括N条数字控制延时链DCDL，所述DCDL包括第一延时单元DC链和第二DC，所述第一DC链包括至少一个第一DC，所述第一DC和所述第二DC的延时长度相同，所述N为大于等于1的正整数；所述装置包括：

第一锁定模块，用于根据调节码调节所述第一DC链的延时长度，待所述数字延时链输出的时钟信号的相位滞后于参考时钟信号的相位时进行第一次锁定，所述调节码的一位对应N个所述第一DC的延时长度；

清零模块，用于将所述第一锁定模块锁定时的调节码的最后一位清零，以使所述数字延时链的延时长度回退N个第一DC的延时长度进而输出第一时钟信号；

生成模块，用于根据所述第一时钟信号与所述参考时钟信号生成余数码，所述余数码的一位对应一条DCDL中的第二DC；

补偿模块，用于根据所述生成模块生成的余数码，将所述第一时钟信号与所述参考时钟信号之间的相位差以所述第二DC的延时长度为单位均匀补偿到数字延时链中；

最终锁定模块，用于对所述补偿模块补偿后的数字延时链进行最终锁定。

7.根据权利要求6所述的装置，其特征在于，所述生成模块包括：

调节获取单元，用于根据所述第一时钟信号与所述参考时钟信号对回退N个第一DC的延时长度后的数字延时链进行调节，获取需要打开的第二DC的个数；

确定生成单元，用于根据所述调节获取单元获取的需要打开的第二DC的个数，以所述多相位时钟产生系统输出的各个时钟相位与对应的理想时钟相位的延时误差不超过1/2个所述第一DC的延时长度的方式，从所述N个DCDL中确定需要打开第二DC的DCDL的位置并生成余数码。

8.根据权利要求7所述的装置，其特征在于，所述调节获取单元，具体用于以所述第二DC的延时长度为单位逐步调节所述回退N个第一DC的延时长度后的数字延时链，直至所述回退N个第一DC的延时长度后的数字延时链输出的第一时钟信号的相位滞后于所述参考时钟相位时进行第二次锁定，获取需要打开的第二DC的个数。

9.根据权利要求7所述的装置，其特征在于，所述N=2ⁿ，n为大于等于1的正整数；则所述确定生成单元包括：

第一确定子单元，用于根据公式

对M进行2的幂次方的拆分，确定a_k的值；其中，M为第二DC的打开个数，k∈[0，n-1]且k为整数，a_k为中间参量，且a_k的值为0或1；

第二确定子单元，用于根据所述第一确定子单元确定的所述a_k的值和公式 $C_{i,k}=\left\{\begin{array}{cc}(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})*a_k& 1\&le;i\&le;\frac{2^k+1}{2}\\ [(\frac{N}{2^k}*i-\frac{N}{2^{k+1}})+1]*a_k& \frac{2^k+1}{2}<i\&le;2^k\end{array}\right.$ 确定需要打开第二DC的DCDL的位置；其中，C_i,k为需要打开第二DC的DCDL的位置信息集合，k∈[0，n-1]且k为整数，i∈[1，2^k]且i为整数，a_k为对应于M的中间参量。

10.根据权利要求9所述的装置，其特征在于，所述余数码包括N位，所述余数码包括N位，所述余数码的第m位对应于数字延时链中的第m条DCDL中的第二DC，m∈[1，N]，且m为整数，所述确定生成单元，还包括：

生成子单元，用于根据所述第二确定子单元确定的所述C_i,k的值，将所述余数码中第C_i,k位设置为1。

Images