CN101217276A - 产生多相位信号的方法和装置 - Google Patents

Abstract

一种用于产生多相位时钟信号的方法和装置。所述多相位产生方法包括：由外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及依次延迟所述L个主参考时钟信号，并产生具有不同相位的N个多相位时钟信号。因为不管接收的时钟信号的频率如何而产生彼此之间具有相等相位延迟间隔的多个时钟信号，所以使用所述多相位产生装置提高了延迟锁定环DLL电路的输出。

Description

产生多相位信号的方法和装置

技术领域

本公开涉及一种延迟锁定环(Delay Locked Loop，DLL)电路，更具体地，涉及一种用于产生彼此之间具有相等相位差的多个时钟信号而不管外部时钟信号的频率如何的多相位(multi-phase)产生方法和装置。

背景技术

随着系统带宽的增加，越来越多地使用锁相环(PLL)电路和延迟锁定环(DLL)电路。由于DLL电路良好的稳定性和有利的抖动特性，其尤其被广泛地使用。

图1是传统DLL电路100的框图。

参照图1，传统DLL电路100包括缓冲器110、延迟单元块120、多路器130、相位检测器140、控制器150、和插值器(interpolator)160。

延迟单元块120包括N个延迟单元D₁到D_n。第一个延迟单元121将通过缓冲器110接收的外部时钟信号ext-CLK的相位延迟预定的延迟时间，并产生第一延迟时钟信号CLK1。第二个延迟单元122将第一延迟时钟信号CLK1的相位延迟预定的延迟时间，并产生第二延迟时钟信号CLK2。第三个延迟单元123将第二延迟时钟信号CLK2的相位延迟预定的延迟时间，并产生第三延迟时钟信号CLK3。同样地，第N个延迟单元12N将第N-1延迟时钟信号CLKN-1的相位延迟预定的延迟时间，并产生第N延迟时钟信号CLKN。

多路器130响应于从控制器150接收的控制信号C1，从由延迟单元块120产生的多个延迟时钟信号CLK1到CLKN之中选择两个延迟时钟信号，并将所选择的延迟时钟信号输出到插值器160。该多路器130包括两个多路器单元，其分别向插值器160输出不同的延迟时钟信号。

相位检测器140将外部时钟信号ext_CLK的相位与从多路器130接收的延迟时钟信号的相位做比较，并根据比较结果输出UP信号或DOWN信号到控制器150。即，在多路器130的输出处比较外部时钟信号ext_CLK的相位与来自延迟单元块120的延迟时钟信号的相位，并输出与所述相位差对应的信号。

控制器150根据从相位检测器140接收的UP或DOWN信号输出第一控制信号C1，用于使多路器130选择延迟时钟信号，并输出第二控制信号C2，用于控制插值器160。即，控制器150输出控制信号C1和C2以从延迟单元121到12N之中选择所期望的延迟单元，从而执行一系列用于频率锁定的处理。

插值器160执行对从多路器130接收的两个延迟时钟信号的插值，并产生适合用在包括DLL的系统中的内部时钟信号int_CLK。即，通过执行对具有不同延迟时间的两个延迟时钟信号的插值，插值器160利用正确的相位执行频率锁定处理。

当该系统工作在高频时，因为操作该系统需要的电特性通常很宽松，所以如果包括在延迟单元块120中的每个延迟单元的单位延迟时间太长的话，则抖动增加。另一方面，当该系统工作在低工作频率时，尽管操作该系统需要的电特性通常比较宽松，但是如果延迟单元的总延迟时间太短的话，则频率锁定很困难。因而，需要能被应用于较宽频率范围的多相位产生装置。

图2是传统多相位产生装置200的框图。

参照图2，传统多相位产生装置200包括参考相位产生器210和延迟单元矩阵220。参考相位产生器210包括多个主延迟单元211到215，且延迟单元矩阵220包括多个子延迟单元211_1到225_N。

第一主延迟单元211将外部时钟信号ext_CLK的相位延迟第一预定时间，并产生第一延迟时钟信号CLK1。第二主延迟单元212将外部时钟信号ext_CLK的相位延迟第二预定时间，并产生第二延迟时钟信号CLK2。第三主延迟单元213将外部时钟信号ext_CLK的相位延迟第三预定时间，并产生第三延迟时钟信号CLK3。第四主延迟单元214将外部时钟信号ext_CLK的相位延迟第四预定时间，并产生第四延迟时钟信号CLK4。同样地，第五主延迟单元215将外部时钟信号ext_CLK的相位延迟第五预定时间，并产生第五延迟时钟信号CLK5。

由参考相位产生器210产生的各个延迟时钟信号CLK1到CLK5彼此间具有相等的相位差，并且是用于使延迟单元矩阵220产生多相位时钟信号的参考时钟信号。通过不同的通道将各个时钟信号CLK1到CLK5输入到延迟单元矩阵220中。延迟单元矩阵220包括N个级。

因为包括在参考相位产生器210中的主延迟单元数可以变化，所以用于连接参考相位产生器210和延迟单元矩阵220所需的通道数也可以增加或减少。因而，将由延迟单元块200产生的多相位时钟信号数也可以变化。

如果参考相位产生器210产生参考时钟信号CLK1到CLK5，则延迟单元矩阵220通过相应的通道接收参考时钟信号CLK1到CLK5，并通过N个级依次产生多相位时钟信号。例如，如果延迟单元矩阵220包括40个子延迟单元，则延迟单元矩阵220能够产生彼此间具有9°(360/40)相位差的40个时钟信号。

因为延迟单元矩阵220基于从参考相位产生器210接收的参考时钟信号CLK1到CLK5来产生多相位时钟信号，所以如果在参考时钟信号CLK1到CLK5的相位中产生了偏移，则延迟单元矩阵220不能产生彼此间具有相等相位间隔的多相位时钟信号。

图3是示出了从图2所示的多相位产生装置200中输出的多相位时钟信号的相位的表格。在图3中，示出了5个参考时钟信号的相位和利用该参考时钟信号产生的40个多相位时钟信号的相位。

参照图2和图3，参考相位产生器210通过主延迟单元211到215产生了分别具有9°、18°、27°、36°和45°延迟相位的5个参考时钟信号。延迟单元矩阵220通过5根延迟线对每个参考时钟信号产生具有不同相位的8个多相位时钟信号。

因而，如果在由参考相位产生器210产生的参考时钟信号的相位中存在偏移，则延迟单元矩阵220将产生反映或放大该偏移的多相位时钟信号。这降低了要求时钟信号相对于彼此具有相等相位间隔的系统的稳定性。

图4是示出了多相位时钟信号的非线性的图表，图5是用于解释参考时钟信号相对于频率的改变而改变的图示。

参照图4，用实线表示彼此间具有正常相位差的多相位时钟信号，而用虚线表示彼此间具有异常相位差的多相位时钟信号。由于该彼此间具有正常相位差的多相位时钟信号彼此间具有相等的相位间隔，因此该多相位时钟信号具有线性。另一方面，由于彼此间具有异常相位差的多相位时钟信号彼此间具有不相等的相位间隔，因此该多相位时钟信号是非线性的。

参照图5，图5的左半部分表示当接收到高频时钟信号时由参考相位产生器210产生的参考时钟信号，图5的右半部分表示当接收到低频时钟信号时由参考相位产生器210产生的参考时钟信号。

如果基于高频时钟信号调整相位延迟的线性度，则在低频时钟信号中发生相位延迟的非线性。相反，如果基于低频时钟信号调整相位延迟的线性，则在高频时钟信号中发生相位延迟的非线性。即，如果外部时钟信号的频率发生改变，则不能保证图2所示的参考相位产生器210的稳定性。

更详细地，在下一代数字视频光盘(DVD)和蓝光盘(BD)系统中，多相位时钟信号的重要性正在增加。但是，在传统技术中，因为相位偏移的可能性随着多相位信号数的增加而增加，所以当从存储媒介(如光盘)读取数据或将数据写入到存储媒介时可能发生问题。

发明内容

本发明的示范性实施例提供了一种用于产生彼此间具有相等相位差的参考时钟信号而不管外部时钟信号的频率如何的多相位产生方法和装置。

根据本发明的示范性实施例，提供了一种由从外部接收的外部时钟信号产生具有不同相位的N个多相位时钟信号的方法，所述方法包括：由外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及依次延迟所述L个主参考时钟信号，并产生具有所期望的不同相位的N个多相位时钟信号。

在所述产生L个主参考时钟信号中，通过至少两级来计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

在所述产生L个主参考时钟信号中，通过插值法来计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

L是4、5、或6，M等于或大于3。

根据本发明的一个示范性实施例，提供了一种用于由从外部接收的外部时钟信号产生具有不同相位的N个时钟信号的多相位时钟信号产生装置，所述装置包括：子参考时钟产生器，其由所述外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；主参考时钟产生器，其计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及延迟单元矩阵，其依次延迟所述L个主参考时钟信号，并产生具有不同相位的N个多相位时钟信号。

所述主参考时钟产生器包括至少两级，其计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

每一级包括多个均值单元，每个均值单元接收来自前一级的至少两个参考时钟信号并产生参考时钟信号。

所述主参考时钟产生器的最后级包括L个均值单元。

所述延迟单元矩阵包括N个子延迟单元，其产生具有不同相位的N个多相位时钟信号。

所述延迟单元矩阵包括接收第二参考时钟信号的L个通道。

附图说明

通过下面结合附图的描述，将更详细地理解本发明的示范性实施例，其中：

图1是传统延迟锁定环(DLL)电路的框图；

图2是传统多相位产生装置的框图；

图3是示出了从图2所示的传统多相位产生装置中输出的多相位时钟信号的相位的表格；

图4是示出多相位时钟信号的非线性的图表；

图5是用于解释参考时钟信号相对于频率的改变而改变的视图；

图6是根据本发明的示范性实施例的多相位产生装置的框图；

图7是根据本发明的示范性实施例的多相位产生装置的更详细的框图；

图8是根据本发明的示范性实施例的多相位产生方法的流程图；和

图9A是示出了传统技术的结果的图，而图9B是示出了本发明的示范性实施例的结果的图。

具体实施方式

参考附图和下面的描述，将更容易地理解本发明的示范性实施例的上述目的、特征、和优点，使得本领域一般技术人员能够容易地实现本发明的示范性实施例。同样，当描述本发明的示范性实施例时，如果对公知技术的详细描述会混淆对包括该公知技术的本发明的示范性实施例的理解，则将略去此公知技术的详细描述。现在将参照附图对本发明的示范性实施例进行详细描述。

图6是根据本发明的示范性实施例的多相位产生装置300的框图。

多相位产生装置300包括子参考时钟产生器310、主参考时钟产生器320、和延迟单元矩阵330。

子参考时钟产生器310接收外部时钟信号ext_CLK，并产生多个参考时钟信号ref1_CLK。参考时钟信号ref1_CLK被分成L个组，其中L是自然数。每一组包括M个子参考时钟信号，其中M是自然数。包括在每一组中的M个子参考时钟信号被用于产生新的主参考时钟信号。

包括在每一组中的M个子参考时钟信号可能具有相位偏移。例如，当4个时钟信号相对于外部时钟信号ext_CLK具有10°的名义上的相位延迟时，此4个时钟信号可能分别具有8°、9°、11°、和12°的相位延迟。因而，需要除去子参考时钟信号ref1_CLK的相位偏移的处理。

主参考时钟产生器320计算在从子参考时钟产生器310接收到的每一组中包括的子参考时钟信号ref1_CLK的相位偏移的平均值，根据所计算的相位偏移的平均值来校正子参考时钟信号ref1_CLK的相位偏移，并产生主参考时钟信号ref2_CLK。即，主参考时钟产生器320对每一组产生新的主参考时钟信号ref2_CLK。

在本发明的示范性实施例中，对L个参考时钟信号产生L×M个初级参考时钟信号，并且计算在该L×M个初级参考时钟信号中的那些将具有相同相位的初级时钟信号的相位偏移的平均值。即，本发明的示范性实施例具有如下技术特征：产生多个初级参考时钟信号，以便于产生相对彼此之间具有相等相位延迟时间的参考时钟信号。

延迟单元矩阵330从相位误差校正单元320接收其相位偏移已被减少的L个参考时钟信号ref2_CLK，并产生具有多个相位的N个时钟信号multi_CLK，其中N是大于L的自然数。由于从相位误差校正单元320输出的参考时钟信号ref2_CLK具有很小的相位偏移，因此由延迟单元矩阵330产生的具有不同相位的N个多时钟信号multi_CLK也将具有很小的相位偏移。

图7是根据本发明的示范性实施例的多相位产生装置400的更详细的框图。图7示出了用于产生主参考时钟信号的配置。参照图7，多相位产生装置400包括子参考时钟产生器410和主参考时钟产生器420。

子参考时钟产生器410包括多个子参考时钟产生器412、414、416、和418。各个子参考时钟产生器412、414、416、和418被设计为产生相对彼此之间具有相等相位延迟时间的时钟信号。但是，根据所接收的外部时钟信号ext_CLK的频率特性可能产生相位偏移。

1-1子参考时钟产生器41 2产生其相位延迟了α+Δα1的参考时钟信号，1-2子参考时钟产生器414产生其相位延迟了α+Δα2的参考时钟信号，1-3子参考时钟产生器416产生其相位延迟了α+Δα3的参考时钟信号，且1-4子参考时钟产生器418产生其相位延迟了α+Δα4的参考时钟信号。这里，Δα1、Δα2、Δα3、和Δα4表示相对于目标延迟相位α的偏移。

主参考时钟产生器420包括第一级422和第二级424。第一级422包括多个均值单元422-1、422-2和422-3。第一级422计算从子参考时钟产生器410接收的时钟信号的相位的平均值，且第二级424计算从第一级422接收的时钟信号的相位的平均值。

1-1均值单元422-1分别从1-1子参考时钟产生器412和1-2子参考时钟产生器414接收第一时钟信号CLK1-1和第二时钟信号CLK1-2，并输出具有β1(＝α+(α1+α2)/2)的延迟相位的时钟信号CLK2-1。同样地，1-2均值单元422-2输出具有β2(＝α+(α2+α3)/2)的延迟相位的时钟信号CLK2-2，1-3均值单元422-3输出具有β3(＝α+(α3+α4)/2)的延迟相位的时钟信号CLK2-3。

2-1均值单元424-1分别从1-1均值单元422-1、1-2均值单元422-2和1-3均值单元422-3接收时钟信号CLK2-1、时钟信号CLK2-2、和时钟信号CLK2-3，并输出具有γ(＝(β1+β2+β3)/3)的延迟相位的时钟信号CLK3-1。时钟信号CLK3-1通过通道(未示出)输出到延迟单元矩阵(未示出)。时钟信号CLK3-1是其相位延迟了γ的主时钟信号。延迟相位γ可以表示为：

$\mathrm{\γ}=\mathrm{\α}+\frac{\mathrm{\Δ\α}1+2\mathrm{\Δ\α}2+2\mathrm{\Δ\α}3+\mathrm{\Δ\α}4}{6}...\left(1\right)$

一般地，相位偏移Δ不是固定值，但可以假定为是随机值。因此，相位偏移Δ可能是正(+)或负(-)，而不管接收时钟信号的频率如何。因而，如果计算时钟信号的相位的平均值，则减少了时钟信号的相位偏移。例如，如果假定α＝10°、Δα1＝2°、Δα2＝-3°、Δα3＝2°且Δα4＝-3°、γ＝9.5，从而相位延迟值γ接近目标相位延迟值α。

本发明的示范性实施例能够有效减少用于产生多相位时钟信号的参考时钟信号的相位偏移。由于参考时钟信号的相位偏移被减少了，因而由延迟单元矩阵所产生的多相位时钟信号的相位偏移也被减少了，从而保持了相位间隔的线性度。

尽管图7示出了用于产生主参考时钟信号的示范性实施例的结构，但是利用图7所示的结构也能够容易地推出用于产生其相位偏移被减少的多个主参考时钟信号的结构。可以通过增加包括在主参考时钟产生器420中的级数来进一步减少相位偏移。

图8是根据本发明的示范性实施例的多相位信号产生方法的流程图。

响应于从外部接收的外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号(操作S510)。在该示范性实施例中，L可以是4、5、或6，M可以等于或大于3。

接着，计算在每一组中的M个子参考时钟信号的相位偏移的平均值(操作S520)。对于每一组独立执行平均值计算过程。可以通过插值法来执行平均值计算过程。

接着，通过平均值计算过程由L×M个子参考时钟信号产生L个主参考时钟信号(操作S530)。对于每一组产生主参考时钟信号。为了产生L个主参考时钟信号，提供至少两级。

然后，通过依次延迟该L个主参考时钟信号，产生具有不同相位的N个多相位时钟信号(操作S540)。

因此，由于主参考时钟信号的相位偏移被减少，从而所述N个多相位时钟信号的相位偏移也被减少。

图9A是示出了使用传统技术所得到的结果的图表，而图9B是示出了使用本发明的示范性实施例所得到的结果的图表。

参照图9A，参考时钟信号具有非线性，其进而增加了多相位时钟信号的非线性度。然而，参照图9B，与传统技术相比，参考时钟信号的非线性被显著地降低。因而，当使用根据本发明的示范性实施例的多相位产生装置来产生多相位时钟信号时，与传统技术相比，相位偏移降低了25％左右。

因为具有上述结构的本发明的示范性实施例能够产生彼此之间具有相等相位延迟间隔的多个参考时钟信号，而不管从外部接收的外部时钟信号的频率如何，所以能够产生与传统技术相比其相位偏移被显著减少的多相位时钟信号。因而，能够提高需要多相位时钟信号的系统的写入和读取性能。

尽管参照本发明的示范性实施例对本发明进行了具体图示和描述，但本领域技术人员应当理解，在不脱离由所附权利要求书所限定的本发明的精神和范围的情况下，可以对本发明进行形式和细节上的各种修改。

对相关申请的交叉引用

本申请要求于2007年1月3日向韩国知识产权局提交的韩国专利申请No.10-2007-0000683的优先权，其全部内容通过参照而被合并于此。

Claims (14)

1.一种由从外部接收的外部时钟信号产生具有不同相位的N个多相位时钟信号的方法，所述方法包括：

由外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；

计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及

依次延迟所述L个主参考时钟信号，并产生具有不同相位的N个多相位时钟信号。

2.如权利要求1所述的方法，其中，在所述产生L个主参考时钟信号的步骤中，通过至少两级来计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

3.如权利要求1所述的方法，其中，在所述产生L个主参考时钟信号的步骤中，通过插值法来计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

4.如权利要求1所述的方法，其中，将L选择为4、5、和6中的一个。

5.如权利要求1所述的方法，其中，将M选择为等于或大于3。

6.一种用于由从外部接收的外部时钟信号产生具有不同相位的N个时钟信号的多相位时钟信号产生装置，所述装置包括：

子参考时钟产生器，其由所述外部时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；

主参考时钟产生器，其计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及

延迟单元矩阵，其依次延迟所述L个主参考时钟信号，并产生具有不同相位的N个多相位时钟信号。

7.如权利要求6所述的装置，其中，所述主参考时钟产生器包括至少两级，用于计算每个参考时钟信号组的子参考时钟信号的相位的平均值。

8.如权利要求7所述的装置，其中，所述每一级包括多个均值单元，每个均值单元从前一级接收至少两个参考时钟信号并产生所述L个主参考时钟信号中的一个。

9.如权利要求8所述的装置，其中，所述主参考时钟产生器的最后级包括L个均值单元。

10.如权利要求6所述的装置，其中，所述延迟单元矩阵包括N个子延迟单元，其产生所述具有不同相位的N个多相位时钟信号。

11.如权利要求6所述的装置，其中，所述延迟单元矩阵包括接收所述主参考时钟信号的L个通道。

12.如权利要求6所述的装置，其中，L为4、5、和6中的一个。

13.如权利要求6所述的装置，其中，M为等于或大于3。

14.一种延迟锁定环DLL电路，包括：

多相位时钟信号产生器，其由外部时钟信号产生各自具有多个不同相位的多个时钟信号；

多路器，其响应于控制信号，接收来自于所述多相位时钟信号产生器的多个时钟信号，并从所述多个时钟信号中选择和输出时钟信号；

相位检测单元，其将所选择的时钟信号的相位与所述外部时钟信号的相位做比较，并根据比较结果输出up信号或down信号；以及

控制器，其响应于所述up信号或down信号产生所述控制信号，

其中，所述多相位产生单元包括：

子参考时钟产生器，其由所述时钟信号产生具有预定相位延迟间隔的L个参考时钟信号组，其中每个参考时钟信号组包括M个子参考时钟信号；

主参考时钟产生器，其计算每个参考时钟信号组的子参考时钟信号的相位的平均值，并由所述L×M个子参考时钟信号产生L个主参考时钟信号；以及

延迟单元矩阵，其依次延迟所述L个主参考时钟信号，并产生具有不同相位的N个多相位时钟信号。

Images