CN101552259A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101552259A
CN101552259A CN200910132972.5A CN200910132972A CN101552259A CN 101552259 A CN101552259 A CN 101552259A CN 200910132972 A CN200910132972 A CN 200910132972A CN 101552259 A CN101552259 A CN 101552259A
Authority
CN
China
Prior art keywords
electric fuse
wiring
upper strata
hole
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910132972.5A
Other languages
English (en)
Other versions
CN101552259B (zh
Inventor
津田浩嗣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101552259A publication Critical patent/CN101552259A/zh
Application granted granted Critical
Publication of CN101552259B publication Critical patent/CN101552259B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置。该半导体装置(1)具有半导体基板和在半导体基板上提供的第一电熔丝(12)和第二电熔丝(13)。第一电熔丝(12)具有在不同布线层中形成的第一上层布线(121)和第一下层布线(122)，以及用于将第一上层布线(121)连接到第一下层布线(122)的通孔(123)。第二电熔丝(13)具有在不同布线层中形成的第二上层布线(131)和第二下层布线(132)，以及用于将第二上层布线(131)连接到第二下层布线(132)的通孔(133)。半导体装置(1)具有用于将第一电熔丝(12)的上述第一上层布线(121)连接到第二电熔丝(13)的第二下层布线(132)的连接部(14)。连接部(14)串联连接第一电熔丝(12)和第二电熔丝(13)。

Description

半导体装置
本申请基于日本专利申请No.2008-096918，其内容通过引用结合于此。
技术领域
本发明涉及一种提供有电熔丝的半导体装置。
背景技术
已知传统的半导体装置，在所述传统的半导体装置中安装熔丝使得能够进行处理，例如可以切断熔丝来调节电阻值或分离缺陷元件，因而，所述缺陷元件用正常元件来代替。
为了提供可以进行这种处理的高可靠的半导体装置，需要无误切断该熔丝。因此，提出了在日本特开专利公布2005-57186中公开的熔丝。
如图5所示，日本特开专利公布2005-57186公开了一种具有电流流入端902、电流流出端901、一对熔断通孔部903和904以及电极衬垫905的熔丝。
当电流流过电流流入端902和电流流出端901之间的熔丝时，该对熔断通孔部903和904中的任一个被熔断。
因而，提供一对熔断通孔部903和904，使得在形成电流流过时会熔断的两个区域，使得可以无误地切断熔丝，并且考虑半导体装置的可靠性高。
这里，在图5中，标记906指示半导体基板，并且907和908指示层间绝缘膜。
本发明人认识到如下事实。在日本特开专利公布2005-57186中描述的技术仍然具有下面的问题。
当电流在电流流入端902和电流流出端901之间流动时，电子以相对于通孔的上下方向而不同的方向流入该对熔断通孔部903和904中。因而，在电子流入方向不同的情况下，切断状态在熔断通孔部903和904之间是不同的，并且因此，在熔丝切断之后电阻值可能会不一致。
在熔断通孔部903或904通过电迁移被切断的情况下，例如，如图6A所示，当一个熔断通孔部904被切断时，在电极衬垫905附近的熔断通孔部904中形成一个空隙B。空隙B被形成为使得形成电极衬垫905的导体不能向熔断通孔部904移动，因为电极衬垫905被阻挡金属(未示出)覆盖，并且由此电极衬垫905本身不会被切断，并且形成熔断通孔部904的导体被推动。
在另一个熔断通孔部903被切断的情况下，如图6B所示，在熔断通孔部903附近的电极衬垫905中形成空隙B。
由此，切断状态在熔断通孔部903和904之间可以是不同的，并且另外，切断的容易度不同，并且因此，在熔丝切断之后可能会存在电阻值不一致。
这里，不仅在通孔通过电迁移被熔断的情况下，而且在根据所谓的“裂缝辅助法”切断通孔的情况下，存在由于在电流流动方向上的差异导致的熔丝被切断后电阻值的不一致。
发明内容
在一个实施例中，提供一种半导体装置，具有：基板；以及在基板上提供的第一电熔丝和第二电熔丝，其中第一电熔丝具有：在不同布线层中形成的第一上层布线和第一下层布线；以及用于连接第一上层布线和第一下层布线的通孔，第二电熔丝具有：在不同布线层中形成的第二上层布线和第二下层布线；以及用于连接第二上层布线和第二下层布线的通孔，半导体装置包括用于将第一电熔丝的第一上层布线连接到第二电熔丝的第二下层布线的连接部，以及第一电熔丝和第二电熔丝经由连接部串联连接。
这里，用于将第一电熔丝连接到第二电熔丝的连接部是不用作熔丝的部分，并且因而，在熔丝被切断时其不被切断。
根据本发明，连接部串联连接第一电熔丝和第二电熔丝，并且因此，电子流过第一电熔丝和第二电熔丝的方向可以是相同的。
如上所述，在电子以不同的方向流过第一电熔丝和第二电熔丝的情况下，切断状态可以由于电子在第一电熔丝和第二电熔丝之间流动的影响而不同，由此存在熔丝被切断之后电阻值的不一致。
相反，根据本发明，电子流过第一电熔丝和第二电熔丝的方向是相同的，并且因此切断状态在第一电熔丝和第二电熔丝之间是相同的，并且在第一电熔丝和第二电熔丝之间切断的容易度也可以近似相同。
结果，在第一电熔丝被切断的状态和第二电熔丝被切断的状态之间可以防止电阻值的不一致。结果，可以提供高可靠性的半导体装置。
根据本发明，第一电熔丝和第二电熔丝中可以仅一个被切断，或者第一电熔丝和第二电熔丝这两者都被切断。因而，提供两个电熔丝，使得这两者中的至少一个能够被切断，并因而提高了该半导体装置的可靠性。
本发明提供一种高可靠性的半导体装置。
附图说明
从结合附图对下面某些优选实施例进行的详细描述，使本发明的上述和其他目的、优点和特征将变得更明显，其中：
图1是示出根据本发明第一实施例的半导体装置的横截面图；
图2是示出电熔丝如何被切断的横截面图；
图3是示出根据本发明第二实施例的半导体装置的横截面图；
图4是示出根据本发明的改进的部分半导体装置的平面图；
图5是示出传统半导体装置的横截面图；以及
图6A和6B是示出处于切断状态的传统半导体装置中的电熔丝的图。
具体实施方式
现在，这里将参考示范性实施例来描述本发明。本领域的技术人员将认识到：利用本发明的教导可以实现许多可替选的实施例，并且本发明并不限于用于说明的目的而示出的实施例。
在下文中，参考附图来描述本发明的实施例。这里，在所有图中，相同的标记表示相同的部件，并且不再重复它们的描述。
第一实施例
图1是示出根据本实施例的半导体装置1的横截面图。
根据本实施例的半导体装置1提供有基板(例如半导体基板)(未示出)，以及在半导体基板上提供的第一电熔丝12和第二电熔丝13。
第一电熔丝12具有在不同布线层中形成的第一上层布线121和第一下层布线122，以及用于将第一上层布线121连接到第一下层布线122的通孔123。
第二电熔丝13具有在不同布线层中形成的第二上层布线131和第二下层布线132，以及用于将第二上层布线131连接到第二下层布线132的通孔133。
此外，根据本实施例的半导体装置1具有用于将第一电熔丝12的第一上层布线121连接到第二电熔丝13的第二下层布线132的连接部14。
连接部14串联连接第一电熔丝12和第二电熔丝13。
在下文中，详细描述根据本实施例的半导体装置1。
除了上述的第一电熔丝12、第二电熔丝13和连接部14之外，半导体装置1还具有第一蚀刻阻止膜15、第一层间绝缘膜16、第一保护膜17、第二蚀刻阻止膜18、第二层间绝缘膜19、第三蚀刻阻止膜21、第三层间绝缘膜22、第二保护膜23和第四蚀刻阻止膜24，它们按该顺序形成在半导体基板上。
第一层间绝缘膜16和第三层间绝缘膜22可以具有低介电常数，并且例如可以由SiOC形成。作为具有低介电常数的膜，可以使用氢硅倍半氧烷(hydrogen silsesquioxane，HSQ)、甲基硅倍半氧烷(methylsilsesquioxane，MSQ)以及甲基化氢硅倍半氧烷(methylated hydrogensilsesquioxane，MHSQ)的聚氢硅氧烷；包括诸如聚芳基醚(PAE)、二乙烯基硅氧烷双苯并环丁烯(divinyl siloxane-bis-benzocyclobutane，BCB)和Silk(注册商标)的芳香基的有机材料；SOG、FOX(可流动氧化物)、Cytop以及BCB(苯并环丁烯)。另外，这些材料的多孔膜也可以用作低介电常数膜。第一层间绝缘膜16和第三层间绝缘膜22可以由相同或不同的材料形成。
另外，第二层间绝缘膜19可以由与用于第一层间绝缘膜16和第三层间绝缘膜22的上述材料相同的材料形成。这里，可优选的是第二层间绝缘膜19由比第一层间绝缘膜16和第三层间绝缘膜22更硬的材料形成。第二层间绝缘膜19可以由具有比第一层间绝缘膜16和第三层间绝缘膜22更高的杨氏模量的材料形成。尽管后面描述了细节，但这种构造使得容易在布线部分中形成流出部20(见图2)。
这里，该结构并不限于此，并且第二层间绝缘膜19可以由与第一层间绝缘膜16和第三层间绝缘膜22相同的材料形成。
第二蚀刻阻止膜18和第四蚀刻阻止膜24用作形成通路孔和布线沟槽时的蚀刻阻止膜，同时，用以防止用于形成下层布线122和132以及上层布线121和131的铜扩散。另外，在本实施例中它们用作电熔丝12和13的被覆膜。
第二蚀刻阻止膜18和第四蚀刻阻止膜24可以由比第一层间绝缘膜16和第三层间绝缘膜22更硬的材料形成。第二蚀刻阻止膜18和第四蚀刻阻止膜24可以由具有比第一层间绝缘膜16和第三层间绝缘膜22的杨氏模量更高的材料形成。第二蚀刻阻止膜18和第四蚀刻阻止膜24可以例如由SiCN、SiN、SiC、SiOF或SiON形成。
当通过CMP抛光下层布线122和132和上层布线121和131时，第一保护膜17和第二保护膜23用以保护第一层间绝缘膜16和第三层间绝缘膜22。例如，第一保护膜17和第二保护膜23例如可以由SiO2膜形成。
第一蚀刻阻止膜15和第三蚀刻阻止膜21可以由与第二蚀刻阻止膜18和第四蚀刻阻止膜24相同的材料形成。另外，尽管未示出，但是第一蚀刻阻止膜15和第三蚀刻阻止膜21可以是由与第二蚀刻阻止膜18和第四蚀刻阻止膜24相同的材料制成的第一绝缘膜以及在第一绝缘膜的顶部上、由与第一保护膜17和第二保护膜23相同的材料制成的第二绝缘膜的多层膜。
如上所述，第一电熔丝12的第一下层布线122被形成为延伸穿过第一蚀刻阻止膜15、第一层间绝缘膜16和第一保护膜17。
另外，第一上层布线121被形成为延伸穿过第三蚀刻阻止膜21、第三层间绝缘膜22和第二保护膜23。
通孔123被提供成穿透第二蚀刻阻止膜18、第二层间绝缘膜19和第三蚀刻阻止膜21，并且将第一下层布线122的端部连接到第一上层布线121的端部。
在与第一电熔丝12的第一下层布线122相同的布线层中提供第二电熔丝13的第二下层布线132，并且具体地，第二电熔丝13的第二下层布线132被形成为延伸穿过第一蚀刻阻止膜15、第一层间绝缘膜16和第一保护膜17。
还在与第一电熔丝12的第一上层布线121相同的布线层中提供第二电熔丝13的第二上层布线131，并且第二电熔丝13的第二上层布线131被形成为延伸穿过第三蚀刻阻止膜21、第三层间绝缘膜22和第二保护膜23。
像通孔123一样，通孔133被提供成穿透第二蚀刻阻止膜18、第二层间绝缘膜19和第三蚀刻阻止膜21，并且通孔133将第二下层布线132的端部连接到第二上层布线131的端部。
另外，通孔133的直径等于通孔123的直径。
连接部14将第一电熔丝12的第一上层布线121连接到第二电熔丝13的第二下层布线132，并且像通孔123和133一样，连接部14被提供成穿透第二蚀刻阻止膜18、第二层间绝缘膜19和第三蚀刻阻止膜21。本实施例中的连接部14是通孔。
连接部14将第一电熔丝12的第一上层布线121的端部至上述第二电熔丝13的上述第二下层布线132的端部。
在本实施例中提供多个连接部14(例如两个)。每个连接部14的尺寸和形式与通孔123和133的尺寸和形式相同。也就是说，每个连接部14在垂直于电流流动的方向上的横截面积与通孔123和133在垂直于电流流动的方向上的横截面积相同。
这里，根据工艺，可以省略第一蚀刻阻止膜15和第三蚀刻阻止膜21。另外，代替具有低介电常数的上述膜，第一层间绝缘膜16、第二层间绝缘膜19和第三层间绝缘膜22中的每个可以由具有低介电常数的SiO2膜或掺杂F的SiO2膜形成。
例如，上述的第一电熔丝12、第二电熔丝13和连接部14可由具有铜作为主要成分的含铜金属膜形成。含铜金属膜可以包含银。此外，含铜金属膜可以被形成为包含选自Al、Au、Pt、Cr、Mo、W、Mg、Be、Zn、Pd、Cd、Hg、Si、Zr、Ti和Sn中的一种或多种不同元素。例如，可以根据电镀法形成含铜金属膜。另外，该结构可以使得硅化物膜形成在含铜金属膜的表面上。
阻挡金属膜M形成在第一上层布线121、第一下层布线122、第二上层布线131、第二下层布线132、通孔123和133和连接部14的两侧和底部上，以便覆盖并且与第一上层布线121、第一下层布线122、第二上层布线131、第二下层布线132、通孔123和133和连接部14接触。阻挡金属膜可以被形成为包含高熔点金属，例如Ta、TaN、Ti、TiN、W或WN。
具有上述结构的第一电熔丝12、第二电熔丝13和连接部14可以用与传统多层布线结构相同的工艺形成，即，根据单镶嵌法来形成。结果，在不增加任何特殊工艺的情况下，可以形成第一电熔丝12、第二电熔丝13和连接部14。
具体地，首先在半导体基板上形成第一蚀刻阻止膜15、第一层间绝缘膜16和第一保护膜17。
接下来，形成用于第一下层布线122和第二下层布线132的沟槽。接下来，在上述沟槽内和第一保护膜17上形成阻挡金属膜M，此外，用于形成第一下层布线122和第二下层布线132的导体膜被形成。
之后，通过CMP去除阻挡金属膜和导体膜，使得形成第一下层布线122和第二下层布线132。
接下来，形成第二蚀刻阻止膜18、第二层间绝缘膜19和第三蚀刻阻止膜21，并且形成通孔123和133以及用于连接部14的通孔。
接下来，在上述孔内和第三蚀刻阻止膜21上形成阻挡金属膜，此外，用于形成通孔123和133和连接部14的导体膜被形成。
之后，通过CMP去除阻挡金属膜M和导体膜，使得形成通孔123和133和连接部14。
此外，形成第三层间绝缘膜22和第二保护膜23，并且形成用于第一上层布线121和第二上层布线131的沟槽。
接下来，在上述沟槽内和第二保护膜23上形成阻挡金属膜M，此外，用于形成第一上层布线121和第二上层布线131的导体膜被形成。
之后，通过CMP去除阻挡金属膜M和导体膜，使得形成第一上层布线121和第二上层布线131。
接下来，描述用于切断第一电熔丝12和第二电熔丝13的方法。
在连接到第一电熔丝12的第一下层布线122的端子(未示出)和连接到第二电熔丝13的第二上层布线131的端子(未示出)之间施加电压。
结果，电流按顺序从第一下层布线122流经通孔123、第一上层布线121、连接部14、第二下层布线132、通孔133和第二上层布线131。在这里，电子在与该电流相反的方向上流动。
此时，第一电熔丝12和第二电熔丝13通过连接部14串联连接，因此电流从下层布线朝着上层布线流动，并且电流流过各个熔丝的方向是相同的。
当超过预定电流值的电流在端子之间流动时，加热第一电熔丝12的第一下层布线122、通孔123和第二上层布线121以及第二电熔丝13的第二下层布线132、通孔133和第二上层布线131，由此第一电熔丝12和第二电熔丝13膨胀。
因而，形成第一电熔丝12和第二电熔丝13的阻挡金属膜M和周围的绝缘膜裂开。
具体地，如图2所示，具有大体积的部分，例如形成第一电熔丝12或第二电熔丝13之中的电熔丝中的至少一个的上层布线的导体会膨胀。并且形成上层的导体会在作为软膜的第三层间绝缘膜22的方向上膨胀。当导体膨胀时，阻挡金属膜M会裂缝，并且形成上层布线121(131)的导体通过裂缝流出到第三层间绝缘膜32中。也就是说，形成上层布线121(131)的导体会流出到布线沟槽外部的部分中。结果，形成了流出部20，并且形成电熔丝12(13)的导体的密度会降低。
此外，该导体会在流出部20的方向上突然移动，并且因此在这个位置中切断导体以便不跟着移动。在本实施例中，在通孔123(133)中切断导体并且形成间隔10。该机理会在距流出部20特定距离处的位置中使大间隔10形成。
此时，尽管预定电流流过连接部14，但在本实施例中提供了多个连接部14，因此流过各个连接部14的电流比第一电熔丝12和第二电熔丝13中的弱。因此，连接部14难以加热并且连接部14没有被切断。
在这里，当上层布线121(131)被加热和膨胀时，第四蚀刻阻止膜24有时会从上层布线121(131)和第二保护膜23剥离，使得在上层布线121(131)和第二保护膜23之间产生间隔。在这种情况下，形成上层布线121(131)的导体会流入到该间隔中，使得流出部被形成。而且还在这种情况下，导体会在流出部的方向上移动，并且因而切断了通孔123(133)。
接下来，描述本实施例的工作效果。
在本实施例中，连接部14串联连接第一电熔丝12和第二电熔丝13，因此电子以相同的方向流过第一电熔丝12和第二电熔丝13。
在电子以不同的方向流过第一电熔丝和第二电熔丝的情况下，由于电子流动的不同，所以切断状态在第一电熔丝和第二电熔丝之间是不同的，并且因而在熔丝被切断之后电阻值会不一致。
相反，在本实施例中电子在相同的方向上流过第一电熔丝12和第二电熔丝13，并且因此，切断状态在第一电熔丝12和第二电熔丝13之间相同，并且同时，切断的容易度在第一电熔丝12和第二电熔丝13之间几乎相同。
结果，在第一电熔丝12被切断的状态和第二电熔丝13被切断的状态之间可以防止电阻值的不一致。因而，可以提供高可靠的半导体装置1。
在这里，如同在本实施例中一样，尽管背景技术给出了通过电迁移切断电熔丝的示例，但由于在根据裂缝辅助法切断电熔丝的情况下电子流动的方向不同，会存在电阻值的不一致。因此，如在本实施例中，也在通过裂缝辅助切断电熔丝的情况下，有效的是电子以相同的方向流过第一电熔丝12和第二电熔丝13。
另外，在本实施例中，提供多个连接部14。结果，可以减少流过各个连接部14的电流。尽管各个连接部14的直径等于第一电熔丝12的通孔123的直径和第二电熔丝13的通孔133的直径，但当提供多个连接部14时流过连接部14的电流比通孔123和133中的弱。结果，连接部14难以加热，并且因而可以防止连接部14被切断，并且可以防止在连接部14和第一上层布线121之间、或者在连接部14和第二下层布线132之间形成间隔。
在传统的电熔丝中，电子在不同的方向上流过一对电熔丝，并且因此在电熔丝之间切断的容易度上存在大的差异。在这种情况下，只有一个电熔丝容易切断，并且只有容易切断的这一个必须被无误地被切断，并且因而甚至在提供多个电熔丝时，也只有一个电熔丝会成为被切断的目标。
相反，在本实施例中电子以相同的方向流过一对电熔丝12和13，因此在电熔丝12和13之间切断的容易度上没有大的差异。于是，这一对电熔丝12和13中的至少一个可以被切断。
因而，在本实施例中，提供同样容易切断的多个电熔丝12和13，并且因此可以无误地切断电熔丝12或13，并且半导体装置1是非常可靠的。
另外，在第一电熔丝12和第二电熔丝13被切断的情况下，甚至当第一电熔丝12和第二电熔丝13中的一个在对半导体装置1进行热处理等期间被再连接时，另一个也没有被再连接，并且因而半导体装置1是非常可靠的。
此外，在本实施例中，阻挡金属膜M提供在通孔123和第一下层布线122之间，以及提供在通孔133和第二下层布线132之间，并且因此阻挡金属膜M容易从下层布线122和132剥离，并且因而在阻挡金属膜M和下层布线122和132之间容易形成间隔10。
另外，在本实施例中，间隔10和流出部20处于不同的区域中，并且因此可以无误地防止电熔丝12和13再连接。
此外，在本实施例中，第一电熔丝12中的通孔123将第一下层布线122的端部连接到第一上层布线121的端部。
同样，第二电熔丝13中的通孔133将第二下层布线132的端部连接到第二上层布线131的端部。
因而，当通孔123和133连接到上层布线121和131的端部时，形成通孔123和133的导体容易流向上层布线121和131的端部，并且使得流出部20容易形成在作为软膜的第三层间绝缘膜22上。
另外，在本实施例中，连接部14由通孔形成，并且如从基板表面侧看，第一电熔丝12的上层布线121的端部和第二电熔丝13的下层布线132的端部重叠。在该结构中，由基板表面上的电熔丝12和13占用的面积可以制作得小。
第二实施例
参考图3来描述根据本实施例的半导体装置2。
在上述实施例中，第一电熔丝12和第二电熔丝13形成在相同的布线层中。
相反，在本实施例中，第一电熔丝12和第二电熔丝13形成在不同的布线层中。
此外，连接部14在上述实施例中由通孔制成，而连接部是用于将第一电熔丝12的第一上层布线121连接到第二电熔丝13的第二下层布线132的布线34，布线34形成在与第一上层布线121和第二下层布线132相同的布线层中。
其余的与上述实施例中的相同。
在下文中，详细地描述根据本实施例的半导体装置2。
在本实施例中，半导体装置2具有在第四蚀刻阻止膜24上形成的第四层间绝缘膜25、第五蚀刻阻止膜26、第五层间绝缘膜27、第三保护膜28和第六蚀刻阻止膜29。
第四层间绝缘膜25可以由与第二层间绝缘膜19相同的材料形成。
另外，第五蚀刻阻止膜26可以由与第三蚀刻阻止膜21相同的材料形成，第五层间绝缘膜27可以由与第三层间绝缘膜22相同的材料形成，第三保护膜28可以由与第二保护膜23相同的材料形成，以及第六蚀刻阻止膜29可以由与第四蚀刻阻止膜24相同的材料形成。
连接部34将第一上层121连接到第二下层布线132，并且由与第一上层布线121和第二下层布线132相同的材料形成。另外，该厚度和宽度与第一上层布线121和第二下层布线132的相同。
也就是说，在本实施例中，第一上层布线121、第二下层布线132和连接部34由相同的布线形成。
在这里，连接部14的宽度可以比第一上层布线121和第二下层布线132的宽度大。
在本实施例中，可以获得与第一实施例相同的效果。
在这里，在图3中，第一上层布线121、连接部34和第二下层布线132是分开的，使得能够容易理解本发明。
本发明不限制于上述实施例，并且在本发明中包括了在可以实现本发明目的的这种范围内的修改和变形。
例如，尽管在第一实施例中提供多个连接部14，但本发明不限制于此，并且连接部的直径可以比通孔123和133的直径大，并且垂直于电流流动方向的连接部的横截面可以比垂直于电流流动方向的通孔123和133的横截面大。
因而，可以无误地防止连接部被切断。
此外，用于形成连接部的材料可以具有比用于形成通孔123和133的材料低的电阻值。因而，当电流流过连接部时连接部变得难以加热，并且可以防止连接部被切断。
另外，可以形成图4所示的连接44。图4是示出电熔丝从基板侧观察时的平面图。具体地，在第一电熔丝12的上层布线121的端部中和在第二电熔丝13的下层布线132的端部中形成具有比上层布线121和下层布线132面积更大的衬垫部124和134。
因而，在具有多个通孔14的这些衬垫部之间可以存在连接。因而，可以增强连接部中的热释放性能，并且可以无误地防止通孔14被切断。
此外，尽管在上述实施例中，根据单镶嵌法形成第一电熔丝12、第二电熔丝13和连接部14和34，但本发明不限制于此，并且它们可以根据双镶嵌法形成。
尽管在上述实施例中，两个电熔丝12和13串联连接，但本发明不限制于此，并且三个或更多电熔丝可以串联连接。
另外，尽管在上述实施例中，第一电熔丝12和第二电熔丝13根据裂缝辅助法被切断，但本发明不限制于此，并且它们可以根据电迁移法被切断。
可以通过选择用于电熔丝的材料、对电熔丝施加电流或电压的方法、用于层间绝缘膜的材料等来确定根据裂缝辅助法还是根据电迁移法切断电熔丝。
很明显，本发明不限制于上述实施例，并且可在不脱离本发明的范围和精神的情况下进行修改和改变。

Claims (9)

1.一种半导体装置，包括：
基板；以及
第一电熔丝和第二电熔丝，提供在所述基板上，其中
所述第一电熔丝具有：
第一上层布线和第一下层布线，形成在不同的布线层中；以及
通孔，用于连接所述第一上层布线和所述第一下层布线，
所述第二电熔丝具有：
第二上层布线和第二下层布线，形成在不同的布线层中；以及
通孔，用于连接所述第二上层布线和所述第二下层布线，
所述半导体装置包括用于将所述第一电熔丝的所述第一上层布线连接到所述第二电熔丝的所述第二下层布线的连接部，以及
所述第一电熔丝和所述第二电熔丝经由所述连接部串联连接。
2.根据权利要求1所述的半导体装置，其中所述连接部是用于将所述第一电熔丝的所述第一上层布线连接到所述第二电熔丝的所述第二下层布线的通孔。
3.根据权利要求1所述的半导体装置，其中
所述第一电熔丝的所述第一下层布线和所述第二电熔丝的所述第二下层布线提供在相同的布线层中，以及
所述第一电熔丝的所述第一上层布线和所述第二电熔丝的所述第二上层布线提供在相同的布线层中。
4.根据权利要求2所述的半导体装置，其中提供多个通孔作为所述连接部。
5.根据权利要求2所述的半导体装置，其中所述第一电熔丝和所述第二电熔丝的通孔具有相同的直径。
6.根据权利要求5所述的半导体装置，其中作为所述连接部的通孔的直径大于所述第一电熔丝和所述第二电熔丝的通孔的直径。
7.根据权利要求1所述的半导体装置，其中所述第一电熔丝的所述第一上层布线、所述第二电熔丝的所述第二下层布线以及所述连接部提供在相同的布线层中。
8.根据权利要求1所述的半导体装置，其中
流出的流出部形成在所述第一上层布线和所述第一下层布线之一中，并且当所述第一电熔丝被切断时，所述第一上层布线和所述第一下层布线中的另一个与通孔之间、或者在所述通孔中形成间隔，以及
流出的流出部形成在所述第二上层布线和所述第二下层布线之一中，并且当所述第二电熔丝被切断时，在所述第二上层布线和所述第二下层布线中的另一个与通孔之间、或者在所述通孔中形成间隔。
9.根据权利要求8所述的半导体装置，其中
所述第一电熔丝的通孔将所述第一上层布线的端部连接到所述第一下层布线的端部，以及
所述第二电熔丝的通孔将所述第二上层布线的端部连接到所述第二下层布线的端部。
CN200910132972.5A 2008-04-03 2009-04-03 半导体装置 Expired - Fee Related CN101552259B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008096918A JP5248170B2 (ja) 2008-04-03 2008-04-03 半導体装置
JP2008-096918 2008-04-03
JP2008096918 2008-04-03

Publications (2)

Publication Number Publication Date
CN101552259A true CN101552259A (zh) 2009-10-07
CN101552259B CN101552259B (zh) 2012-05-09

Family

ID=41132723

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910132972.5A Expired - Fee Related CN101552259B (zh) 2008-04-03 2009-04-03 半导体装置

Country Status (4)

Country Link
US (1) US8228158B2 (zh)
JP (1) JP5248170B2 (zh)
CN (1) CN101552259B (zh)
DE (1) DE102009016056A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543950A (zh) * 2010-12-16 2012-07-04 联发科技股份有限公司 电熔丝结构
CN102830338A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 大规模集成互连电迁移失效测试方法
CN104835801A (zh) * 2014-02-10 2015-08-12 英飞凌科技股份有限公司 熔线和熔线编程方法
CN107404104A (zh) * 2016-05-20 2017-11-28 聚鼎科技股份有限公司 保护元件及其电路保护装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120286390A1 (en) * 2011-05-11 2012-11-15 Kuei-Sheng Wu Electrical fuse structure and method for fabricating the same
US20130043556A1 (en) 2011-08-17 2013-02-21 International Business Machines Corporation Size-filtered multimetal structures
US10134631B2 (en) * 2011-08-17 2018-11-20 International Business Machines Corporation Size-filtered multimetal structures
US9129964B2 (en) * 2013-04-26 2015-09-08 International Business Machines Corporation Programmable electrical fuse
JP2016009840A (ja) * 2014-06-26 2016-01-18 富士通セミコンダクター株式会社 半導体装置、半導体装置のリペア方法、及び半導体装置の製造方法
US9576899B2 (en) 2015-06-23 2017-02-21 Globalfoundries Inc. Electrical fuse with high off resistance
TWI640229B (zh) * 2017-04-14 2018-11-01 和碩聯合科技股份有限公司 電源信號傳遞結構及其設計方法

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
KR960006068A (ko) * 1994-07-29 1996-02-23 가네꼬 히사시 반도체 장치 및 이의 제조 방법
US5618750A (en) * 1995-04-13 1997-04-08 Texas Instruments Incorporated Method of making fuse with non-corrosive termination of corrosive fuse material
US5760674A (en) * 1995-11-28 1998-06-02 International Business Machines Corporation Fusible links with improved interconnect structure
KR100219507B1 (ko) * 1996-12-17 1999-09-01 윤종용 강유전체 커패시터의 하부전극용 물질층으로 된로컬 인터커넥션을 구비한 반도체장치의 금속배선구조체 및 그 제조방법
EP0853341A2 (en) * 1997-01-14 1998-07-15 Nec Corporation Semiconductor device and method of manufacturing the same
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
JPH1197525A (ja) * 1997-09-19 1999-04-09 Hitachi Ltd 半導体装置およびその製造方法
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US6133628A (en) * 1997-12-18 2000-10-17 Advanced Micro Devices, Inc. Metal layer interconnects with improved performance characteristics
US6033939A (en) * 1998-04-21 2000-03-07 International Business Machines Corporation Method for providing electrically fusible links in copper interconnection
US6100118A (en) * 1998-06-11 2000-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of metal fuse design for redundancy technology having a guard ring
US6162686A (en) * 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US6078088A (en) * 1999-01-05 2000-06-20 Advanced Micro Devices, Inc. Low dielectric semiconductor device with rigid lined interconnection system
US6177297B1 (en) * 1999-01-11 2001-01-23 United Microelectronics Corp. Method of forming metallic fuse demanding lower laser power for circuit repair
JP2000269342A (ja) * 1999-03-12 2000-09-29 Toshiba Microelectronics Corp 半導体集積回路および半導体集積回路の製造方法
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
EP1063702A1 (en) * 1999-05-21 2000-12-27 International Business Machines Corporation Double density fuse structure in a window
US6249038B1 (en) * 1999-06-04 2001-06-19 International Business Machines Corporation Method and structure for a semiconductor fuse
US6288436B1 (en) * 1999-07-27 2001-09-11 International Business Machines Corporation Mixed fuse technologies
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links
KR100335498B1 (ko) * 1999-12-22 2002-05-08 윤종용 반도체 소자의 퓨즈부 구조 및 그 형성방법
US6295721B1 (en) * 1999-12-28 2001-10-02 Taiwan Semiconductor Manufacturing Company Metal fuse in copper dual damascene
US6444544B1 (en) * 2000-08-01 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of forming an aluminum protection guard structure for a copper metal structure
JP2002110799A (ja) * 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
KR100425452B1 (ko) * 2001-07-04 2004-03-30 삼성전자주식회사 반도체 소자의 리페어 퓨즈 개구 방법
US6584029B2 (en) * 2001-08-09 2003-06-24 Hewlett-Packard Development Company, L.P. One-time programmable memory using fuse/anti-fuse and vertically oriented fuse unit memory cells
JP2003086687A (ja) * 2001-09-13 2003-03-20 Seiko Epson Corp 半導体装置
KR100455378B1 (ko) * 2002-02-09 2004-11-06 삼성전자주식회사 반도체 소자의 퓨즈 오픈방법
KR100463047B1 (ko) * 2002-03-11 2004-12-23 삼성전자주식회사 반도체 장치의 퓨즈 박스 및 그 제조방법
KR100476900B1 (ko) * 2002-05-22 2005-03-18 삼성전자주식회사 테스트 소자 그룹 회로를 포함하는 반도체 집적 회로 장치
US6667534B1 (en) * 2002-07-19 2003-12-23 United Microelectronics Corp. Copper fuse structure and method for manufacturing the same
US6753210B2 (en) * 2002-09-17 2004-06-22 Taiwan Semiconductor Manufacturing Company Metal fuse for semiconductor devices
JP3961398B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置
KR100476694B1 (ko) * 2002-11-07 2005-03-17 삼성전자주식회사 반도체 장치의 퓨즈 구조물 및 그 제조 방법
US6835642B2 (en) * 2002-12-18 2004-12-28 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming a metal fuse on semiconductor devices
CN101217136B (zh) * 2003-05-29 2011-03-02 日本电气株式会社 布线结构及其制造方法
JP4795631B2 (ja) * 2003-08-07 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置
JP2005093579A (ja) * 2003-09-16 2005-04-07 Toshiba Corp 半導体装置
US6867441B1 (en) * 2003-10-08 2005-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Metal fuse structure for saving layout area
JP3881660B2 (ja) * 2004-02-12 2007-02-14 株式会社東芝 半導体装置及びその製造方法
US20050247995A1 (en) * 2004-05-06 2005-11-10 Pitts Robert L Metal contact fuse element
JP2006253237A (ja) 2005-03-08 2006-09-21 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US20070007621A1 (en) * 2005-03-30 2007-01-11 Yamaha Corporation Fuse breakdown method adapted to semiconductor device
JP4699102B2 (ja) * 2005-06-22 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
US20070252238A1 (en) * 2006-04-27 2007-11-01 Charles Lin Tungstein plug as fuse for IC device
JP4861051B2 (ja) * 2006-05-09 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP4861060B2 (ja) * 2006-06-01 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの切断方法
JP5006604B2 (ja) * 2006-09-08 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置
DE102006043484B4 (de) * 2006-09-15 2019-11-28 Infineon Technologies Ag Fuse-Struktur und Verfahren zum Herstellen derselben
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
KR100819551B1 (ko) * 2006-10-20 2008-04-07 삼성전자주식회사 방습 장벽을 갖는 반도체소자 및 그 제조방법
US7821038B2 (en) * 2008-03-21 2010-10-26 Mediatek Inc. Power and ground routing of integrated circuit devices with improved IR drop and chip performance

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543950A (zh) * 2010-12-16 2012-07-04 联发科技股份有限公司 电熔丝结构
CN102830338A (zh) * 2012-09-10 2012-12-19 西安电子科技大学 大规模集成互连电迁移失效测试方法
CN104835801A (zh) * 2014-02-10 2015-08-12 英飞凌科技股份有限公司 熔线和熔线编程方法
CN107404104A (zh) * 2016-05-20 2017-11-28 聚鼎科技股份有限公司 保护元件及其电路保护装置
CN107404104B (zh) * 2016-05-20 2019-05-07 聚鼎科技股份有限公司 保护元件及其电路保护装置

Also Published As

Publication number Publication date
US8228158B2 (en) 2012-07-24
JP2009252870A (ja) 2009-10-29
CN101552259B (zh) 2012-05-09
JP5248170B2 (ja) 2013-07-31
DE102009016056A1 (de) 2009-12-24
US20090251275A1 (en) 2009-10-08

Similar Documents

Publication Publication Date Title
CN101552259B (zh) 半导体装置
JP4861060B2 (ja) 半導体装置および電気ヒューズの切断方法
JP4861051B2 (ja) 半導体装置および電気ヒューズの切断方法
JP5307437B2 (ja) 半導体装置
JP4871031B2 (ja) 半導体装置およびヒューズの判定方法
US8372730B2 (en) Method for cutting an electric fuse
US7215001B2 (en) Semiconductor device and method of manufacturing the same
US8643139B2 (en) Semiconductor device
JP4903015B2 (ja) 半導体装置、電気ヒューズの切断方法、および電気ヒューズの判定方法
CN101651127B (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120509

Termination date: 20140403