CN101517656B - 具有单元群体分布辅助的读取容限的存储器 - Google Patents

具有单元群体分布辅助的读取容限的存储器 Download PDF

Info

Publication number
CN101517656B
CN101517656B CN2007800353069A CN200780035306A CN101517656B CN 101517656 B CN101517656 B CN 101517656B CN 2007800353069 A CN2007800353069 A CN 2007800353069A CN 200780035306 A CN200780035306 A CN 200780035306A CN 101517656 B CN101517656 B CN 101517656B
Authority
CN
China
Prior art keywords
memory cell
reference conditions
conditions
storage arrangement
under
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800353069A
Other languages
English (en)
Other versions
CN101517656A (zh
Inventor
卡洛斯·J·冈萨雷斯
丹尼尔·C·古特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delphi International Operations Luxembourg SARL
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/535,879 external-priority patent/US7716538B2/en
Application filed by SanDisk Corp filed Critical SanDisk Corp
Priority claimed from PCT/US2007/079062 external-priority patent/WO2008039692A2/en
Publication of CN101517656A publication Critical patent/CN101517656A/zh
Application granted granted Critical
Publication of CN101517656B publication Critical patent/CN101517656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3422—Circuits or methods to evaluate read or write disturbance in nonvolatile memory, without steps to mitigate the problem
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明呈现一种存储器，其在所存储状态分布被降级时使用数种技术来提取其存储元件的数据内容。如果所述所存储状态分布已降级，则使用经修改的读取条件来执行对存储器单元的次级评估。基于这些补充评估的结果，存储器装置确定用以最佳地决定所存储数据的读取条件。

Description

具有单元群体分布辅助的读取容限的存储器
技术领域
本发明大体上涉及读取非易失性及其它存储器装置的数据内容，且更明确地说，涉及使用关于存储器单元群体的编程电平分布的信息以更准确地读取经降级分布的内容。
背景技术
随着快闪及其它存储器装置转变成较小几何形状，负面影响数据存储稳固性的许多现象的影响有所增加。这些因素包括过度编程、读取与编程干扰以及数据保存能力问题。随着每单元状态数目增加且随着所存储阈值电压的操作窗收缩，这些问题通常进一步受到加剧。在存储器装置的设计阶段中通常通过可在设计内做出的各种折衷来解决这些因素。这些折衷可增加或减小这些因素中的一个因素或其它因素的影响且/或相对于其它因素折衷这些因素中的一些因素，例如性能、耐久性、可靠性等。除了存储器设计内的折衷以外，还存在许多系统级机制，其可在需要时被并入以补偿这些现象从而实现产品级规格。这些系统机制包括ECC、磨损均衡、数据刷新(或“刷洗”)及读取容限(或“英勇恢复”)，例如在第7,012,835号、第6,151,246号且尤其是第5,657,332号美国专利中论述。
以上现象通常在编程期间、在后续存储器操作期间或随时间具有影响单元电压阈值分布的影响，且相对于二进制存储器存储来说，其通常在多状态存储器存储中具有较大影响。所述影响通常将扩展单元群体内的给定存储器状态的电压阈值电平，且在一些情况下，将移位单元阈值电平，使得其在正常读取条件下读入错误状态，在此情况下，用于那些单元的数据位变为错误的。随着具有较小几何形状的存储器逐渐集成到存储产品中，预期克服所预期的存储器现象所需要的存储器级折衷将使得难以实现所需要的产品级规格。因此，将需要对这些装置的改进。
发明内容
本发明呈现一种存储器装置及数种确定其数据内容的方法。在第一参考条件及多个次级参考条件下评估所述装置的存储器单元。基于比较在第一参考条件与第二参考条件下评估的存储器单元的数目，存储器装置基于在所述多个参考条件下评估的存储器单元的数目的改变速率而确立用于数据状态的读取条件。
在一些实施例中，响应于确定使用标准读取条件的评估具有不可接受的错误水平而执行所述使用多个次级读取条件的存储器单元的评估。基于使用标准读取条件及多个次级读取条件的评估的结果而提取关于存储器单元的经编程状态群体分布的信息。确定不同于标准读取条件的经修改的读取条件，在所述经修改的读取条件下将评估存储器单元以基于关于经编程状态群体分布的信息而确定其数据内容。
本发明的额外方面、优点及特征包括于以下对其示范性实例的描述中。出于所有目的，本文中参考的所有专利、专利申请案、论文、书籍、说明书、其它出版物、文献及项目的全文均以引用的方式并入本文中。就任何所并入的出版物、文献或事物与本文献的文本之间的术语定义或使用中的任何不一致性或冲突方面来说，应以本文献中的术语定义或使用为准。
附图说明
可通过结合附图参看以下描述内容来最好地理解本发明，在附图中：
图1展示经编程存储器状态的经降级分布的实例。
图2是说明本发明各方面的流程图。
具体实施方式
本发明涉及读取存储器系统的数据内容。当数据(不管是以每存储器单元二进制还是多状态形式存储)被编程到存储器中时，被编程到给定状态的个别单元的群体将形成围绕对应于相应存储状态的参数的所要值的分布。举例来说，在快闪存储器的情况下，其阈值电压表征特定数据状态。如果数据状态对应于例如为2伏的阈值电压，则被编程到此状态的单元将并非全部在恰好2.0伏处结束，而是在大部分位于用于所述状态的对应编程验证电平上方的分布上展开。虽然在编程时可良好地定义并清楚地分开对应于数据状态的分布，但随时间及操作历史，所述分布可扩展。由于用以区分一个状态与另一状态的读取条件可能不再正确地读取其阈值已过多移位的单元的状态，所以此降级可能导致数据的误读取。
如在背景技术部分中所论述，随着存储器装置的大小不断变小、使用较低操作电压且每存储器单元存储较多状态，负面影响数据存储稳固性的各种现象的影响有所增加。这些因素包括与给定存储器技术相关联的过度编程、读取与编程干扰、数据模式/历史影响及数据保存能力问题。在快闪及其它存储器装置的设计阶段中通常通过在设计内做出的许多折衷来解决这些因素，所述折衷可增加或减小一个因素或其它因素的影响且/或相对于其它因素折衷这些因素中的一些因素，例如性能、耐久性、可靠性等。除了给定存储器设计中固有的折衷以外，存在许多系统级机制，其可在需要时设计于系统中以补偿这些现象从而实现产品级规格。这些系统机制包括错误校正码(ECC)、磨损均衡、数据刷新(或“刷洗”)及读取容限(或“英勇恢复”)。
在完全并入本文中且在许多位置中参考的第5,657,332号美国专利中描述了此些先前方法连同适当结构，其可视为上面可并入本发明的各种方面的电路及其它存储器装置元件的基础实施例。在需要参考特定存储器阵列实施例时，可将存储器的示范性实施例视为NAND型快闪存储器，例如在第5,570,315号、第5,903,495号及第6,046,935号美国专利中描述的NAND型快闪存储器。
影响分布的各种现象通常在编程期间、在后续存储器操作期间或随时间具有影响单元分布的影响，且相对于二进制存储器存储来说，其通常在多状态存储器存储中具有较大影响。所述影响通常将扩展给定状态内的单元群体中的阈值电压(或其它适用状态参数)，且在一些情况下，将移位单元的阈值电压，使得其在正常读取条件下读入错误状态，在此情况下，用于那些单元的数据位为错误的。
图1中示意性地说明典型情形。图1展示存储器存储单元对参数Vth的分布，其分别定义用于两个对应数据状态A及B的不同存储器状态阈值电压分布DA及DB。为了使实例具体，这些数据状态可被视为用于快闪存储器的单元的数据状态，其中所述参数为阈值电压。展示用于两个状态A及B的分布。这些状态可为在二进制存储器情况下的唯一状态或多状态存储器的两个相邻状态。在最初编程这些状态时，其相关联阈值电压电平基于一组验证电平，其中具有给定数据状态的所有单元被编程，直到其阈值电压电平位于对应验证电平上方为止。用于A及B状态的这些初始编程后分布经展示为DA及DB且使用对应的验证点VAver及VBver。在此存储器实例中对给定单元的编程从较低电压阈值电平行进到较高电平，且一旦其验证成功就被正常终止，使得具有给定状态的经成功编程的单元通常将位于验证电平上方，所述验证电平的最大值通常通过由一个给定编程脉冲引起的移动量来指示。因为一些单元与主流单元群体相比相对较快地编程且通常未对编程过快的单元做出防备，所以这可能在阈值电压分布的较高末端上导致些许尾部。已知用以改进分布紧密度的各种编程技术，其中一些编程技术在第6,738,289号、第6,621,742号及第6,522,580号美国专利中描述。
为了读取此存储器的数据内容，接着可使用所述验证点作为读取比较点，但通常将读取点在较少编程(较低电压)方向移位些许以提供一些安全容限。举例来说，在图1中，点VBr0可用作正常读取点以区分A状态与B状态。(在多状态存储器的情况下，其实际上将区分状态A及任何较低状态与状态B及任何较高状态，其中用于解开各种多状态的技术在此项技术中为熟悉的。)由于以上提及的各种机制，分布DA及DB倾向于如由分布D′A及D′B示意性所示而降级。通过将VBr0放置为些许低于VBver，做出对所述降级的某些补助；然而，如果过多单元已漂移于VBr0下方，则ECC的能力变为被压倒的，且系统无法成功提取对应的数据内容。当然，可将VBr0进一步向左移动到更低的电压电平(“英勇恢复”)，但最终，此些经移位的读取将导致完全属于A状态的过多单元被误读取为B状态。此外，在数据写入之后，由于A分布经由以上列出的机制而降级，所以A状态中的一些状态可能会向上移位，进而进一步加剧所述情形。(如下文进一步论述，虽然此处从变化比较点的方面呈现所述论述，但保持比较点不变而改变正被读取的单元上的偏置电平可替代地实现相同目的。)
随着将较高密度的存储器集成到存储产品中，预期克服所预期的存储器现象所需要的存储器级折衷将使得更难以实现所需要的产品级规格。预期用以向此类产品提供益处的系统级机制中的一者是被称为“英勇恢复”的读取重试期间的以下类型的读取容限，其在正常读取条件下检测到无法校正的ECC错误后采用。英勇恢复由以下操作组成：为了试图使在正常条件下读入错误状态的单元恢复到其恰当状态，在经移位读取偏置条件或经移位比较点下进行重试期间重新读取数据，从而本质上改变状态之间的辨别点。英勇恢复具有需要克服以便向产品提供最佳益处的少许缺点。因为存储系统依赖于ECC来检测错误位，且因为不存在对单元可能已移位的方向的独立指示(例如，每一状态中预期的单元计数)，所以无法使系统知道处于错误状态中的单元实际上已移位的实际方向。偏置条件通常遵循基于移位现象的预期影响而设计的预定序列，其可朝向较多编程或较多擦除状态。由于存在众多独立影响的事实，单元所经历的移位的实际方向可能与预期相反。在缺乏安全保护时，有可能的是读取条件的偏置可能会致使足够大数目的单元被读入错误状态而压倒ECC能力。一旦被压倒，ECC算法便可能无法检测ECC错误(误检测)或错误地“校正”数据位集合(误校正)，在任一情况下均导致将错误数据作为良好数据来传递。
可使用各种途径来改进英勇恢复机制的稳固性。这些途径中的一者是使用参考或跟踪单元，例如在第5,172,338号、第6,222,762号及第6,538,922号美国专利中描述。在此布置下，许多单元被编程到已知(即，参考)状态。在读取重试期间，这些单元可被读取到精细粒度，且其分布用以估计主要单元群体。以此方式，检测从标称的过多移位，接着使用来自其的信息来引导英勇恢复偏置条件。此方法具有需要额外单元的缺点，这对每一快闪存储器电路小片添加了成本。另外，因为实践中跟踪单元群体远小于主要群体，所以其统计数据可能不会以足够准确度反映群体移位。尽管如此，应注意，对于跟踪单元所提供的优点，可结合本发明而利用跟踪单元。
另一途径是最小化故障可能性。举例来说，在读取重试的每一迭代期间利用的偏置条件序列及ECC校正能力可经设计以使得其将最小化ECC误检测或误校正的可能性。然而，此方法可能会导致较长的重试序列，这是因为系统通常首先尝试最安全的组合，且仅在耗尽较早、较安全的重试之后才尝试携载最大风险的较强大组合。这通常并非为稳固的解决方案，且最佳结合安全保护来使用。
根据本发明的一个方面，存储系统使用主要单元群体自身的知识作为安全保护以避免英勇恢复重试在错误方向上偏置读取。在基本实施例中，实施方案依赖于待克服的预期干扰机制将较频繁地使单元朝向较多擦除状态移位的事实，且因此英勇恢复偏置将一直处于较多擦除状态的方向上。在正常读取期间检测到无法校正的ECC错误后，系统将在经擦除状态的方向上以较小偏置增量在经偏置条件下执行许多读取，且在每一步骤处对每一状态中的单元数目进行计数。系统接着将比较改变状态的单元的数目且确定随每一步骤的改变梯度或速率。如果确定单元从一个群体移位到下一群体的速率随每一步骤增加，则辨别点将被理解为穿透一单元群体(例如，当VBr负向移位过远时，穿透图1中的群体A)，在此情况下，系统将不调用英勇恢复。
作为额外安全保护，系统可在经编程状态的方向上在经偏置条件下执行许多读取，且如果确定单元从一个群体移位到下一群体的速率减小，则系统将不调用英勇恢复。仅当所有基于单元计数的条件均指示英勇恢复为适当的时才将调用英勇恢复。此想法的延伸是使用单元群体的改变速率来在英勇恢复期间引导或限制偏置量。
可通过返回图1来说明这些概念。状态A及B的经降级分布经示意性展示为虚线分布D′A及D′B，且展示显著扩展，尤其是朝向较少编程(较低阈值电压)条件的扩展。目标是确定用以在恶化现有错误的最小风险的情况下最佳读取B状态的偏置条件或比较点。为了说明简单起见，从变化用于比较点的电压的方面给出主要论述，在此情况下，问题归结为决定什么电压是用以提取数据的最佳比较电压。
如图1中所示，相当量的D′B已移位到VBr0(标称读取偏置条件)以下。如果错误数目并非如此大以致压倒ECC，则可基于此标准读取而提取数据。如果正常读取为不成功的，则可采取英勇措施。展示了与英勇读取相关联的处于逐渐降低的电压的许多次级读取点(在此实例中为三个电平VBr1、VBr2、VBr3)。这些次级读取点中的每一者将逐渐正确地检测已移位到较低电压的较多B状态单元。然而，超过某一点，这些偏移读取将开始拾取位于A状态分布的顶端处的离群值。如图中所示，在VBr2处，经降低的读取点仍在很大程度上局限于D′B的底部部分，而在VBr3附近，读取点已开始穿透D′A。(如详图中所示，所计数的状态的数目将为(D′A+D′B)，其在VBr3与VBr2之间开始具有不可忽略的作用)。因此，在此实例中，最佳读取点或许稍微低于VBr2，但与VBr3相比较接近VBr2。本发明使用这些不同读取点以确定分布的特征，且根据各种实施例，又确定这些次级读取点中的哪一者是提取数据或确立用以读取数据内容的新读取点的最佳选择。在图1中，次级读取点的最佳选择将为VBr2，而在外推或内插最佳(到所要准确度)读取点的实施例中，这将稍微位于VBr2的左侧。
假设N0为位于VBr0上方的状态的数目，N1为位于VBr1上方的状态的数目，N2为位于VBr2上方的状态的数目，且N3为位于VBr3上方的状态的数目。(此外，次级读取点的数目可根据实施例而变化)。请注意，实际上不需要在这些读取中提取数据内容(而且，如果存在过多错误，则这甚至可能为不可能的)，而是仅需要确定位于读取点上方的状态的数目。如图1中所例示，这些数目中的每一者逐渐变大；但随着其进一步移动到分布的尾部中，这些数目中的每一者增加的量值(相对于读取参数的改变)变小——至少直到其开始穿透下一较低状态分布的上端为止。(请注意，如果读取点未均匀地间隔开，则优选对此进行补偿)。因此，重要的量是所述N值之间的差。
将N值之间的差称为Δ，这给出
                (N1-N0)＝Δ1，0，
其中类似地定义Δ2，1及Δ3，2。虽然各种N将不仅拾取B分布中的单元而且拾取任何较高状态，但这些较高状态将对Δ1，0没有作用，这是因为其作用在所述N值中的每一者内保持相同，且因此将抵消。而且，不需要数据内容的实际读取或ECC的评估，这是因为在这点上过程仅尝试找到用以执行此数据提取的最佳(或足够良好的)读取点。在图1的实例中，Δ1，0将大于Δ2，1，使得VBr2与VBr1之间的读取点将比VBr1与VBr0之间的读取点好。然而，在Δ3，2稍大于Δ2，1的情况下，VBr3有可能已开始侵占A分布。因此，VBr2可被用作用于数据提取的读取点，或Δ3，2及Δ2，1的值可经分析以确定更佳的值。在一个变型中，可执行对VBr2与VBr3之间的区域的额外读取以改善所述过程。然而，没有必要找到最佳点，而是仅找到对于其可正确提取数据内容的一个点。因此，选定读取点不需要为最佳点，而是简单地为如上所述提供Δ的最佳(最低)值的这些同一组读取点中的一者。举例来说，点VBr2或许为图1中的最佳选择且可用以提取数据内容。或者，即使Δ1，0大于Δ2，1且因此VBr2好于VBr1(在正确读取较多单元的含义上)，但如果Δ1，0足够小(例如小于一限度，所述限度可(例如)为可设定参数)，则VBr1可经选择以用于提取数据。
虽然此处的论述是在找到用以提取数据内容的读取点的情形中，但其还可用以改进例如在第5,657,332号美国专利中找到的那些方法等各种数据刷新或刷洗方法，其功能并非主要是向某外部(最终用户/使用)应用提供数据，而是提供内部内务管理功能，所述内务管理功能限定于存储器装置自身内。
到此为止已主要从变化存储器单元的状态与之进行比较的比较或参考电压的方面描述了对所述过程的论述，这是因为这或许是其中相对于图1描述本发明的最容易情形。然而，如此项技术中已知的，独立于变化参考点或结合变化参考点来使用，保持读取参考值不变且改变正被读取的单元上的偏置也可实现此目的。在EEPROM及其它基于电荷存储晶体管的存储器技术中，此改变的单元偏置通常通过变化存储器单元的控制栅极电压来完成，但同样可变化源极、漏极或衬底(或甚至(例如)单元的NAND串内的其它晶体管)上的电平。举例来说，相对于第5,657,332号美国专利的与图6a相对比的图6b而论述与变化偏置条件相对比的变化参考电平，其中参考参数(或多个参数)为电流。类似地，虽然图1的论述基于电压比较，但如本文中明确引用的各种参考案中论述，可使用指示单元的编程电平的其它参数(电压、电流、时间或频率)。此外，可通过各种已知技术(参考单元、基于带隙的产生器等)产生偏置电平、参考电平或两者所需要的所需电压、电流等。
另外，本技术并不仅限于快闪存储器。许多存储器展现相对于图1描述的特征，例如在美国专利公开案US-2005-0251617-A1中描述的各种非易失性存储器装置；因此，本发明的各种方面对于经编程状态的分布具有降级倾向的那些技术中的任一者具有较大效用。其还可应用于易失性存储器，所述易失性存储器遭受类似于相对于图1描述的降级的由于泄漏或其它数据汲取(例如，在其中可能存在电容器泄漏的DRAM中)引起的此类别降级。而且，如上文所述，虽然图1展示仅两个状态，但本发明不仅适用于二进制存储器(其中A及B为唯一状态)，而且适用于多状态存储器(其中A及B表示多状态存储器的两个相邻状态)。
在具有控制器部分及存储器部分的存储器装置的典型实施例中，在固件实施方案中在多数情况下将经由控制器管理此过程。在其它实施例中，倘若存储器单元具有足够能力，那么可在存储器自身上执行所述过程，或者所述过程可分布于控制器与存储器部分之间。在另外实施例中，例如在缺少完整控制器的存储卡(例如，xD卡或存储棒)内，可由主机来管理所述过程的一些或所有部分。对于这些变型中的任一者来说，所述过程的不同部分可实施于硬件、软件、固件或这些的组合中。
图2为用以说明本发明的各种方面中的一些方面的流程图。在执行使用普通偏置条件及参考值的标准读取过程时，过程开始于步骤201处。在步骤203处，确定是否从存储器单元成功提取了数据内容。如果读取为成功的(来自步骤203的是)，则发送出存储在单元中的数据(205)。举例来说，存储器可能具有某种量的错误但在对应错误校正码的限度内，在此情况下仍可提取资料内容。(如果存在某种量的错误但仍可提取内容，则可视情况执行刷洗操作。)
假如所述读取不成功，例如返回ECC无法校正错误信号而非数据，则过程进入以步骤207开始的本发明的主要方面。在一些实施例中，过程可直接从步骤207跳跃(消除测试条件203)，其中作为标准感测操作的部分来确定优选读取条件，或对开始于207处的过程的调用可能是由于除步骤203处的确定以外的其它原因，例如如果自从上一读取后已过去了某一时间量或先前已执行了大量可能有干扰的操作。在步骤207处，确立次级读取条件中的第一者。这些次级读取条件可以许多方式不同于正常读取，所述条件可个别或组合地使用。这些次级读取条件中的一者是移位读取比较参数的值，例如指示状态的电压、电流、时间或其它参数值。(这类似于第5,657,332号美国专利的图6b中针对基于电流的比较所展示的内容)。另一者是改变正被读取的单元上的偏置条件。对于示范性快闪存储器实施例及其它电荷存储晶体管实施例来说，这通常通过改变施加到单元的控制栅极电压来完成(如在第5,657,332号美国专利的图6a中)，但这还可使用对源极/漏极电压电平的改变、NAND串中的其它栅极电平或其它偏置移位代替(或加上)更改控制栅极电平来完成。
在步骤209处执行次级读取。在“英勇恢复”的较多基本实施方案中，如果次级读取成功，则在此点处可输出数据。如上文所提及，此评估不需要是提取数据的完整含义中的读取，而是仅需要对对准于比较点上方的单元的数目进行计数。
在步骤211、213及215中找到本发明的主要方面中的一些方面。在步骤211处，在211处确定所读取的状态数目的改变。这将比较(例如)在正常读取参数上方的单元数目及在第一次级读取参数上方的单元数目之间的差与在第一次级读取参数上方的单元数目及在第二次级读取参数上方的单元数目之间的差。如上文所述，完成此操作以确定分布的特征。举例来说，如果在从正常读取转到第一次级读取中仅拾取少许额外单元，但在从第一次级读取转到第二次级读取中拾取较多额外单元，则第二次级读取的读取点或偏置移位有可能过远且正穿透到下一数据状态的分布中。
在步骤213处，确定是否将执行更多次级读取。次级读取的数目可为固定值(例如，作为可设定参数)或可基于早期读取的结果而确定。在固定值实例中，在每一迭代处将使跟踪补充读取的参数递增，且步骤213将决定其是否已达到其限值。在使用早期评估的实施例中，213可(例如)确定Δ是否已开始增加。甚至在基于早期读取而决定步骤213的实施例中，跟踪迭代数目且设定这些迭代的最大数目也可能是有用的。如果将执行更多读取，则流程循环回到步骤207；如果否，则其进入步骤215。
在步骤215中，确定将提取数据的读取条件。这可为在步骤209处执行的读取或额外读取中的一者，在此情况下，在步骤217处执行额外读取。在任一情况下，发送出存储在单元中的数据(205)。
因此，本实例应视为说明性而非限制性的，且本发明不应限于本文中给出的细节，而是可在随附权利要求书的范围内进行修改。

Claims (34)

1.一种在具有多个存储器单元的存储器装置中读取所述存储器单元以确定所述存储器单元中的哪些存储器单元含有对应于数据状态中的选定一者的数据的方法，所述多个存储器单元每一者存储至少两个数据状态中的一者，所述方法包含：
在第一参考条件下评估所述存储器单元；
在多个次级参考条件下评估所述存储器单元；及
基于比较在所述第一参考条件下与在所述多个次级参考条件下评估的存储器单元的数目而确定读取条件，在所述读取条件下将确定含有对应于所述数据状态中的所述选定一者的数据的所述存储器单元，其中基于在所述第一参考条件与所述多个次级参考条件下评估的存储器单元的数目的改变速率来确定所述读取条件，其中，所述评估是对符合相应参考条件的存储器单元的数目进行确定。
2.根据权利要求1所述的方法，其进一步包含：
确定所述第一参考条件下的评估结果是否具有不可接受的错误，其中所述在所述多个次级参考条件下评估所述存储器单元响应于第一参考点处的评估结果具有不可接受的错误，其中，所述不可接受的错误是所述读取所述存储器单元而返回ECC无法校正的错误信号而非数据。
3.根据权利要求2所述的方法，其中所述确定所述第一参考条件下的所述评估结果是否具有不可接受的错误是基于错误校正码结果。
4.根据权利要求1所述的方法，其中所述所确定的读取条件是所述次级参考条件中的一者。
5.根据权利要求1所述的方法，其中所述所确定的读取条件是不同于所述第一及次级参考条件中的一者的参考条件。
6.根据权利要求1所述的方法，其中所述第一参考条件与所述多个次级参考条件使用相同的偏置条件但使用不同的参考点。
7.根据权利要求6所述的方法，其中所述参考点是电流电平。
8.根据权利要求6所述的方法，其中所述参考点是电压电平。
9.根据权利要求6所述的方法，其中所述参考点是时间值。
10.根据权利要求1所述的方法，其中所述第一参考条件是第一偏置条件集合，且所述多个次级参考条件是多个次级偏置条件集合。
11.根据权利要求10所述的方法，其中所述第一偏置条件集合及所述次级偏置条件集合通过不同的控制栅极电压来区分彼此。
12.根据权利要求1所述的方法，其中所述存储器单元是非易失性存储器单元。
13.根据权利要求12所述的方法，其中所述存储器单元是电荷存储装置。
14.根据权利要求13所述的方法，其中所述存储器装置是快闪存储器。
15.根据权利要求1所述的方法，其中所述存储器装置包括存储器及控制器，所述存储器含有所述存储器单元，其中所述确定读取条件在所述存储器内执行。
16.根据权利要求1所述的方法，其中所述存储器装置包括存储器及控制器，所述存储器含有所述存储器单元，其中所述确定读取条件由所述控制器来执行。
17.根据权利要求1所述的方法，其中所述第一参考条件由一个或一个以上参考单元来确立。
18.一种存储器装置，其包含：
存储器单元阵列，所述存储器单元每一者存储至少两个数据状态中的一者；
读取电路，其可连接到所述阵列以在第一参考条件下及在多个次级参考条件下评估所述存储器单元；及
逻辑与控制电路，其可连接到所述读取电路以基于比较在所述第一参考条件下与在所述多个次级参考条件下评估的存储器单元的数目而确立读取条件，在所述读取条件下将确立含有对应于所述数据状态中的选定一者的数据的所述存储器单元，其中基于在所述第一参考条件与所述多个次级参考条件下评估的存储器单元的数目的改变速率而确立所述读取条件，其中，所述评估是对符合相应参考条件的存储器单元的数目进行确定。
19.根据权利要求18所述的存储器装置，其中所述逻辑与控制电路可进一步连接到所述读取电路以确定所述第一参考条件下的评估结果是否具有不可接受的错误，其中所述读取电路响应于所述第一参考点下的所述评估结果具有不可接受的错误而在所述多个次级参考条件下评估所述存储器单元，其中，所述不可接受的错误是所述读取所述存储器单元而返回ECC无法校正的错误信号而非数据。
20.根据权利要求19所述的存储器装置，其进一步包含错误校正码电路，其中所述确定所述第一参考条件下的所述评估结果是否具有不可接受的错误是基于错误校正码结果。
21.根据权利要求18所述的存储器装置，其中所述所确立的读取条件是所述多个次级参考条件中的一者。
22.根据权利要求18所述的存储器装置，其中所述所确立的读取条件是不同于所述第一及次级参考条件中的一者的参考条件。
23.根据权利要求18所述的存储器装置，其中所述第一参考条件与所述多个次级参考条件使用相同的偏置条件但使用不同的参考点。
24.根据权利要求23所述的存储器装置，其中所述参考点是电流电平。
25.根据权利要求23所述的存储器装置，其中所述参考点是电压电平。
26.根据权利要求23所述的存储器装置，其中所述参考点是时间值。
27.根据权利要求18所述的存储器装置，其中所述第一参考条件是第一偏置条件集合，且所述多个次级参考条件是多个次级偏置条件集合。
28.根据权利要求27所述的存储器装置，其中所述第一偏置条件集合及所述次级偏置条件集合通过不同的控制栅极电压来区分彼此。
29.根据权利要求18所述的存储器装置，其中所述存储器单元是非易失性存储器单元。
30.根据权利要求29所述的存储器装置，其中所述存储器单元是电荷存储装置。
31.根据权利要求30所述的存储器装置，其中所述存储器装置是快闪存储器。
32.根据权利要求18所述的存储器装置，其中所述存储器装置包括存储器及控制器，所述存储器含有所述存储器单元，其中所述逻辑与控制电路位于所述存储器内。
33.根据权利要求18所述的存储器装置，其中所述存储器装置包括存储器及控制器，所述存储器含有所述存储器单元，其中所述逻辑与控制电路位于所述控制器上。
34.根据权利要求18所述的存储器装置，其进一步包含多个参考单元，其中所述第一参考条件由所述参考单元中的一者或一者以上来确立。
CN2007800353069A 2006-09-27 2007-09-20 具有单元群体分布辅助的读取容限的存储器 Active CN101517656B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US11/535,853 2006-09-27
US11/535,853 US7886204B2 (en) 2006-09-27 2006-09-27 Methods of cell population distribution assisted read margining
US11/535,879 2006-09-27
US11/535,879 US7716538B2 (en) 2006-09-27 2006-09-27 Memory with cell population distribution assisted read margining
PCT/US2007/079062 WO2008039692A2 (en) 2006-09-27 2007-09-20 Memory with cell population distribution assisted read margining

Publications (2)

Publication Number Publication Date
CN101517656A CN101517656A (zh) 2009-08-26
CN101517656B true CN101517656B (zh) 2012-05-02

Family

ID=39226452

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800353069A Active CN101517656B (zh) 2006-09-27 2007-09-20 具有单元群体分布辅助的读取容限的存储器

Country Status (2)

Country Link
US (2) US7886204B2 (zh)
CN (1) CN101517656B (zh)

Families Citing this family (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7904793B2 (en) * 2007-03-29 2011-03-08 Sandisk Corporation Method for decoding data in non-volatile storage using reliability metrics based on multiple reads
US7876621B2 (en) 2007-04-23 2011-01-25 Sandisk Il Ltd. Adaptive dynamic reading of flash memories
KR101406279B1 (ko) * 2007-12-20 2014-06-13 삼성전자주식회사 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법
US8751755B2 (en) 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
US20090292971A1 (en) * 2008-05-21 2009-11-26 Chun Fung Man Data recovery techniques
US8365039B2 (en) * 2008-05-21 2013-01-29 Intel Corporation Adjustable read reference for non-volatile memory
US8276028B2 (en) * 2008-05-23 2012-09-25 Intel Corporation Using error information from nearby locations to recover uncorrectable data in non-volatile memory
US8464131B2 (en) * 2008-06-23 2013-06-11 Ramot At Tel Aviv University Ltd. Reading a flash memory by constrained decoding
US8458563B2 (en) * 2008-06-23 2013-06-04 Ramot At Tel Aviv University Ltd. Reading a flash memory by joint decoding and cell voltage distribution tracking
US8526230B2 (en) * 2008-07-01 2013-09-03 Lsi Corporation Methods and apparatus for write-side intercell interference mitigation in flash memories
US8407564B2 (en) * 2009-07-15 2013-03-26 Intel Corporation Prediction and cancellation of systematic noise sources in non-volatile memory
US8238166B2 (en) * 2009-10-12 2012-08-07 Macronix International Co., Ltd. Methods of programming and reading single-level trapped-charge memory cells using second-bit threshold detection
US8365041B2 (en) 2010-03-17 2013-01-29 Sandisk Enterprise Ip Llc MLC self-raid flash data protection scheme
US8910020B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc Intelligent bit recovery for flash memory
US8909982B2 (en) 2011-06-19 2014-12-09 Sandisk Enterprise Ip Llc System and method for detecting copyback programming problems
US9058289B2 (en) 2011-11-07 2015-06-16 Sandisk Enterprise Ip Llc Soft information generation for memory systems
US8924815B2 (en) 2011-11-18 2014-12-30 Sandisk Enterprise Ip Llc Systems, methods and devices for decoding codewords having multiple parity segments
US8954822B2 (en) 2011-11-18 2015-02-10 Sandisk Enterprise Ip Llc Data encoder and decoder using memory-specific parity-check matrix
US9048876B2 (en) 2011-11-18 2015-06-02 Sandisk Enterprise Ip Llc Systems, methods and devices for multi-tiered error correction
US8687421B2 (en) 2011-11-21 2014-04-01 Sandisk Technologies Inc. Scrub techniques for use with dynamic read
US9195586B2 (en) * 2012-02-23 2015-11-24 Hgst Technologies Santa Ana, Inc. Determining bias information for offsetting operating variations in memory cells based on wordline address
KR101996004B1 (ko) 2012-05-29 2019-07-03 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법 및 그것의 메모리 시스템
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
KR102081584B1 (ko) 2012-11-02 2020-02-26 삼성전자 주식회사 메모리 장치 구동 방법 및 메모리 시스템
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9003264B1 (en) 2012-12-31 2015-04-07 Sandisk Enterprise Ip Llc Systems, methods, and devices for multi-dimensional flash RAID data protection
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9329928B2 (en) 2013-02-20 2016-05-03 Sandisk Enterprise IP LLC. Bandwidth optimization in a non-volatile memory system
US9135972B2 (en) * 2013-02-20 2015-09-15 Apple Inc. Readout of interfering memory cells using estimated interference to other memory cells
US9214965B2 (en) 2013-02-20 2015-12-15 Sandisk Enterprise Ip Llc Method and system for improving data integrity in non-volatile storage
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9136877B1 (en) 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes
US9009576B1 (en) 2013-03-15 2015-04-14 Sandisk Enterprise Ip Llc Adaptive LLR based on syndrome weight
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9092350B1 (en) 2013-03-15 2015-07-28 Sandisk Enterprise Ip Llc Detection and handling of unbalanced errors in interleaved codewords
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9170941B2 (en) 2013-04-05 2015-10-27 Sandisk Enterprises IP LLC Data hardening in a storage system
US10049037B2 (en) 2013-04-05 2018-08-14 Sandisk Enterprise Ip Llc Data management in a storage system
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9043517B1 (en) 2013-07-25 2015-05-26 Sandisk Enterprise Ip Llc Multipass programming in buffers implemented in non-volatile data storage systems
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9442670B2 (en) 2013-09-03 2016-09-13 Sandisk Technologies Llc Method and system for rebalancing data stored in flash memory devices
US9519577B2 (en) 2013-09-03 2016-12-13 Sandisk Technologies Llc Method and system for migrating data between flash memory devices
US9158349B2 (en) 2013-10-04 2015-10-13 Sandisk Enterprise Ip Llc System and method for heat dissipation
US9323637B2 (en) 2013-10-07 2016-04-26 Sandisk Enterprise Ip Llc Power sequencing and data hardening architecture
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9244785B2 (en) 2013-11-13 2016-01-26 Sandisk Enterprise Ip Llc Simulated power failure and data hardening
US9152555B2 (en) 2013-11-15 2015-10-06 Sandisk Enterprise IP LLC. Data management with modular erase in a data storage system
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9122636B2 (en) 2013-11-27 2015-09-01 Sandisk Enterprise Ip Llc Hard power fail architecture
US9280429B2 (en) 2013-11-27 2016-03-08 Sandisk Enterprise Ip Llc Power fail latching based on monitoring multiple power supply voltages in a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9250676B2 (en) 2013-11-29 2016-02-02 Sandisk Enterprise Ip Llc Power failure architecture and verification
US9092370B2 (en) 2013-12-03 2015-07-28 Sandisk Enterprise Ip Llc Power failure tolerant cryptographic erase
US9817749B2 (en) 2013-12-04 2017-11-14 Sandisk Technologies Llc Apparatus and method of offloading processing from a data storage device to a host device
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9129665B2 (en) 2013-12-17 2015-09-08 Sandisk Enterprise Ip Llc Dynamic brownout adjustment in a storage device
US9549457B2 (en) 2014-02-12 2017-01-17 Sandisk Technologies Llc System and method for redirecting airflow across an electronic assembly
US9497889B2 (en) 2014-02-27 2016-11-15 Sandisk Technologies Llc Heat dissipation for substrate assemblies
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9519319B2 (en) 2014-03-14 2016-12-13 Sandisk Technologies Llc Self-supporting thermal tube structure for electronic assemblies
US9485851B2 (en) 2014-03-14 2016-11-01 Sandisk Technologies Llc Thermal tube assembly structures
US9348377B2 (en) 2014-03-14 2016-05-24 Sandisk Enterprise Ip Llc Thermal isolation techniques
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
TWI492234B (zh) 2014-04-21 2015-07-11 Silicon Motion Inc 讀取快閃記憶體中所儲存之資料的方法、記憶體控制器與記憶體系統
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US9645749B2 (en) 2014-05-30 2017-05-09 Sandisk Technologies Llc Method and system for recharacterizing the storage density of a memory device or a portion thereof
US9093160B1 (en) 2014-05-30 2015-07-28 Sandisk Technologies Inc. Methods and systems for staggered memory operations
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US8891303B1 (en) 2014-05-30 2014-11-18 Sandisk Technologies Inc. Method and system for dynamic word line based configuration of a three-dimensional memory device
US9070481B1 (en) 2014-05-30 2015-06-30 Sandisk Technologies Inc. Internal current measurement for age measurements
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9396080B2 (en) 2014-08-07 2016-07-19 Sandisk Technologies Llc Storage module and method for analysis and disposition of dynamically tracked read error events
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
KR20160073834A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템 동작 방법
US9711240B2 (en) 2015-01-08 2017-07-18 Kabushiki Kaisha Toshiba Memory system
KR20170111649A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US10304550B1 (en) 2017-11-29 2019-05-28 Sandisk Technologies Llc Sense amplifier with negative threshold sensing for non-volatile memory
US10643695B1 (en) 2019-01-10 2020-05-05 Sandisk Technologies Llc Concurrent multi-state program verify for non-volatile memory
KR20210079555A (ko) * 2019-12-20 2021-06-30 에스케이하이닉스 주식회사 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11024392B1 (en) 2019-12-23 2021-06-01 Sandisk Technologies Llc Sense amplifier for bidirectional sensing of memory cells of a non-volatile memory
US12001280B2 (en) * 2020-12-24 2024-06-04 Intel Corporation Overcoming error correction coding mis-corrects in non-volatile memory
US11914442B1 (en) * 2022-08-12 2024-02-27 Micron Technology, Inc. Selectively using heroic data recovery methods in a memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578988A (zh) * 2001-11-02 2005-02-09 圣地斯克公司 存储参考值的可写式跟踪存储单元的错误管理
WO2005041107A2 (en) * 2003-10-29 2005-05-06 Saifun Semiconductors Ltd. A method circuit and system for determining a reference voltage

Family Cites Families (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4139911A (en) * 1978-03-13 1979-02-13 Westinghouse Electric Corp. High speed sense circuit for semiconductor memories
US4218764A (en) * 1978-10-03 1980-08-19 Matsushita Electric Industrial Co., Ltd. Non-volatile memory refresh control circuit
US4253059A (en) * 1979-05-14 1981-02-24 Fairchild Camera & Instrument Corp. EPROM Reliability test circuit
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
US4612630A (en) * 1984-07-27 1986-09-16 Harris Corporation EEPROM margin testing design
JPS6134793A (ja) * 1984-07-27 1986-02-19 Hitachi Ltd ダイナミツクメモリ装置における診断及びエラ−訂正装置
JPS6148197A (ja) * 1984-08-13 1986-03-08 Fujitsu Ltd チヤ−ジアツプ回路
JPS61172300A (ja) * 1985-01-26 1986-08-02 Toshiba Corp 半導体記憶装置
EP0198935A1 (de) * 1985-04-23 1986-10-29 Deutsche ITT Industries GmbH Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
US4962322A (en) * 1988-12-05 1990-10-09 Texas Instruments Incorporated Nonvolatible capacitor random access memory
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US5157629A (en) 1985-11-22 1992-10-20 Hitachi, Ltd. Selective application of voltages for testing storage cells in semiconductor memory arrangements
US4763305A (en) * 1985-11-27 1988-08-09 Motorola, Inc. Intelligent write in an EEPROM with data and erase check
JPH0715799B2 (ja) * 1987-06-30 1995-02-22 日本電気株式会社 半導体記憶装置
FR2618579B1 (fr) * 1987-07-21 1989-11-10 Thomson Semiconducteurs Circuit integre a memoire comportant un dispositif anti-fraude
JPS6476596A (en) * 1987-09-18 1989-03-22 Oki Electric Ind Co Ltd Error of eeprom detecting device
US4809231A (en) * 1987-11-12 1989-02-28 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
FR2630573B1 (fr) * 1988-04-26 1990-07-13 Sgs Thomson Microelectronics Memoire programmable electriquement avec plusieurs bits d'information par cellule
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5268870A (en) 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5095344A (en) * 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
JPH07105146B2 (ja) 1988-07-29 1995-11-13 三菱電機株式会社 不揮発性記憶装置
US5070032A (en) 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
JPH02260298A (ja) * 1989-03-31 1990-10-23 Oki Electric Ind Co Ltd 不揮発性多値メモリ装置
US4980859A (en) 1989-04-07 1990-12-25 Xicor, Inc. NOVRAM cell using two differential decouplable nonvolatile memory elements
US5172338B1 (en) 1989-04-13 1997-07-08 Sandisk Corp Multi-state eeprom read and write circuits and techniques
JPH0664918B2 (ja) * 1989-05-25 1994-08-22 ローム株式会社 自己訂正機能を有する半導体記憶装置
JPH07114077B2 (ja) * 1989-06-01 1995-12-06 三菱電機株式会社 不揮発性半導体記憶装置
WO1990016069A1 (en) * 1989-06-12 1990-12-27 Kabushiki Kaisha Toshiba Semiconductor memory device
FR2650109B1 (fr) * 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
JPH03162800A (ja) 1989-08-29 1991-07-12 Mitsubishi Electric Corp 半導体メモリ装置
US5065364A (en) 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
US5200959A (en) 1989-10-17 1993-04-06 Sundisk Corporation Device and method for defect handling in semi-conductor memory
US5270551A (en) 1990-02-14 1993-12-14 Hitachi, Ltd. Method of and apparatus for protecting electronic circuit against radiation
US4975883A (en) 1990-03-29 1990-12-04 Intel Corporation Method and apparatus for preventing the erasure and programming of a nonvolatile memory
US5132935A (en) * 1990-04-16 1992-07-21 Ashmore Jr Benjamin H Erasure of eeprom memory arrays to prevent over-erased cells
US5122985A (en) * 1990-04-16 1992-06-16 Giovani Santin Circuit and method for erasing eeprom memory arrays to prevent over-erased cells
US5200922A (en) 1990-10-24 1993-04-06 Rao Kameswara K Redundancy circuit for high speed EPROM and flash memory devices
US5343063A (en) * 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US5239505A (en) 1990-12-28 1993-08-24 Intel Corporation Floating gate non-volatile memory with blocks and memory refresh
US5270979A (en) 1991-03-15 1993-12-14 Sundisk Corporation Method for optimum erasing of EEPROM
US5504760A (en) * 1991-03-15 1996-04-02 Sandisk Corporation Mixed data encoding EEPROM system
US5263032A (en) 1991-06-27 1993-11-16 Digital Equipment Corporation Computer system operation with corrected read data function
US5313427A (en) * 1991-09-20 1994-05-17 Texas Instruments Incorporated EEPROM array with narrow margin of voltage thresholds after erase
JPH05109292A (ja) * 1991-10-14 1993-04-30 Toshiba Corp 不揮発性半導体記憶装置
US5313421A (en) * 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5347489A (en) 1992-04-21 1994-09-13 Intel Corporation Method and circuitry for preconditioning shorted rows in a nonvolatile semiconductor memory incorporating row redundancy
US5327383A (en) * 1992-04-21 1994-07-05 Intel Corporation Method and circuitry for erasing a nonvolatile semiconductor memory incorporating row redundancy
US5532962A (en) * 1992-05-20 1996-07-02 Sandisk Corporation Soft errors handling in EEPROM devices
US5657332A (en) * 1992-05-20 1997-08-12 Sandisk Corporation Soft errors handling in EEPROM devices
US5550394A (en) 1993-06-18 1996-08-27 Texas Instruments Incorporated Semiconductor memory device and defective memory cell correction circuit
JPH065823A (ja) 1992-06-19 1994-01-14 Toshiba Corp 不揮発性半導体記憶装置及びその使用方法
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
JP2708333B2 (ja) * 1992-09-02 1998-02-04 株式会社東芝 レベルシフタ回路
US5365486A (en) 1992-12-16 1994-11-15 Texas Instruments Incorporated Method and circuitry for refreshing a flash electrically erasable, programmable read only memory
US5404485A (en) * 1993-03-08 1995-04-04 M-Systems Flash Disk Pioneers Ltd. Flash file system
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
US5555204A (en) * 1993-06-29 1996-09-10 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
KR0169267B1 (ko) * 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
JP3999822B2 (ja) * 1993-12-28 2007-10-31 株式会社東芝 記憶システム
US5661053A (en) * 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
GB2289779B (en) 1994-05-24 1999-04-28 Intel Corp Method and apparatus for automatically scrubbing ECC errors in memory via hardware
US5523972A (en) * 1994-06-02 1996-06-04 Intel Corporation Method and apparatus for verifying the programming of multi-level flash EEPROM memory
US5450363A (en) * 1994-06-02 1995-09-12 Intel Corporation Gray coding for a multilevel cell memory system
JP3563452B2 (ja) * 1994-08-10 2004-09-08 株式会社東芝 セル閾値分布検知回路およびセル閾値分布検知方法
FR2728380A1 (fr) * 1994-12-20 1996-06-21 Sgs Thomson Microelectronics Procede d'ecriture de donnees dans une memoire et memoire electriquement programmable correspondante
US5475693A (en) 1994-12-27 1995-12-12 Intel Corporation Error management processes for flash EEPROM memory arrays
JP3274306B2 (ja) * 1995-01-20 2002-04-15 株式会社東芝 半導体集積回路装置
KR100470575B1 (ko) * 1995-01-31 2005-06-27 가부시끼가이샤 히다치 세이사꾸쇼 불휘발성메모리
US5530705A (en) * 1995-02-08 1996-06-25 International Business Machines Corporation Soft error recovery system and method
US5513144A (en) * 1995-02-13 1996-04-30 Micron Technology, Inc. On-chip memory redundancy circuitry for programmable non-volatile memories, and methods for programming same
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5907856A (en) 1995-07-31 1999-05-25 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5687114A (en) * 1995-10-06 1997-11-11 Agate Semiconductor, Inc. Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell
US5703506A (en) 1995-12-26 1997-12-30 Motorola Signal processing method
FR2745114B1 (fr) 1996-02-20 1998-04-17 Sgs Thomson Microelectronics Memoire non volatile multiniveau modifiable electriquement avec rafraichissement autonome
US5903495A (en) * 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US5712815A (en) * 1996-04-22 1998-01-27 Advanced Micro Devices, Inc. Multiple bits per-cell flash EEPROM capable of concurrently programming and verifying memory cells and reference cells
US5715193A (en) * 1996-05-23 1998-02-03 Micron Quantum Devices, Inc. Flash memory system and method for monitoring the disturb effect on memory cell blocks due to high voltage conditions of other memory cell blocks
US5675537A (en) * 1996-08-22 1997-10-07 Advanced Micro Devices, Inc. Erase method for page mode multiple bits-per-cell flash EEPROM
US5798968A (en) * 1996-09-24 1998-08-25 Sandisk Corporation Plane decode/virtual sector architecture
US5890192A (en) * 1996-11-05 1999-03-30 Sandisk Corporation Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM
US5717632A (en) * 1996-11-27 1998-02-10 Advanced Micro Devices, Inc. Apparatus and method for multiple-level storage in non-volatile memories
US5835413A (en) 1996-12-20 1998-11-10 Intel Corporation Method for improved data retention in a nonvolatile writeable memory by sensing and reprogramming cell voltage levels
US5930167A (en) * 1997-07-30 1999-07-27 Sandisk Corporation Multi-state non-volatile flash memory capable of being its own two state write cache
US5909449A (en) 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
JP3177207B2 (ja) * 1998-01-27 2001-06-18 インターナショナル・ビジネス・マシーンズ・コーポレ−ション リフレッシュ間隔制御装置及び方法、並びにコンピュータ
JP2000187992A (ja) 1998-12-17 2000-07-04 Mitsubishi Electric Corp 電気的書換可能な不揮発性メモリのリフレッシュ制御回路
US6215697B1 (en) * 1999-01-14 2001-04-10 Macronix International Co., Ltd. Multi-level memory cell device and method for self-converged programming
JP2000251483A (ja) * 1999-02-24 2000-09-14 Sanyo Electric Co Ltd １チップマイクロコンピュータとそのデータリフレッシュ方法
US6222768B1 (en) * 2000-01-28 2001-04-24 Advanced Micro Devices, Inc. Auto adjusting window placement scheme for an NROM virtual ground array
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6567307B1 (en) * 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
US6772274B1 (en) * 2000-09-13 2004-08-03 Lexar Media, Inc. Flash memory system and method implementing LBA to PBA correlation within flash memory array
US6345001B1 (en) * 2000-09-14 2002-02-05 Sandisk Corporation Compressed event counting technique and application to a flash memory system
JP4323707B2 (ja) * 2000-10-25 2009-09-02 富士通マイクロエレクトロニクス株式会社 フラッシュメモリの欠陥管理方法
US6763424B2 (en) * 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US6522580B2 (en) * 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6456528B1 (en) * 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6678785B2 (en) * 2001-09-28 2004-01-13 M-Systems Flash Disk Pioneers Ltd. Flash management system using only sequential write
US6925007B2 (en) * 2001-10-31 2005-08-02 Sandisk Corporation Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements
US6560152B1 (en) * 2001-11-02 2003-05-06 Sandisk Corporation Non-volatile memory with temperature-compensated data read
JP2003242789A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP2003257192A (ja) 2002-03-06 2003-09-12 Mitsubishi Electric Corp 半導体記憶装置および不揮発性半導体記憶装置
US6912160B2 (en) * 2003-03-11 2005-06-28 Fujitsu Limited Nonvolatile semiconductor memory device
US6839281B2 (en) * 2003-04-14 2005-01-04 Jian Chen Read and erase verify methods and circuits suitable for low voltage non-volatile memories
US7076598B2 (en) 2003-09-09 2006-07-11 Solid State System Co., Ltd. Pipeline accessing method to a large block memory
US7012835B2 (en) 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
US7173852B2 (en) * 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
JP4063239B2 (ja) * 2004-04-16 2008-03-19 ソニー株式会社 データ読出し回路及びこの回路を有する半導体装置
JP4083147B2 (ja) * 2004-07-02 2008-04-30 シャープ株式会社 半導体記憶装置
US7257025B2 (en) * 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
US7242618B2 (en) * 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7206230B2 (en) 2005-04-01 2007-04-17 Sandisk Corporation Use of data latches in cache operations of non-volatile memories
US7339834B2 (en) 2005-06-03 2008-03-04 Sandisk Corporation Starting program voltage shift with cycling of non-volatile memory
US7631245B2 (en) 2005-09-26 2009-12-08 Sandisk Il Ltd. NAND flash memory controller exporting a NAND interface
JP4660353B2 (ja) 2005-11-01 2011-03-30 株式会社東芝 記憶媒体再生装置
US7254071B2 (en) * 2006-01-12 2007-08-07 Sandisk Corporation Flash memory devices with trimmed analog voltages
US7286412B1 (en) 2006-05-09 2007-10-23 Macronix International Co., Ltd. Method and apparatus to improve nonvolatile memory data retention
US7613043B2 (en) 2006-05-15 2009-11-03 Apple Inc. Shifting reference values to account for voltage sag
US7952922B2 (en) * 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
US7489549B2 (en) * 2006-06-22 2009-02-10 Sandisk Corporation System for non-real time reprogramming of non-volatile memory to achieve tighter distribution of threshold voltages
US7330376B1 (en) * 2006-07-27 2008-02-12 Macronix International Co., Ltd. Method for memory data storage by partition into narrower threshold voltage distribution regions
US7450425B2 (en) 2006-08-30 2008-11-11 Micron Technology, Inc. Non-volatile memory cell read failure reduction
US8050901B2 (en) * 2006-09-14 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Prediction and control of NBTI of integrated circuits
US7716538B2 (en) * 2006-09-27 2010-05-11 Sandisk Corporation Memory with cell population distribution assisted read margining
US7558109B2 (en) 2006-11-03 2009-07-07 Sandisk Corporation Nonvolatile memory with variable read threshold
US7489548B2 (en) * 2006-12-29 2009-02-10 Sandisk Corporation NAND flash memory cell array with adaptive memory state partitioning
US7489547B2 (en) * 2006-12-29 2009-02-10 Sandisk Corporation Method of NAND flash memory cell array with adaptive memory state partitioning
KR100838292B1 (ko) 2007-06-20 2008-06-17 삼성전자주식회사 메모리 셀의 읽기 레벨 제어 장치 및 그 방법
KR100891005B1 (ko) 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1578988A (zh) * 2001-11-02 2005-02-09 圣地斯克公司 存储参考值的可写式跟踪存储单元的错误管理
WO2005041107A2 (en) * 2003-10-29 2005-05-06 Saifun Semiconductors Ltd. A method circuit and system for determining a reference voltage

Also Published As

Publication number Publication date
US7886204B2 (en) 2011-02-08
US20080077841A1 (en) 2008-03-27
CN101517656A (zh) 2009-08-26
US20110099438A1 (en) 2011-04-28
US8473813B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
CN101517656B (zh) 具有单元群体分布辅助的读取容限的存储器
US7716538B2 (en) Memory with cell population distribution assisted read margining
US7606084B2 (en) Programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
US7480176B2 (en) Systems for programming differently sized margins and sensing with compensations at select states for improved read operations in non-volatile memory
CN100576352C (zh) 在非易失存储器设备中对用户数据和确认信息编程的方法
US7606070B2 (en) Systems for margined neighbor reading for non-volatile memory read operations including coupling compensation
US7616499B2 (en) Retention margin program verification
US7518923B2 (en) Margined neighbor reading for non-volatile memory read operations including coupling compensation
KR100884234B1 (ko) 프로그램 성능을 향상시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
US9208023B2 (en) Systems and methods for scheduling post-write read in nonvolatile memory
US20110044101A1 (en) Method and system of finding a read voltage for a flash memory
EP2067143B1 (en) Memory with cell population distribution assisted read margining
CN101351848A (zh) 用于非易失性存储器中经改进的编程检验操作的方法和装置
KR20090117713A (ko) 결합 보상을 포함하는 비휘발성 메모리 판독 동작들 대한 마지닝된 이웃 판독
JP2013518359A (ja) データ状態に固有の失敗の計数に基づく不揮発性メモリのデータ復旧
US7652918B2 (en) Retention margin program verification
US9342401B2 (en) Selective in-situ retouching of data in nonvolatile memory
US8270221B2 (en) Nonvolatile memory device and method of operating the same
US9047974B2 (en) Erased state reading
JP4105188B2 (ja) 不揮発性半導体記憶装置およびそのデータ消去方法
CN116434819A (zh) 存储器装置的错误检测方法
KR20120120752A (ko) 비휘발성 메모리의 동작방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SANDISK TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: SANDISK CORP.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: American Texas

Patentee after: Sandisk Corp.

Address before: American California

Patentee before: Sandisk Corp.

C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: American Texas

Patentee after: DELPHI INT OPERATIONS LUX SRL

Address before: American Texas

Patentee before: Sandisk Corp.