CN101494032B - 栅极驱动电路和具有该栅极驱动电路的显示装置 - Google Patents

栅极驱动电路和具有该栅极驱动电路的显示装置 Download PDF

Info

Publication number
CN101494032B
CN101494032B CN2008101710712A CN200810171071A CN101494032B CN 101494032 B CN101494032 B CN 101494032B CN 2008101710712 A CN2008101710712 A CN 2008101710712A CN 200810171071 A CN200810171071 A CN 200810171071A CN 101494032 B CN101494032 B CN 101494032B
Authority
CN
China
Prior art keywords
node
voltage
transistor
ripple
utmost point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101710712A
Other languages
English (en)
Other versions
CN101494032A (zh
Inventor
李洪雨
金玄焕
安炳宰
金宣亨
金圣万
李奉俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101494032A publication Critical patent/CN101494032A/zh
Application granted granted Critical
Publication of CN101494032B publication Critical patent/CN101494032B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种栅极驱动电路，其包含保持级联的各级，和每一级包含：上拉部分，其在水平扫描周期(1H)期间将栅极电压上拉到时钟信号；传送部分，其在水平扫描周期(1H)期间将传送电压上拉到时钟信号；上拉驱动部分，其连接到对于传送部分和传送部分公用的控制端(Q节点)，并从第一在前级接收在前的传送电压，以导通上拉部分和传送部分；和纹波防止部分，其根据在传送部分和上拉部分的Q节点生成的纹波防止在第二在前级的在前Q节点生成纹波。

Description

栅极驱动电路和具有该栅极驱动电路的显示装置
相关申请的交叉引用
本申请对2008年1月25日申请的序号为2008-07964的韩国专利申请要求优先权和由其产生的全部权益，此处引入其全部内容，可供参考。
技术领域
本发明涉及栅极驱动电路和具有该栅极驱动电路的显示装置。更具体地说，本发明涉及防止其驱动故障的栅极驱动电路和包含该栅极驱动电路的显示装置。
背景技术
通常，液晶显示器包含一其上显示预期图像的液晶显示板。液晶显示板通常包含下基板和面向下基板的上基板以及置于下基板和上基板之间的液晶层。
液晶显示板还包含多条栅极线、多条数据线和多个像素，每个像素连接到多条栅极线中的对应栅极线和多条数据线中的对应数据线。栅极驱动电路通过薄膜工艺直接形成在液晶显示板上，该栅极驱动电路顺序地向栅极线输出栅极信号。
栅极驱动电路通常包含一包含多级的移位寄存器，并且多个级中的每一单个级一个接一个地连接(例如级联)。每个级包含晶体管和电容器。
然而，当在高温(例如常温以上)环境中驱动栅极驱动电路时，每个级中晶体管的阈值电压会降低。因此，当具有高于阈值电压(其在高温环境中降低)的电压电平的噪声信号施加到晶体管的栅极时，使晶体管非有意地导通。特别是，当噪声信号施加到连接到每级的输出端的晶体管的栅极时，连接到输出端的晶体管在晶体管的关断时段期间无意地导通。结果，具有异常状态的栅极电压通过输出端提供到液晶显示板，并因此液晶显示板响应于具有异常状态的栅极电压显示异常的图像，例如非预期的图像。此外，施加到连接到每级输出端的晶体管的栅极节点的噪声信号控制下一级的工作，这是由于移位寄存器的各级是级联的。因此，在指定级中发生的驱动故障使在相邻的级联的各级引起驱动故障，由此进一步引起液晶显示器的显示故障。
因此，希望开发一种当工作在高温工作环境时能够防止上述驱动故障的栅极驱动电路、以及具有该栅极驱动电路的显示装置。
发明内容
本发明提供一种在高温工作环境下能够防止驱动故障的栅极驱动电路。
本发明还提供一种包含该栅极驱动电路的显示装置。
按照本发明的一示范性实施例，栅极驱动电路包含彼此级联的各级。每一级包含上拉(pull-up)部分、传送(carry)部分、上拉驱动部分和纹波防止部分。
上拉部分在水平扫描周期(“1H”)期间将栅极电压上拉到时钟信号。传送部分在水平扫描周期1H期间将传送电压上拉到时钟信号。上拉驱动部分连接到传送部分和上拉部分的公用的控制端(Q节点)。上拉驱动部分从第一在前级接收在前的传送电压，以将上拉部分和传送部分导通。纹波防止部分防止根据在传送部分和上拉部分的Q节点产生的纹波而在第二在前级的在前的Q节点产生的纹波。
在一示范性实施例中，传送部分和上拉部分的Q节点是配置在第i级中的第i个Q节点，并且第二在前级的Q节点是配置在第(i-2)级中的第(i-2)个Q节点，其中“i”是大于或等于3的自然数。第i级还包含一其上施加地电压的电压输入端。纹波防止部分根据在第i个Q节点产生的纹波电连接第(i-2)个Q节点和电压输入端，并将在第(i-2)个Q节点产生的纹波放电至地电压。
纹波防止部分包含纹波放电晶体管，其包含一电连接到第i个Q节点的控制极、电连接到电压输入端的输入极和电连接到第(i-2)个Q节点的输出极。
上拉部分包含一上拉晶体管，其具有连接到第i个Q节点的控制极；接收时钟信号的输入极；和输出栅极电压作为第i栅极电压的输出极。纹波放电晶体管的沟道宽度对于沟道长度的比率小于上拉晶体管的沟道宽度对于沟道长度的比率。
传送部分包含传送晶体管。传送晶体管包含：连接到第i个Q节点的控制极；接收时钟信号的输入极；和输出传送电压的输出极；以及连接在传送晶体管的控制极和输出极之间的第一电容器。
上拉驱动部分包含一缓冲晶体管，其具有：从第(i-1)级接收在前传送电压的输入极；从第(i-1)级接收在前传送电压的控制极；和连接到第i个Q节点的输出极。上拉驱动部分还包含连接在上拉晶体管的控制极和输出极之间的第二电容器。
第i级还包含：保持上拉部分和传送部分在关断状态的保持部分；和反相器，其根据时钟信号工作以便执行使保持部分导通和保持部分关断的其中之一。
保持部分包含：保持晶体管，其具有连接到反相器的输出端的控制极；接收地电压的输入极；和连接到上拉驱动部分的输出端的输出极。
栅极驱动电路还包含：一下拉(pull-down)部分，其根据来自第(i+1)级的第(i+1)栅极电压将第i栅极电压放电至地电压。
下拉部分包含：第一下拉晶体管，其具有接收第(i+1)栅极电压的控制极；连接到电压输入端的输入极；和连接到上拉部分的输出端的输出极。下拉部分还包含：第二下拉晶体管，其具有接收第(i+1)栅极电压的控制极；连接到电压输入端的输入极；和连接到第i个Q节点的输出极。
第二下拉晶体管的沟道宽度对于沟道长度的比率近似等于纹波放电晶体管的沟道宽度对于沟道长度的比率。
在本发明的另一个示范性实施例中，显示装置包含：显示部分，根据栅极信号和数据信号显示图像；数据驱动电路，将数据信号施加到显示部分；栅极驱动电路，其包含顺序地将栅极信号施加到显示部分的多个级，各级彼此级联；并且每个级包含：上拉部分，在水平扫描周期(“1H”)期间将栅极电压上拉到时钟信号；传送部分，在水平扫描周期(1H)期间将传送电压上拉到时钟信号；上拉驱动部分，连接到传送部分和上拉部分的公用的控制端(Q节点)，并从第一在前级接收在前的传送电压，以将上拉部分和传送部分导通；和纹波防止部分，根据在传送部分和上拉部分的Q节点产生的纹波防止在第二在前级的在前的Q节点产生纹波。
传送部分和上拉部分的Q节点是配置在第i级中的第i个Q节点，并且第二在前级的Q节点是配置在第(i-2)级中的第(i-2)Q节点，其中“i”是大于或等于3的自然数。
第i级还包含：一其上施加地电压的电压输入端；和纹波防止部分，根据在第i个Q节点产生的纹波电连接第(i-2)个Q节点和电压输入端，以将在第(i-2)个Q节点产生的纹波放电至地电压。
纹波防止部分包含纹波放电晶体管，其包含一电连接到第i个Q节点的控制极、电连接到电压输入端的输入极和电连接到第(i-2)个Q节点的输出极。
在本发明的再一个示范性实施例中，一种用于驱动栅极驱动电路的方法，该电路包含级联的多个级，该方法包含：在水平扫描周期(“1H”)期间利用一上拉部分将栅极电压上拉到时钟信号；在水平扫描周期(1H)期间利用传送部分将传送电压上拉到时钟信号；利用连接到传送部分和上拉部分的公用的控制端(Q节点)的上拉驱动部分，从第一在前级级接收在前的传送电压，以将上拉部分和传送部分导通；和利用纹波防止部分根据在传送部分和上拉部分的Q节点产生的纹波防止在第二在前级的在前的Q节点产生纹波。
传送部分和上拉部分的Q节点是配置在第i级中的第i个Q节点，并且第二在前级的Q节点是配置在第(i-2)级中的第(i-2)个Q节点，其中“i”是大于或等于3的自然数。
相应地，利用在当前级配置的当前Q节点产生的纹波，有效地防止在在前级配置的在前的Q节点产生纹波。因此，按照本发明的示范性实施例，将栅极驱动电路的驱动故障明显减少和/或有效地防止，由此改进了栅极驱动电路和具有该栅极驱动电路的显示装置的异常和/或高温工作的可靠性。
附图说明
参照附图通过对本发明的示范性实施例的更详细的说明，使本发明的上述和其它方面、特征和优点将变得更明显，其中：
图1是按照本发明的示范性实施例的栅极驱动电路的方框图；
图2是按照图1中所示本发明的示范性实施例的栅极驱动电路中的第i级的示意电路图；
图3是表示按照图2中所示本发明的示范性实施例的栅极驱动电路中的第i级工作的信号定时示意图；
图4是表示按照本发明的示范性实施例的具有纹波放电晶体管的栅极驱动电路中的第i个Q节点电位、第(i+1)栅极电压、和不具有纹波放电晶体管的栅极驱动电路中的第i个Q节点电位的电压相对时间曲线图；以及
图5是按照本发明的示范性实施例的液晶显示器的平面图，该液晶显示器包含按照图1中所示本发明的示范性实施例的栅极驱动电路。
具体实施方式
现在，将参照其中表示本发明的示范性实施例的附图更完整地描述本发明。然而，本发明可以按很多不同的方式体现，不应解读为局限于这里所述的实施例。相反，提供这些实施例使得本公开是详尽和完整的，并且向本领域的技术人员完全传达本发明的范围。全文中，相似的参考数字指代相似的元素。
应理解，当将一个元件称为在另一个元件之“上”时，可以直接在该其它元件之上，或者可以在其间置入元件。相反，当将一个元件称为直接在另一个元件之“上”时，就不存在居间的元件。按照这里所用的术语“和/或”包含一个或一个以上的相关联的列举的项的任何组合和所有组合。
应理解，虽然这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件、组件、区域、层和/或部分，这些元件、组件、区域层和/或部分并不由术语所局限。这些术语仅用于将一个元件、组件、区域、层和/或部分与另一个元件、组件、区域、层和/或部分相区分。因此，下面讨论的“第一”元件、组件、区域、层和/或部分可以被称为“第二”元件、组件、区域、层和/或部分，这并不违背本发明的论述。
这里所用的术语是为仅用于描述特定的实施例并不意在限制本发明。按照这里所用的单数形式“一”、“一个”和“该”意在还包含多个形式，除非上下文清楚地另外指示。还应理解，术语“包含”和/或“包括”，当用在本说明书中时，详细说明所述的特征、区域、整数(integer)、步骤、操作、元件和/或组件的存在，并不排除一个或多个其它特征、区域、整数、步骤、操作、元件组件和/或其组合的存在或添加。
此外，这里可以使用相关性术语例如“较低(下)”或“底部”和“较高(上)”或“顶部”，以便描述如在图中所示的一个元件对于另一个元件的相互关系。应理解，除了在附图中表示的方位以外，相关性术语意在包含该器件的不同的方位。例如，如果在其中一个图中该器件被翻转，则将按照在其它元件“较低”侧描述的元件被定位在其它元件“较高”侧。因此，示范性术语“较低”可以包含“较低”和“较高”的两种方位，取决于该图的特定取向。类似地，如果在其中一个图中的器件被翻转，则将按照“较低”或“下面”的其它元件描述的元件定位在其它元件的上方。因此示范性的术语“较低”或“下面”可以包含“上方”和“下方”的两种方位。
除非另外限定，这里所用的所有的术语(包含技术和科学术语)具有与由本发明所属领域的普通技术人员通常理解的相同的含意。还应理解，术语(例如在通用词典中所定义的术语)应解释为具有与在相关技术和本公开的上下文中的它们的含意相一致的含意，并不应按照理想化或过分正规的意义解释，除非这里明显地那样定义。
这里参照示意说明本发明的理想化的实施例的交互部分说明来描述本发明的示范性实施例。这样，由于例如制造技术和/或公差的结果与描述的形状的差别是预期的。因此，不应认为本发明的实施例局限于这里所描述的区域的特定的形状，而是包含例如由于制造导致形状的偏差。例如，描述或说明为平的区域通常可能具有粗糙和/或非线性特征。此外，所描述的尖锐的角可能被进行倒角处理(round)。因此，在图中表示的区域自然是示意性的，它们的形状并不意在描述该区域的精确形状，并且不意在限制本发明的范围。
此后，将参照附图更详细地描述本发明的示范性实施例。
图1是按照本发明的示范性实施例的栅极驱动电路的方框图。
参照图1，栅极驱动电路100包含一具有多个级SCR1...SCRn的移位寄存器110a。在多个级SCR1-SCRn中的相邻的各级(例如级SCR1，SCR2，SCR3，...SCRn)彼此连接。更具体地说，级联多个级中的各个级，如图1所示，下面将更详细地说明。
多个级中的每个级包含第一输入端IN1、第一时钟端CK1、第二时钟端CK2、第二输入端IN2、第三输入端IN3、电压输入端Vin、复位端RE、第一输出端OUT1、第二输出端OUT2和传送端CR。
当前级的第一输入端IN1电连接到相邻在前级的传送端CR，以便接收在前传送电压。然而，多个级SCR1-SCRn中的第一级SCR1的第一输入端IN1接收一启动栅极驱动电路100的驱动操作的启动信号STV。
当前级的第二输入端IN2电连接到相邻随后级的第一输出端OUT1以便接收下一级输出信号(通过相邻随后级的第一输出端OUT1输出的栅极电压)。然而，多个级SCR1-SCRn中的最后级SRCn(例如第n级SRCn)的第二输入端IN2接收启动信号STV。
多个级SCR1-SCRn中的奇数级SRC1，SRC3，...SRCn的各第三输入端IN3连接到奇数级SRC1，SRC3，...SRCn中的随后的奇数级的相应的第二输出端OUT2。例如，奇数级SRC1的第三输入端IN3连接到下一奇数级SRC3的第二输出端OUT2，如图1所示。因此，当在下一奇数级(例如奇数级SRC3)的(下面还将参照图2详细说明的)Q节点生成纹波时，当前奇数级(例如奇数级SRC1)的第三输入端IN3通过下一奇数级SRC3的第二输出端OUT2接收地电压VSS。
类似地，多个级SCR1-SCRn中的偶数级SRC2，SRC4，...SRCn-1连接到偶数级SRC2，SRC4，...SRCn-1中的随后的偶数级的相应的第二输出端OUT2。因此，当在随后偶数级(例如偶数级SRC4)的Q节点生成纹波时，在前偶数级(例如偶数级SRC2)的第三输入端IN3通过随后偶数级(例如SRC4)的第二输出端OUT2接收地电压VSS。
更一般地，多个级SCR1-SCRn中的第i级SRCi的第二输出端OUT2连接到第(i-2)级的第三输入端IN3(未示出)，并且第i级SRCi的第三输入端IN3电连接到第(i+2)级的第二输出端OUT2(未示出)。具体地说，如图1所示，第四级SRC4的第二输出端OUT2连接到第二级SRC2的第三输入端IN3，第四级SRC4的第三输入端IN3连接到第六级SRC6的第二输出端OUT2(未示出)。然而，第一级SRC1的第二输出端OUT2和第二级SRC2的第二输出端OUT2不连接到其它级。同样，最后级SRCn的第三输入端IN3和直接邻近并先于最后级SRCn的次最后级SRCn-1(未示出)的第三输入端IN3不连接到其它级。应注意，为了简化描述，在图1中没有表示第五级SRC5、次最后级SRCn-1和其间的所有级，例如级SRC6到SRCn-2，而是用省略(ellipse)替代表示。
多个级SCR1-SCRn中的奇数级SRC1，SRC3，...SRCn的第一时钟端CK1接收具有高电平和低电平的第一时钟信号CKV，多个级SCR1-SCRn中的奇数级SRC1，SRC3，...SRCn的第二时钟端CK2接收具有高电平和低电平的第二时钟信号CKVB，第二时钟信号CKVB具有与第一时钟信号CKV相位相反的相位。另一方面，多个级SCR1-SCRn中的偶数级SRC2，SRC4，...SRCn-1的第一时钟端CK1接收第二时钟信号CKVB，多个级SCR1-SCRn中的偶数级SRC2，SRC4，...SRCn-1的第二时钟端CK2接收第一时钟信号CKV。
多个级SCR1-SCRn中的电压输入端Vin每个接收地电压VSS。最后级SCRn的传送端CR通常连接到每个级SCR1-SCRn的复位端RE，如图1所示。
多个级SCR1-SCRn中的第一输出端OUT1对应地电连接到多条栅极线GL1-GLn。因此，多个级SCR1-SCRn顺序地通过第一输出端OUT1输出栅极电压并顺序地将栅极电压施加到多条栅极线GL1-GLn中的栅极线GL1，GL2...GLn，下面将参照图5更详细地描述。
如图1所示，移位寄存器110a邻近栅极线GL1，GL2...GLn的第一端配置。在一示范性实施例中，栅极驱动电路100还包含邻近栅极线GL1，GL2...GLn中与第一端相对的第二端配置的放电电路110b，并响应于从后续的级(例如级SRC2)输出的下一个栅极电压将当前的栅极线例如栅极线GL1放电到地电压VSS。
在本发明的示范性实施例中，放电电路110b包含数目与栅极线GL1，GL2...GLn的数目相同的放电晶体管NT16，并且每个放电晶体管NT16包含连接到后续的栅极线(例如栅极线GL2)的控制极、接收作为关断(off)电压的地电压VSS的输入极，和连接到当前栅极线(例如栅极线GL1)的输出极。
图2是按照图1中所示本发明的示范性实施例的栅极驱动电路中的第i级的示意电路图。在图2中，表示作为每个级SCR1-SCRn中的代表的奇数级第i级SRCn的内部电路示意配置，这是由于按照一示范性实施例的栅极驱动电路100的每个级SCR1-SCRn具有基本相同的内部电路配置和/或功能。在示范性实施例中，由“i”代表的数目是一大于1的自然数，由“n”代表的数目是一大于i的自然数。
参照图2，第i级SRCi包含上拉部分211、传送部分212、上拉驱动部分213、下拉部分214、纹波控制器215、保持部分216、反相器217、复位部分218和纹波防止部分219。
上拉部分211包含上拉晶体管NT1，该晶体管NT1包含：连接到上拉驱动部分213的输出端Qi的(下文一般称之为“Q节点”，更具体地说，当参照第i级SRCi时为“第i个Q节点”)控制极、连接到第一时钟端CK1的输入极、和连接到第一输出端OUT1的输出端。在工作中，响应于从上拉驱动部分213输出的控制电压，上拉晶体管NT1将输入到第一输出端OUT1的第i栅极电压Gi上拉到通过第一时钟端CK1施加的第一时钟信号CKV的高电平。更具体地说，在一对应于第一时钟信号CKV的高电平的水平扫描周期(“1H”)期间，例如在一帧中第一时钟信号CKV处于高电平的一周期期间，上拉晶体管NT1导通，并在一帧中的1H周期期间，维持第i栅极电压Gi在高状态。
传送部分212包含传送晶体管NT15和第二电容器C2。传送晶体管NT15包含：连接到第i个Q节点Qi的控制极、连接到第一时钟端CK1的输入极和连接到传送端CR的输出极。第二电容器C2连接在传送晶体管NT15的控制极和传送端CR之间。因此，传送晶体管NT15响应于从上拉驱动部分213输出的控制电压将输入到传送端CR的第i传送电压Ci上拉到第一时钟信号CKV的高电平。此外，在一帧中的1H周期期间传送晶体管NT15导通，并在一帧中的1H周期期间将第i传送电压Ci维持在高状态。
随之而来，从上拉部分211输出的第i栅极电压Gi和从传送部分212输出的第i传送电压Ci是基本相同的信号，它们在相同的时间周期期间(例如在一帧的1H周期期间)生成。因此，按照本发明的一示范性实施例，当传送部分212包含在栅极驱动电路100中时，阴影效应(shading effect)明显减少，和/或有效地最小化，这是由于在上拉部分211上的负载明显减少。在一示范性实施例中，如图2所示，将传送端CR和传送晶体管NT15的输出极连接到其上的节点称之为第i传送节点CN。
上拉驱动部分213包含第i个Q节点Qi、缓冲晶体管NT4和第一电容器C1。第i个Q节点Qi连接到第三输入端IN3，并且第三输入端IN3连接到第(i+2)级SRCi+2的第二输出端OUT2。缓冲晶体管NT4包含输入极和通常连接到第一输入端IN1的控制极、和连接到第i个Q节点Qi的输出极。第一电容器C1连接在第i个Q节点Qi和第一输出端OUT1之间。
当响应于第(i-1)传送电压Ci-1缓冲晶体管NT4导通时，第i个Q节点Qi的电位增加到第(i-1)传送电压Ci-1。更具体地说，当缓冲晶体管导通时，第i个Q节点Qi的电位预充电到第(i-1)传送电压Ci-1。因此，第i个Q节点Qi的电位预充电到第(i-1)传送电压Ci-1，并在持续的1H中的第一时钟信号CKV的的高周期期间由第一电容器C1增压。结果，第i个Q节点Qi的电位增加，这样第i个Q节点Qi的电位大于上拉晶体管NT1的阈值，由此，将上拉晶体管NT1导通。相应地，第一时钟信号CKV输入到第一输出端OUT1和传送端CR，第i栅极电压Gi和第i传送电压Ci改变到高状态。而且，在1H中的第一时钟信号CKV的高周期期间第i栅极电压Gi和第i传送电压Ci维持在高状态。
再参照图2，下拉部分214包含第一下拉晶体管NT2和第二下拉晶体管NT9。第一下拉晶体管NT2包含：连接到第二输入端IN2的控制极、连接到电压输入端Vin的输入极和连接到第一输出端OUT1的输出极。第二下拉晶体管NT9包含：连接到第二输入端IN2的控制极、连接到电压输入端Vin的输入极和连接到第i个Q节点Qi的输出极。在工作中，响应于第(i+1)栅极电压Gi+1，第一下拉晶体管NT2将由第一时钟信号CKV上拉的第i栅极电压下拉到通过电压输入端Vin施加的地电压VSS。具体地说，在1H周期之后，第i栅极电压Gi降低到低状态，例如降低到第一时钟信号CKV的低电平。此外，响应于第(i+1)栅极电压Gi+1，第二下拉晶体管NT9将第一电容器C1放电到地电压VSS。因此，利用第(i+1)栅极电压Gi+1使第i个Q节点Qi的电位下拉到地电位VSS。结果，上拉晶体管NT1和传送晶体管NT15关断。换句话说，在1H周期之后第二下拉晶体管NT9导通以关断上拉晶体管NT1和传送晶体管NT15，并由此在后续的1H中的第一时钟信号CKV的低周期期间，分别防止处于高状态的当前栅极电压Gi输出和处于高状态的当前传送电压Ci输出到第一输出端OUT1和传送端CR。
纹波控制器215包含第一纹波控制晶体管NT5、第二纹波控制晶体管NT10和第三纹波控制晶体管NT11。
第一纹波控制晶体管NT5包含连接到第一输出端OUT1的输入极、连接到第二时钟端CK2的控制极和连接到电压输入端Vin的输出极。
第二纹波控制晶体管NT10包含连接到第一时钟端CK1的控制极、连接到第i个Q节点Qi的输入极和连接到第一输出端OUT1的输出极。
第三纹波控制晶体管NT11包含连接到第二时钟端CK2的控制极、连接到第一输入端IN1的输入极和连接到第i个Q节点Qi的输出极。
响应于施加到第二时钟端CK2的第二时钟信号CKVB，第一纹波控制晶体管NT5电连接第一输出端OUT1和电压输入端Vin。因此，第一输出端OUT1的第i栅极电压Gi通过第一纹波控制晶体管NT5放电到地电压VSS。
响应于第一时钟信号CKV，第二纹波控制晶体管NT10电连接第一输出端OUT1和第i个Q节点Qi。因此，第i个Q节点Qi的电位降低到处于地电压VSS的第i栅极电压Gi。相应地，在相邻在前水平周期(n-1)H期间第一时钟信号CKV的高周期内，Q节点Qn的电位保持在地电压VSS。具体地说，第二纹波控制晶体管NT10在(n-1)H周期期间的第一时钟信号CKV的高周期内，防止上拉晶体管NT1和传送晶体管NT5导通。
响应于通过第二时钟端CK2施加的第二时钟信号CKVB，第三纹波控制晶体管NT11导通，以将节点CN-1电连接到第i个Q节点Qi。因此，利用保持在地电压VSS的第i个Q节点Qi的电位，第三纹波控制晶体管NT11将节点CN-1的电位放电到地电压VSS。结果，第三纹波控制晶体管NT11防止了节点CN-1处的纹波。
保持部分216包含保持晶体管NT3，保持晶体管NT3包含：连接到反相器217的输出端的控制极、连接到电压输入端Vin的输入极和连接到第一输出端OUT1的输出极。
反相器217包含：第一反相器晶体管NT12、第二反相器晶体管NT7、第三反相器晶体管NT13、第四反相器晶体管NT8、第三电容器C3和第四电容器C4。在工作中，反相器217导通或关断该保持晶体管NT3。
第一反相器晶体管NT12包含：共同连接到第一时钟端CK1的输入极和控制极、和通过第四电容器C4连接到第二反相器晶体管NT7的输出极的输出极。第二反相器晶体管NT7包含：连接到第一时钟端CK1的输入极、通过第三电容器C3连接到其输入极的控制极和连接到保持晶体管NT3的控制极的输出极。第三反相器晶体管NT13包含连接到第一反相器晶体管NT12的输出极的输入极、连接到第一输出端OUT1的控制极和连接到电压输入端Vin的输出极。第四反相器晶体管NT8包含连接到保持晶体管NT3的控制极的输入极、连接到第一输出端OUT1的控制极和连接到电压输入端Vin的输出极。
响应于通过第一输出端OUT1输出的处于高状态的第i栅极电压Gi和从第一反相器晶体管NT12输出的第一时钟信号CKV，第三反相器晶体管NT13和第四反相器晶体管NT8导通，并且由此第二反相器晶体管NT7放电到地电压VSS。因此，在1H周期期间(在该期间第i栅极电压Gi维持在高状态)保持晶体管NT3维持在关断状态。
然后，当第i栅极电压Gi转变到低状态时，第三反相器晶体管NT13和第四反相器晶体管NT8关断。因此，响应于从第一反相器晶体管NT12和第二反相器晶体管NT7输出的第一时钟信号CKV，保持晶体管NT3导通。结果，利用保持晶体管NT3在(n-1)H周期期间中的第一时钟信号CKV的高周期1H期间，第i栅极电压Gi保持在地电压VSS。
再参照图2，复位部分218包含：复位晶体管NT6，复位晶体管NT6包含连接到复位端RE的控制极、连接到上拉晶体管NT1的控制极的输入极和连接到电压输入端Vin的输出极。响应于通过多个级SCR1-SCRn中的每一级的复位端RE输入的和从最后级SRCn输出的最后的传送电压Cn，复位晶体管NT6将通过第一输入端IN1输入的噪声放电至地电压VSS。相应地，响应于最后级SRCn的最后传送电压Cn，上拉晶体管NT1和传送晶体管NT15关断。因而，将最后的传送电压Cn提供到n个在前级的复位端RE，以关断排列在n个在前级SRC1-SRCn的上拉晶体管NT1和传送晶体管NT15，并将n个在前级SRC1-SRCn复位。
纹波防止部分219包含纹波放电晶体管NT17，纹波放电晶体管NT17包含连接到第i个Q节点Qi的控制极、连接到电压输入端Vin的输入极和连接到第二输出端OUT2的输出极。第二输出端OUT2连接到第(i-2)级SRCi-2的第三输入端IN3(部分地显示在图2中)。因此，在第i级SRCi中的纹波放电晶体管NT17的输出极连接到第(i-2)级SRCi-2中的第(i-2)个Q节点Qi-2。在本发明的示范性实施例中，纹波放电晶体管NT17的尺寸小于上拉晶体管NT1的尺寸。因此，在纹波放电晶体管NT17导通之前上拉晶体管NT1不导通，即使当在第i个Q节点Qi生成的纹波变化时。
纹波放电晶体管NT17响应于在第i个Q节点Qi生成的第i纹波RIi，防止在第(i-2)个Q节点Qi-2生成第(i-2)纹波RIi-2。具体地说，当由第一时钟信号CKV和第二时钟信号CKVB的其中之一在第i个Q节点Qi生成第i纹波RIi时，由连接到第i个Q节点Qi的第一电容器C1将第i纹波RIi增压。此外，上拉驱动部分213不仅将在第一时钟信号CKV的高周期1H期间预充电的传送电压Ci-1增压，而且还将在第一时钟信号CKV的高周期1H以外的(n-1)H周期期间在第i个Q节点Qi生成的第i纹波RIi增压。更具体地说，当被增压的第i纹波RIi的电压增加到纹波放电晶体管NT17的阈值电压以上时，纹波放电晶体管NT17导通。因此，在第(i-2)个Q节点Qi-2生成的第(i-2)纹波RIi-2的电压电平，通过在第i级SRCi中的纹波放电晶体管NT17放电到地电压VSS。结果，按照本发明的示范性实施例，例如将在第(i-2)个Q节点Qi-2生成的第i-2纹波RIi-2消除，第i-2纹波RIi-2由配置在第i级SRCi中的纹波放电晶体管NT17有效地防止。
在高温下，例如在提升的(非正常)工作温度下，在第(i-2)级SRCi-2中可能产生驱动故障，并引起后续的级SRCi-1(未示出)的驱动故障。具体地说，在第(i-2)级SRCi-2中的第(i-2)个Q节点Qi-2生成的纹波包含在相对于第(i-2)级SRCi-2控制后续的级SRCi-1的控制电压(例如传送电压Ci-1)的电压电平中，由此引起下一级SRCi-1的驱动故障。同样，下一级SRCi-1的驱动故障可以引起第i级SRCi的驱动故障。结果，在第(i-2)级SRCi-2发生的驱动故障不仅引起第(i-2)级SRCi-2和下一级SRCi-1的驱动故障，而且由于级联效应还在其它级联的各级SRCi-1，SRCi，...，SRCn引起驱动故障。
然而，按照本发明的示范性实施例，由于移位寄存器110a中的每一级包含纹波防止部分219，上述驱动故障明显地降低和/或有效地被防止。具体地说，如以上参照图2更详细所述的，当在多个级SRC1-SRCn中的第(i-2)级SRCi-2中的第(i-2)个Q节点Qi-2生成纹波RIi-2时，配置在第i级SRCi的纹波防止部分219将在第(i-2)个Q节点Qi-2生成的纹波放电到地电压VSS。由此，在按照示范性实施例的移位寄存器110a中有效地防止在级联的各级中顺序引起的驱动故障。
图3是表示按照图2中所示本发明的示范性实施例的栅极驱动电路中的第i级工作的信号定时示意图。在图3中，将根据纹波RIi-2首先达到噪声电平(例如高于纹波放电晶体管NT17的阈值电压的电压电平)和生成在第(i-2)级SRCi-2中的第(i-2)个Q节点Qi-2的假设，更详细地说明工作过程。
参照图3，第一时钟信号CKV和第二时钟信号CKVB具有彼此不同的相位。具体地说，第一时钟信号CKV在时间段t1-t2、时间段t3-t4、时间段t5-t6期间维持在高电平，而第二时钟信号CKVB在时间段t0-t1、时间段t2-t3、时间段t4-t5期间维持在高电平。在一示范性实施例中，第一时钟信号CKV和第二时钟信号CKVB的低电平约等于-12伏，第一时钟信号CKV和第二时钟信号CKVB的高电平约等于20伏，但其它的示范性实施例并不局限于此。
虽然在图3中未表示，在时间段t2-t3中(在该期间第二时钟信号CKVB维持在高电平)，将第(i-1)传送电压Ci-1(如图2所示)输入到第i级SRCi中的缓冲晶体管NT4。因此，在t2-t3的时间段期间，第i级SRCi中的第i个Q节点预充电到第(i-1)传送电压Ci-1，并在t3-t4的时间段期间将预充电的第(i-1)传送电压Ci-1上拉到第一时钟信号CKV。具体地说，将预充电的第(i-1)传送电压Ci-1增压。然后，在t4-t5的时间段期间由下拉部分214将上拉到第一时钟信号CKV的第i个Q节点Qi的电位下拉到地电压VSS。
在时间点t5之后，如果在第i个Q节点Qi生成的纹波RIi的电压电平V1低于纹波放电晶体管NT17的阈值电压，例如在时间点t7所示的，纹波放电晶体管NT17维持在关断状态。相反，如果在时间点t5之后，在第i个Q节点Qi生成的纹波RIi的电压电平V2高于纹波放电晶体管NT17的阈值电压，例如在时间点t5所示的，纹波放电晶体管NT17导通，并将地电压施加到在第(i-2)级SRCi-2中的第(i-2)个Q节点Qi-2。相应地，达到高于第i级SRCi中的纹波放电晶体管NT17的阈值电压的噪声电平的第(i-2)纹波RIi-2放电到地电压VSS，由此，防止第(i-2)级SRCi-2的驱动故障。此外，按照本发明的示范性实施例，当在第(i-2)级SRCi-2生成的第(i-2)纹波RIi-2达到高于纹波放电晶体管NT17的阈值电压的噪声电平时，还在移位寄存器110a中有效地防止达到该噪声电平并从第i级SRCi输出的第i纹波RIi。
结果，由于防止在指定级生成的纹波达到高于纹波放电晶体管NT17的阈值电压的噪声电平，有效地防止达到在相邻的后续的级中的该噪声电平的纹波，即使各级是级联的。
此外，由于在按照本发明的示范性实施例的栅极驱动电路100中，多个级SRC1-SRCn的每个级中包含纹波放电晶体管NT17，每个级的电路设计明显简化。
特别是，如图3所示，当在第(i-2)个Q节点Qi-2的电位增压时，如以上更详细地描述的，在时间段t2-t3(图3)利用第(i-1)传送电压Ci-1将第i个Q节点Qi的电位预充电，在该时间段期间将增压的第(i-2)个Q节点Qi-2的电位下拉。因此，通过设计纹波放电晶体管NT17具有低于第(i-1)传送电压Ci-1的阈值，在时间段t2-t3期间，响应于被预充电到第(i-1)传送电压Ci-1的第i个Q节点Qi的电位，纹波放电晶体管NT17导通。因此，在时间段t2-t3期间，将第(i-2)个Q节点Qi-2的电位下拉到地电位VSS。
结果，纹波放电晶体管NT17执行与配置在每一级中的第二下拉晶体管NT9基本相同的功能以响应于后续的栅极电压将Q节点Qi的电位降低到地电压VSS。因此，按照本发明的示范性实施例，由于栅极驱动电路100中的每一级SCR1-SCRn包含纹波放电晶体管NT17，在每一级SCR1-SCRn无需第二下拉晶体管NT9，并可从栅极驱动电路100中略去第一下拉晶体管NT2和第二下拉晶体管NT9。因而，按照本发明的示范性实施例，由于在每一级中配置纹波防止部分219，例如可以从栅极驱动电路100中取消下拉部分214，在其制造过程中无需制作，由此明显改进栅极驱动电路的生产产出和/或制造过程的生产效率。
图4是表示按照本发明的可选示范性实施例的，具有纹波放电晶体管NT17的栅极驱动电路100的第i个Q节点电位、第(i+1)栅极电压、和不具有纹波放电晶体管NT17的栅极驱动电路100中的第i个Q节点电位的电压相对时间曲线图。
在图4中，x轴代表时间(μs)，y轴代表电压(V)。此外，第一曲线G1是在栅极驱动电路100中的第i个Q节点Qi的电位的波形示意图，该栅极驱动电路100包含纹波放电晶体管NT17而不包含第二下拉晶体管NT9；第二曲线G2是第(i+1)栅极电压Gi+1的波形示意图；和第三曲线G3是在栅极驱动电路100中的第i个Q节点Qi的电位的波形示意图，该栅极驱动电路100包含第二下拉晶体管NT9而不包含纹波放电晶体管NT17。
参照图4，显示在第一曲线G1的时段I的第i个Q节点Qi的预充电电压电平(由第(i-1)传送电压Ci-1预充电)低于如在第二曲线G2所示的第(i+1)栅极电压Gi+1的电压电平。此外，在第i个Q节点Qi的电位放电的时段II期间，利用纹波放电晶体管NT17的第i个Q节点Qi的放电时间DT1长于利用第二下拉晶体管NT9的第i个Q节点Qi的放电时间DT2。
在示范性实施例中，第二下拉晶体管NT9(第三曲线G3)和纹波放电晶体管NT17(第一曲线G1)具有近似相等的尺寸(例如其沟道宽度对沟道长度的比率近似相等)。
相应地，如在时段I期间所示，在第i个Q节点Qi的放电时间DT1期间纹波放电晶体管NT17将地电压VSS施加到第一输出端OUT1，结果，可从栅极驱动电路中取消第一和第二下拉晶体管NT1和NT2。在本发明的另一个示范性实施例中，可以将第一下拉晶体管NT2和第二下拉晶体管NT9的尺寸减少。
因而，按照本发明的示范性实施例，由于配置在每一级的纹波放电晶体管NT17执行与如图2所示的下拉驱动部分214基本相同的功能，所以可以从栅极驱动电路100中的移位寄存器110a的每一级取消下拉驱动部分214。因此，按照示范性实施例，其每一级的电路配置明显简化，由此，减少了栅极驱动电路100的制造成本。
图5是按照本发明的示范性实施例的液晶显示器的平面图，该液晶显示器包含按照图1中所示本发明的示范性实施例的栅极驱动电路100。
参照图5，液晶显示器40包含显示预期图像的液晶显示板10、将数据电压施加到液晶显示板10的多个数据驱动芯片32和将栅极电压施加到液晶显示板10的栅极驱动电路100。
液晶显示板10包含下基板11、面向下基板11的上基板12和介于在下基板11和上基板12之间的液晶层(未示出)。液晶显示板10包含显示图像的显示区域DA和邻近显示区域DA的外围区域的外围区域PA
显示区域DA包含多条栅极线GL1-GLn和多条数据线DL1-DLm。多条数据线DL1-DLm中的各单条数据线DL1-DLm与多条栅极线GL1-GLn中的各栅极线GL1-GLn相交叉并电绝缘。该显示区域还包含多个像素区域。在示范性实施例中，多个像素区域中的各像素区域可以由栅极线GL1-GLn和数据线DL1-DLm限定。此外，每个像素区域包含像素P1，像素P1包含薄膜晶体管Tr和液晶电容器C1c。在示范性实施例中，如图5所示，第一薄膜晶体管Tr包含电连接到第一栅极线GL1的栅极、电连接到第一数据线DL1的源极和电连接到像素极(未示出)的漏极，该像素极用作液晶电容器C1c的第一极。
栅极驱动电路100配置在相邻于在外围区域PA中的栅极线GL1-GLn的第一端。栅极驱动电路100电连接到栅极线GL1-GLn的第一端，以便将栅极电压顺序地施加到栅极线GL1-GLn。以上参照图1-4更详细地描述了栅极驱动电路100，因此这里略去对栅极驱动电路100的重复的详细描述。
将多个带载封装件(tape carrier packege)(TCP)31附接到相邻于数据线DL1-DLm的第一端的外围区域PA。多个数据驱动芯片32中的各数据驱动芯片32安装在各自相关的TCP31上。数据驱动芯片32电连接到数据线DL1-DLm的第一端，以便将数据电压施加到数据线DL1-DLm。
液晶显示器40还包含用于控制栅极驱动电路100和数据驱动芯片32的驱动操作的印刷电路板33。具体地说，印刷电路板33输出控制数据驱动芯片32的驱动操作的数据控制信号、图像数据和控制栅极驱动电路100的驱动操作的栅极控制信号。数据控制信号和图像数据通过TCP 31提供到数据驱动芯片32。栅极控制信号通过相邻TCP 31提供到栅极驱动电路100。
按照这里所述的本发明的示范性实施例，利用在当前级中排列的当前Q节点处生成的纹波，防止在包含在在前级的在前Q节点生成纹波。因此，按照本发明的示范性实施例，有效地防止栅极驱动电路的驱动故障，由此，明显改进栅极驱动电路和包含该栅极驱动电路的LCD的高温可靠性。
不应认为本发明局限于这里所述的示范性实施例。相反，提供这些示范性实施例将使得这一公开详尽和完整，并且向本领域的技术人员完全传达本发明的范围。
虽然，已经参照其示范性实施例具体表示和描述了本发明，本领域的普通技术人员会理解在不脱离由如下的权利要求限定的本发明的构思和范围的情况下，可以在形式和细节上进行各种变化。

Claims (8)

1.一种栅极驱动电路，其包含彼此级联的各级，并且每一级包含：
上拉部分，其在水平扫描周期(1H)期间将栅极电压上拉到时钟信号；
传送部分，其在水平扫描周期(1H)期间将传送电压上拉到时钟信号；
上拉驱动部分，其连接到对于传送部分和上拉部分公用的控制端Q节点，并从第一在前级接收在前的传送电压，以导通上拉部分和传送部分；和
纹波防止部分，其根据在传送部分和上拉部分的Q节点生成的纹波防止在第二在前级的在前Q节点生成纹波，
其中
传送部分和上拉部分的Q节点是配置在第i级的第i个Q节点，
第二在前级的Q节点是在配置在第(i-2)级的第(i-2)个Q节点，
并且，i是大于或等于3的自然数，
其中
第i级还包含向其施加地电压的电压输入端，和
根据在第i个Q节点生成的纹波，纹波防止部分电连接第(i-2)个Q节点和电压输入端，以便将在第(i-2)个Q节点生成的纹波放电至地电压，
其中纹波防止部分包含纹波放电晶体管，该纹波放电晶体管包含：
电连接到第i个Q节点的控制极；
电连接到电压输入端的输入极；和
电连接到第(i-2)个Q节点的输出极，
其中上拉部分包含上拉晶体管，该上拉晶体管包含：
电连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出栅极电压作为第i栅极电压的输出极，
其中，纹波放电晶体管的沟道宽度对于沟道长度的比率小于上拉晶体管的沟道宽度对于沟道长度的比率，
其中传送部分包含：
传送晶体管，该传送晶体管包含：
连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出传送电压的输出极；以及
连接在传送晶体管的控制极和输出极之间的第一电容器，
其中上拉驱动部分包含：
一缓冲晶体管，其包含：
从第(i-1)级接收在前传送电压的输入极；
从第(i-1)级接收在前传送电压的控制极；和
连接到第i个Q节点的输出极；和
连接在上拉晶体管的控制极和输出极之间的第二电容器。
2.按照权利要求1所述的栅极驱动电路，其中第i级还包含：
保持上拉部分和传送部分在关断状态的保持部分；和
反相器，其根据时钟信号工作以便执行使保持部分导通和保持部分关断的其中之一。
3.按照权利要求2所述的栅极驱动电路，其中保持部分包含：保持晶体管，该保持晶体管包含：
连接到反相器的输出端的控制极；
接收地电压的输入极；和
连接到上拉驱动部分的输出端的输出极。
4.按照权利要求1所述的栅极驱动电路，还包含：一下拉部分，其根据来自第(i+1)级的第(i+1)栅极电压将第i栅极电压放电至地电压。
5.按照权利要求4所述的栅极驱动电路，其中下拉部分包含：
第一下拉晶体管，其具有
接收第(i+1)栅极电压的控制极；
连接到电压输入端的输入极；和
连接到上拉部分的输出端的输出极；以及
第二下拉晶体管，其具有
接收第(i+1)栅极电压的控制极；
连接到电压输入端的输入极；和
连接到第i个Q节点的输出极。
6.按照权利要求5所述的栅极驱动电路，其中第二下拉晶体管的沟道宽度对于沟道长度的比率近似等于纹波放电晶体管的沟道宽度对于沟道长度的比率。
7.一种显示装置，包含：
显示部分，根据栅极信号和数据信号显示图像；
数据驱动电路，将数据信号施加到显示部分；和
栅极驱动电路，其包含顺序地将栅极信号施加到显示部分的多个级，各级彼此级联；和每个级包含：
上拉部分，在水平扫描周期(1H)期间将栅极电压上拉到时钟信号；
传送部分，在水平扫描周期(1H)期间将传送电压上拉到时钟信号；
上拉驱动部分，连接到传送部分和上拉部分的公用的控制端Q节点，并从第一在前级接收在前的传送电压，以将上拉部分和传送部分导通；和
纹波防止部分，根据在传送部分和上拉部分的Q节点产生的纹波防止在第二在前级的在前的Q节点产生纹波，
其中
传送部分和上拉部分的Q节点是配置在第i级的第i个Q节点，
第二在前级的Q节点是在配置在第(i-2)级的第(i-2)个Q节点，
并且，i是大于或等于3的自然数，
其中
第i级还包含向其施加地电压的电压输入端，和
根据在第i个Q节点生成的纹波，纹波防止部分电连接第(i-2)个Q节点和电压输入端，以便将在第(i-2)个Q节点生成的纹波放电至地电压，
其中纹波防止部分包含纹波放电晶体管，该纹波放电晶体管包含：
电连接到第i个Q节点的控制极；
电连接到电压输入端的输入极；和
电连接到第(i-2)个Q节点的输出极，
其中上拉部分包含上拉晶体管，该上拉晶体管包含：
电连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出栅极电压作为第i栅极电压的输出极，
其中，纹波放电晶体管的沟道宽度对于沟道长度的比率小于上拉晶体管的沟道宽度对于沟道长度的比率，
其中传送部分包含：
传送晶体管，该传送晶体管包含：
连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出传送电压的输出极；以及
连接在传送晶体管的控制极和输出极之间的第一电容器，
其中上拉驱动部分包含：
一缓冲晶体管，其包含：
从第(i-1)级接收在前传送电压的输入极；
从第(i-1)级接收在前传送电压的控制极；和
连接到第i个Q节点的输出极；和
连接在上拉晶体管的控制极和输出极之间的第二电容器。
8.一种驱动栅极驱动电路的方法，其中该栅极驱动电路包含级联的各级，该方法包含：
在水平扫描周期(1H)期间利用一上拉部分将栅极电压上拉到时钟信号；
在水平扫描周期(1H)期间利用传送部分将传送电压上拉到时钟信号；
利用连接到传送部分和上拉部分的公用的控制端-Q节点的上拉驱动部分，从第一在前级接收在前的传送电压，以将上拉部分和传送部分导通；和
利用纹波防止部分根据在传送部分和上拉部分的Q节点处产生的纹波防止在第二在前级的在前的Q节点处产生纹波，
其中
传送部分和上拉部分的Q节点是配置在第i级的第i个Q节点，
第二在前级的Q节点是在配置在第(i-2)级的第(i-2)个Q节点，
并且，i是大于或等于3的自然数，
其中
第i级还包含向其施加地电压的电压输入端，和
根据在第i个Q节点生成的纹波，纹波防止部分电连接第(i-2)个Q节点和电压输入端，以便将在第(i-2)个Q节点生成的纹波放电至地电压，
其中纹波防止部分包含纹波放电晶体管，该纹波放电晶体管包含：
电连接到第i个Q节点的控制极；
电连接到电压输入端的输入极；和
电连接到第(i-2)个Q节点的输出极，
其中上拉部分包含上拉晶体管，该上拉晶体管包含：
电连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出栅极电压作为第i栅极电压的输出极，
其中，纹波放电晶体管的沟道宽度对于沟道长度的比率小于上拉晶体管的沟道宽度对于沟道长度的比率，
其中传送部分包含：
传送晶体管，该传送晶体管包含：
连接到第i个Q节点的控制极；
接收时钟信号的输入极；和
输出传送电压的输出极；以及
连接在传送晶体管的控制极和输出极之间的第一电容器，
其中上拉驱动部分包含：
一缓冲晶体管，其包含：
从第(i-1)级接收在前传送电压的输入极；
从第(i-1)级接收在前传送电压的控制极；和
连接到第i个Q节点的输出极；和
连接在上拉晶体管的控制极和输出极之间的第二电容器。
CN2008101710712A 2008-01-25 2008-11-06 栅极驱动电路和具有该栅极驱动电路的显示装置 Expired - Fee Related CN101494032B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR7964/08 2008-01-25
KR1020080007964A KR101448910B1 (ko) 2008-01-25 2008-01-25 게이트 구동회로 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
CN101494032A CN101494032A (zh) 2009-07-29
CN101494032B true CN101494032B (zh) 2012-10-03

Family

ID=40898614

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101710712A Expired - Fee Related CN101494032B (zh) 2008-01-25 2008-11-06 栅极驱动电路和具有该栅极驱动电路的显示装置

Country Status (3)

Country Link
US (1) US8264443B2 (zh)
KR (1) KR101448910B1 (zh)
CN (1) CN101494032B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101471553B1 (ko) * 2008-08-14 2014-12-10 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 갖는 표시 장치
TWI402814B (zh) * 2009-01-16 2013-07-21 Chunghwa Picture Tubes Ltd 可抑制臨界電壓漂移之閘極驅動電路
WO2010116778A1 (ja) * 2009-04-08 2010-10-14 シャープ株式会社 シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
TWI393978B (zh) * 2009-07-14 2013-04-21 Au Optronics Corp 液晶顯示器及其移位暫存裝置
TWI384755B (zh) * 2009-08-06 2013-02-01 Au Optronics Corp 可改善斷電時殘影之移位暫存器
KR101605433B1 (ko) 2009-11-26 2016-03-23 삼성디스플레이 주식회사 표시 패널
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5485811B2 (ja) * 2010-06-23 2014-05-07 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
CN102136259B (zh) * 2011-03-28 2012-08-22 华映视讯（吴江）有限公司 产生液晶显示器的削角电压的削角电路及其方法
WO2013080845A1 (en) * 2011-11-30 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102013158B1 (ko) * 2012-08-22 2019-08-23 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
TWI459368B (zh) * 2012-09-14 2014-11-01 Au Optronics Corp 顯示裝置及其閘極信號產生方法
KR102034140B1 (ko) 2013-01-23 2019-10-21 삼성디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시 장치
KR20150087647A (ko) * 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
KR20160021942A (ko) * 2014-08-18 2016-02-29 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN104217690B (zh) * 2014-08-20 2016-05-25 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示装置
CN104505046B (zh) 2014-12-29 2017-04-19 上海天马微电子有限公司 一种栅极驱动电路、阵列基板、显示面板和显示装置
KR102281237B1 (ko) 2015-02-13 2021-07-26 삼성디스플레이 주식회사 게이트 회로, 게이트 회로의 구동방법 및 이를 이용한 표시장치
KR102525558B1 (ko) 2016-03-14 2023-04-26 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
CN106486078B (zh) * 2016-12-30 2019-05-03 深圳市华星光电技术有限公司 一种扫描驱动电路、驱动电路及显示装置
CN106683634B (zh) * 2017-03-30 2019-01-22 京东方科技集团股份有限公司 一种移位寄存器、goa电路及其驱动方法、显示装置
CN106952606B (zh) * 2017-05-18 2020-07-10 上海天马有机发光显示技术有限公司 一种移位寄存电路单元、移位寄存电路及显示面板
KR20190053989A (ko) * 2017-11-10 2019-05-21 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN108648715B (zh) * 2018-07-17 2020-02-04 惠科股份有限公司 移位暂存器、显示面板、以及移位暂存器的驱动方法
CN110085160B (zh) * 2019-04-04 2020-09-01 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681047A (zh) * 2004-02-06 2005-10-12 三星电子株式会社 移位寄存器和包括该器件的显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
US5434899A (en) * 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
KR101192777B1 (ko) * 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
KR20070075788A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 게이트 구동부 및 이를 갖는 표시장치
KR101275248B1 (ko) 2006-06-12 2013-06-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101182770B1 (ko) * 2006-06-12 2012-09-14 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101255312B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1681047A (zh) * 2004-02-06 2005-10-12 三星电子株式会社 移位寄存器和包括该器件的显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2006-85118A 2006.03.30

Also Published As

Publication number Publication date
KR101448910B1 (ko) 2014-10-14
US8264443B2 (en) 2012-09-11
KR20090081850A (ko) 2009-07-29
US20090189677A1 (en) 2009-07-30
CN101494032A (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN101494032B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
US11468922B2 (en) Shift register, driving method thereof, gate driving circuit and display device
CN101089939B (zh) 栅极驱动电路和具有该栅极驱动电路的显示装置
CN101174070B (zh) 栅极驱动电路、显示装置及改善显示装置的方法
CN101499252B (zh) 栅极驱动电路
EP2544186B1 (en) Bidirectional shifter register and method of driving same
CN108010495B (zh) 一种goa电路
US7310402B2 (en) Gate line drivers for active matrix displays
CN101017649B (zh) 栅极驱动单元和具有该栅极驱动单元的显示装置
CN101246672B (zh) 显示设备的驱动装置和包括驱动装置的显示设备
CN109493816B (zh) 一种goa电路、显示面板及显示装置
US9911503B2 (en) Shift register unit, gate drive circuit, and display device
CN104766571A (zh) 显示设备
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
CN103943076A (zh) 栅极驱动器和包括该栅极驱动器的显示装置
CN101201518A (zh) 液晶显示器及其栅极驱动电路
CN103208311A (zh) 移位寄存器
US11410608B2 (en) Shift register circuitry, gate driving circuit, display device, and driving method thereof
CN112331156B (zh) Goa电路及显示面板
KR102309625B1 (ko) 게이트 구동 회로, 게이트 구동 회로의 구동방법 및 이를 이용한 표시장치
US9767753B2 (en) Scan driver
EP4163908A1 (en) Goa circuit and display panel
CN101620838A (zh) 液晶显示器的栅极线驱动装置
KR20050116964A (ko) 게이트 구동회로 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG MONITOR CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121029

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121029

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121003

Termination date: 20151106

EXPY Termination of patent right or utility model