CN101490812A - 背面晶圆切割 - Google Patents

背面晶圆切割 Download PDF

Info

Publication number
CN101490812A
CN101490812A CNA2007800264135A CN200780026413A CN101490812A CN 101490812 A CN101490812 A CN 101490812A CN A2007800264135 A CNA2007800264135 A CN A2007800264135A CN 200780026413 A CN200780026413 A CN 200780026413A CN 101490812 A CN101490812 A CN 101490812A
Authority
CN
China
Prior art keywords
wafer
semiconductor crystal
crystal wafer
light
road
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800264135A
Other languages
English (en)
Inventor
理查·S.·哈洛斯
卢可伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electro Scientific Industries Inc
Original Assignee
Electro Scientific Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electro Scientific Industries Inc filed Critical Electro Scientific Industries Inc
Publication of CN101490812A publication Critical patent/CN101490812A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36Removing material
    • B23K26/40Removing material taking account of the properties of the material involved
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00Materials to be soldered, welded or cut
    • B23K2103/50Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67092Apparatus for mechanical treatment

Abstract

由刻划制程用于刻划具有减少或没有损坏或碎片至或在个别集成电路上的半导体晶圆(410)的系统与方法。该半导体晶圆(410)从其背部(430)刻划。在某一实施例,紧接在背部研磨制程后但在移除背部侧研磨带(426)前刻划晶圆(410)背部(430)。因此,防止自刻划制程产生的碎片在该晶圆(410)上部表面(412)沉积。为决定相对晶圆(410)背部(430)的切割巷或道(424)的位置,建构光(434)以照射晶圆(410)的上部(412),该光穿过该研磨带(426)与晶圆(410)。侦测自晶圆(410)背部(430)的光(434),并绘制相对背部(430)的道图。然后用锯(444)或激光切割晶圆(410)背部(430)。

Description

背面晶圆切割
技术领域
本发明涉及处理晶圆,特别是指一种从该晶圆的背面切割的方法及/或系统。
背景技术
集成电路(IC)通常制造在半导体基板上或内部的数组中。例如:图1是一具有多个IC 110形成于其上的典型半导体晶圆的透视图。由在该半导体晶圆100上部表面上形成晶格图案的切割线或道112分隔该IC 110。
由配置在带架构(未显示于图)上半导体晶圆100背部将该IC 110单一化并在沿着形成于半导体晶圆100的上部表面上的道112切割。切割通常由称作切割机的切割机器实现,该切割机包含一夹住半导体晶圆100的夹头桌和一用于切割半导体晶圆100的机械锯或激光。机械锯通常包含一旋转轴和一配置于轴上的切割刀片。该切割刀片可以包含,例如,一圆盘似基座和一适合于基座侧表面的外部圆周部份的环状切割刃。该切割刃通常包含钻石研磨粒。
道112通常可见于半导体晶圆100的上部。因此,从半导体晶圆100上部,机械锯或激光可经引导沿着道112切割半导体晶圆100成个别的IC。该带架构也参照了切割带,于适当的切割制程期间和其后抓住IC 110。然而在切割制程期间IC 110的上部表面是保持未防护的并可能由机械锯或激光而损坏。例如,形成在半导体晶圆100上部表面的道112的金属、低温介电质或其它材料可损坏该IC 110及/或该机械锯。
图2是一显示于图1半导体晶圆100的上部放大图,说明金属特征210、212形成于该晶圆上部表面的道112内。该金属特征210、212可包括,例如,于制造制程期间使用的试料或测试电路和当该半导体晶圆100切割时牺牲。一测试电路可包括,例如,一称作测试组件组(testelement group,Teg)的金属图案施加于半导体基板100上。该金属特征210、212趋向阻碍或反之损坏典型使用于切割制程的钻石浸渍锯。例如,由于Teg通常以如铜或类似软金属处理所以机械锯产生毛边。此外,当生产较薄晶圆,机械锯导致较多的边瑕疵。因此良率(自晶圆生产的可用IC值)减少。
激光切割也可能损坏IC 110并减少良率。代替使用传统的锯刀片,激光束聚焦在半导体晶圆100上部表面由此切割该半导体晶圆100成个别的IC110。激光切割的制程产生过度的热和碎片。该热可能导致受热影响的区域和改换氧化层。裂缝可形成在受热影响的区域并减少晶粒破裂强度。进一步,由激光产生的碎片熔化在某一状态并可能相当难以移除。牺牲涂覆可用于保护该IC 110上部表面免受激光切割期间的碎片。然后该牺牲涂覆必须在切割制程后移除。另一制程使用一连接激光的水喷射。水喷射清洗掉切割制程期间的碎片。然而牺牲涂覆和水喷射或其它清理制程增加整体切割制程的时间和费用。
因此,切割完成半导体晶圆的方法增加生产率并降低了良率。
发明内容
本实施例揭露其中由刻划制程提供用于半导体晶圆上部表面而导致刻划具有减少或没有损坏或碎片于半导体晶圆的系统与方法。该半导体晶圆从其背部刻划。在某一实施例,紧接在背部研磨制程后但在移除背部侧研磨带前刻划晶圆背部。因此,防止自刻划制程产生的碎片在该晶圆上部表面沉积。
现行的,因为该切割巷或道只可见于该上部表面,所以从原先的上部切割晶圆。因此,切割工具(例如:激光或锯子)必须与这些自晶圆上部的切割巷或道调准。在某一实施例,使用一红外光源自该晶圆前侧照射之,以允许该切割工具与自晶圆背部的切割巷或道调准。自背部切割有助于防止或减少瑕疵、断裂及/或激光产生的碎片沉积于晶圆上部表面。
根据上述,在某一实施例,一种提供切割半导体晶圆的方法,该半导体晶圆具有多个集成电路形成于该上部表面上或内。该集成电路由一或多个可见于半导体晶圆上部表面的道分隔。本方法包括以光照射半导体晶圆上部表面。部分的光穿过该一或多个道至半导体晶圆底部表面。该方法也包括将穿自半导体晶圆底部表面的部分光加以成像,以决定一或多个道位置相对半导体晶圆底部表面。在道的位置决定后,对应于该一或多个道的位置切割部分半导体晶圆底部表面。
在另一实施例,提供一种制造集成电路的方法。该方法包括形成多个电子电路构件在半导体晶圆上部表面上或内。该电子电路构件由一或多个道分隔。该方法也包括由保护层覆盖电子电路构件和自半导体晶圆第一底部表面移除部分该半导体晶圆以形成半导体晶圆第二底部表面。然后将该半导体晶圆第二底部表面加以成像并决定一或多个道位置相对第二底部表面。然后,切割对应于一或多个道位置的部分第二底部表面。
在另一实施例,提供用于切割集成电路的系统。该系统包括一光源,其建构成照射晶圆上部表面;一成像装置,其建构成产生对应于自光源的光的影像数据,该光自晶圆上部表面穿过至晶圆底部表面;和一处理器,其建构成处理影像数据,以至于在晶圆上部表面至晶圆底部表面上绘制切割巷的位置图。
在另一实施例,提供用于切割集成电路的系统。该系统包括沿着晶圆表面绘制切割巷的位置图的机构,该切割巷非可见于该晶圆表面,以及沿着对应于切割巷的路径切割基板表面的机构。
外加的观点或优势将是明显地于以下详细描述的最佳的实施例,该实施例制程参考所附的图。
附图说明
图1是一具有多个IC形成于上的典型半导体晶圆俯视图。
图2是一图1所显示的半导体晶圆的放大上部图标,说明金属特征形成在晶圆上部表面的道。
图3是一流程图,说明根据本发明一实施例制造IC的过程。
图4A至4G是一部分显示的半导体工作件剖面图,薄化该半导体且根据图3所示制程切割。
具体实施方式
为避开切割金属特征(例如:测试电路)或诸如形成在半导体晶圆上部表面的低温介电质的其它材料,可靠的实施例已揭露此中提供切割半导体晶圆背部的系统与方法。该半导体表面的背部也参照此中的底部或底部表面且通常在一与IC和切割巷或线所形成的前侧或上部表面的相反表面上。
为求便利,切割期通常可使用包括挖沟(未穿过标靶工作件的完全深度的切割)和切割各处,其包括薄化(常与晶圆排分隔相关)或切割(常与自晶圆排部分单一相关)。薄化与切割可交换使用在本揭露的上下文里。
如同以上的论述,该道通常可见于半导体晶圆上部表面。然而该道非可见于半导体晶圆背部表面。因此,根据某一实施例,以穿越半导体晶圆的光波长照射该半导体晶圆上部表面并侦测来自其背部的光。如同以下详细论述,在某一实施例,通过遍及红外光源提供光。使用该侦测的光以绘制相对背部的道的图。然后对应于所绘的道位置切割该背部。
在某一实施例,该半导体晶圆背部如同部分晶圆薄化制程切割。为减少IC的厚度,在装置制造后与在用于个别封装切割前薄化半导体晶圆。为减少硅晶圆原本的厚度至适合于最终封装的一已缩减的厚度,背部研磨是一种方便的方法。快速研磨半导体晶圆的背部表面并产生良好的整体厚度改变和表面润饰。减少半导体晶圆厚度通常改善封装后的装置冷却。
在IC已形成于半导体晶圆上部表面后执行薄化晶圆的制程。背部研磨带施加于半导体晶圆上部表面以保护该IC。然后半导体晶圆进入一研磨机器且直到达到渴求的厚度后将背部表面接地。在便利制程上,然后移除该背部研磨带并配置半导体晶圆背部表面于带架构上。因此,暴露该半导体晶圆上部表面并使用机械锯或激光切割。
然而,根据可靠的实施例揭露此中,在切割制程期间保持该背部研磨带以适当的位置于半导体晶圆上部表面上。因此,在研磨背部后,该研磨带行同一切割带以保护并抓住该IC于适当的位置同时切割该半导体表面背部。在切割后,然后该个别的IC能自研磨带削去以用于封装。技工将识别此中所揭露的,在用于封装置放之前,从研磨带选择的个别晶粒可视需要倒装。因为该研磨带不能从上部表面移除且切割前切割带不能施加于晶圆的背部,较少的步骤可运用在整体IC制造制程。因此,生产量增加。进一步,切割半导体晶圆背部以减少对IC的损坏并增加良率。然而,在某一实施例,在切割半导体晶圆背部后,该半导体晶圆背部放置于带架构上。然后研磨带从半导体上部表面移除且该带架构的带延伸以允许个别的晶粒的挑选与放置。在这样的一实施例,在从该带选择后与用于封装置放前,个别的晶粒不需要倒装。
现在参考所制作的图,该图中相似的参考符号对应着相似的组件。主要地,第一参考符号数字指出在该图码中对应于第一次使用的组件。在以下的描述,提供很多明确详述用于本发明实施例的完善了解。然而,熟知该领域通常知识者将识别本发明可实施在没有一或多个明确详述或具有其它方法、构件或材料。进一步,在一些因素下,为了避免遮掩本发明的观点,广为熟知的结构、材料和操作没有显示或详细描述。此外,该描述特征、结构或特性可合并在一或多个实施例中任何适合的方法。
图3是一流程图说明根据某一实施例制造IC的制程300。在步骤310,制程300包括在半导体晶圆上部表面上形成IC。该IC包括使用已知的制造半导体IC制程之一或多层形成。如同根据图1上述所述,该IC由形成在晶圆上部表面的晶格图案的道分隔。
在步骤312,在IC与晶圆上部表面上形成保护层。在某一实施例,该保护层包括通用的背部研磨带。建构该保护层以在随后制程步骤期间保护IC并在晶圆切割后于适当的位置抓住该IC。在步骤314,由研磨晶圆的底部表面薄化该晶圆,例如,使用一研磨机器。
在底部表面至渴求的厚度而接地后,在步骤314,由所建构穿过保护层与半导体晶圆的光照射该保护层、该IC与晶圆上部表面。因此,该保护层和半导体晶圆至少部分传递该光的波长。选择该波长以至提供渴望的传递同时仍提供足够的分辨率以侦测该道。遍布该光以致充满部分成像装置(下面探讨)可视的场中的上部表面。进一步,建构该光的强度以提供在此遍布面充足的光子数量以致满足该成像装置的灵敏度临界。
在步骤318,使用成像装置侦测经过晶圆底部表面的光。该成像装置可包括,例如,建构CCD或CMOS影像器以侦测该光的波长。设置该成像装置可视的场以致提供足够的分辨率以侦测该道。在某一实施例,成像装置的可视的场随机排列到该光照射的面。为达到渴求的分辨率,成像装置的可视的场可随较少于晶圆底部表面的面积。因此,成像装置扫瞄过晶圆底部表面和合并该扫描的影像以产生整体的影像。
在步骤320,使用该侦测光绘制相对晶圆底部表面的道位置图。在某一实施例,道的位置是由底部表面影像绘制成图并使用图案识别以决定部分对应于道影像的整体影像。在某一实施例,图案识别包括使用在空中摄影识别图案的技术。例如,可使用一霍式转换(Hough transform)技术决定是否线分段成不同的部分影像,该部份影像是部分形成道的较长直线。在另一实施例,操作者由成像装置创造的影像中可见地定位出该道的位置以绘制道位置的图且输入该道的位置于计算机里。然后使用该输入的道位置以产生一刻划的图用于晶圆底部表面随机切割。
在步骤322,该制程包括切割对应于所绘道位置的部分晶圆底部表面。该底部表面可用机械锯或激光切割。在可靠的实施例中,在未切割全通过该晶圆的路线下刻划该半导体晶圆以避免接触在机械锯刀片和任何测试装置或其它在晶圆上部表面上的结构之间。因此,排除或减少在切割制程期间对该IC及/或锯的损坏。在刻划晶圆背部后,晶圆可崩裂或否则沿一刻划线切割并且个别的IC能自背部研磨带移除以用于封装。技工将识别所揭露于此中,挑选自研磨带的个别的晶粒可视需要倒装在用于封装放置前。
在某一实施例,在切割半导体晶圆背部后,该半导体晶圆背部放置于带架构上。然后研磨带从半导体上部表面移除且该带架构的带延伸以允许个别的晶粒的挑选与放置。在这样的一实施例,在从带选择后与用于封装放置前,个别的晶粒不需要倒装。
由范例所示,图4A至4G是部分示范的半导体工作件400的剖面图,其根据图3所示制程300薄化且切割。该工作件400包含一具有上部表面412的硅晶圆410和第一底部表面414。多个层416、418形成在上部表面412。技工将可识别出,该层416、418可包括互连层和个别的层以形成电子电路。例如,该层416、418可包括诸如Cu、Al、SiO2、SiN、氟化硅酸盐玻璃(FSG)、碳化硅玻璃(OSG)、SiOC、SiOCN和其它使用于IC制造材料的材料。为说明目的,显示两层416、418。然而技工将可识别较少或较多的层可使用于多个个IC。
在这例子中,于图4A虚线所示的第一IC区域420和第二IC区域422形成于该层416、418。该第一IC区域420和第二IC区域422由道424彼此相互分隔。虽然未显示,但金属测试结构、低温介电质或其它材料可以形成于道424上。在某一实施例,道424的宽度(例如第一IC区域420和第二IC区域422间的距离)大约在8μm与12μm之间范围。然而,技工将可识别道424可有其它的宽度。例如,在其它具体实施例,道424的宽度大约在12μm与50μm之间范围。
图4A显示在制造阶段,该硅晶圆410有一厚度(例如该上部表面412和第一底部表面414间的距离)大约在250μm与1000μm之间范围。如图上述所述,薄化该硅晶圆410,直到达到渴求的厚度后将该底部表面414接地。
如同显示于图4B,研磨带426施加在上部表面412和层416、418上。该研磨带426保护该第一IC区域420和第二IC区域422,同时该硅晶圆通过研磨该第一底部表面薄化,例如,使用一研磨机器。该研磨带426可穿透过红外光。适合的背部研磨带可取自,例如,日本东京的Furukawa Electric Co.,LTD,日本东京的Lintec Corp.Advanced Materials Div.和日本鎌仓的Toyo Adtec Co.,LTD。在某一实施例,研磨带426适合穿透波长大约在1.2μm与1.3μm之间范围的红外光。如图上述所述,该硅晶圆410也适合于穿透该波长。
直到达到渴求减少的厚度(在图4B虚线428所示)后将第一底部表面414接地。当显示在图4C至4G,该研磨制程产生第二底部表面430。在研磨后,该硅晶圆有一大约在50μm与200μm之间范围的减少厚度。假如上部表面412和第二底部表面430是相当平坦的,使用红外光像成道位置是相当容易的。因此,在可靠的实施例中,该研磨制程可依序通过熟知该技艺的其它制程以平坦第二底部表面430。
在研磨硅晶圆410以达渴求的厚度后,绘制与第二底部表面430相关的道424位置图以致于第二底部表面430能沿着道424刻划。如同图4C所示,建构红外光源432以充满部分研磨带426、层416、418和具有遍布红外光434的硅晶圆410。光源432可包括,例如,建构一红外发光二极管(LED)以产生渴求的红外光波段。虽然未显示,也可使用滤波器以减少光源432产生的波长范围以达渴求的波段。
选择红外光434波长以致提供足够穿过研磨带426和硅晶圆410。硅晶圆410倾向吸收较短波长。然而,较长的波长可减少分辨率导致道424不能自硅晶圆410的背部侦测。在某一实施例,波长大约在1.2μm与1.3μm之间范围。
红外光434强度足够由位于硅晶圆410相反侧的成像装置436侦测。该成像装置436可包括建构CCD或CMOS照相机,以在光穿透研磨带和硅晶圆后侦测该红外光。例如,该成像装置436可包括镓或InGaAs CCD。在某一实施例中,该成像装置436包含α近红外光照相机,其可取自加州,Indigo OperationsofGoleta,FLIR系统。
如同图4C,成像装置436与诸如微处理器、数字信号处理器或其它相似的处理器438相通讯。处理器438控制成像装置436的操作。处理器438包含储存在储存装置442的软件以致形成多种所讨论的工作此中诸如扫描第二底部表面430,产生影像数据和制程影像数据以致绘出道424的位置图。处理器438可与通讯装置440相通讯以致寄送及/或接收影像数据及/或所绘的道位置图。
选择成像装置436可视的场以致提供足够的分辨率去侦测道和匹配由红外光434充满的区域。在某一实施例,成像装置436有一大约在450μm与550μm之间范围的可视场。如同上面所述,红外光源432和成像装置436可以在工作片上扫描且扫描影像能合并以产生穿过第二底部表面430的整体红外光434影像。使用整体影像绘制道424的位置图以与第二底部表面430相关。如同上述所述,使用图案识别诸如霍氏转换或其它影像处理技术在某一实施例以决定是否在多个部分整体影像的线分段是道424直线的较长部分。在另一实施例,操作者由经成像装置创造的影像中可见所定的道位置绘制道位置图且输入该道的位置于处理器438用于储存在储存装置442。然后该储存的道位置用于产生一刻划的图以用于随后切割该晶圆底部表面。
在所绘与第二底部表面430相关的道424位置图后,该第二底部表面430沿着道424切割。图4D说明一机械锯刀片444切割一切口成第二底部表面430,其位置对应于道424。一技工也将识别出激光可使用于替代锯以切除该硅晶圆410第二底部表面430。然而,假如执行激光切割同时也执行影像,第二底部表面430的影像可能包括由激光产生的斑点,如此可能造成较难以决定道424的位置。因此,将部份晶圆加以成像同时切割另一部分晶圆的应用,使用切割锯是更佳的。然而,技工将识别影像制程技术可使用于移除自影像的斑点以促进更正确的成像与激光切割。进一步,某一实施例,道424的位置绘制在激光执行之前。因此第二底部表面430的影像不包括由激光产生的斑点。一旦绘制道424的图,储存位置信息和关掉光源432。然后第二底部表面430能由激光沿着道424切割。
在切割制程期间,研磨带426依旧在层416、418与硅晶圆410的上部表面412上以致保护IC区域420、422免于碎片。研磨带426也在适当的切割期间和之后抓住工作片400。
如同图4D-4F所示,在可靠的实施例刻划第二底部表面430以致于避免锯刀片444和任一于道424区域内的金属测试结构、低温介电质材料或其它可位于硅晶圆410上部表面412上材料连接。因此,在刻划制程期间,降低或减少对IC区域420、422及/或锯刀刃444的损害。依据该应用,第二底部表面430可刻划不同的深度。例如,图4E说明一刻划部分446延伸大约一半在第二底部表面430和上部表面412间。如同另一例,图4F说明一刻划部分448大体上延伸至上部表面412。
如同图4G,然后该第一IC区域420和第二IC区域422可自研磨带426完全切割和移除以用于个别封装。在刻划后,第一IC区域420和第二IC区域422可切割,例如,由沿该刻划线崩裂硅晶圆410。因此,由侦测与晶圆410背部相关的道位置和沿该道位置切割晶圆410背部,在第一IC区域420和第二IC区域422的碎片与瑕疵可能减少或排除。
熟知该技术的人士在不违背本发明基本原则下的上述描述实施例的细节很多可改变是明显。例如,能在未经第一薄化晶圆切割晶圆背部。如同另一例,能使用除了硅的其它晶圆材料或不同波长的其它光源。然而,诸如陶瓷或类似物的基板通常为非均匀的,造成光难以穿过它们而成像。因此,尽管能使用一非均匀晶圆材料,大体上例如硅的均匀材料是更好的。
如同另一例,研磨带未能穿透该用于成像的光。当然,根据某一实施例,研磨带包括对应于道及/或道交岔处的切割口或穿透窗口。在这样的实施例中,自晶圆背部侦测经切割口或窗口的照射以指出道的位置。因此,然后一切割工具可与晶圆背部的道调准。

Claims (31)

1.一种切割半导体晶圆的方法,该半导体晶圆具有多个集成电路形成于其上部表面上或内,该集成电路由一或多个可见于半导体晶圆上部表面的道分隔,该方法包括:
以光照射该半导体晶圆上部表面,部分光经一或多个道至半导体晶圆底部表面;
将穿自半导体晶圆底部表面的部分光加以成像,以决定一或多个道相对该半导体晶圆底部表面的位置;以及
对应于一或多个道的位置而切割该部分半导体晶圆底部表面。
2.如权利要求1所述的方法,进一步包含在该部分光的影像上执行图案识别以侦测对应于道的线。
3.如权利要求2所述的方法,其中执行图案识别包含执行霍氏转换Houghtransform。
4.如权利要求1所述的方法,其中切割该部分底部表面包含在该底部表面上刻划线。
5.如权利要求4所述的方法,进一步包含沿刻划线将该半导体晶圆崩裂成分隔的件。
6.如权利要求1所述的方法,其中切割该部分底部表面包含用锯刻划该底部表面。
7.如权利要求1所述的方法,其中切割该部分底部表面包含用激光刻划该底部表面。
8.如权利要求1所述的方法,其中该半导体晶圆包含硅。
9.如权利要求8所述的方法,其中该光包含红外光。
10.如权利要求9所述的方法,其中该光的波长范围大约在1.2μm至1.3
μm之间。
11.如权利要求1所述的方法,其中建构该光以穿过该半导体晶圆上部表面上的保护层。
12.如权利要求11所述的方法,其中该保护层包含研磨带。
13.如权利要求1所述的方法,其中该光穿过该半导体晶圆上部表面上的保护层中的切洞。
14.一种制造集成电路的方法,该方法包括:
形成多个电子电路构件在半导体晶圆上部表面上或内,该电子电路构件由一或多个道分隔;
以保护层覆盖该电子电路构件;
自半导体晶圆第一底部表面移除部分该半导体晶圆以形成第二半导体晶圆底部表面;
将该半导体晶圆第二底部表面加以成像以决定该一或多个道相对第二底部表面的位置;
将对应于该一或多个道位置的部分第二底部表面加以切割。
15.如权利要求14所述的方法,其中将第二底部表面加以成像包含:
以光照射该半导体晶圆上部表面,部分光穿过该保护层和半导体晶圆;以及
侦测穿过该半导体晶圆第二底部表面的部分光。
16.如权利要求15项,进一步包含在部分光的影像上执行图案识别以侦测对应于道的线。
17.如权利要求16所述的方法,其中执行该图案识别包含执行霍氏转换。
18.如权利要求14所述的方法,其中该保护层包含研磨带。
19.如权利要求14所述的方法,其中自第一底部表面移除部分该半导体晶圆包含研磨该第一底部表面以暴露该第二底部表面。
20.如权利要求14所述的方法,其中切割该部分第二底部表面包含在第二底部表面上刻划线。
21.如权利要求20所述的方法,进一步包含沿刻划线将该半导体晶圆崩裂成分隔的件。
22.如权利要求14所述的方法,其中切割该部分第二底部表面包含切割过半导体晶圆至保护层。
23.如权利要求14所述的方法,其中切割该部分第二底部表面包含用锯刻划该第二底部表面。
24.如权利要求14所述的方法,其中切割该部分第二底部表面包含用激光刻划该第二底部表面。
25.如权利要求14所述的方法,其中该半导体晶圆包含硅晶圆。
26.如权利要求25所述的方法,其中该光包含红外光。
27.如权利要求26所述的方法,其中该光的波长范围大约为1.2μm至1.3
μm之间。
28.一种用于切割集成电路的系统,该系统包括:
一光源,其建构成照射晶圆上部表面;
一成像装置,其建构成产生对应于来自光源的光的影像信息,该光自晶圆上部表面至晶圆底部表面;以及
一处理器,其建构成处理该影像信息,如此以绘出在晶圆上部表面至晶圆底部表面的切刻巷的位置图。
29.如权利要求第28项的系统,其中建构该光源以提供遍及红外的光。
30.如权利要求第29项的系统,其中该红外光的波长范围大约在1.2μm至1.3μm之间。
31.一用于切割集成电路的系统,该系统包含:
沿晶圆表面绘制切割巷的位置图的机构,该切割巷未可见于晶圆表面;以及
沿对应于该切割巷的路径切割基板表面的机构。
CNA2007800264135A 2006-05-25 2007-05-18 背面晶圆切割 Pending CN101490812A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/441,453 US7494900B2 (en) 2006-05-25 2006-05-25 Back side wafer dicing
US11/441,453 2006-05-25

Publications (1)

Publication Number Publication Date
CN101490812A true CN101490812A (zh) 2009-07-22

Family

ID=38750051

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800264135A Pending CN101490812A (zh) 2006-05-25 2007-05-18 背面晶圆切割

Country Status (8)

Country Link
US (2) US7494900B2 (zh)
JP (1) JP2009538538A (zh)
KR (1) KR20090013205A (zh)
CN (1) CN101490812A (zh)
DE (1) DE112007001281T5 (zh)
GB (1) GB2452181A (zh)
TW (1) TW200807534A (zh)
WO (1) WO2007140144A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693941A (zh) * 2011-03-25 2012-09-26 南茂科技股份有限公司 晶圆切割制程
CN103050586A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 切割采用陶瓷衬底的发光元件封装件以及多层物体的方法
CN105321880A (zh) * 2014-07-28 2016-02-10 株式会社迪思科 晶片的加工方法
CN105742244A (zh) * 2016-03-31 2016-07-06 吉林华微电子股份有限公司 硅片裂片崩边阻断方法
CN107127462A (zh) * 2016-02-29 2017-09-05 施乐公司 用于在未支撑层中烧蚀开口的方法
CN108788487A (zh) * 2017-04-26 2018-11-13 先进科技新加坡有限公司 衬底切割控制与检查
CN109473396A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473392A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US20060091126A1 (en) * 2001-01-31 2006-05-04 Baird Brian W Ultraviolet laser ablative patterning of microstructures in semiconductors
WO2011123205A1 (en) 2010-03-30 2011-10-06 Imra America, Inc. Laser-based material processing apparatus and methods
KR100825798B1 (ko) * 2006-12-29 2008-04-28 삼성전자주식회사 다이싱 방법
KR100828025B1 (ko) * 2007-06-13 2008-05-08 삼성전자주식회사 웨이퍼 절단 방법
US8053279B2 (en) * 2007-06-19 2011-11-08 Micron Technology, Inc. Methods and systems for imaging and cutting semiconductor wafers and other semiconductor workpieces
SG148902A1 (en) * 2007-07-09 2009-01-29 Generic Power Pte Ltd Die ejector with illuminating unit
US8859396B2 (en) * 2007-08-07 2014-10-14 Semiconductor Components Industries, Llc Semiconductor die singulation method
WO2009111602A2 (en) * 2008-03-06 2009-09-11 Henkel Corporation A method of handling and assembling silicon chips from thin wafers
WO2009117451A1 (en) 2008-03-21 2009-09-24 Imra America, Inc. Laser-based material processing methods and systems
JP2009272421A (ja) * 2008-05-07 2009-11-19 Disco Abrasive Syst Ltd デバイスの製造方法
JP2009283566A (ja) * 2008-05-20 2009-12-03 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法およびレーザー加工装置
US8114765B2 (en) 2008-12-31 2012-02-14 Sandisk 3D Llc Methods for increased array feature density
US8084347B2 (en) * 2008-12-31 2011-12-27 Sandisk 3D Llc Resist feature and removable spacer pitch doubling patterning method for pillar structures
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8350383B2 (en) * 2009-07-16 2013-01-08 International Business Machines Corporation IC chip package having IC chip with overhang and/or BGA blocking underfill material flow and related methods
TW201143947A (en) * 2009-12-07 2011-12-16 J P Sercel Associates Inc Laser machining and scribing systems and methods
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
KR101617600B1 (ko) 2010-06-08 2016-05-02 헨켈 아이피 앤드 홀딩 게엠베하 그라인딩 전의 다이싱 및 마이크로 제조된 웨이퍼들 상의 접착제의 코팅
TWI456012B (zh) 2010-06-08 2014-10-11 Henkel IP & Holding GmbH 使用脈衝式uv光源之晶圓背面塗覆方法
CN102510788B (zh) * 2010-06-14 2014-12-24 三菱电机株式会社 激光加工装置以及激光加工方法
US8168474B1 (en) 2011-01-10 2012-05-01 International Business Machines Corporation Self-dicing chips using through silicon vias
WO2012106223A2 (en) 2011-02-01 2012-08-09 Henkel Corporation Pre-cut wafer applied underfill film on dicing tape
CN103415917A (zh) 2011-02-01 2013-11-27 汉高公司 施加有底部填料膜的预切割的晶片
US8735772B2 (en) 2011-02-20 2014-05-27 Electro Scientific Industries, Inc. Method and apparatus for improved laser scribing of opto-electric devices
US9266192B2 (en) 2012-05-29 2016-02-23 Electro Scientific Industries, Inc. Method and apparatus for processing workpieces
SG11201510385YA (en) * 2013-06-07 2016-01-28 Asti Holdings Ltd Systems and methods for automatically verifying correct die removal from film frames
US9224650B2 (en) * 2013-09-19 2015-12-29 Applied Materials, Inc. Wafer dicing from wafer backside and front side
JP6504750B2 (ja) * 2014-05-07 2019-04-24 株式会社ディスコ ウェーハの加工方法
KR20160057966A (ko) * 2014-11-14 2016-05-24 가부시끼가이샤 도시바 처리 장치, 노즐 및 다이싱 장치
DE102016109720B4 (de) * 2016-05-25 2023-06-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
JP6979296B2 (ja) * 2017-07-28 2021-12-08 株式会社ディスコ 切削方法
JP7009027B2 (ja) * 2017-09-08 2022-01-25 株式会社ディスコ ウェーハの加工方法
CN108817700B (zh) * 2018-09-04 2020-08-14 京东方科技集团股份有限公司 保护膜及激光切割方法
JP7460386B2 (ja) * 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法
US20240071828A1 (en) * 2022-08-31 2024-02-29 Texas Instruments Incorporated Methods of separating semiconductor dies
CN117212736B (zh) * 2023-11-09 2024-01-23 苏州高视半导体技术有限公司 用于半导体暗场检测的照明装置以及检测系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2832184B2 (ja) 1996-08-08 1998-12-02 直江津電子工業株式会社 シリコン半導体デスクリート用ウエハの製造方法
JP4387007B2 (ja) * 1999-10-26 2009-12-16 株式会社ディスコ 半導体ウェーハの分割方法
US6676878B2 (en) 2001-01-31 2004-01-13 Electro Scientific Industries, Inc. Laser segmented cutting
US7157038B2 (en) 2000-09-20 2007-01-02 Electro Scientific Industries, Inc. Ultraviolet laser ablative patterning of microstructures in semiconductors
US20020033558A1 (en) 2000-09-20 2002-03-21 Fahey Kevin P. UV laser cutting or shape modification of brittle, high melting temperature target materials such as ceramics or glasses
JP4256115B2 (ja) * 2002-05-28 2009-04-22 富士通マイクロエレクトロニクス株式会社 マーク認識方法及び半導体装置の製造方法
JP2004022936A (ja) 2002-06-19 2004-01-22 Disco Abrasive Syst Ltd 半導体ウエーハの分割方法および分割装置
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
JP2004322168A (ja) * 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP4479402B2 (ja) * 2004-07-29 2010-06-09 株式会社デンソー ダイシングラインの位置決め方法
JP2006108273A (ja) * 2004-10-04 2006-04-20 Disco Abrasive Syst Ltd ウエーハの分割方法および分割装置
US20060154385A1 (en) * 2005-01-07 2006-07-13 Ravinder Aggarwal Fabrication pathway integrated metrology device
US20060243711A1 (en) * 2005-04-29 2006-11-02 Robert Paradis System and method for aligning a wafer processing system in a laser marking system

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693941A (zh) * 2011-03-25 2012-09-26 南茂科技股份有限公司 晶圆切割制程
CN102693941B (zh) * 2011-03-25 2014-04-30 南茂科技股份有限公司 晶圆切割制程
CN103050586A (zh) * 2011-10-13 2013-04-17 三星电子株式会社 切割采用陶瓷衬底的发光元件封装件以及多层物体的方法
CN105321880A (zh) * 2014-07-28 2016-02-10 株式会社迪思科 晶片的加工方法
CN105321880B (zh) * 2014-07-28 2020-06-19 株式会社迪思科 晶片的加工方法
CN107127462A (zh) * 2016-02-29 2017-09-05 施乐公司 用于在未支撑层中烧蚀开口的方法
CN105742244A (zh) * 2016-03-31 2016-07-06 吉林华微电子股份有限公司 硅片裂片崩边阻断方法
CN108788487A (zh) * 2017-04-26 2018-11-13 先进科技新加坡有限公司 衬底切割控制与检查
CN109473396A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473392A (zh) * 2017-09-08 2019-03-15 株式会社迪思科 晶片的加工方法
CN109473396B (zh) * 2017-09-08 2023-06-23 株式会社迪思科 晶片的加工方法
CN109473392B (zh) * 2017-09-08 2023-07-07 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
JP2009538538A (ja) 2009-11-05
GB2452181A (en) 2009-02-25
DE112007001281T5 (de) 2009-04-02
GB0821329D0 (en) 2008-12-31
US20070275541A1 (en) 2007-11-29
US7494900B2 (en) 2009-02-24
WO2007140144A3 (en) 2008-01-24
WO2007140144A2 (en) 2007-12-06
US20090155935A1 (en) 2009-06-18
TW200807534A (en) 2008-02-01
KR20090013205A (ko) 2009-02-04

Similar Documents

Publication Publication Date Title
CN101490812A (zh) 背面晶圆切割
JP6078272B2 (ja) ウエーハの加工方法
US9881828B2 (en) Wafer processing method
US10702946B2 (en) Substrate processing method
JP4694845B2 (ja) ウエーハの分割方法
US9831128B2 (en) Method of processing a substrate
US20070155131A1 (en) Method of singulating a microelectronic wafer
US9941166B2 (en) Method of processing a substrate
CN103084950B (zh) 晶片加工方法
KR101661776B1 (ko) 광디바이스 웨이퍼의 가공 방법
US20150357242A1 (en) Wafer processing method
US9698301B2 (en) Wafer processing method
US20180015569A1 (en) Chip and method of manufacturing chips
US20170207181A1 (en) Wafer processing method
JP2018098296A (ja) ウェーハの加工方法
KR20180050225A (ko) 웨이퍼의 가공 방법
CN102117770B (zh) 支撑与握持半导体晶片的支撑结构的形成方法
KR20180048376A (ko) 웨이퍼의 가공 방법
KR20050031927A (ko) 반도체 웨이퍼의 가공 방법
KR102257264B1 (ko) 스크래치 검출 방법
US20220331899A1 (en) Method of processing a substrate and system for processing a substrate
KR20190020615A (ko) 가공 방법
JP2021107879A (ja) ディスプレイパネルの製造方法
US6281031B1 (en) Method of severing a semiconductor wafer
JP5181209B2 (ja) 半導体ウエハのダイシング方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication