CN101467212A - 管理存储器装置的行为的方法和设备 - Google Patents

管理存储器装置的行为的方法和设备 Download PDF

Info

Publication number
CN101467212A
CN101467212A CNA2007800213082A CN200780021308A CN101467212A CN 101467212 A CN101467212 A CN 101467212A CN A2007800213082 A CNA2007800213082 A CN A2007800213082A CN 200780021308 A CN200780021308 A CN 200780021308A CN 101467212 A CN101467212 A CN 101467212A
Authority
CN
China
Prior art keywords
storer
power supply
power
behavior
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800213082A
Other languages
English (en)
Inventor
法里博尔兹·弗朗姬·鲁帕尔瓦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN201410113853.6A priority Critical patent/CN103903642B/zh
Publication of CN101467212A publication Critical patent/CN101467212A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Abstract

本发明揭示一种管理存储器装置中存储器的功率消耗的方法，其包含：确定所述装置是否由可耗尽电源来供电；以及如果确定所述装置由可耗尽电源来供电，那么改变所述存储器的行为以调节所述存储器所消耗的功率。

Description

管理存储器装置的行为的方法和设备
技术领域
本发明大体上涉及存储器装置，且明确地说，涉及管理快闪存储器装置的行为，包含快闪存储器装置中的功率消耗折衷。
背景技术
快闪存储器装置已发展成用于各种电子应用的非易失性存储器的普及来源。快闪存储器装置通常使用单晶体管存储器单元，其允许高存储器密度、高可靠性以及低功率消耗。快闪存储器的常见用途包含便携型计算机、个人数字助理(PDA)、数码相机、便携型音乐播放器和蜂窝式电话。通常可将程序代码、系统数据(例如基本输入/输出系统(basic input/output system，BIOS))以及其它固件存储在快闪存储器装置中。许多电子装置均设计有单个快闪存储器装置。
两种常见类型的快闪存储器阵列结构是“与非”和“或非”结构，由于每一结构的基本存储器单元配置分别类似于基本“与非”或“或非”门电路而这样称呼。在“或非”阵列结构中，存储器阵列的浮动栅极存储器单元布置成矩阵。所述阵列矩阵的每一浮动栅极存储器单元的栅极逐行连接到字选择线(字线)，且其漏极连接到列位线。每一浮动栅极存储器单元的源极通常连接到共用源极线。“或非”结构浮动栅极存储器阵列由行解码器存取，所述行解码器通过选择连接到一行浮动栅极存储器单元的栅极的字线而激活所述行浮动栅极存储器单元。所述行选定存储器单元接着通过在编程状态或未编程状态下使不同的电流从所连接的源极线流动到所连接的列位线来将其所存储的数据值放置在列位线上。
“与非”阵列结构也将其浮动栅极存储器单元阵列布置成矩阵，使得所述阵列的每一浮动栅极存储器单元的栅极逐行连接到字线。然而，每一存储器单元不直接连接到源极线和列位线。而是，所述阵列的存储器单元以串的形式布置在一起，通常每串8个、16个、32个或更多存储器单元，其中所述串中的存储器单元在共用源极线与列位线之间串联连接在一起(源极到漏极)。接着“与非”结构浮动栅极存储器阵列由行解码器存取，所述行解码器通过选择连接到一行浮动栅极存储器单元的栅极的字选择线而激活所述行浮动栅极存储器单元。此外，还驱动连接到每一串的未选定存储器单元的栅极的字线。然而，每一串的未选定存储器单元通常由较高栅极电压来驱动，以便将其作为传输晶体管(pass transistor)来操作，并允许其以不受其所存储的数据值限制的方式来传输电流。电流接着穿过串联连接串的每一浮动栅极存储器单元而从源极线流动到列位线，仅受每一串的选定要读取的存储器单元限制，从而将所述行选定存储器单元的当前经编码的所存储数据值放置在列位线上。
上文所论述类型的“与非”快闪存储器阵列结构通常如(例如)转让给美光科技有限公司(Micron Technology，Inc.)的第6,975,538号美国专利和第6,977,842号美国专利中所论述而为人们已知，所述专利的全文以引用的方式并入本文中。
由于相对较低成本下的潜在较高存储器密度，“与非”快闪存储器装置越来越多地在消费型电子设备中使用。为了获得越来越高的容量，系统设计者将越来越多的电路小片放置在同一封装中以获得那些所需密度。双电路小片封装以及四电路小片封装增加了密度，但它们也会由于电流消耗和噪声而造成问题。环境因素也可能不断地影响存储器装置的操作，尤其是那些具有高封装密度的存储器装置的操作。
视环境因素而定，消费型装置(例如所描述的消费型装置)还具有系统设计者可能关注的操作模式。举例来说，手持型装置可具有两种操作模式：第一操作模式，用于将装置插入插座中且不需担心功率耗尽的高性能操作；以及第二操作模式，用于使用电池且峰值电流和功率的耗尽成问题的模式。
“与非”存储器具有消耗大量电流的操作循环。可减小此些电流峰值，但会不利地影响存储器的性能。通过将限制电流的电路放置在某些循环的充电路径中，可控制最大电流。然而，将所述量的电流传输到需要所述电流的节点会花费较长的时间。而且，如先前所提及，出售给系统设计者的装置可能包含多个堆叠式“与非”快闪存储器。在那些情况下，峰值电流累加且对系统造成显著问题。在以四堆叠形式使用电路小片的系统中，总峰值电流变为四倍。系统设计者可能需要较小的峰值电流，其可能会不利地影响装置性能。
因此，此项技术中需要一种经改进的用于根据环境影响(例如集成电路中的功率消耗)来管理集成电路装置的操作的方法和设备，所述集成电路装置例如是具有快闪存储器装置的存储器装置，作为存储器装置的一个实例。
发明内容
无
附图说明
从下文参看附图而提供的本发明的以下详细描述内容中，将更容易理解本发明的前述和其它优点和特征，其中：
图1是根据本发明的方法的流程图；
图2是包含根据本发明而构造的存储器的第一示范性便携型装置的框图；
图3是包含根据本发明而构造的多个存储器的第二示范性便携型装置的框图；
图4A、图4B和图4C是根据本发明而构造的存储器的框图；
图5是包含根据本发明而构造的多个存储器的第三示范性便携型装置的框图；以及
图6是包含根据本发明而构造的多个存储器的第四示范性便携型装置的框图。
具体实施方式
在以下详细描述内容中，参看附图，所述附图形成本发明的一部分，并以图解方式展示可实践本发明的具体实施例。以充分的细节描述这些实施例，是为了使所属领域的技术人员能够实践本发明，且应理解，可利用其它实施例，且可在不脱离本发明的精神和范围的情况下，作结构、逻辑和电性改变。所描述的处理步骤的进行示范了本发明的实施例；然而，步骤序列不限于本文所陈述的步骤序列，而是可按此项技术中已知的方式进行改变，必需按一定次序发生的步骤除外。而且，尽管参考快闪存储器装置来描述本发明，但本发明还可与需要操作管理(例如功率管理)的其它集成电路一起使用。在随后的描述内容中，使用如何对集成电路装置(例如存储器装置)进行供电的环境影响来影响所述装置的操作。然而，本发明不限于将如何对装置进行供电作为环境影响，可将其它环境影响，例如温度、湿度、电源或其它噪声条件、压力、电磁干扰(EMI)以及可能影响集成电路操作的其它环境参数用作用于改变集成电路操作的感测参数。
根据本发明的示范性实施例，一种用于管理存储器装置中存储器的功率消耗的方法的技术包含：确定所述装置是否由可耗尽电源来供电；以及如果确定所述装置由可耗尽电源来供电，那么改变所述存储器的行为，以调节功率消耗。此外，根据本发明的示范性实施例，一种管理存储器装置中存储器的功率消耗的方法包含：确定所述装置是否由依赖于电流的电源(current-dependent power supply)来供电；以及如果确定所述装置由依赖于电流的电源来供电，那么改变所述存储器的行为，以降低功率消耗。用户(例如系统设计者)可通过将根据装置如何被供电而选择的操作控制参数存储在所述装置内来预定待改变的行为。
现参看图式，其中相同标号表示相同元件，图1是流程图，其描述根据本发明示范性实施例的管理快闪存储器装置(例如“与非”快闪存储器装置)的功率消耗的方法。在步骤110，确定电路(图2和图3)针对快闪存储器装置确定所述装置的电源是可耗尽电源130(例如电池)还是非可耗尽电源140(例如壁式插座电源或计算机连接)。非可耗尽电源140还可通过可耗尽电源130将功率供应给“与非”快闪存储器装置，例如在电池或其它类型可耗尽电源的充电或再充电期间所发生的情况。这将被检测为非可耗尽电源140。
步骤120a在电源为可耗尽电源130时要求降低功率消耗。因此存储器的影响功率消耗的行为以某一方式改变，以降低功率消耗。这可(例如)通过减小“与非”快闪存储器210(图2)的写入操作的速度，或通过减小供应到“与非”快闪存储器210的最大电流来实现。这些实例只是可如何改变存储器的行为以降低功率消耗的两个非限制性实例。如果电源是非可耗尽电源140，那么允许不受限制的功率消耗(步骤120b)。如果需要的话，可在软件中实施前述步骤。
图2说明包含根据本发明而构造的“与非”快闪存储器210的第一示范性便携型存储器装置200。便携型存储器装置200包含第一电源接口230、第二电源接口240、“与非”快闪存储器210和确定电路220。“与非”快闪存储器210包含可由确定电路220存取的控制电路211，以及命令/配置寄存器212。
第一电源接口230用于将便携型存储器装置200连接到可耗尽电源130，而第二电源接口240用于将便携型存储器装置200连接到非可耗尽电源140。确定电路220确定哪一电源接口230、240正在实际接收用于便携型存储器装置200的功率。如果确定电路220检测到功率正通过第二电源接口240被接收，那么确定电路220不采取任何进一步行动，且允许“与非”快闪存储器210经由第二电源接口240从非可耗尽电源140汲取所有所需功率，以用于任何操作。
然而，如果确定电路220检测到功率正通过第一电源接口230被接收，那么确定电路220指示“与非”快闪存储器210内的控制电路211根据预定折衷条件而利用功率，用户将所述预定折衷条件作为操作参数存储为命令/配置寄存器212中的一个或一个以上值。控制电路211从命令/配置寄存器212中存取对应于预定折衷条件的一个或一个以上值，并指示“与非”快闪存储器210内的其它电路(未图示)相应地执行。如上文所论述，可(例如)通过控制写入命令时钟频率而减小“与非”快闪存储器210的写入操作的速度，或通过经由电流限制电路而减小供应到“与非”快闪存储器210的最大电流，来实现功率利用。
在替代实施例中，非可耗尽电源140可通过第一电源接口230来连接。举例来说，非可耗尽电源140可供应到可耗尽电源130并通过可耗尽电源130来供应，例如电池或其它类型的可耗尽电源的充电或再充电期间所发生的情况。在所述情况下，确定电路220还可通过第一接口230来检测非可耗尽电源140。
图3说明包含根据本发明而构造的多个“与非”快闪存储器310的第二示范性便携型存储器装置300。便携型存储器装置300包含第一电源接口330、第二电源接口340、确定电路320以及说明为第一、第二和第三“与非”快闪存储器310的多个“与非”快闪存储器。每一“与非”快闪存储器310均包含可由确定电路320存取的控制电路311，以及命令/配置寄存器312。
第一电源接口330用于将便携型存储器装置300连接到可耗尽电源130，而第二电源接口340用于将便携型存储器装置300连接到非可耗尽电源140。确定电路320确定哪一电源接口330、340正在接收用于便携型存储器装置300的功率。如果确定电路320检测到功率正通过第二电源接口340被接收，那么确定电路320不采取任何进一步行动，且允许“与非”快闪存储器310经由第二电源接口340从非可耗尽电源140汲取任何所需功率，以用于操作。
然而，如果确定电路320检测到功率正通过第一电源接口330从可耗尽电源130被接收，那么确定电路320指示每一“与非”快闪存储器310内的每一控制电路311根据预定折衷条件来利用功率，用户将所述预定折衷条件存储为每一命令/配置寄存器312中的一个或一个以上值。控制电路311从命令/配置寄存器312中存取对应于预定折衷条件的一个或一个以上值，并指示相应“与非”快闪存储器310内的其它电路(未图示)相应地执行。
如上文所论述，可(例如)通过控制写入命令时钟频率而减小所述多个“与非”快闪存储器310的写入操作的速度，或通过经由电流限制电路而减小供应到所述多个“与非”快闪存储器310的最大电流来实现功率消耗调节。另一折衷将是根据预定设定值在所述多个“与非”快闪存储器310之间划分功率。举例来说，受相应控制电路311控制，对“与非”快闪存储器310中的一者或一者以上的存取可能是不可存取的，或具有受限的可存取性。
在替代实施例中，非可耗尽电源140可通过第一电源接口330来连接。举例来说，非可耗尽电源140可供应到可耗尽电源130并通过可耗尽电源130来供应，例如电池或其它类型可耗尽电源的充电或再充电期间所发生的情况。在所述情况下，配置/命令寄存器320还可通过第一接口330来检测非可耗尽电源140。
图4A和图4B是根据本发明而构造的存储器210的框图。图4A展示为电流限制而构造的存储器，其中控制电路211接收来自确定电路220的确定结果，并存取命令/配置寄存器212中所存储的值，其中已经由线430对所述值进行预编程。控制电路211接着指令从电源接口230或电源接口240接收功率的电流限制电路410是否限制到达存储器210(未图示)的其它部分的功率。图4B展示为时序变更而构造的存储器，其中控制电路211接收来自确定电路220的确定结果，并存取命令/配置寄存器212中所存储的值，其中已经由线430对所述值进行预编程。控制电路211接着指令时钟420是否变更到达存储器210(未图示)的其它部分的时序。
图4C展示为电流限制和时序变更两者而构造的存储器，其中经由线430预编程在命令/配置寄存器212中的值允许控制电路211在确定电路220已确定可耗尽电源130正对便携型存储器装置200供电的情况下，确定是执行电流限制还是时序变更。在替代实施例中，可对存储器310使用类似的配置。
图5说明包含如图3所示的根据本发明而构造的多个“与非”快闪存储器310的第三示范性便携型存储器装置500。便携型存储器装置500包含如图3中那样编号且如上文所述的其它电路。便携型存储器装置500可通过第一电源接口535连接到依赖于电流的电源530，或通过第二电源接口545连接到不依赖于电流的电源540。
确定电路520确定哪一电源接口535、540正在接收用于便携型存储器装置500的功率。如果确定电路520检测到功率正通过第二电源接口545被接收，那么确定电路520不采取任何进一步行动，且允许“与非”快闪存储器310经由第二电源接口545从不依赖于电流的电源540汲取任何所需功率，以用于操作。
然而，如果确定电路520检测到功率正通过第一电源接口535从依赖于电流的电源530被接收，那么确定电路520指示每一“与非”快闪存储器310内的每一控制电路311根据预定折衷条件来利用功率，所述预定折衷条件存储为每一命令/配置寄存器312中的一个或一个以上值。如针对图3所述来实施“与非”快闪存储器310的另一控制。便携型存储器装置500的上述控制也将适用于单个存储器，如图2中针对“与非”快闪存储器210所说明。
在替代实施例中，不依赖于电流的电源540可通过第一电源接口535来连接。在所述情况下，配置/命令寄存器520还可通过第一接口535来检测不依赖于电流的电源540。
图6说明包含根据本发明而构造的多个存储器的第四示范性便携型装置的框图。便携型存储器装置600包含如图3中那样编号且如上文所述的其它电路。便携型存储器装置600可通过第一电源接口635连接到可耗尽或依赖于电流的电源630，或通过第二电源接口645连接到非可耗尽或不依赖于电流的电源640。此些电源类似于上文在图3和图5中所描述的电源。便携型存储器装置600与上文所述实施例的不同之处在于没有单独的确定电路，且当将便携型存储器装置600制造成允许针对任何电源条件或其它环境影响做出行为改变时，所述确定由用户(即系统设计者)做出。举例来说，当在便携型存储器装置600中使用多个“与非”快闪存储器310时，将会做出此确定。将预设每一“与非”快闪存储器310内的每一控制电路311，以根据预定折衷条件来利用功率，所述预定折衷条件存储为每一命令/配置寄存器312中的一个或一个以上值。
因此，系统设计者可从为了减小峰值电流而折衷性能的一系列预定操作点中进行选择，并将合适的操作值存储在命令/配置寄存器212、312的一个或一个以上位置中。这允许系统设计者依据一起使用的装置的数目或其它可能影响其系统设计的因素来调整电流分布。系统设计者还可依据装置的操作模式通过软件来改变折衷点的设定。举例来说，在检测到手持型装置正插入外部电源中后，软件可将内部设定值设置为最大性能设定值。此外，可从外部来源接收信号，所述信号指示功率是从可耗尽电源供应，还是从非可耗尽电源供应，还是从依赖于电流的或不依赖于电流的电源供应。
以此方式，装置可从计算机或另一平台下载信息，同时显示非常好的功能性。举例来说，当装置被拔出且正在电池模式下操作时，软件可通过提供较少的装置性能来改变设定值，以便更具功率效率。存在可进行这些折衷的其它模式；“与非”装置中的电流与编程速度比只是此折衷的一个实例。
虽然已结合目前已知的示范性实施例详细描述了本发明，但应容易地理解，本发明不限于此些所揭示的实施例。相反，可对本发明进行修改，以并入至此尚未描述但与本发明的精神和范围相称的任何数目的变化、变更、替代或等效布置。举例来说，便携型数字装置可以是便携型计算机、个人数字助理(PDA)、数码相机、便携型音乐播放器、蜂窝式电话或其它使用快闪存储器的装置。可耗尽电源130的非限制性实例包含电池、凝胶型或其它类型的电容器或超级电容器、太阳能电池或其它可耗尽电源。依赖于电流的电源530的非限制性实例包含调节器、变压器、交流电源适配器或其它功率转换装置。非可耗尽电源140或不依赖于电流的电源540的非限制性范例包含交流壁式插座、从计算机连接(例如USB连接)汲取的功率、或直流发电机。额外的折衷条件也将适用，且将设置适当的预定操作点。其它行为可能需要基于存储器装置的例如温度、含水量、电磁干扰(EMI)等环境而改变。此行为可由检测电路来检测，并根据所述检测而选择预存储的操作参数，以在所检测到的环境影响下选择所述装置的操作条件。或者，用户(例如系统设计者)可根据装置的所需用途，在预存储的操作参数之间进行选择。
而且，便携型存储器装置300和便携型存储器装置500不限于所展示的三个“与非”快闪存储器310。可使用任何多个“与非”快闪存储器，包含具有两个存储器的双堆叠和具有四个存储器的四堆叠。本发明还可用于其它类型的存储器和存储器装置，或其它需要功率管理或需要所消耗的电流与操作速度之间的折衷的集成电路。
如所描述，尽管已针对存储器装置而描述了本发明，但本发明可与任何集成电路装置一起使用，只要所述集成电路装置含有可由环境影响检测电路或用户根据环境使用条件而选择的预存储的操作参数。
因而，不应将本发明视为受以上描述内容限制，本发明仅受所附权利要求书的范围限制。

Claims (70)

1.一种管理存储器装置中存储器的功率消耗的方法，其包括：
确定所述装置是否由可耗尽电源来供电；以及
如果确定所述装置由可耗尽电源来供电，那么改变所述存储器的行为，以调节所述存储器所消耗的功率。
2.根据权利要求1所述的方法，其进一步包括：
确定所述装置是否由非可耗尽电源来供电；以及
如果所述装置由所述非可耗尽电源来供电，那么不改变所述存储器的所述行为。
3.根据权利要求2所述的方法，其中所述改变步骤包括减小所述存储器的写入操作的速度。
4.根据权利要求2所述的方法，其中所述改变步骤包括减小供应到所述存储器的最大电流。
5.根据权利要求2所述的方法，其中所述改变步骤包括预设所述存储器装置的预定条件。
6.根据权利要求2所述的方法，其中所述存储器包括快闪存储器。
7.根据权利要求6所述的方法，其中所述快闪存储器包括“与非”快闪存储器。
8.一种存储器装置，其包括：
存储器以及用于操作所述存储器以读取、写入和擦除数据的相关联电路；
检测电路，其用于确定所述存储器和相关联电路是否由可耗尽电源来供电；以及
控制电路，其耦合到所述检测电路，用于在确定所述存储器和相关联电路由可耗尽电源供电的情况下改变所述存储器和相关联电路的行为，以调节功率消耗。
9.根据权利要求8所述的装置，其中，如果所述装置由非可耗尽电源供电，那么所述控制电路不改变所述存储器和相关联电路的所述行为。
10.根据权利要求9所述的装置，其中所述控制电路通过减小所述存储器的写入操作的速度来改变所述存储器的所述行为。
11.根据权利要求9所述的装置，其中所述控制电路通过减小供应到所述存储器和相关联电路的电流来改变所述存储器的所述行为。
12.根据权利要求9所述的装置，其中所述控制电路通过设置折衷参数的预定操作点来改变所述存储器的所述行为。
13.根据权利要求9所述的装置，其进一步包括：
第一电源接口，其用于将所述装置耦合到所述可耗尽电源；以及
第二电源接口，其用于将所述装置耦合到所述非可耗尽电源。
14.根据权利要求9所述的装置，其进一步包括：
电源接口，其用于将所述装置耦合到所述可耗尽电源和所述非可耗尽电源。
15.根据权利要求8所述的装置，其进一步包括多个存储器。
16.根据权利要求15所述的装置，其中所述控制电路通过在所述多个存储器之间划分来自所述可耗尽电源的功率来改变所述存储器的所述行为。
17.根据权利要求15所述的装置，其中所述多个存储器包括双堆叠或四堆叠中的一者。
18.根据权利要求9所述的装置，其中所述存储器包括快闪存储器。
19.根据权利要求18所述的装置，其中所述快闪存储器包括“与非”快闪存储器。
20.一种存储器装置，其包括：
存储器；
检测电路，其用于确定所述装置是否由可耗尽电源来供电；
配置/命令寄存器，其用于存储对应于预定操作点的值；以及
控制电路，其耦合到所述检测电路和所述配置/命令寄存器，用于在确定所述装置由可耗尽电源供电的情况下，使用来自所述配置/命令寄存器的值来变更所述存储器的预定操作点。
21.一种存储器装置，其包括：
存储器；
用于确定所述装置是否由可耗尽电源来供电的构件；以及
用于在确定所述装置由可耗尽电源供电的情况下改变所述存储器的行为的构件。
22.根据权利要求21所述的装置，其进一步包括用于在所述装置由非可耗尽电源供电的情况下允许所述存储器消耗不受限功率的构件。
23.根据权利要求22所述的装置，其中所述用于改变所述存储器的所述行为的构件进一步包括用于减小所述存储器的写入操作的速度的构件。
24.根据权利要求22所述的装置，其中所述用于改变所述存储器的所述行为的构件进一步包括用于减小供应到所述存储器的最大电流的构件。
25.根据权利要求22所述的装置，其进一步包括：
用于将所述装置耦合到所述可耗尽电源的第一功率构件；以及
用于将所述装置耦合到所述非可耗尽电源的第二功率构件。
26.根据权利要求22所述的装置，其进一步包括：
用于将所述装置耦合到所述可耗尽电源和所述非可耗尽电源的构件。
27.根据权利要求22所述的装置，其中所述存储器包括快闪存储器。
28.根据权利要求27所述的装置，其中所述快闪存储器包括“与非”快闪存储器。
29.一种管理存储器装置中存储器的功率消耗的方法，其包括：
接收指示所述装置由可耗尽电源供电的信号；以及
改变所述存储器的行为，以调节所述存储器所消耗的功率。
30.根据权利要求29所述的方法，其中所述改变步骤包括减小所述存储器的写入操作的速度。
31.根据权利要求29所述的方法，其中所述改变步骤包括减小供应到所述存储器的最大电流。
32.根据权利要求29所述的方法，其中所述改变步骤包括预设所述存储器装置的预定条件。
33.根据权利要求29所述的方法，其中所述改变步骤包括关闭所述存储器装置。
34.根据权利要求29所述的方法，其中所述存储器包括快闪存储器。
35.根据权利要求34所述的方法，其中所述快闪存储器包括“与非”快闪存储器。
36.一种管理存储器装置中存储器的功率消耗的方法，其包括：
确定所述装置是否由依赖于电流的电源来供电；以及
如果确定所述装置由依赖于电流的电源供电，那么改变所述存储器的行为，以调节所述存储器所消耗的功率。
37.根据权利要求36所述的方法，其进一步包括：
确定所述装置是否由不依赖于电流的电源来供电；以及
如果所述装置由所述不依赖于电流的电源供电，那么不改变所述存储器的所述行为。
38.根据权利要求37所述的方法，其中所述改变步骤包括以下各项中的一者：减小所述存储器的写入操作的速度、减小供应到所述存储器的最大电流、或预设所述存储器装置的预定条件。
39.一种存储器装置，其包括：
存储器以及用于操作所述存储器以读取、写入和擦除数据的相关联电路；
检测电路，其用于确定所述存储器和相关联电路是否由依赖于电流的电源来供电；以及
控制电路，其耦合到所述检测电路，用于在确定所述存储器和相关联电路由依赖于电流的电源供电的情况下改变所述存储器和相关联电路的行为，以调节功率消耗。
40.根据权利要求39所述的装置，其中，如果所述装置由不依赖于电流的电源供电，那么所述控制电路不改变所述存储器和相关联电路的所述行为。
41.根据权利要求40所述的装置，其中所述控制电路通过以下各项中的一者来改变所述存储器的行为：减小所述存储器的写入操作的速度、减小供应到所述存储器和相关联电路的电流、或设置折衷参数的预定操作点。
42.根据权利要求40所述的装置，其进一步包括：
第一电源接口，其用于将所述装置耦合到所述依赖于电流的电源；以及
第二电源接口，其用于将所述装置耦合到所述不依赖于电流的电源。
43.根据权利要求40所述的装置，其进一步包括：
电源接口，其用于将所述装置耦合到所述依赖于电流的电源和所述不依赖于电流的电源。
44.根据权利要求39所述的装置，其进一步包括多个存储器。
45.根据权利要求44所述的装置，其中所述控制电路通过在所述多个存储器之间划分来自所述依赖于电流的电源的电流来改变所述存储器的所述行为。
46.根据权利要求44所述的装置，其中所述多个存储器包括双堆叠或四堆叠中的一者。
47.一种存储器装置，其包括：
存储器；
检测电路，其用于确定所述装置是否由依赖于电流的电源来供电；
配置/命令寄存器，其用于存储对应于预定操作点的值；以及
控制电路，其耦合到所述检测电路和所述配置/命令寄存器，用于在确定所述装置由依赖于电流的电源供电的情况下，使用来自所述配置/命令寄存器的值来变更所述存储器的预定操作点。
48.一种存储器装置，其包括：
存储器；
用于确定所述装置是否由依赖于电流的电源来供电的构件；以及
用于在确定所述装置由依赖于电流的电源供电的情况下改变所述存储器的行为的构件。
49.根据权利要求48所述的装置，其进一步包括用于在所述装置由不依赖于电流的电源供电的情况下允许所述存储器消耗不受限功率的构件。
50.根据权利要求49所述的装置，其进一步包括：
用于将所述装置耦合到所述依赖于电流的电源和所述不依赖于电流的电源的构件。
51.一种管理存储器装置中存储器的功率消耗的方法，其包括：
接收指示所述装置由依赖于电流的电源供电的信号；以及
改变所述存储器的行为，以调节所述存储器所消耗的功率。
52.根据权利要求51所述的方法，其中所述改变步骤包括以下各项中的一者：减小所述存储器的写入操作的速度、减小供应到所述存储器的最大电流、预设所述存储器装置的预定条件、或关闭所述存储器装置。
53.一种管理集成电路装置的行为的方法，其包括：
检测所述集成电路装置的环境条件；以及
根据所述所检测到的环境条件来改变所述集成电路装置的行为。
54.根据权利要求53所述的方法，其中所述集成电路装置包括存储器装置。
55.根据权利要求54所述的方法，其中所述存储器装置包括快闪存储器。
56.根据权利要求53所述的方法，其中所述环境条件包括选自由以下各项组成的群组的条件：温度、湿度、噪声、压力、电磁干扰(EMI)和功率。
57.一种集成电路装置，其包括：
检测器，其用于检测所述集成电路装置的环境影响；
配置/命令寄存器，其用于存储对应于所述集成电路装置的预定操作状态的值；以及
控制电路，其耦合到所述配置/命令寄存器，用于使用来自所述配置/命令寄存器的值根据检测到的环境影响来选择所述集成电路装置的预定操作状态。
58.根据权利要求57所述的方法，其中所述集成电路装置包括存储器装置。
59.根据权利要求58所述的方法，其中所述存储器装置包括快闪存储器。
60.根据权利要求57所述的方法，其中所述环境条件包括选自由以下各项组成的群组的条件：温度、湿度、噪声、压力、电磁干扰(EMI)和功率。
61.一种管理集成电路装置的行为的方法，其包括：
设置操作参数以改变所述集成电路装置的行为；
检测所述集成电路装置的环境条件；以及
根据所述操作参数来改变所述集成电路装置的所述行为。
62.根据权利要求61所述的方法，其中所述集成电路装置包括存储器装置。
63.根据权利要求62所述的方法，其中所述存储器装置包括快闪存储器。
64.根据权利要求61所述的方法，其中所述环境条件包括选自由以下各项组成的群组的条件：温度、湿度、噪声、压力、电磁干扰(EMI)和功率。
65.一种集成电路装置，其包括：
配置/命令寄存器，其用于存储对应于所述集成电路装置的预定操作状态的值；以及
控制电路，其耦合到所述配置/命令寄存器，用于使用来自所述配置/命令寄存器的值来选择所述集成电路装置的预定操作状态。
66.根据权利要求65所述的方法，其中所述集成电路装置包括存储器装置。
67.根据权利要求66所述的方法，其中所述存储器装置包括快闪存储器。
68.根据权利要求65所述的方法，其中根据期望的环境条件来设置所述预定操作状态。
69.根据权利要求68所述的方法，其中所述环境条件包括选自由以下各项组成的群组的条件：温度、湿度、噪声、压力、电磁干扰(EMI)和功率。
70.根据权利要求68所述的方法，其中所述集成电路装置包括多个存储器。
CNA2007800213082A 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备 Pending CN101467212A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410113853.6A CN103903642B (zh) 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/449,754 2006-06-09
US11/449,754 US7512029B2 (en) 2006-06-09 2006-06-09 Method and apparatus for managing behavior of memory devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201410113853.6A Division CN103903642B (zh) 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备

Publications (1)

Publication Number Publication Date
CN101467212A true CN101467212A (zh) 2009-06-24

Family

ID=38832337

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410113853.6A Active CN103903642B (zh) 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备
CNA2007800213082A Pending CN101467212A (zh) 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410113853.6A Active CN103903642B (zh) 2006-06-09 2007-06-06 管理存储器装置的行为的方法和设备

Country Status (7)

Country Link
US (4) US7512029B2 (zh)
EP (2) EP2284837B1 (zh)
JP (1) JP2009540432A (zh)
KR (2) KR101202470B1 (zh)
CN (2) CN103903642B (zh)
TW (1) TWI347608B (zh)
WO (1) WO2007145967A2 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954359B2 (en) 2012-07-22 2018-04-24 Memblaze Technology (Beijing) Co., Ltd. Power supply circuit and power supply method
CN112133352A (zh) * 2019-06-25 2020-12-25 美光科技公司 可编程峰值功率管理

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7512029B2 (en) 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7830719B2 (en) * 2008-02-21 2010-11-09 Infineon Technologies Ag Power dependent memory access
US8103830B2 (en) * 2008-09-30 2012-01-24 Intel Corporation Disabling cache portions during low voltage operations
US8725928B1 (en) 2008-12-17 2014-05-13 Micron Technology, Inc. Method and apparatus for configuring write performance for electrically writable memory devices
US8254199B1 (en) * 2009-12-29 2012-08-28 Micron Technology, Inc. Multi-channel memory and power supply-driven channel selection
US8555095B2 (en) * 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
KR101116802B1 (ko) * 2011-10-25 2012-02-28 (주) 위즈네트 저전력 소모를 위한 듀얼 스택 모듈 제어 장치
US8938630B2 (en) 2012-07-30 2015-01-20 Micron Technology, Inc. Apparatus power control
US9557800B2 (en) 2012-08-31 2017-01-31 Micron Technology, Inc. Sequence power control
US9417685B2 (en) 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
US9443600B2 (en) * 2013-03-28 2016-09-13 Intel Corporation Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
JP6184807B2 (ja) * 2013-09-03 2017-08-23 シャープ株式会社 情報処理装置、および制御プログラム
KR102138936B1 (ko) 2013-11-11 2020-07-28 삼성전자주식회사 전력 공급 장치 및 그것을 이용한 전력 공급 방법
US9594516B2 (en) 2014-02-14 2017-03-14 Sony Semiconductor Solutions Corporation Memory device with variable trim parameters
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
KR102349422B1 (ko) 2015-01-28 2022-01-10 삼성전자 주식회사 메모리 컨트롤러의 동작 방법 및 메모리 컨트롤러를 포함하는 반도체 저장장치

Family Cites Families (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4176551A (en) * 1978-10-10 1979-12-04 Rca Corporation Fiber-optic thermometer
JPS56127219A (en) * 1980-03-10 1981-10-05 Mitsubishi Electric Corp Power switching system of computer by temperature monitoring control
JPS6061992A (ja) * 1983-09-14 1985-04-09 Nec Corp 擬似スタティックメモリ
JPH0642263B2 (ja) * 1984-11-26 1994-06-01 株式会社日立製作所 デ−タ処理装置
JPH0746515B2 (ja) * 1984-12-28 1995-05-17 日本電気株式会社 デコ−ダ回路
US4833646A (en) * 1985-03-04 1989-05-23 Lattice Semiconductor Corp. Programmable logic device with limited sense currents and noise reduction
US4785423A (en) * 1987-01-22 1988-11-15 Intel Corporation Current limited epld array
US4899272A (en) * 1987-10-23 1990-02-06 Chips & Technologies, Inc. Addressing multiple types of memory devices
JPH01190222A (ja) * 1988-01-25 1989-07-31 Sharp Corp 交直両用機器の自動節電方式
US5440518A (en) * 1991-06-12 1995-08-08 Hazani; Emanuel Non-volatile memory circuits, architecture and methods
US4984211A (en) * 1988-02-16 1991-01-08 Texas Instruments Incorporated Battery backup bus scheme for an ECL BiCMOS SRAM
JPH02201621A (ja) * 1989-01-31 1990-08-09 Toshiba Corp パーソナルコンピュータ
JPH02257319A (ja) * 1989-03-30 1990-10-18 Toshiba Corp メモリ駆動装置
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
US5005157A (en) * 1989-11-13 1991-04-02 Chips & Technologies, Inc. Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
JPH05233551A (ja) * 1992-02-21 1993-09-10 Toshiba Corp ポータブルコンピュータ
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JPH07122064A (ja) * 1993-10-22 1995-05-12 Toshiba Corp 半導体装置
US5721860A (en) * 1994-05-24 1998-02-24 Intel Corporation Memory controller for independently supporting synchronous and asynchronous DRAM memories
JPH08129511A (ja) * 1994-09-05 1996-05-21 Canon Inc メモリのバックアップ方法及びメモリのバックアップ回路並びに該回路を有するファクシミリ装置
JP3302847B2 (ja) 1994-12-02 2002-07-15 富士通株式会社 記憶装置
KR0172234B1 (ko) * 1995-03-24 1999-03-30 김주용 셀프 리프레쉬 주기 조절장치
JP3075957B2 (ja) * 1995-05-30 2000-08-14 株式会社東芝 コンピュータシステム
US5805473A (en) * 1995-08-30 1998-09-08 International Business Machines Corporation PCMCIA voltage loss detection
JPH09138716A (ja) * 1995-11-14 1997-05-27 Toshiba Corp 電子計算機
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
US5717644A (en) * 1996-10-09 1998-02-10 International Business Machines Corporation Apparatus for varying the refresh rate for a DRAM in response to variation in operating voltages and method thereof
JPH10187302A (ja) * 1996-12-26 1998-07-14 Toshiba Corp データ記憶システム及び同システムに適用する電力節約方法
US5805517A (en) * 1996-12-27 1998-09-08 Intel Corporation Self-calibrating address transition detection scheme
US5943263A (en) 1997-01-08 1999-08-24 Micron Technology, Inc. Apparatus and method for programming voltage protection in a non-volatile memory system
US5801987A (en) * 1997-03-17 1998-09-01 Motorola, Inc. Automatic transition charge pump for nonvolatile memories
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US6215725B1 (en) * 1997-07-23 2001-04-10 Sharp Kabushiki Kaisha Clock-synchronized memory
US5912845A (en) * 1997-09-10 1999-06-15 Macronix International Co., Ltd. Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage
JP2000132283A (ja) * 1998-10-21 2000-05-12 Nec Corp 半導体記憶装置の消費電力低減方法
US6151262A (en) * 1998-10-28 2000-11-21 Texas Instruments Incorporated Apparatus, system and method for control of speed of operation and power consumption of a memory
JP2000163961A (ja) * 1998-11-26 2000-06-16 Mitsubishi Electric Corp 同期型半導体集積回路装置
US6182232B1 (en) * 1999-01-29 2001-01-30 Micron Electronics, Inc. Power and thermal management based on a power supply output
US6643081B1 (en) * 1999-08-20 2003-11-04 Seagate Technology Llc Thermally compensated data handling system using aperiodic temperature readings
JP2002032990A (ja) * 2000-07-17 2002-01-31 Mitsubishi Electric Corp 半導体記憶装置
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
JP4817510B2 (ja) * 2001-02-23 2011-11-16 キヤノン株式会社 メモリコントローラ及びメモリ制御装置
JP4694040B2 (ja) * 2001-05-29 2011-06-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US6438057B1 (en) * 2001-07-06 2002-08-20 Infineon Technologies Ag DRAM refresh timing adjustment device, system and method
US6735137B2 (en) * 2001-12-12 2004-05-11 Hynix Semiconductor Inc. Semiconductor memory device employing temperature detection circuit
US7076674B2 (en) * 2001-12-19 2006-07-11 Hewlett-Packard Development Company L.P. Portable computer having dual clock mode
JP2003196149A (ja) * 2001-12-26 2003-07-11 Matsushita Electric Ind Co Ltd メモリ制御装置
JP2003308138A (ja) * 2002-04-18 2003-10-31 Toshiba Corp 電子機器および電子機器の駆動制御方法
US6762093B2 (en) 2002-08-21 2004-07-13 Micron Technology, Inc. High coupling floating gate transistor
US7339822B2 (en) * 2002-12-06 2008-03-04 Sandisk Corporation Current-limited latch
US7028197B2 (en) * 2003-04-22 2006-04-11 Lsi Logic Corporation System and method for electrical power management in a data processing system using registers to reflect current operating conditions
US6975542B2 (en) 2003-05-08 2005-12-13 Micron Technology, Inc. NAND flash memory with improved read and verification threshold uniformity
US7046572B2 (en) * 2003-06-16 2006-05-16 International Business Machines Corporation Low power manager for standby operation of memory system
US20050044437A1 (en) * 2003-08-19 2005-02-24 Dunstan Robert A. Power conservation in the absence of AC power
US6977842B2 (en) 2003-09-16 2005-12-20 Micron Technology, Inc. Boosted substrate/tub programming for flash memories
US6975538B2 (en) 2003-10-08 2005-12-13 Micron Technology, Inc. Memory block erasing in a flash memory device
US6982905B2 (en) 2003-10-09 2006-01-03 Micron Technology, Inc. Method and apparatus for reading NAND flash memory array
JP4392590B2 (ja) * 2003-10-31 2010-01-06 ソニー株式会社 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
JP4264087B2 (ja) * 2003-11-28 2009-05-13 パナソニック株式会社 記録装置
US7155623B2 (en) * 2003-12-03 2006-12-26 International Business Machines Corporation Method and system for power management including local bounding of device group power consumption
JP3870189B2 (ja) * 2003-12-15 2007-01-17 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリアクセスに関する設定を行うデータ転送レート制御装置、情報処理装置、制御方法、プログラム、及び記録媒体
JP2005235384A (ja) * 2004-02-19 2005-09-02 Samsung Electronics Co Ltd ハードディスクドライブのアイドル動作モードの制御方法，ハードディスクの制御方法，ハードディスクドライブ，コンピュータ可読記録媒体
KR100594439B1 (ko) * 2004-06-18 2006-06-30 엘지전자 주식회사 메모리 제어를 이용한 휴대장치의 사용시간 연장 방법
US7154785B2 (en) * 2004-06-25 2006-12-26 Micron Technology, Inc. Charge pump circuitry having adjustable current outputs
US7196958B2 (en) 2004-08-31 2007-03-27 Micron Technology, Inc. Power efficient memory and cards
DE102004053316A1 (de) * 2004-11-04 2006-05-18 Infineon Technologies Ag Verfahren zur Ein- und Ausgabe von Betriebsparametern eines integrierten Halbleiterspeichers
DE102004053486B4 (de) * 2004-11-05 2011-06-22 Qimonda AG, 81739 Integrierter Halbleiterspeicher und Verfahren zum Betreiben eines integrierten Halbleiterspeichers
JP3963470B2 (ja) 2004-11-09 2007-08-22 株式会社東芝 携帯端末および当該端末の制御方法
US7193920B2 (en) * 2004-11-15 2007-03-20 Hynix Semiconductor Inc. Semiconductor memory device
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7581120B1 (en) * 2005-05-23 2009-08-25 National Semiconductor Corporation System and method for providing multi-point calibration of an adaptive voltage scaling system
US7215590B1 (en) * 2005-07-21 2007-05-08 Mindspeed Technologies, Inc. Semiconductor die with process variation compensated operating voltage
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
US7567462B2 (en) * 2006-11-16 2009-07-28 Micron Technology, Inc. Method and system for selectively limiting peak power consumption during programming or erase of non-volatile memory devices
JP4919775B2 (ja) * 2006-11-17 2012-04-18 株式会社東芝 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9954359B2 (en) 2012-07-22 2018-04-24 Memblaze Technology (Beijing) Co., Ltd. Power supply circuit and power supply method
CN112133352A (zh) * 2019-06-25 2020-12-25 美光科技公司 可编程峰值功率管理

Also Published As

Publication number Publication date
US20090161473A1 (en) 2009-06-25
US20070291570A1 (en) 2007-12-20
WO2007145967A3 (en) 2008-04-17
US7512029B2 (en) 2009-03-31
CN103903642B (zh) 2018-04-20
CN103903642A (zh) 2014-07-02
US8432765B2 (en) 2013-04-30
TW200832425A (en) 2008-08-01
JP2009540432A (ja) 2009-11-19
US20100195430A1 (en) 2010-08-05
EP2033193B1 (en) 2017-07-26
WO2007145967A2 (en) 2007-12-21
EP2033193A2 (en) 2009-03-11
KR20090020683A (ko) 2009-02-26
US8248881B2 (en) 2012-08-21
EP2284837A2 (en) 2011-02-16
EP2284837B1 (en) 2017-05-03
TWI347608B (en) 2011-08-21
EP2284837A3 (en) 2011-06-22
KR20110014647A (ko) 2011-02-11
US20120075948A1 (en) 2012-03-29
KR101202470B1 (ko) 2012-11-16
US7719917B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
CN101467212A (zh) 管理存储器装置的行为的方法和设备
JP4047375B2 (ja) フラッシュｅｅｐｒｏｍメモリの逐次プログラミング
CN102013272B (zh) 用于存储设备的可配置功率控制的系统、方法以及装置
CN102157203B (zh) 存储器电路及其操作方法
CN101354923B (zh) 电压转换器电路和具有该电路的快闪存储器件
CN106205682A (zh) 包括漏电流感测单元的半导体集成电路设备及其操作方法
US20120102310A1 (en) Memory system and reset method thereof
CN102568601B (zh) 多芯片封装及其操作方法
JP2008204935A (ja) 制御ルールがフレキシブルに拡張する機能を有する電池管理システムチップ
CN103280236A (zh) 非易失性fpga芯片
US20140169115A1 (en) Auxiliary power device and user system including the same
CN101904081B (zh) 用于专用集成电路核的多调压器电源递送系统
CN102890553A (zh) 内存及具有该内存的内存供电系统
US11121564B2 (en) Power supply device having hierarchical structure
CN202395500U (zh) 充电控制电路、耗材芯片及成像系统
KR102395442B1 (ko) 계층 구조의 전원 장치
CN102545334B (zh) 充电控制电路和方法、耗材芯片及成像系统
US8873295B2 (en) Memory and operation method thereof
JP2005143238A (ja) 電力供給システム
JP2021170857A (ja) 電力供給システム
JPH04229031A (ja) 電力制御回路および電力を集積回路へ供給する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20090624