CN101410943B - 用于形成金属绝缘体金属电容器的方法和结构 - Google Patents

用于形成金属绝缘体金属电容器的方法和结构 Download PDF

Info

Publication number
CN101410943B
CN101410943B CN2007800108669A CN200780010866A CN101410943B CN 101410943 B CN101410943 B CN 101410943B CN 2007800108669 A CN2007800108669 A CN 2007800108669A CN 200780010866 A CN200780010866 A CN 200780010866A CN 101410943 B CN101410943 B CN 101410943B
Authority
CN
China
Prior art keywords
insulator
conductive layer
length
capacitor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800108669A
Other languages
English (en)
Other versions
CN101410943A (zh
Inventor
R·伯拉姆
D·库尔伯格
K·道恩斯
E·埃斯胡恩
N·菲尔切恩菲尔德
何忠祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101410943A publication Critical patent/CN101410943A/zh
Application granted granted Critical
Publication of CN101410943B publication Critical patent/CN101410943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种改进的电容器，减小边缘缺陷和防止产出率破坏。本发明的第一实施例包括邻近导电层与绝缘体的界面的保护层，而本发明的第二实施例包括绝缘体上的保护层，所述绝缘体位于导电层上。

Description

用于形成金属绝缘体金属电容器的方法和结构
技术领域
本发明总体上涉及半导体器件，更具体地说涉及一种新的金属绝缘体金属(MIM)电容器及其制造方法。 
背景技术
因为芯片微型化需要多个无源元件的集成，因此金属绝缘体金属(MIM)电容器是重要的。电容器正好是这样一种无源器件。MIM电容器的优点包括减小的占用面积、较高的品质因数和较低的寄生效应。MIM电容器包括将两个金属层分开的绝缘体。与现有技术MIM电容器相关的一个缺点是在与顶金属层的界面处在绝缘体中发生的边缘缺陷。 
图1描绘了易于发生边缘缺陷的现有技术MIM电容器100。边缘缺陷过早地导致器件故障。因此，为了提高产出率，从MIM电容器中的顶部电极蚀刻消除顶部电极周边的边缘缺陷或弱的电介质是符合需要的。绝缘体104将两个导电层102分开。在绝缘体104与顶部导电层102的界面处的绝缘体104中发生边缘缺陷110。在避免边缘缺陷的努力中，开发了拉回化学(pullback chemistry)。这种拉回化学导致MIM电容器的绝缘体104在与顶部导电层102的界面处更厚。图2描绘了具有拉回的现有技术MIM电容器。 
图2描绘了具有拉回200的现有技术MIM电容器。该拉回化学导致MIM电容器200的顶部导电层102在导电层102与绝缘体104的界面处被拉回220。绝缘体104在与顶部导电层102的界面处更厚230。变厚的绝缘体104减小了边缘缺陷和也减小泄漏。泄漏减小提高了产出率。但是，具有拉回200的MIM电容器的一个缺点是这种结构仅仅与由低-K电介质如SiN构成的绝缘体104一起工作。但是，这种结构不与由高-K电介质构成的绝缘体104一起工作。所属领域的技术人员应当认识到，高-K电介质包括，但是不局限于以下材料：Ta2O5、Al2O3和HfO2。 
图3描绘了具有拉回的现有技术的MIM电容器，绝缘体由高-K 电介质300构成。绝缘体104′包括高-K电介质。该拉回化学不仅导致MIM电容器200的顶部导电层102在导电层102与绝缘体104的界面处被拉回220，而且在该界面处，MIM电容器具有薄的绝缘体104′。这种绝缘体104导致边缘缺陷和增加的泄漏。 
所需要的技术是一种改进的减小边缘缺陷并对所有电介质保持高产出率的MIM电容器。 
发明内容
本发明涉及一种电容器结构及用于形成该电容器结构的方法。 
第一实施例涉及一种电容器，包括导电层、绝缘体、导电层以及保护层。绝缘体位于导电层上，而导电层位于该绝缘体上。在该绝缘体与导电层的界面处，该绝缘体上的导电层的长度短于绝缘体的长度。该保护层邻近该绝缘体与底部导电层的界面。 
第二实施例涉及一种电容器，包括导电层、绝缘体、保护层以及导电层。绝缘体位于导电层上。该保护层位于该绝缘体上。该导电层位于保护层上，以及在该绝缘体与保护层的界面处，该导电层具有比绝缘体的长度更短的长度。 
本发明解决与现有技术电容器相关的上述问题。更具体地说，本发明通过使用保护层防止与高-K电介质相关的产出率破坏。本发明与电介质无关。因此，高和低-K电介质材料都可以被用作绝缘体，而不会负面地影响产出率。 
根据本发明的一方面，提供了一种电容器，包括：第一导电层；位于所述第一导电层上的绝缘体，所述绝缘体具有第一顶表面和第二顶表面，其中所述第一顶表面高于所述第二顶表面，并且所述第一顶表面具有第一长度；第二导电层，所述第二导电层与所述绝缘体的第一顶表面形成界面，所述第二导电层具有第二长度，所述第二长度短于所述第一长度；以及第一保护层，邻近所述界面并位于所述第二顶表面的正上方。 
所述第一长度是10μm和1000μm之间的值，而所述第二长度比所述第一长度短1μm-5μm。 
至少对于上述原因，本发明改进了电容器技术。 
附图说明
现在，仅仅是通过举例，参考附图描述本发明的优选实施例，其 中： 
图1描绘了具有边缘缺陷100的现有技术的MIM电容器； 
图2描绘了具有拉回200的现有技术的MIM电容器； 
图3描绘了具有由高-K电介质300构成的绝缘体的现有技术的MIM电容器； 
图4A描绘了包括本发明第一实施例的材料叠层； 
图4B描绘了本发明的第一实施例400； 
图4C描绘了具有附加可选特征的本发明的第一实施例400； 
图5A描绘了包括本发明第二实施例的材料叠层； 
图5B描绘了本发明的第二实施例500；以及， 
图5C描绘了具有附加可选特征的本发明的第二实施例500。 
具体实施方式
现在将参考附图详细描述本发明。在图中，已经描绘了该结构各个方面，并以简化方式示意地表示，以更加清楚地描述和图示本发明。 
通过概述和介绍，本发明的实施例涉及一种电容器和用于形成该电容器的方法。所有实施例包括保护层，或者邻近于在其上淀积有第二导电层的绝缘体地来淀积该保护层，或者在其上淀积有第二导电层的绝缘体上淀积该保护层。在所有实施例中，在与导电层102(第一实施例)或保护层540(第二实施例)的界面处，顶部导电层的长度短于绝缘体104的长度。 
下面将参考图4A-C描述本发明的第一实施例，描绘改进电容器的形成，更具体地，描绘改进的金属绝缘体金属(MIM)电容器的形成。本发明的第一实施例包括邻近绝缘体104淀积保护层440。保护层440防止在拉回工序过程中绝缘体104被去除。因此保护层440保持了顶部导电层102下面的厚绝缘体。在第一实施例中，在导电层102上淀积绝缘体104，导电层102可以被称为底部导电层102。下面更具体地描述第一实施例。 
图4A描绘了包括本发明第一实施例的材料叠层。如图所绘，该 材料叠层包括被绝缘体104分开的两个导电层102。尽管不是必需，第一实施例的可选特征包括在蚀刻停止层106上淀积的保护膜440。导电层102可以包括TiN、Ta、TaN、W、Al、Cu或其任意组合，而绝缘体104可以包括Al2O3、SiN、HfO2、ZrO2、SiOxNy、HfSiOx、SiO2、SrTiO3、La2O3、Y2O3或其任意组合。绝缘体104优选是SiN或经得起CF4等离子体蚀刻的任意其他非氧化物电介质，CF4等离子体蚀刻是拉回所采用的最常见的工艺。 
图4B描绘了本发明的第一实施例400。本发明的第一实施例400包括具有保护层440的MIM电容器，保护层440填充在通过部分地去除绝缘体104而产生的空位中。如图所绘，绝缘体104包括多个层，但是，如所属领域的技术人员将认识到，绝缘体104不局限于多个层，而是可以包括单层或双层。如上面描述的本发明第一实施例400操作的拉回化学导致了MIM电容器的导电层102在导电层102与绝缘体104的界面处被拉回220。但是，由于绝缘体104已经被部分地去除，因此很明显的，该拉回化学也消极地影响绝缘体104。为了防止由于部分地去除绝缘体104而引起产出率问题，在邻近与导电层102的界面处的绝缘体104上淀积保护层440。 
图4C描绘了具有附加可选特征的本发明的第一实施例400。如图所绘，接触108以及另一保护层440(这是在绝缘体104上形成第一保护层440的副产物)被加到第一实施例。 
下面将参考图5A-C描述本发明的第二实施例，图5A-C描绘进一步改进的MIM电容器。本发明的第二实施例包括在绝缘体104的顶部上淀积保护层540。在第一和第二实施例中，都在导电层102上淀积绝缘体104。下面更具体地描述第二实施例。 
图5A描绘了包括本发明第二实施例的材料叠层。与图4A的材料叠层比较，注意在绝缘体104和导电层102之间已淀积了保护层540。 
图5B描绘了本发明的第二实施例500。图4B中描绘的实施例和图5B中描绘的实施例之间的主要差异是在绝缘体104和导电层102 之间淀积的保护层540。尽管不是必需，但是第二实施例可以如本发明的第一实施例400那样包括邻近绝缘体104淀积的保护层440。 
图5C描绘了具有附加可选特征的本发明的第二实施例500。类似于图4C，图5C包括内嵌的接触108和蚀刻停止层106上淀积的附加保护层440。 
本发明解决了与现有技术MIM电容器相关的上述问题。更具体地说，本发明通过使用拉回化学，减小了与MIM电容器相关的边缘缺陷，同时本发明通过保护层440的使用防止了与高-K电介质相关的产出率破坏。本发明与电介质无关。因此，高和低-K电介质材料都可以被用作绝缘体104，而不会影响产出率。 
尽管已结合特定的优选实施例及其他选择性实施例具体描述了本发明，但是很显然，对于所属领域的技术人员，根据上述描述，很多替换、改进及改变将是明显的。因此附加的权利要求打算包含属于本发明的真正范围和精神的所有这种替换、改进和改变。

Claims (18)

1.一种电容器，包括：
第一导电层；
位于所述第一导电层上的绝缘体，所述绝缘体具有第一顶表面和第二顶表面，其中所述第一顶表面高于所述第二顶表面，并且所述第一顶表面具有第一长度；
第二导电层，所述第二导电层与所述绝缘体的第一顶表面形成界面，所述第二导电层具有第二长度，所述第二长度短于所述第一长度；以及，
第一保护层，邻近所述界面并位于所述第二顶表面的正上方。
2.如权利要求1的电容器，还包括：
在所述第二导电层上具有一长度的蚀刻停止层。
3.如权利要求2的电容器，还包括：所述蚀刻停止层上的具有一长度的第二保护层。
4.如权利要求3的电容器，所述第二保护层的所述长度等于所述蚀刻停止层的所述长度。
5.如权利要求1的电容器，所述绝缘体包括多个层。
6.如权利要求1的电容器，所述第一导电层包括TiN、Ta、TaN、W、Al和Cu中的至少一种。
7.如权利要求1的电容器，所述第二导电层包括TiN、Ta、TaN、W、Al和Cu中的至少一种。
8.如权利要求1的电容器，所述绝缘体包括Al2O3、SiN、HfO2、ZrO2、SiOxNy、HfSiOx、SiO2、SrTiO3、La2O3和Y2O3中的至少一种。
9.如权利要求1的电容器，所述第一保护层包括SiN和SiC之一。
10.如权利要求2的电容器，所述蚀刻停止层包括SiO2和SiCOH之一。
11.如权利要求1的电容器，所述第一长度是10μm和1000μm之间的值，而所述第二长度比所述第一长度短1μm-5μm。
12.如权利要求1的电容器，还包括形成在所述绝缘体的第一顶表面与所述第二导电层之间的第三保护层。
13.一种用于制造电容器的方法，包括：
在衬底上淀积第一导电层；
在所述第一导电层上淀积绝缘体；
去除所述绝缘体的一部分，使得所述绝缘体具有第一顶表面和第二顶表面，其中所述第一顶表面高于所述第二顶表面，并且所述第一顶表面具有第一长度；
用第一保护层填充具有所述被去除绝缘体的所述区域；
在所述绝缘体上淀积第二导电层；以及
去除所述绝缘体上的所述第二导电层的一部分，由此使得在所述去除之后所述第二导电层具有第二长度，其中所述第二长度短于所述第一长度。
14.如权利要求13的方法，还包括：
在位于所述绝缘体上的所述第二导电层上淀积具有一长度的蚀刻停止层。
15.如权利要求14的方法，还包括：
在所述蚀刻停止层上淀积第二保护层。
16.如权利要求15的方法，还包括：
去除所述第二保护层的一部分，以便在所述去除之后，所述第二保护层的所述长度等于所述蚀刻停止层的所述长度。
17.如权利要求14的方法，还包括：
去除所述蚀刻停止层的一部分；以及
所述去除所述蚀刻停止层的一部分的步骤与所述去除第二保护层的一部分的步骤同时进行。
18.如权利要求13的方法，还包括：
在所述绝缘体上淀积第二导电层之前在所述绝缘层上沉积第三保护层。
CN2007800108669A 2006-05-10 2007-05-02 用于形成金属绝缘体金属电容器的方法和结构 Active CN101410943B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/382,544 US7728372B2 (en) 2006-05-10 2006-05-10 Method and structure for creation of a metal insulator metal capacitor
US11/382,544 2006-05-10
PCT/EP2007/054257 WO2007128754A1 (en) 2006-05-10 2007-05-02 Method and structure for creation of a metal insulator metal capacitor

Publications (2)

Publication Number Publication Date
CN101410943A CN101410943A (zh) 2009-04-15
CN101410943B true CN101410943B (zh) 2012-06-20

Family

ID=38169397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800108669A Active CN101410943B (zh) 2006-05-10 2007-05-02 用于形成金属绝缘体金属电容器的方法和结构

Country Status (6)

Country Link
US (2) US7728372B2 (zh)
EP (1) EP2016615A1 (zh)
JP (1) JP5558809B2 (zh)
CN (1) CN101410943B (zh)
TW (1) TWI377664B (zh)
WO (1) WO2007128754A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010103140A (ja) * 2008-10-21 2010-05-06 Seiko Epson Corp 容量素子及びその製造方法、並びに電気光学装置
US8581658B2 (en) * 2011-04-08 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump
US9048212B2 (en) 2012-05-15 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and methods of manufacturing capacitors
CN104241245B (zh) * 2014-09-15 2016-11-16 复旦大学 一种基于低k材料和铜互连的mim电容及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
CN1147695A (zh) * 1995-06-13 1997-04-16 松下电子工业株式会社 半导体集成电路装置及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2560639B2 (ja) * 1994-05-30 1996-12-04 日本電気株式会社 Ｍｉｍキャパシタ
JP3212930B2 (ja) 1997-11-26 2001-09-25 日本電気株式会社 容量及びその製造方法
JP3626009B2 (ja) * 1998-04-16 2005-03-02 富士通株式会社 半導体装置の製造方法
US6274435B1 (en) * 1999-01-04 2001-08-14 Taiwan Semiconductor Manufacturing Company High performance MIM (MIP) IC capacitor process
US7294544B1 (en) * 1999-02-12 2007-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a metal-insulator-metal capacitor in the CMOS process
US6485988B2 (en) * 1999-12-22 2002-11-26 Texas Instruments Incorporated Hydrogen-free contact etch for ferroelectric capacitor formation
KR20020004539A (ko) * 2000-07-06 2002-01-16 박종섭 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법
US6613641B1 (en) * 2001-01-17 2003-09-02 International Business Machines Corporation Production of metal insulator metal (MIM) structures using anodizing process
US6319767B1 (en) * 2001-03-05 2001-11-20 Chartered Semiconductor Manufacturing Ltd. Method to eliminate top metal corner shaping during bottom metal patterning for MIM capacitors via plasma ashing and hard masking technique
JP4947849B2 (ja) * 2001-05-30 2012-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4226804B2 (ja) * 2001-06-25 2009-02-18 株式会社東芝 半導体装置及びその製造方法
US6881999B2 (en) * 2002-03-21 2005-04-19 Samsung Electronics Co., Ltd. Semiconductor device with analog capacitor and method of fabricating the same
US6746914B2 (en) * 2002-05-07 2004-06-08 Chartered Semiconductor Manufacturing Ltd. Metal sandwich structure for MIM capacitor onto dual damascene
US6830967B1 (en) * 2002-10-02 2004-12-14 Newport Fab, Llc Method for forming CMOS transistor spacers in a BiCMOS process
US6730573B1 (en) * 2002-11-01 2004-05-04 Chartered Semiconductor Manufacturing Ltd. MIM and metal resistor formation at CU beol using only one extra mask
US6830971B2 (en) * 2002-11-02 2004-12-14 Chartered Semiconductor Manufacturing Ltd High K artificial lattices for capacitor applications to use in CU or AL BEOL
US6940117B2 (en) * 2002-12-03 2005-09-06 International Business Machines Corporation Prevention of Ta2O5 mim cap shorting in the beol anneal cycles
KR100539198B1 (ko) * 2003-03-10 2005-12-27 삼성전자주식회사 금속-절연체-금속 캐패시터 및 그 제조 방법
JP3765309B2 (ja) * 2003-06-20 2006-04-12 セイコーエプソン株式会社 半導体装置の製造方法
US7019352B2 (en) * 2003-08-07 2006-03-28 Texas Instruments Incorporated Low silicon-hydrogen sin layer to inhibit hydrogen related degradation in semiconductor devices having ferroelectric components
DE10341059B4 (de) * 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
US6878616B1 (en) * 2003-11-21 2005-04-12 International Business Machines Corporation Low-k dielectric material system for IC application
US7205634B2 (en) * 2004-03-10 2007-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. MIM structure and fabrication process with improved capacitance reliability
KR100670396B1 (ko) * 2004-12-30 2007-01-16 동부일렉트로닉스 주식회사 사이드 로브 현상을 이용한 실린더형 커패시터 형성 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406447A (en) * 1992-01-06 1995-04-11 Nec Corporation Capacitor used in an integrated circuit and comprising opposing electrodes having barrier metal films in contact with a dielectric film
CN1147695A (zh) * 1995-06-13 1997-04-16 松下电子工业株式会社 半导体集成电路装置及其制造方法

Also Published As

Publication number Publication date
US20100149723A1 (en) 2010-06-17
TW200810082A (en) 2008-02-16
EP2016615A1 (en) 2009-01-21
CN101410943A (zh) 2009-04-15
JP5558809B2 (ja) 2014-07-23
US20070262416A1 (en) 2007-11-15
US7728372B2 (en) 2010-06-01
TWI377664B (en) 2012-11-21
WO2007128754A1 (en) 2007-11-15
US8227849B2 (en) 2012-07-24
JP2009536451A (ja) 2009-10-08

Similar Documents

Publication Publication Date Title
TWI773755B (zh) 金屬- 絕緣層- 金屬電容結構與其形成方法
TWI527185B (zh) 具有熔斷器保護之電路與電路保護之方法
US8971014B2 (en) Protection structure for metal-oxide-metal capacitor
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
CN101410943B (zh) 用于形成金属绝缘体金属电容器的方法和结构
CN1815714A (zh) 半导体装置及其制造方法
US20110147888A1 (en) Methods to form memory devices having a capacitor with a recessed electrode
CN1751367A (zh) 电容器及制造电容器的方法
US20060258111A1 (en) Process for producing an integrated circuit comprising a capacitor
US11063111B2 (en) Semiconductor structure and manufacturing method for the same
CN102420107B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN111211092A (zh) 半导体结构及其形成方法
US9373675B2 (en) Capacitor structure and method of forming the same
US20140017872A1 (en) Method for fabricating a metal-insulator-metal capacitor
CN105321886A (zh) 电容器结构及其制造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
US20090059466A1 (en) Metal-insulator-metal capacitor and method for manufacturing the same
CN104425440A (zh) 一种半导体器件及其形成方法
CN102420108A (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
KR100977924B1 (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN105489549B (zh) 一种铜互连结构及其制造方法、电子装置
CN1490869A (zh) 制作一高密度电容的方法
US20060089001A1 (en) Localized use of high-K dielectric for high performance capacitor structures
TW201521250A (zh) 電阻式記憶體的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171123

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171123

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.