CN101393935B - 薄膜晶体管及液晶显示设备 - Google Patents

薄膜晶体管及液晶显示设备 Download PDF

Info

Publication number
CN101393935B
CN101393935B CN2008101738046A CN200810173804A CN101393935B CN 101393935 B CN101393935 B CN 101393935B CN 2008101738046 A CN2008101738046 A CN 2008101738046A CN 200810173804 A CN200810173804 A CN 200810173804A CN 101393935 B CN101393935 B CN 101393935B
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
source
drain electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101738046A
Other languages
English (en)
Other versions
CN101393935A (zh
Inventor
藤井晓义
中林敬哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101393935A publication Critical patent/CN101393935A/zh
Application granted granted Critical
Publication of CN101393935B publication Critical patent/CN101393935B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Abstract

本发明的薄膜晶体管的制备方法包括步骤：(i)通过施加电极原料的微滴形成其中形成有源极和漏极的电极形成区域，(ii)施加电极原料的微滴到远离半导体层的形成区域的滴落位置之上，并施加电极原料的微滴于电极形成区域中，以及(iii)在电极形成区域中形成源极和漏极。通过采用这种设置，在通过施加电极原料的微滴形成源极和漏极中，可以确定地避免每一电极之间通道部分上溅射微滴的粘附。

Description

薄膜晶体管及液晶显示设备
技术领域
本发明涉及一种薄膜晶体管的制造方法，以及一种液晶显示设备的制备方法。
背景技术
近年来提出了一种通过喷墨方法，而不是通过照相平版术形成布线的技术。在此技术中，例如日本未审查专利申请Tokoukaihei，No.11-204529(于1999年7月30日公开)，基片具有对形成线的原料具有亲和力的亲和区，以及对形成线的原料不具有亲和力的非亲和区。通过墨水喷射方法将形成线的原料的微滴施加(粘合)到基片的亲和区上(在下文中，术语“施加”包括“滴落”和“喷射”的含义)。
在此说明的是，此日本未审查专利申请Tokoukaihei，No.11-204529对应于美国专利申请No.2003/0003231A1。
此外，未审查的日本专利申请Tokukai，No.2000-353594(于2000年12月19日公开)给出了通过墨水喷射方法类似地形成线的技术，其中在线形成区域的两侧形成触排，从而避免线的原料溢出线形成区域，触排的上部部分具有对液体的非亲和性(疏水特性)，而线形成区域具有亲水特性。
需要指出，未审查的日本专利申请Tokukai，No.2000-353594对应于欧洲专利申请No.EP0989778A1。
此外，在SID 01文摘，第40-43页，6.1中给出的特约论文：“通过高分辨率喷墨印刷方法制造的全聚合体薄膜晶体管(All-polymer Thin Flim Transistors Fabricated by High-Resolution Ink-jet Printing)“(作者为Takeo KAWASE等)中，其公开了通过利用墨水喷射方法、仅通过利用有机原料形成TFT的技术。
在该技术中，通过照相平版印刷、在TFT的沟道部中形成由聚酰亚胺制成的条带之后，通过利用墨水喷射印刷机将由传导性聚合体制成的电极的原料(电极原料)印刷于沟道部的两侧上。由于由聚酰亚胺制成的条带具有疏水特性，没有电极原料覆盖条带，源和漏极分别形成于沟道部的两侧之上。
下面说明本发明所要解决的问题。
当在薄膜晶体管的制备中采用通过墨水喷射法形成线等的技术，相比其中利用照相平版印刷的情况，减少了需要掩模的数量，并且这样减少了制备处理中步骤的数量。此外，由于用于形成线等的大规模处理设备不再是必须的，降低了设备的成本。这些导致了成本降低。
因此，在薄膜晶体管的制备中，由于通过使用该技术给出的优点，采用通过墨水喷射法形成线等的技术是有利的。
然而，在其中形成源或漏极的区域中，通过滴落(施加)电极的原料、仅利用墨水喷射法以形成薄膜晶体管的源或漏极的情况中，存在喷射中溅射的微滴(溅射微滴)可以粘附于薄膜晶体管中的沟道部之上并残留于其上的可能性。
在这种情况下，由于粘附于沟道部之上的溅射微滴，在源和漏极之间可以出现泄漏，或者在处理n+层中溅射微滴可以作为掩模，从而残留n+层，因此允许漏电流流动于源和漏极之间，故不能获得需求的TFT特性。
发明内容
本发明用于解决上面的问题，其主要目的在于提供具有其中电极原料的溅射微滴将不粘附于薄膜晶体管的通道部分的电极设置的薄膜晶体管和该薄膜晶体管的制备方法。
为了解决上面的目的，本发明的薄膜晶体管设置有(i)半导体层，其通过栅绝缘层面向栅极，(ii)源极和漏极，其与半导体层电连接，以及(iii)源极和漏极之间的通道部分，其中通过施加电极原料的微滴形成源极和漏极，并具有在其离开半导体层的形成区域的分叉部分处的分支部分，所述分支部分包括多个分支电极，其至少一部分在半导体层的形成区域中，源极的分支电极和漏极的分支电极交替地设置。
通过采用上面的设置，在形成具有分支电极部分的源极和漏极的情况中，其中源极和漏极的分支电极部分的分叉部分离开半导体层的形成区域(其中存在半导体层的区域)，它可能具有在离开半导体层的形成区域的分叉部分处的滴落位置。
通过采用上面的设置，在形成源极和漏极中，可能避免电极之间通道部分上溅射微滴的粘附。因此，可能避免由于溅射微滴作为掩模、残留剩余的n+层、源和漏极之间的漏电流而不能获得需求的TFT特性。
此外，在交替设置的分支电极的每一个之间形成宽的通道部分。这样，对于其中电荷转移是大的，比如其中驱动大量像素的情况的情况，该设置是有效的。
如此设置本发明的液晶显示设备，以包括本发明的薄膜晶体管。
一种本发明的薄膜晶体管的制备方法，薄膜晶体管包括(i)栅极上的半导体层，(ii)半导体层和栅极之间的栅绝缘层，(iii)半导体层上的源极和漏极，以及(iv)源极和漏极之间的通道部分，该制备方法包括步骤：在形成半导体层步骤之后，进行预处理，以形成其中形成源极和漏极的电极形成区域；以及施加电极原料的微滴于位于电极形成区域中的滴落位置之上，从而在电极形成区域中分别形成源极和漏极，所述滴落位置远离半导体层的形成区域。
通过采用上面的设置，其中通过施加微滴于位于电极形成区域中和离开半导体层的形成区域的滴落位置之上形成源极和漏极，可能避免电极之间通道部分上溅射微滴的粘附。因此，可能避免由于溅射微滴作为掩模、残留剩余的n+层、源和漏极之间的漏电流而不能获得需求的TFT特性。
一方面，本发明提供了一种薄膜晶体管，其包括：(i)半导体层，其面向栅极，并且在所述半导体层和所述栅极之间存在栅绝缘层；(ii)源极和漏极，其与半导体层电连接，以及(iii)源极和漏极之间的沟道部，其中：源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及源过渡部分和漏过渡部分位于半导体层的形成区域之外；以及源过渡部分从源线朝半导体层的形成区域逐渐变宽，和/或漏过渡部分从漏线朝半导体层的形成区域逐渐变宽。
另一方面，本发明还提供了一种薄膜晶体管，其包括：位于线性栅极 线上的基本上的圆形半导体层，半导体层部分覆盖线性栅极线，并在线性栅极线之间夹有栅绝缘层；在半导体层上的源极和漏极；源极和漏极之间的沟道部；源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线连接；以及源过渡部分和漏过渡部分位于半导体层的形成区域之外。
另一方面，本发明还提供了一种液晶显示设备，其包括薄膜晶体管，该薄膜晶体管包括(i)半导体层，其面向栅极，并且在所述半导体层和所述栅极之间存在栅绝缘层；(ii)源极和漏极，其与半导体层电连接，以及(iii)源极和漏极之间的沟道部，其中：源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及源过渡部分和漏过渡部分位于半导体层的形成区域之外；以及源过渡部分从源线朝半导体层的形成区域逐渐变宽，和/或漏过渡部分从漏线朝半导体层的形成区域逐渐变宽。
另一方面，本发明还提供了一种液晶显示设备，其包括薄膜晶体管，其中：所述薄膜晶体管包括：位于线性栅极线上的基本上圆形的半导体层，半导体层部分覆盖线性栅极线，并且在所述半导体层和所述线性栅极线之间夹有栅绝缘层；在半导体层上的源极和漏极；源极和漏极之间的沟道部；
源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及源过渡部分和漏过渡部分位于半导体层的形成区域之外。
本发明的液晶显示设备的制备方法包括本发明的薄膜晶体管的制备方法。
为了更完全地理解本发明的特征和优点，结合附图的以对本发明进行详细说明。
附图说明
图1是说明了本发明的实施例的TFT阵列基片的TFT部分的设置的平面图。
图2(a)是示意性说明了本发明的实施例的液晶显示设备中的TFT阵列基片中像素设置的平面图，同时，图2(b)是沿着图2(a)的线A-A截取的横截面图。
图3是说明了用于制备本发明的实施例的液晶显示设备的墨水喷射方法的图案形成设备的示意性透视图。
图4是说明了在图2(a)和2(b)中示出的TFT阵列基片的制备步骤的流程图。
图5(a)是TFT阵列基片的平面图，该平面图说明了在图3中示出的栅极预处理步骤。图5(b)是TFT阵列基片的平面图，该平面图说明了在图3中示出的微滴-施加栅极线形成步骤的平面图。此外，图5(c)是沿着图5(b)的线B-B截取的横截面图。
图6(a)到6(c)是对应于图5(b)的线B-B截取的横截面的部分的横截面图。图6(a)说明了在图4中示出的栅绝缘层形成/半导体层形成步骤。图6(b)说明了在图4中示出的半导体层形成步骤中形成栅绝缘层和半导体层的步骤之后完成照相平版印刷步骤之后的状态。图6(c)说明了蚀刻半导体层形成步骤中的a-Si薄膜形成层和n+薄膜形成层的步骤。图6(d)是沿着图6(e)的线C-C截取的横截面图。图6(d)说明了去除半导体层形成步骤中的抗蚀层的步骤。图6(e)是已被半导体层形成步骤处理的TFT阵列基片的平面图。
图7是示出了在图1中示出的TFT部分的部分的尺寸的平面图，并且相对于需求的滴落位置的公差范围需求。
图8是说明了本发明的另一实施例的TFT阵列基片的TFT部分的设置的平面图。
图9(a)到9(c)是对应于图5(b)的线B-B截取的横截面的部分的横截面图。图9(a)说明了在图4中示出的栅绝缘层形成/半导体层形成步骤，其用于其中TFT阵列基片具有在图8中示出的TFT部分的情况。图9(b)说明了在图4中示出的半导体层形成步骤中形成栅绝缘层和半导体层的步骤之后完成照相平版印刷步骤之后的状态。图9(c)说明了蚀刻半导体层形成步骤中的a-Si薄膜形成层和n+薄膜形成层的步骤。图9(d)是沿着图9(e)的线D-D截取的横截面图，且图9(d)说明了去除半导体层形成步骤中的抗蚀层的步骤。图9(e)是已被半导体层形成步骤处理的TFT阵列基片的平面图。
图10(a)是说明了本发明的另一实施例的TFT阵列基片的TFT部分的设置的平面图。图10(b)是对应于图10(a)的线E-E截取的横截面的部分的横截面图，图10(b)示出了在形成源极和漏极之前的部分。
图11是说明了本发明的又一实施例的TFT阵列基片的TFT部分的设置的平面图。
图12(a)到12(d)是说明了通过利用光催化剂、通过基片的亲水处理，在疏水区域中形成亲水图案的步骤的说明图。
图13是示出了其中电极原料的溅射微滴残留于源极的沟道部之上的环境的平面图。
图14(a)到14(d)是说明了TFT部分的沟道部的制备处理中的步骤的示意性横截面图。图14(e)到图14(g)是沿着图13的线E-E’获得的示意性横截面图，其说明了沟道部的制备处理中的步骤，其用于其中电极原料的溅射微滴残留于沟道部之上的情况。
图15是说明了其中电极原料的溅射微滴残留并覆盖源极和漏极之间的沟道部的情况的平面图。
图16(a)是说明了在半导体层的形状突出于TFT部分的栅极区域之外的情况中，在源极和漏极之间几乎不出现漏电流的设置的平面图。图16(b)是沿着图16(a)的线G-G’截取的横截面图。
图17(a)是说明了在半导体层的形状突出于TFT部分的栅极区域之外的情况中，在源极和漏极之间容易出现漏电流的设置的平面图。图17(b)是沿着图17(a)的线H-H’截取的横截面图。
图18是示出了具有上部栅结构的TFT阵列基片的制备步骤的流程图。
具体实施方式
[第一实施例]
参照附图，下面说明本发明的实施例。
本发明的实施例的液晶显示设备配备有在图2(a)中示出的像素。需要指出，图2(a)是示意性说明了液晶显示设备的TFT阵列基片中像素的设置的平面图。此外，在图2(b)中说明了沿着图2(a)的线A-A截取的横截面图。
如图2(a)和图2(b)所示，在基片11的TFT阵列中，在玻璃基 片12上以矩阵配备栅极13(栅极线)和源极17(源线)。分别在邻近栅极13(栅极线)之间，配备电容电极14(存储电容线)。
如图2(b)所示，在TFT部分22的位置和存储电容部分23的位置之间，TFT阵列基片11在玻璃基片12上配备一个栅极13和一个存储电容电极14。
形成于栅极13之上的是包括a-Si层的半导体层16。栅绝缘层15夹于栅极13和半导体层16之间。在半导体层16上形成源极17和漏极18的每一末端部分(末端)。在存储电容电极14之上的位置上形成漏极18的每一另一末端，该位置和存储电容电极14夹着栅绝缘层15。在该位置形成接触孔24。在源极17和漏极18上形成保护层19。在保护层19上，以该次序形成光敏丙烯酸树脂层20和像素电极21。
TFT部分22的设置被称为底部栅结构。本发明不局限于该底部栅结构，其也可以应用于上部栅结构，其中在半导体层16之上形成栅极13，从而使栅绝缘层15夹于半导体层16和栅极13之间。
因此，在本发明的TFT部分22中形成半导体层16，其通过栅绝缘层15面向栅极13，并形成与半导体层16电连接的源极17和漏极18。
在该实施例中，通过使用用于喷射或浇注形成层的原料的图案形成设备，例如通过墨水喷射方法制备TFT阵列基片11。如图3所示，图案形成设备配备有台子32、墨水喷射头33、X方向驱动部分34和Y方向驱动部分35。台子32用于在其上放置基片31(对应于玻璃基片12)。墨水喷射头33是用于喷射于台子32上的基片31之上的微滴喷射装置，例如包含线原料的可流动墨水(微滴或可流动的原料)。X方向驱动部分34和Y方向驱动部分35分别以X方向和Y方向移动墨水喷射头33。
需要指出，X和Y方向分别是平行于基片31的平面上的两维X-Y坐标的X轴和Y轴的方向。
此外，图案形成设备配备有墨水供给系统36和控制单元37。墨水供给系统36供给墨水至墨水喷射头33，而控制单元37执行各种控制，比如墨水喷射头33的喷射控制、X方向驱动部分34和Y方向驱动部分35的驱动控制等控制。控制单元37输出滴落位置信息至X和Y方向驱动部分34和35，并输出喷射信息至墨水喷射头33的头部驱动器(未示出)。 因此，与X和Y方向驱动部分34和35的运动联合操作墨水喷射头33，并以目标量供给微滴至基片31上的目标位置(滴落位置)之上。
墨水喷射头33可以采用其中使用压电调节器的压电方法，其中在头部中配备加热器的鼓泡方法或其它方法。通过控制向该处施加的电压可以控制从墨水喷射头33喷射的墨水量。可以以简便滴落微滴的方法的装置或能够供给微滴的任何装置代替微滴喷射装置。
下面是液晶显示设备的TFT阵列基片11的制备方法。
在该实施例中，如图4所示，TFT阵列基片11的制备方法包括栅极预处理步骤41、微滴-施加栅极线形成步骤42、栅绝缘层形成/半导体层形成步骤43、半导体层形成步骤44、源/漏线预处理步骤45、微滴-施加源/漏线形成步骤46、沟道部处理步骤47、保护层形成步骤48、保护层处理步骤49和像素电极形成步骤50。
[栅极预处理步骤41]
在栅极预处理步骤41中，实施用于微滴-施加栅极线形成步骤42的预处理。在栅极预处理步骤41之后的微滴-施加栅极线形成步骤42中，通过使用图案形成设备、通过滴落液体线原料形成栅极线。为此，在栅极预处理步骤41中，当通过图案形成设备喷射(滴落)液体线原料至栅极线形成区域61(在图5(a)中示出)之上时，实施处理以准备获得液体线原料的更合适的应用。需要指出，图5(a)是在TFT阵列基片11中配备的玻璃基片12的平面图。
概略地讲，该步骤包括下面的步骤：第一步骤是对基片(玻璃基片12)的一部分给出的湿润/去湿步骤、关于液体线原料的湿润或去湿特性，从而构图亲水区域(亲水区域)作为栅极线形成区域61和不易被水占湿的区域(疏水区域)作为非-栅极线形成区域；第二步骤是沿着每一栅极线形成区域61的边界形成用于控制液体线原料的流动的导引的步骤。
如此前所述，通过利用氧化钛、通过光催化作用的亲水/疏水处理是典型的例子。如随后所述，通过使用抗蚀原料、通过照相平版印刷形成导引，从而对导引或基片的表面给出亲水特性或疏水特性，可以实施以等离子区中的CF4和O2气体对导引或基片的表面进行曝光的步骤。在形成线 之后去除抗蚀原料。
于此，如下实施使用氧化钛的光催化作用。在TFT阵列基片11的玻璃基片12上施加为非-离子类型含氟化合物的异丙醇和ZONYL FSN(产品名称：由E.I.du Pont de Nemours and Co.获得)的混合物(去湿原料)。然而，通过旋转-涂敷施加其中分散二氧化钛微粒的乙醇和原料(二氧化钛微粒分散原料)的混合物至用于栅极线的图案的掩膜之上，从而形成光催化层。在这之后以150℃烘焙这样制备的玻璃基片。然后，利用其上的掩膜，以UV光曝光玻璃基片12。通过使用70Mw/cm2的强度中356nm的紫外线光实施2分钟的曝光。
参照图12(a)至12(d)，下面给出更详细的说明。如图12(a)所示，通过使用旋转涂敷方法等，将去湿原料施加于玻璃12之上。通过干燥玻璃基片12形成亲水层2。需要指出，硅烷耦合介质可被用作去湿原料。
下面，如图12(b)所示，通过其中预先形成由铬等组成的掩膜图案4和由氧化钛等构成光催化层5的光掩膜3，在上面提到的曝光环境中实施UV曝光。
结果，如图12(c)和12(d)所示，提高了受UV曝光支配的仅仅一部分的亲水特性。因此，形成对应于栅极线形成区域61的亲水图案6。
[微滴-施加栅极线形成步骤42]
在图5(b)和5(c)中说明微滴-施加栅极线形成步骤42。图5(b)是在栅极13和邻近其的栅极13之间形成存储电容电极14之后玻璃基片12的平面图。图5(c)是沿着图5(b)的线B-B截取的横截面图。
需要指出，如图5(b)所示，确定栅极13的一部分朝与确定栅极13邻接的存储电容电极14突出。如图1和图2(a)所示，该部分最后将变成TFT-部分栅极66。然而，为了容易说明，省略在图5中示出的栅极13的上部一个的TFT部分栅极66。
在微滴-施加栅极线形成步骤42中，如图5(b)和5(c)所示，通过使用图案形成设备，将线原料施加(施加其微滴)于玻璃基片12上的栅极线形成区域61之上。作为线原料，使用的是其中以Ag微粒涂敷有 机薄膜的原料，以作为分散于有机溶剂中的表面涂敷层。设置线的宽度基本上为50μm，并且从墨水喷射头33喷射的线原料的量是80pl。
从墨水喷射头33喷射线原料于亲水表面(将受亲水/疏水处理的表面)之上，然后线原料在栅极线形成区域61之上和之中流动和延伸。因此，将喷射线原料于栅极线形成区域61之上的喷射间隔设置为大约500μm。在操作之后，以350℃对玻璃基片12进行一个小时的烘焙，因此形成栅极13和辅助电容电极14。
将用于烘焙的温度设置为350℃是由于在下面的半导体层形成步骤44中施加大约300℃的处理温度。因此，烘焙温度不局限于该温度。例如，在其中形成有机半导体的情况中，可将退火温度设置为100℃至200℃的温度。在这种情况下，可将烘焙温度设置为200℃至250℃的较低温度。
此外，作为线原料，可能使用有机溶剂中的微粒或糊原料。微粒或糊原料可以单独由一种金属或由除了Ag之外的比如Ag-Pd、Ag-Au、Ag-Cu、Cu、Cu-Ni等的合金组成。此外，至于线原料，依据必须的烘焙温度，通过控制包含在有机溶剂中的有机原料或保护微粒的表面涂层的离解温度，可能获得需求的阻抗值和表面条件。需要指出，离解温度是蒸发表面涂层和有机溶剂时的温度。
[栅绝缘层形成/半导体层形成步骤43]
在图6(a)中说明栅绝缘层形成/半导体层形成步骤43。
在栅绝缘层形成/半导体层形成步骤43中，通过在已受微滴-施加栅极线形成步骤42处理的玻璃基片12上的CVD顺序和连续地形成栅绝缘层15、a-Si薄膜形成层64和n+薄膜形成层65。通过CVD(化学汽相形成)方法形成a-Si薄膜形成层64。栅绝缘层15、a-Si薄膜形成层64和n+薄膜形成层65的厚度分别是0.3μm、0.15μm和0.05μm，并且不需损坏真空环境(即，维持真空环境)就可形成(沉积)这些层。以300℃的温度实施层形成(沉积)。
[半导体层形成步骤44]
在图6(b)至6(e)中说明半导体层形成步骤44。图6(e)是说明 了已被半导体层形成步骤44处理的玻璃基片12的平面图。图6(d)是沿着图6(e)的线C-C获得的透视图。图6(b)至6(c)是沿着和图6(d)相同的线获得的垂直横截面图，其说明了在半导体层形成步骤44中的每一步骤。
如图6(b)所示，在半导体层形成步骤44中，将抗蚀原料施加于n+薄膜形成层65之上，然后通过照相平版印刷步骤和蚀刻步骤处理抗蚀原料，从而形成具有半导体层16的形状的树脂层67。
下面，如图6(c)所示，通过使用气体(例如SF6+HCL)，在n+薄膜形成层65和a-Si薄膜形成层64上实施干蚀刻，从而形成n+薄膜69和a-Si层68。之后，如图5(d)所示，以有机溶剂清洗玻璃基片12，从而去皮和去除抗蚀层67。
[源/漏线预处理步骤45]
在源/漏线预处理步骤45中，沿着其中分别形成在图1中示出的源极17和漏极18的区域(源极形成区域/漏极形成区域)的轮廓形成线引导部。
在此，以矩阵设置对应于的源线和漏线的源极17和漏极18，并且以同一时间形成位于TFT部分22之上的源极17和漏极18。这样，源极/漏极形成区域包括源线和漏线的形成区域。
线引导部由光致抗蚀剂原料制成。具体地，将光致抗蚀剂施加于已被半导体形成步骤44处理的玻璃基片12之上。然后，预烘焙玻璃基片。在这之后，利用光掩膜曝光玻璃基片，从而显影。下面，通过实施后烘焙形成线引导部。这样形成的线引导部具有大约10μm的宽度。通过线引导部形成的沟槽的宽度(线形成区域的宽度)是大约10μm。
需要注意，通过使用氧等离子体使SiNx表面(栅绝缘层15的上表面)经受亲水处理，从而使线原料很好地依据通过图案形成设备在其上施加的线原料之下的表面。其间，通过在等离子体中流动CF4使线引导部经受去湿处理。
亲水/疏水处理基本上等同于在日本专利：Tokukai，No.2000-353594(欧洲专利申请EPO 989778A1)中给出的亲水/疏水处理。由于以F(氟)修改光致抗蚀剂原料(有机树脂)的表面层，线引导部给出疏水特性。可以使用CF6气体取代CF4气体。
此外，取代形成线引导部，利用用于栅极的形成的光催化作用的亲水/疏水处理可以适于依据线电极图案形成区域实施亲水和疏水处理(从而形成亲水区域作为源极/漏线形成区域和疏水区域作为非-源极/漏线形成区域)。
[微滴-施加源/漏线形成步骤46]
在微滴-施加源/漏线形成步骤46中，通过图案形成设备施加线原料(施加其微滴)于通过利用线引导部这样形成的源极/漏极形成区域之上。由此，形成源极17和漏极18。于此，将从墨水喷射头33喷射出的线原料的量设置为2pl。此外，Ag微粒被用作线原料。将形成层的厚度设置为0.3μm。此外，将烘焙温度设置为200℃。在烘焙之后，通过使用有机溶剂去除线引导部。
需要指出，线原料可以和用于栅极13的原料相同。然而，由于以大约300℃的温度形成a-Si层，必须以不高于300℃的温度实施烘焙。
[沟道部处理步骤47]
于此，处理TFT的沟道部72。首先，通过利用有机溶剂去除线引导部。可替代地，通过灰化去除用于沟道部72的线引导部。下面，通过灰化或激光氧化氧化n+层69，从而赋予n+层69绝缘。
[保护层形成步骤48、保护层处理步骤49]
在保护层形成步骤48和保护层处理步骤49中，首先，通过已被经过处理直至形成源极和漏极的玻璃基片12上的CVD形成为保护层19的SiO2层(见图29(b))。下面，将为光敏丙烯酸树脂层20的丙烯酸树脂施加于SiO2层之上，从而在树脂层上形成像素电极形成图案和电极处理图案。
如此形成图案以使掩膜具有(i)来自显影后被去除其中整个树脂层的部分和(ii)来自关于在显影后被去除厚度的其中树脂层的垂直上半部分的部分。后者是用于其中透射率为大约50％的半色调的曝光。
具体地说，蚀刻保护层19和光敏丙烯树脂层20，以去除来自其中在接触孔24中形成末端表面的部分的整个抗蚀层，从而减小在其中形成像 素电极21的部分中的树脂层的厚度。在该部分中抗蚀层厚度减小的结果，赋予抗蚀层的厚度为这样施加的抗蚀层的厚度的一半，从而使环绕光敏丙烯树脂层20的像素电极形成图案的部分变成如图2(b)所示的导引。
下面，通过使用抗蚀层作为掩膜，通过干蚀刻去除位于末端部分处的保护层19和光敏丙烯树脂层20。
[像素电极形成步骤50]
在像素电极上形成光敏丙烯树脂层20的图案，通过使用图案形成设备施加为像素电极原料的ITO微粒原料。其后，以200℃的温度烘焙被这样处理的玻璃基片12，从而形成像素电极21。以这种方式，获得TFT像素基片11。
如上面所述，依据该TFT阵列基片11的制备方法减少掩膜的数量，相比较于其中不采用利用墨水喷射方法的图案形成设备的传统制备方法，可以明显减少照相平版印刷步骤和多个真空层形成设备。这使投资设备的成本大大减小。
需要注意，通过如上面所述的制备步骤可能制备包括具有底部栅结构的TFT部分22的TFT阵列基片11。然而，如图18的流程中所示，改变制备步骤以用于制备包括具有上部栅结构的TFT部分22的TFT阵列基片11。
在图18中示出的步骤121至132分别与分别对应于其的步骤41至50的附图标号相关。
在上部栅结构的制备步骤中，在源极17和漏极18的形成和半导体层16的形成之后，实施栅极13的形成。然而，根据实施内容，步骤121至132基本上与分别对应于其的步骤41和50相同。
然而，将栅绝缘层形成/半导体层形成步骤43分成半导体n+层形成步骤123、半导体n+层形成(处理)步骤124、半导体层(a-Si层)形成步骤125、半导体层形成步骤(处理)126和栅绝缘层形成步骤127。
如半导体层16形成的说明中所述，在半导体n+层形成(处理)步骤124和半导体层形成步骤(处理)126的每一个中，可以实现干蚀刻，其中使用形成于照相平版印刷步骤和蚀刻步骤中的抗蚀材料作为掩膜。
下面，进一步描述形成TFT部分22中的源极17和漏极18的方法。
如图1和图2(a)，如此形成源极17和漏极18，从而与TFT部分栅极66交叉。在图1中示出的设置中，源极17和漏极18被分支成TFT部分22中的多个分支(分支电极)。换句话说，源极17和漏极18分别具有具有多个分支电极的分支部分(17a或18a)。具体地，源极17配备有分支电极部分17a，而漏极18配备有分支电极部分18a。交替地设置源极17的分支电极部分17a的分支电极和漏极18的分支电极部分18a的分支电极。分支电极部分17a和18a的相邻分支电极之间的间隙是沟道部72。例如，分支电极部分17a和18a的分支电极具有10μm的宽度。例如，沟道部72具有10μm的宽度(分支电极部分17a和18a之间的距离)。
在其中通过滴落来自图案形成设备的电极原料形成TFT部分22的源极17和漏极18的情况中，将线原料的微滴施加于每一电极之上，或在多个线上施加线原料的微滴。
于此，线通常具有几μm的宽度。为了实现具有几μm的直径的微滴，对于图案形成设备必须喷射大大小于1pl的量。然而，实现微滴的这种直径是困难的。此外，即使实现了微滴的这种直径，考虑到需要的时间和墨水喷射头33的寿命，在液体面板中滴落阴性微滴至2至3百万的TFT部分22之上也是困难的。因此，滴落(施加)具有大于几μm的直径的微滴。
在这种情况下，如果将微滴直接施加于沟道部72的电极(分支电极部分17a和18a的分支电极)之上，微滴会飞溅，从而使线原料粘附于沟道部72之上，或残留线原料。
在线原料保持于沟道部72之上的情况下，残留线原料充当蚀刻沟道部72的n+层69中的掩膜，从而留下n+层69。这引起源极17和漏极18之间的泄漏。
下面说明沟道部72的制备，从而说明泄露的原因。图14(a)是沿着图13的线E-E’截取的横截面图，其说明了在形成源极和漏极之前的情况。于此，在形成由a-Si层68和n+层69组成的半导体层16之后紧接着形成导引200。导引200用于分离在沟道部72上的源极17和漏极18。
需要指出，在该横截面中，仅仅省略在栅绝缘层15之上的部分和栅极66，其中半导体层16形成于栅绝缘层15中。
图14(b)说明了施加源极17和漏极18的原料和实施烘焙之后的接下来的情况。图14(c)示出了通过使用有机溶剂、或通过灰化去除导引200之后的下面情况。在该环境中，n+层69依然存在于半导体层16之上。如果这样残留n+层69，由于n+层具有载体，源极17和漏极18上电压的施加容易引起电流。
因此，必须去除n+层69。对于去除n+层69，利用比如SF6+HCl的气体进行干蚀刻。然而，替代n+层69的去除，通过灰化或激光氧化可将n+层69转化成非导体。
图14(d)说明了在去除n+层69之后的情况。以这种方式，完成沟道部72的制备。
于此，在电极源原料保持于沟道部72的导引200之上的情况中，不能充分实现n+层69的去除或将n+层69的转化成非导体。
例如，图13示出了其中电极原料残留于与源极17相关联的侧面上的沟道部72的一部分上的情况。图14(e)说明了沿着线E-E’截取的横截面。如图14(e)所示，如果电极原料的残余(Q)残留于导引200之上，如图14(f)所示，就存在残余(Q)充当去除导引200的步骤中的掩膜的可能性，从而残留导引200的一部分。这可以类似地出现于利用有机溶剂的处理的情况中或出现于通过灰化剥除的情况中。
如图14(f)所示，如果导引200的一部分保持于沟道部72之上，在其中如图14(g)所示去除n+层69的的下一步骤中存在残余(Q)(不能充分去除其中存在残余(Q)的区域中的n+层69的一部分)的区域中不能完全地去除n+层69。类似地，在通过灰化或激光氧化将n+层69转化成非导体的步骤中，不能充分地将其中存在残余(Q)的区域中的n+层69的一部分的部分转化成非导体。
如上面所述，残余(Q)引起n+层69残留于沟道部72之上。因此，如图15所示，如果残余(Q)桥接源极17和漏极18，漏电流流动于源和漏极17和18之间。当然，在该部分中，残留n+层69。这样，即使在用于完成n+层69的处理之后去除残余(Q)，电流也通过n+层69流动于源和漏极17和18之间。因此，在于源和漏极17和18之间引起泄漏。
如上面所述，在形成于源和漏极17和18中避免形成残余(Q)是重要的。
因此，在其中在TFT部分22中形成源和漏极17和18的情况中，线原料的微滴被滴进其中形成源和漏极17和18的区域的部分中，但避免了其中形成沟道部72(半导体层16)的部分。具体地说，在源极17和漏极18具有如果上面所述的分支电极17a和18a的情况中，分别对应于分叉部分17b和18b的位置是滴落位置81(在其上滴落微滴)。
此外，考虑图案形成设备如何精确地施加(滴落)微滴(应用精确度)设置滴落位置81。在滴落位置81中，分别定位分叉位置17b和18b。
基于(i)墨水喷射头33的制备误差，(ii)粘附于头部喷嘴之上的微滴的量，(iii)微滴在量上的均匀性，(iv)通过X-方向驱动部件34和Y-方向驱动部件35重复墨水喷射头33的驱动荷定位的精确度，(v)墨水喷射头33的热膨胀，(vi)喷射中墨水喷射头33的移动速度和(vii)类似的因素，设定图案形成设备的应用精确度，也就是从作为目标的滴落位置至精确施加微滴的位置的偏移长度。此外，在其中一个喷嘴喷射出微滴，同时不移动喷嘴的情况中，例如以±3μm至±5μm的精确度实施通过图案形成设备微滴的施加(滴落)。在多喷嘴的情况中，例如，在不移动多喷嘴的同时，以±10μm至±15μm的精确度通过图案形成设备实现微滴的施加。
在该实施例中，考虑从一个微滴形成多个线和从具有大于电极的宽度的微滴形成具有10μm的宽度的电极，以及墨水喷射头33的头部寿命和操作时间有多长，将微滴的量设置为4pl。当微滴具有该量，滴落中(当微滴冲击玻璃基片12的表面)微滴的直径是大约20μm。因此，(i)分支电极部分17a和18a的宽度和(ii)滴落中微滴的直径之间的比率大致优选是1∶2。
此外，考虑那些环境，如图7所示，滴落位置81位于分别距离半导体层16(a-Si层)的边缘30μm的位置中。需要指出，在图7中，标号82表示滴落位置81的滴落中心，并且标号83表示滴落中心公差范围，其在从滴落位置82为15μm的范围中。标号84示出了用于其中以在通过从滴落位置81(滴落中心82)朝沟道部72为15μm的距离(偏移)的 位置中施加微滴的情况的滴落位置(具有20μm的微滴直径)。
如上所述，通过由在从沟道部72设定距离的滴落位置81中施加(滴落)微滴形成源极17和漏极18，线原料的溅射微滴将不粘附于TFT上，即沟道部72。从而，避免了源极17和漏极18之间的泄漏。因此，在其中通过滴落线原料的微滴形成源极17和漏极18的情况中，可能获得稳定的TFT特性。
[第二实施例]
参照附图，下面说明本发明的另一实施例。
在该实施例中，如图8所示设置TFT阵列基片11的TFT部分22(见图2)。取代如上面所述的源极17和漏极18，TFT部分22配备源极91和漏极92。此外，取代半导体层16的半导体层93具有基本上的圆形形状，其类似施加的微滴的形状(滴落)。
如源极17和漏极18，源极91和漏极92分别配备分支电极部分91a和92a。例如，分支电极部分91a和92a在分叉部分91b和92b处分别分叉成两个分支(具有两个分支电极)。需要指出，可以任意设置分支(分支电极)的个数。
如迄今为止之所述，在图1示出的设置中，从分叉部分17b和18b平行于沿着TFT-部分栅极66从栅极13突出的方向(分别与两个方向相对)，首先延伸源极17的分支电极部分17a的分支电极和漏极18的分支电极部分18a的分支电极。然后，在TFT-部分栅极66之上，以垂直于沿着TFT-部分栅极66突出方向的方向延伸分支电极部分17a和18a的分支电极。
另一方面，在图8示出的设置中，以倾斜方向(两个方向)延伸源极91的分支电极部分91a的分支电极和漏极92的分支电极部分92a的分支电极，从而扩宽分支电极91a的分支电极之间的间隙，并扩宽分支电极92a的分支电极之间的间隙。然后，在TFT-部分栅极66之上，以垂直于沿着TFT-部分栅极66突出方向的方向延伸分支电极部分91a和92a的分支电极。
换句话说，分支电极部分91a和92a具有彼此平行的平行部分，并且 在半导体层93上，在平行部分和分支部分(91b或92b)之间分支电极部分91a和92a的分支电极是线性的。
此外，如上面所述，在该实施例中，半导体层93是类似于施加的微滴形状的基本上的圆形形状。下面说明这种情况的TFT阵列基片11的制备方法。
从栅极处理步骤41至栅绝缘层形成/半导体层形成步骤43(见图9(a))和在半导体层形成步骤44之后的源/漏线预处理步骤45至像素电极形成步骤50，该制备方法与在第一实施例中说明的方法相同。半导体层形成步骤44如下实施。
在图9(b)至图9(e)中说明半导体层形成步骤44。图9(e)是说明了已被半导体层形成步骤44处理的玻璃基片12的平面图。图9(d)是沿着图9(e)的线D-D截取的横截面图，如图9(d)，图9(b)和图9(c)是沿着图9(e)的线D-D获得的垂直横截面图。
如图9(b)所示，在半导体层形成步骤44中，通过图案形成设备，将作为抗蚀原料施加热可固化树脂至位于从栅极13分叉的TFT-部分栅极(分支电极部分)66之上的n+薄膜形成层65，从而粘附热可固化树脂于其上。以这种方式形成的抗蚀层94是用于处理的图案。例如，喷射10pl的抗蚀原料的微滴。因此，在TFT-部分栅极66之上的预定位置处形成的是具有圆形形状的图案，该圆形形状具有大约30μm的直径。以150℃的温度烘焙这样制备的基片。用于抗蚀层94的热可固化树脂使用的是通过Tokyo Ohka Kogyo Co.Ltd获得的抗蚀TEF系列中的树脂。在粘性调节之后使用抗蚀TEF系列中的树脂，从而适合于墨水喷射。
需要指出，除了热可固化树脂之外，UV(超紫外)树脂或光敏树脂可被用作抗蚀层94的原料。然而，如果抗蚀层94是透明的，这种透明抗蚀94将允许对其中形成层等进行检查，同时抗蚀层94是透明的不是必须的。此外，抗蚀层94优选具有相对于干蚀刻中温度的热阻、相对于用于干蚀刻气体的气体阻抗，并具有关于被蚀刻的原料的蚀刻选择性。
下面，如图9(c)所示，通过使用气体(例如SF6+HCl)，干蚀刻n+薄膜形成层65和a-Si薄膜形成层64，从而形成n+层(薄膜)69和a-Si层(薄膜)68。其后，以有机溶剂清洗玻璃基片，从而如图9(d)所示 剥除和去除抗蚀层94。
如上面所述，在半导体层形成步骤44中，由n+层69和a-Si层68组成的半导体层93的形状是从图案形成设备喷射的树脂的图案(抗蚀层94的图案)的映像。因此，以圆形图案或由曲线组成的准圆形图案形成半导体层93，就象当从墨水喷射头33施加(滴落)微滴于玻璃基片12之上时构形抗蚀层94的原料的微滴。
需要指出，如上面所述，在半导体层93具有半导体层93在TFT-部分栅极66的区域之外这种形状的情况中，必须没有分支电极部分91a和92a的分支电极的末端在TFT-部分栅极66的区域(形成区域)之外。(其中存在TFT-部分栅极66的区域)(换句话说，末端在TFT栅极66的内部)。
在图8中，不象在图7中示出的TFT-部分栅极66和半导体层96，半导体层93具有延伸于TFT-部分栅极66的边缘之上的这种形状。由于该原因，分支电极部分91a和92a的末端(分支电极部分91a和92a的分支电极的末端)优选在TFT-部分栅极66边缘表面线的内部，也就是说，在TFT-部分栅极66上。这是因为如果源和漏极17和18延伸于TFT-部分栅极66之外，漏电流增加和TFT特性恶化。
在下面，参照图16(a)、16(b)、17(a)和17(b)，说明在微滴-施加源/漏线形成步骤46所示中出现漏电流的机理。
图16(a)是在其中源极17在TFT-部分栅极66的边缘的线的内部、并在TFT-部分栅极66之上的情况中的TFT部分的平面图。图16(b)是沿着图16(a)的线G-G’截取的横截面图。另一方面，图17(a)是在其中源极17延伸于TFT-部分栅极66的边缘的线之外，也就是延伸于TFT-部分栅极66之外的情况中的TFT部分的平面图。图17(b)是沿着图17(a)线H-H’截取的横截面图。
需要指出，图16(a)和17(a)说明了其中在TFT-部分栅极66上施加负电势的情况。如图16(b)和17(b)所示，在TFT-部分栅极66面向a-Si层68，栅绝缘层15夹在其之间。于此，n+层69是导引载体进入a-Si层68的层，并且是掺杂磷(P)等的层，其具有过剩电子。
在图16(a)、16(b)、17(a)和17(b)中的TFT中，当例如-4V的电压被施加于TFT-部分栅极66之上时，测量源和漏极17和18之间的 漏电流。结果，在其中源和漏极17和18在TFT-部分栅极66之上的情况中漏电流是大约1pA。另一方面，在其中源和漏极17和18延伸于TFT-部分栅极66之外的情况中，漏电流增加至20pA到30PA。
这证明如果源和漏极17和18向外延伸就会恶化TFT特性，此外，如下说明该结果的原因。首先，说明其中在TFT-部分栅极66上施加负电势的情况。在TFT-部分栅极66具有负电势的情况中，由于负电荷之间的排斥，从TFT-部分栅极66漂移作为载体的电子。因此，电子存在于半导体区域周围，并且非常少的电子存在于TFT-部分栅极66上的a-Si层68中。由于该原因，TFT处于OFF状态。
即使电子试图流动于源和漏极17和18之间，电子将通过TFT-部分栅极66的部分(P)，其中施加负电势。负电荷之间的排斥将不允许电子通过TFT-部分栅极66。可以认为由于该原因，漏电流是小的。
另一方面，在图17(a)的情况下，由于源和漏极17和18延伸于TFT-部分栅极66的外部边缘之上，即使TFT-部分栅极66具有负电势，电子不需通过TFT-部分栅极66的部分(P)，其中施加负电势，但其能够沿着a-Si层68的外部圆周移动。可以认为由于该原因，漏电流是容易流动的。
如从上面说明中所理解的，源和漏极17和18优选在TFT-部分栅极66的外部边缘内部(即，在TFT-部分栅极66上)。下面是其中将负电势施加于TFT-部分栅极66之上的情况的说明。在其中TFT-部分栅极66具有负电势的情况中，通过TFT-部分栅极66的电势牵引n+层69的电子，并且载体存在于沟道部中。因此，电流容易地流动于源和漏极17和18之间，从而TFT处于ON状态。例如，当横越TFT-部分栅极66施加10V的电压时，大约1μA的电流流动于源和漏极17和18之间。于此，在源和漏极之间施加的电压是10V。当TFT是ON，电子试图以最短距离流进源和漏极17和18之间。因此，在TFT-部分栅极66的外部边缘之上源和漏极17和18的延伸不产生影响。
此外，即使通过施加(滴落/喷射)来自于此的墨水喷射头33的微滴实现抗蚀层94的形成，通过滴落多滴微滴也可以实现形成。然而，需要指出，如果以极度的精度、以尺寸已经不受限制地减小的极小微滴，通过喷射实现抗蚀层94的形成，它需要长时间形成半导体层93，并且由于微 滴(多滴微滴)个数的增加会缩短墨水喷射头33的寿命。
在每一步骤中使用形成具有通过以最合适量的微滴和尽可能少的投射次数(喷射次数)施加微滴实现的需求区域的层(薄膜)的墨水喷射头33是重要的。通过执行如此的微滴的施加，可能最大化时间的次数，以在其寿命中使用墨水喷射头33，从而保持设备的花费最低。
此外，半导体层形成步骤44具有这种重要特征：不需用于其中墨水喷射头33喷射出的微滴滴落于之上的表面的特殊处理。如果微滴滴落于其上的表面是极端可湿的，表面需要构图。此外，喷射至表面上的微滴将是展开的，从而形成不确定的形状，由此不能形成层。然而，在a-Si形成层64(其表面)上，存在由Si形成的大量末端。由于此原因，a-Si形成层64的表面基本上是去湿的。这样，a-Si形成层64上的微滴具有大至一定程度的接触角度，并具有准圆形形状。因此，不必特定地处理基片(a-Si形成层64)。
此外，有下述大的可能性，具有短分子长度的基片试图粘附于已经被烘焙、气体处理(干-蚀刻)等类似处理的基片的表面之上。这样，即使不是a-Si的半导体，例如使用的有机半导体，在许多情况中存在这样喷射出具有大至一定程度的接触角度的微滴。
通常，半导体层的构图需要掩膜和照相平版印刷步骤。另一方面，在半导体层形成步骤44中，从墨水喷射头33施加微滴，从而直接拖动被掩膜的图案(抗蚀层94)。这样，需要掩膜的掩膜和照相平版印刷步骤不再是必须的。这大大地降低了成本。
需要指出，为了形成类似施加的微滴的形状的半导体层93，可能采用一种方法，其中除了利用其中通过滴落微滴形成抗蚀层94、以及通过使用这样形成的抗蚀层94作为掩膜形成半导体层93的上面描述的方法，通过利用图案形成设备直接施加(滴落)半导体层93的原料。作为在这种情况中的半导体原料，可以使用比如聚乙烯咔唑(polyvinylcarbazole)(PVK)和聚亚苯基亚乙烯基(polyphenylene vinylene)(PPV)的有机半导体原料。
如上所述，如此形成分支电极部分91a和92a，以使分支电极部分91a和92a的部分以关于沿着TFT部分栅极66突起的方向的倾斜方向延伸， 该部分分别与分叉部分91b和92b相连。(换句话说，该部分分别在(i)分叉部分91b和92b和分支电极部分91a和92a的平行部分之间)。主要由于下面的原因如此形成分支电极部分91a和92a。
以类似于施加微滴的形状的形状这样形成的半导体层93可以变得大于半导体层16。在这种情况中，为了避免沟道部72上飞溅微滴的粘附，相比较于如图1所示的设置，在滴落位置81中的分叉部分91b和92b将位于从其中存在TFT部分栅极66更远的距离。另一方面，在对应于分叉部分91b和92b(滴落位置81)的位置中施加的电极原料必须展开至分支电极部分91a和92a的分支电极的末端。通过形成分支电极部分91a和92a，以使与分叉部分91b和92b相连的部分是倾斜的，可能以从TFT部分栅极66更远的距离定位分叉部分91b和92b，同时避免分支电极部分91a和92b在分叉部分91b和92b和末端之间较长。
此外，即使在其中将来自图案形成设备的微滴施加至从作为目标的滴落位置81向沟道部72偏移的位置(滴落位置84)之上的情况中，由于分支电极部分91a和92b的部分是倾斜的，该部分与分叉部分91b和92b相连，例如，在施加微滴处的位置中分支电极部分91a之间的间隙比在图1中示出的分支电极部分17a的分支电极之间的间隙狭窄。结果，相比在图1中示出的设置，容易滴落微滴于分支电极部分91a和92a之上。这允许关于将电极原料作为目标处的滴落位置81的更宽的公差。
[第三实施例]
参照图10(a)和10(b)，下面说明本发明的另一实施例。
在该实施例中，TFT阵列基片11的TFT部分22具有如图10(a)所示的设置。TFT部分22配备有取代源极17和漏极18的源极101和漏极102，并且例如上面所述的半导体层16。可以以如第一实施例中相同的方法制备TFT阵列基片11。
源极101具有下面的形状：分支电极部分101a延伸于半导体层16之上，与分叉部分101b相连的部分具有大的区域(更宽)。(当分支电极部分101a变得更接近于分叉部分101b，分支电极部分101a变得更宽。)换句话说，分支电极部分101a从源极101以梯形形状突出，并且梯形形 状的底部是分叉部分101b。
为了具有这种设置，源极101从其中分支电极部分101a分叉的部分处逐渐变得宽阔，从而朝着连接至源极101的分支电极部分101a的两侧变宽。换句话说，分支电极部分101a的宽度从梯形形状的两个底部角度(分支电极部分101a的两侧)向其上部侧面部分逐渐变得狭窄，其突出于半导体层16之上。进一步换句话说，其中两个底部角度部分被称作通过源极101的主线(源线)与连接TFT部分22的源极101的部分相连的源过渡部分，每个源过渡部分的宽度从源线朝着半导体层16的形成区域(其中半导体层16存在的区域)逐渐变得宽阔。
因此，在具有这种设置的源极101中，上面所述的滴落部分81位于源极101的部分(两个源过渡部分)中，分别位于分叉部分101b的部分来自分叉的分支电极部分101a，以此电极原料的微滴施加于其中沟道部72(半导体层16)存在的区域之外。
另一方面，漏极102从沟道部72附近朝沟道部72逐渐变宽。换句话说，假设将附近称作漏过渡部分，通过其漏极102的线(漏线)与较接近TFT部分22的漏极102的部分相连，漏过渡部分的宽度从漏线朝半导体层16的形成区域逐渐变宽。然后，电极宽度加宽开始部分102a(也就是漏过渡部分)是滴落位置81。
在这种设置中，通过在上面所述的源/漏线预处理步骤45中(i)形成具有象山形状的导引或(ii)亲水/疏水处理，来制备电极原料滴落于其上的电极形成区域。然后，在电极形成区域中，在图10(b)中示出的接触角度θ引起电极原料被朝其中电极形成区域变宽的方向拖曳，并且以该方向流动(自然地)。因此，即使在滴落位置81设置于其中沟道部72(半导体层16)存在的区域(形成区域)之外的情况中，也容易赋予这样施加的电极原料到达沟道部72的延伸末端。这样，线原料的应用(滴落)使可能在TFT部分22中确定地形成源极101和漏极102。
在其中通过如上面所述的图案形成设备、通过施加微滴形成比如电极等的线的情况中，通过控制线的宽度(线形成区域的宽度)可能控制施加微滴的流动方向。
需要指出，在该第三实施例中，所述是其中TFT由沟道部72组成的 设置。然而，不必说，在第一和第二实施例和随后描述的第四实施例中所述的TFT中的电极部分中可以修改线的宽度。
[第四实施例]
参照图11，下面说明本发明的另一实施例。
在该实施例中，TFT阵列基片11的TFT部分22具有图11中示出的设置。TFT部分22配备有取代源极17和漏极18的源极111和漏极112，以及例如上面所述的半导体层93。半导体层93具有基本上的圆形形状和将栅绝缘层15(见图9(a)至(e))夹于其之间的上面形成的线性栅极线(栅极13的干线)。通过如在第二实施例的相同方法可以制备TFT阵列基片11。
在图1至图8示出的每一设置中，在TFT部分22中形成多个电极，并形成分支电极部分17a和18a或分支电极部分91a和92a，从而形成宽沟道部72。在其中电荷转移是大的的情况中，这种设置是有效的，例如，在其中大量像素被驱动的情况中。此外，该设置具有这种优点：可以不费力地获得稳定的特性，(i)即使在TFT-部分栅极66的图案从源极17或91(分支电极部分17a或91a)和源极18或92(分支电极部分18a或92b)的图案以其中TFT-部分栅极99延伸的方向移动，以及(ii)特别在图1中示出的设置中，即使在TFT-部分栅极66的图案从源极17或91(分支电极部分17a或91a)和源极18或92(分支电极部分18a或92b)的图案以垂直于其中TFT-部分栅极99延伸方向的方向进一步偏移。
在图11示出的该实施例的设置中，从源极111分叉并延伸于半导体层93之上(上面)的分支电极111a和较接近于沟道部72的漏极112的部分设置在其中TFT-部分栅极延伸的方向，并且设置在其中TFT栅极66存在的区域内部。
换句话说，从交叉栅极线的源线、并沿着栅极线延伸分支电极部分111a的分支电极，从而延伸于半导体层93之上。反之，从垂直于其中栅极线延伸的方向延伸的漏线延伸漏极112，从而沿着栅极线延伸于半导体层93之上。需要指出，在分支电极部分111a从源线分叉处的部分被称作源过渡部分，反之，在漏极112从漏线分叉处的部分被称作漏过渡部分。
在该设置中，TFT部分22相对小。这对于高孔径比的实现是有利的。
在上面的设置中，在沟道部72(半导体层93)之外(远离)的滴落位置81位于对应于关于源极111的分支电极部分111a的分叉部分111b的位置(即，源过渡部分)。此外，关于漏极112，滴落位置81位于漏极112朝沟道部72弯曲处的位置(即，漏过渡部分)中。由于这种设置，可能避免沟道部72与从图案形成设备施加的电极原料的溅射微滴的粘附。
这样说明本发明，明显可以以多种途径变化相同的方式。这种变化不能被认为脱离本发明的精神和范围，并且对本领域的熟练技术人员来说是明显的，所有此类变更将包括在下面权利要求的范围中。
需要指出，基于通过施加微滴，施加微滴于滴落位置之上，以用于形成分支电极部分中的公差，可以如此设置薄膜晶体管，以使如此设置作为微滴施加于其上的滴落位置的分叉部分的位置，从而使微滴不施加于沟道部之上。
该设置进一步确保避免在通过施加电极原料的微滴形成源极和漏极中的每个电极之间、沟道部上的溅射微滴的粘附。
可以如此设置薄膜晶体管，以使每个分支电极具有在半导体层上彼此平行的平行部分，每个分支电极在平行部分和分叉部分之间是线性的。
由于上面的设置，可能确定地定位距离沟道部较远的分叉部分，从而避免每个电极之间沟道部上溅射微滴的粘附，同时避免了从分叉部分至其末端分支电极的长的长度。
可以如此设置薄膜晶体管，以使源极和漏极的至少一个具有朝半导体层的形成区域逐渐变宽的部分。
该设置使它较容易用于施加的微滴，以以其中电极变宽的方向流动。这样，这允许滴落位置被定位于与沟道部较远的位置，并确保从滴落位置朝半导体层的形成区域电极原料的流动。
可以如此设置薄膜晶体管的制备方法，以在预处理步骤中，如此形成电极形成区域，使源极和漏极的至少一个具有在其远离半导体层的形成区域的分叉部分处的分支部分，分支部分包括在半导体层上的多个分支电极，第一电极的分支电极夹着第二电极，其中第一电极是源极和漏极的至 少一个，并且第二电极是另一个，并且在施加微滴的步骤中，分别对应于分叉部分的位置是电极原料的微滴施加于其上的滴落位置。
通过该设置，由于电极原料的微滴施加于分支电极部分的分叉部分之上，通过以少量的时间施加微滴，可能合适地形成源极和/或漏极的分支电极部分。
基于包括在滴落位置中的公差，可以如此设置薄膜晶体管的制备方法，以如此设置滴落位置，从而使微滴不施加于沟道部之上。
该设置进一步确保避免在通过施加电极原料、形成源极和漏极中的每个电极之间、沟道部上的溅射微滴的粘附。
可以如此设置薄膜晶体管的制备方法，以如此形成每个分支电极，以使每个分支电极具有在半导体层上彼此平行的平行部分，每个分支电极在平行部分和分叉部分之间是线性的。
通过采用上述设置，可能确定地定位距离沟道部较远的分叉部分，从而避免每个电极之间沟道部上溅射微滴的粘附，同时，避免了从分叉部分至其末端分支电极的长的长度。
可以如此设置薄膜晶体管的制备方法，以在预处理步骤中，如此形成电极形成区域，使源极和/或漏极具有朝半导体层的形成区域逐渐变宽的部分，并且在施加微滴的步骤中，将电极原料的微滴施加至位于从逐渐变宽的部分的位置中的滴落位置之上。
通过采用上面的设置，以其中电极形成区域是较宽的方向拖动施加于电极形成区域之上的微滴，并沿着该方向流动。这样，即使在其中滴落位置位于半导体层的形成区域之外的情况中，它变得较容易用于这样施加的电极原料，以达到源极和漏极的末端，所述末端较接近于沟道部。该设置确保通过电极原料的微滴的施加来形成(滴落/喷射)源极和漏极。
可以如此设置薄膜晶体管的制备方法，以在预处理步骤中，如此形成电极形成区域，以在其中栅极存在的区域中，分别朝半导体层的形成区域延伸的源极和漏极的部分平行于其中栅极延伸的方向。
通过采用上面的设置，可能小型化薄膜晶体管。这样，例如在配备薄膜晶体管的液晶显示设备中，可能实现高孔径比。
尽管通过利用实施例和用于实施的最佳模式中的举例已经具体说明 了本发明，本领域的普通技术人员可以理解，该实施例和举例仅仅是说明本发明的那些技术特征，而不是用于限制本发明。不能仅以实施例和举例说明本发明，可对其在本发明的精神和下面叙述的权利要求的范围内部以其他方式进行修改。
本发明能够提供其中电极原料的溅射微滴不粘附于薄膜晶体管的沟道部之上的电极设置的薄膜晶体管及其制备方法。

Claims (4)

1.一种薄膜晶体管，其包括：(i)半导体层，其面向栅极，并且在所述半导体层和所述栅极之间存在栅绝缘层；(ii)源极和漏极，其与半导体层电连接，以及(iii)源极和漏极之间的沟道部，其中：
源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及
源过渡部分和漏过渡部分位于半导体层的形成区域之外；以及
源过渡部分从源线朝半导体层的形成区域逐渐变宽，和/或漏过渡部分从漏线朝半导体层的形成区域逐渐变宽。
2.一种薄膜晶体管，其包括：
位于线性栅极线上的圆形半导体层，半导体层部分覆盖线性栅极线，并在线性栅极线之间夹有栅绝缘层；
在半导体层上的源极和漏极；
源极和漏极之间的沟道部；
源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线连接；以及
源过渡部分和漏过渡部分位于半导体层的形成区域之外。
3.一种液晶显示设备，其包括薄膜晶体管，该薄膜晶体管包括(i)半导体层，其面向栅极，并且在所述半导体层和所述栅极之间存在栅绝缘层；(ii)源极和漏极，其与半导体层电连接，以及(iii)源极和漏极之间的沟道部，其中：
源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及
源过渡部分和漏过渡部分位于半导体层的形成区域之外；以及
源过渡部分从源线朝半导体层的形成区域逐渐变宽，和/或漏过渡部分从漏线朝半导体层的形成区域逐渐变宽。
4.一种液晶显示设备，其包括薄膜晶体管，其中：
所述薄膜晶体管包括：
位于线性栅极线上的圆形的半导体层，半导体层部分覆盖线性栅极线，并且在所述半导体层和所述线性栅极线之间夹有栅绝缘层；
在半导体层上的源极和漏极；
源极和漏极之间的沟道部；
源极通过源过渡部分与源线相连，并且漏极通过漏过渡部分与漏线相连；以及
源过渡部分和漏过渡部分位于半导体层的形成区域之外。
CN2008101738046A 2002-08-30 2003-07-23 薄膜晶体管及液晶显示设备 Expired - Fee Related CN101393935B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002255568 2002-08-30
JP2002255568 2002-08-30
JP2002-255568 2002-08-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB038200074A Division CN100444404C (zh) 2002-08-30 2003-07-23 薄膜晶体管、液晶显示设备及其制备方法

Publications (2)

Publication Number Publication Date
CN101393935A CN101393935A (zh) 2009-03-25
CN101393935B true CN101393935B (zh) 2010-12-22

Family

ID=31972894

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB038200074A Expired - Fee Related CN100444404C (zh) 2002-08-30 2003-07-23 薄膜晶体管、液晶显示设备及其制备方法
CN2008101738046A Expired - Fee Related CN101393935B (zh) 2002-08-30 2003-07-23 薄膜晶体管及液晶显示设备

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB038200074A Expired - Fee Related CN100444404C (zh) 2002-08-30 2003-07-23 薄膜晶体管、液晶显示设备及其制备方法

Country Status (7)

Country Link
US (2) US7342288B2 (zh)
JP (1) JP4037410B2 (zh)
KR (1) KR100768603B1 (zh)
CN (2) CN100444404C (zh)
AU (1) AU2003247167A1 (zh)
TW (1) TWI256732B (zh)
WO (1) WO2004023561A1 (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170049B2 (ja) 2002-08-30 2008-10-22 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4098039B2 (ja) 2002-08-30 2008-06-11 シャープ株式会社 パターン形成基材およびパターン形成方法
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
CN100380596C (zh) * 2003-04-25 2008-04-09 株式会社半导体能源研究所 液滴排出装置、图案的形成方法及半导体装置的制造方法
WO2005012993A1 (ja) * 2003-07-31 2005-02-10 Sanyo Electric Co., Ltd. エレクトロクロミック表示装置
JP2005049770A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd エレクトロクロミック表示装置
JP5057652B2 (ja) * 2004-03-24 2012-10-24 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7642038B2 (en) * 2004-03-24 2010-01-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device, method for manufacturing thereof, and television apparatus
KR100594865B1 (ko) * 2004-08-10 2006-06-30 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101105925B1 (ko) * 2004-10-27 2012-01-17 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2006126692A (ja) * 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器
KR101246023B1 (ko) 2005-01-06 2013-03-26 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR101136298B1 (ko) * 2005-05-13 2012-04-19 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2006352083A (ja) * 2005-05-18 2006-12-28 Ricoh Co Ltd 有機薄膜トランジスタ及びアクティブマトリックス表示装置
WO2006126460A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置および画素欠陥修正方法
CN100437318C (zh) * 2005-11-24 2008-11-26 统宝光电股份有限公司 像素结构及其修补方法
US8138075B1 (en) 2006-02-06 2012-03-20 Eberlein Dietmar C Systems and methods for the manufacture of flat panel devices
JP5004606B2 (ja) * 2006-05-31 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置
CN101082746B (zh) 2006-05-31 2013-03-20 株式会社日立显示器 显示装置
KR100751382B1 (ko) * 2006-10-31 2007-08-22 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 전계 발광디스플레이 장치
JP4420465B2 (ja) 2006-10-31 2010-02-24 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路
JP4563409B2 (ja) * 2007-01-19 2010-10-13 東京エレクトロン株式会社 リフロー処理方法およびｔｆｔの製造方法
JP5365007B2 (ja) * 2007-01-25 2013-12-11 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
JP5521270B2 (ja) * 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
CN101354505B (zh) * 2007-07-26 2010-09-15 北京京东方光电科技有限公司 具有螺旋交互源漏电极结构的液晶显示装置
JP5200443B2 (ja) * 2007-07-30 2013-06-05 セイコーエプソン株式会社 有機トランジスタ及びアクティブマトリックス基板
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
CN101946327B (zh) * 2008-02-19 2012-03-28 夏普株式会社 Tft、移位寄存器、扫描信号线驱动电路、开关电路和显示装置
WO2009130791A1 (ja) * 2008-04-25 2009-10-29 株式会社島津製作所 マトリックス基板製造装置
JP2010016280A (ja) * 2008-07-07 2010-01-21 Konica Minolta Holdings Inc 有機ｔｆｔの製造方法、及び有機ｔｆｔ
JP2010027862A (ja) * 2008-07-18 2010-02-04 Ricoh Co Ltd 積層構造体、多層配線基板、アクティブマトリックス基板、画像表示装置及び積層構造体の製造方法
JP5370637B2 (ja) * 2008-08-22 2013-12-18 株式会社リコー 薄膜トランジスタ、アクティブマトリックス回路並びに表示装置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5518382B2 (ja) * 2009-07-03 2014-06-11 株式会社ジャパンディスプレイ 液晶表示装置
CN103151305B (zh) * 2013-02-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板、制备方法以及显示装置
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치
JP6476990B2 (ja) * 2014-06-05 2019-03-06 大日本印刷株式会社 印刷版、印刷版の製造方法、機能性素子の製造方法および印刷装置
CN104091830A (zh) * 2014-06-20 2014-10-08 京东方科技集团股份有限公司 一种薄膜晶体管及其修复方法、goa电路及显示装置
CN105118865B (zh) * 2015-09-22 2018-06-29 京东方科技集团股份有限公司 薄膜晶体管、像素结构、显示基板、显示面板及显示装置
KR102576999B1 (ko) * 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
CN107204375B (zh) * 2017-05-19 2019-11-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
US20190086751A1 (en) * 2017-09-20 2019-03-21 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid Crystal Display Panel and Array Substrate
CN114267689A (zh) * 2017-10-26 2022-04-01 上海耕岩智能科技有限公司 一种光侦测装置和光侦测器件
CN115621285A (zh) * 2020-12-31 2023-01-17 厦门天马微电子有限公司 显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029898A1 (fr) * 1999-10-21 2001-04-26 Matsushita Electric Industrial Co., Ltd. Transistor en couches minces, procede de fabrication associe et afficheur lcd a transistor en couches minces
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02275672A (ja) * 1989-03-30 1990-11-09 Nippon Steel Corp 薄膜トランジスター
JPH05283695A (ja) 1992-04-03 1993-10-29 Nec Corp 薄膜トランジスタ
JPH09203908A (ja) * 1996-01-25 1997-08-05 Furontetsuku:Kk 液晶表示装置用薄膜トランジスタおよび液晶表示装置
KR100223901B1 (ko) * 1996-10-11 1999-10-15 구자홍 액정 표시장치 및 제조방법
DE69841945D1 (de) 1997-08-08 2010-11-25 Dainippon Printing Co Ltd Struktur zur Musterbildung, Verfahren zur Musterbildung und deren Anwendung
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US6087196A (en) 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
CN100530759C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JPH11340129A (ja) * 1998-05-28 1999-12-10 Seiko Epson Corp パターン製造方法およびパターン製造装置
US6157048A (en) * 1998-08-05 2000-12-05 U.S. Philips Corporation Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors
JP3679943B2 (ja) 1999-03-02 2005-08-03 大日本印刷株式会社 パターン形成体の製造方法
AU7091400A (en) * 1999-08-31 2001-03-26 E-Ink Corporation Transistor for an electronically driven display
EP1138091B1 (en) 1999-09-10 2007-01-17 Koninklijke Philips Electronics N.V. Conductive structure based on poly-3,4-alkenedioxythiophene (pedot) and polystyrenesulfonic acid (pss)
GB9929615D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing an active matrix device
CN1245769C (zh) * 1999-12-21 2006-03-15 造型逻辑有限公司 溶液加工
JP3701832B2 (ja) * 2000-02-04 2005-10-05 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜トランジスタ、液晶表示パネル、および薄膜トランジスタの製造方法
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
KR100710282B1 (ko) * 2000-12-29 2007-04-23 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
JP4609970B2 (ja) * 2001-01-17 2011-01-12 カシオ計算機株式会社 液晶表示装置
KR100877708B1 (ko) 2001-03-29 2009-01-07 다이니폰 인사츠 가부시키가이샤 패턴 형성체의 제조 방법 및 그것에 사용하는 포토마스크
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
KR100864918B1 (ko) * 2001-12-26 2008-10-22 엘지디스플레이 주식회사 액정표시장치의 데이터 구동 장치
KR101002332B1 (ko) * 2003-12-30 2010-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001029898A1 (fr) * 1999-10-21 2001-04-26 Matsushita Electric Industrial Co., Ltd. Transistor en couches minces, procede de fabrication associe et afficheur lcd a transistor en couches minces
CN1333475A (zh) * 2000-05-12 2002-01-30 株式会社日立制作所 液晶显示装置及其制造方法

Also Published As

Publication number Publication date
KR20050036981A (ko) 2005-04-20
US7342288B2 (en) 2008-03-11
CN101393935A (zh) 2009-03-25
KR100768603B1 (ko) 2007-10-18
CN100444404C (zh) 2008-12-17
CN1679170A (zh) 2005-10-05
US20080129910A1 (en) 2008-06-05
JP4037410B2 (ja) 2008-01-23
TW200425518A (en) 2004-11-16
US20060033105A1 (en) 2006-02-16
AU2003247167A1 (en) 2004-03-29
JP2005535147A (ja) 2005-11-17
WO2004023561A1 (en) 2004-03-18
TWI256732B (en) 2006-06-11

Similar Documents

Publication Publication Date Title
CN101393935B (zh) 薄膜晶体管及液晶显示设备
US7582545B2 (en) Forming method for film pattern, device, electro-optical apparatus, electronic apparatus, and manufacturing method for active matrix substrate
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR101032338B1 (ko) 표시장치의 제작방법
US7008809B2 (en) Pattern formation method and pattern formation apparatus, method for manufacturing device, electro-optical device, electronic device, and method for manufacturing active matrix substrate
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
EP1652590B1 (en) Method for coating a substrate with a thin film pattern
KR20110038165A (ko) 레지스트 패턴의 형성방법 및 반도체장치의 제조방법
US7799407B2 (en) Bank structure, wiring pattern forming method, device, electro-optical device, and electronic apparatus
WO2004021447A1 (en) Tft array substrate, liquid crystal display device, manufacturing methods of tft array substrate and liquid crystal display device, and electronic device
US20070264814A1 (en) Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
US20060256247A1 (en) Film pattern, device, electro-optic device, electronic apparatus, method of forming the film pattern, and method of manufacturing active matrix substrate
JP2006292801A (ja) 液晶装置並びに電子機器
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
US20050079644A1 (en) Method for manufacturing electro-optical panel
US6099786A (en) Method of making accurate dimension alignment film for LCD
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
CN1327481C (zh) 形成多层互连结构方法、电路板制造方法及制造器件方法
US7297622B2 (en) Wiring method
US7803515B2 (en) Film pattern forming method, device, electro-optical apparatus, and electronic appliance
JP2007178532A (ja) カラーフィルタ基板の製造方法および液晶表示装置の製造方法
JP4786610B2 (ja) 薄膜トランジスタおよび液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20200723