JP5218552B2 - マトリックス基板製造装置 - Google Patents

マトリックス基板製造装置 Download PDF

Info

Publication number
JP5218552B2
JP5218552B2 JP2010509018A JP2010509018A JP5218552B2 JP 5218552 B2 JP5218552 B2 JP 5218552B2 JP 2010509018 A JP2010509018 A JP 2010509018A JP 2010509018 A JP2010509018 A JP 2010509018A JP 5218552 B2 JP5218552 B2 JP 5218552B2
Authority
JP
Japan
Prior art keywords
pattern
laminated
insulating substrate
substrate
thermoplastic insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010509018A
Other languages
English (en)
Other versions
JPWO2009130791A1 (ja
Inventor
晋 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JPWO2009130791A1 publication Critical patent/JPWO2009130791A1/ja
Application granted granted Critical
Publication of JP5218552B2 publication Critical patent/JP5218552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Coating Apparatus (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、テレビやパーソナルコンピュターのモニターとして用いられる薄型画像ディスプレイ、あるいは、医療分野や、非破壊検査、ＲＩ（Ｒａｄｉｏ Ｉｓｏｔｏｐｅ）検査を含む産業分野などで用いられる放射線撮像センサに関して特に、マトリックス基板の製造装置に関するものである。
従来より、薄型液晶画像ディスプレイや放射線撮像センサの画像信号の書き込みまたは読み込みデバイスとして薄膜トランジスタ（以下「ＴＦＴ」という）を用いたアクティブマトリックス基板がよく知られている。これまでのアクティブマトリックス基板として用いられる絶縁基板は、ガラス基板を用いるのが主流であった。しかしながら、近年、アクティブマトリックス基板の絶縁基板としてプラスチックを用いる研究が盛んである。プラスチック基板はガラス基板と異なり、柔軟で割れにくい基板を形成することができる。
さらに、これまでは絶縁基板の面上にＣＶＤ法またはスパッタリングなどでＴＦＴ、および導線並びに絶縁層を積層していたが、インクジェットプリンタを用いて、印刷により積層することもできる。
例えば、特許文献１には、プラスチック基板を用いてアクティブマトリックス基板を製作しており、有機半導体材料からなる半導体層と有機絶縁材料からなる絶縁層との混合層を作成することで、半導体層と絶縁層との熱または機械的応力による層間剥離を防ぐ方法が開示されている。
特開２００６−０２４７９０号公報
このように、導線を形成する金属インク、有機半導体材料、および有機絶縁材料は、有機溶媒とともに溶液状態またはコロイド状態である。これをインクジェットプリンタでプラスチック基板上に印刷描画した後に加熱処理を行うことで、半導体層、絶縁層および導線を硬化形成することができる。しかしながら、何度も半導体層、絶縁層および導線の印刷描画と加熱処理を繰り返すうちに、加熱処理時の熱によりプラスチックなどの熱可塑性絶縁基板に歪みが生じる。そして、熱可塑性絶縁基板に歪みが生じているにもかかわらず、予め決められたパターンで半導体層、絶縁層、および導線を印刷描画すると層間パターンの位置がズレてしまい、アクティブマトリックス基板が製作できない問題がある。
本発明は、このような事情に鑑みてなされたものであって、印刷描画と熱処理を繰り返すことで熱可塑性絶縁基板に歪みが生じても、熱可塑性絶縁基板の歪みに応じて次に積層する印刷パターンを設計して印刷描画できるマトリックス基板の製造装置を提供することを目的とする。
この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、この発明のマトリックス基板製造装置は、熱可塑性絶縁基板上に半導体または導電体または絶縁体を積層するマトリックス基板製造装置において、前記熱可塑性絶縁基板および前記熱可塑性絶縁基板上に積層された積層パターンを撮像する撮像手段と、前記撮像手段により撮像された撮像パターンと前記熱可塑性絶縁基板または前記熱可塑性絶縁基板上に積層された積層パターンの位置基準となる基本位置パターンとを比較し、前記熱可塑性絶縁基板の画素領域ごとの歪みを検出する積層パターン比較部と、前記積層パターン比較部より求められた前記熱可塑性絶縁基板の画素領域ごとの歪みに応じて、次に前記熱可塑性絶縁基板上に積層する積層パターンを設計する積層パターン設計部と、前記積層パターン設計部より設計された積層パターンの印刷を制御する印刷制御部と、前記印刷制御部により送られる印刷信号によりインクを射出するインクジェットノズルと、前記印刷制御部より送られる駆動信号により前記インクジェットノズルと前記熱可塑性絶縁基板との相対位置を制御するステージ機構部とを備え、前記基本位置パターンが、比較される前記撮像パターンよりも過去に前記熱可塑性絶縁基板上に形成された積層パターンであることを特徴とする。


この発明のマトリックス基板の製造装置によれば、熱可塑性絶縁基板上に積層パターンを印刷する前に熱可塑性絶縁基板および熱可塑性絶縁基板上に積層された積層パターンを撮像し、この撮像パターンと、歪みの無い熱可塑性絶縁基板上に形成された積層パターンである基本位置パターンとを比較することで、撮像された熱可塑性絶縁基板の歪みを計測し、その熱可塑性絶縁基板の歪みに応じて、次に積層するパターンを設計して印刷することができる。
また、基本位置パターンは、熱可塑性絶縁基板上に形成された積層パターンである。
また、ステージ機構部は、インクジェットノズルがＸ方向およびＹ方向へ駆動されるものであってもよいし、熱可塑性絶縁基板がＸ方向およびＹ方向へ駆動されるものであってもよい。
また、熱可塑性絶縁基板上に形成された積層パターンの撮像および印刷する積層パターンの設計は、熱可塑性絶縁基板の加熱処理ごとに行ってもよい。
この発明に係るマトリックス基板製造装置によれば、熱可塑性絶縁基板にインクジェットプリンタを用いて半導体材料または絶縁材料または金属インクを印刷描画する際、印刷描画と熱処理を繰り返すことで熱可塑性絶縁基板に歪みが生じても、熱可塑性絶縁基板の歪みに応じて次に積層する印刷パターンを設計して印刷描画できるマトリックス基板の製造装置を提供することができる。
実施例に係る基板印刷器の構成を示す概略斜視図である。 実施例に係るマトリックス基板製造装置の構成を示すブロック図である。 実施例に係るマーキングされたプラスチック基板を示す模式的正面図である。 実施例に係る積層パターンが印刷されたプラスチック基板を示す説明図である。 実施例に係る積層パターン設計をしないときの積層パターンを印刷したプラスチック基板を示す説明図である。 実施例に係る積層パターンが印刷されたプラスチック基板を示す説明図である。 実施例に係る放射線検出器を作製する流れを示すフローチャート図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的正面図である。 実施例に係るアクティブマトリックス基板を備えたＸ線検出器の製作過程における模式的縦断面図である。 本発明の他の実施例に係るマーキングされたプラスチック基板を示す模式的正面図である。 本発明の他の実施例に係る基板印刷器の構成を示す概略斜視図である。
符号の説明
３ … インクジェットノズル
７ … ＣＣＤカメラ
１２ … マトリックス基板製造装置
１５ … モニター
１７ … ホストコンピュータ
１９ … 撮像パターンメモリ
２１ … 基本マークパターンメモリ
２３ … 比較器
２５ … 積層パターン比較部
２７ … 基本積層パターンメモリ
２９ … 位置ズレデータメモリ
３１ … ＣＰＵ
３３ … 印刷パターンメモリ
３５ … 積層パターン設計部
３６ … 印刷制御部
３７ … ステージ制御部
３９ … Ｘ方向駆動装置
４１ … Ｙ方向駆動装置
以下、図面を参照してこの発明の実施例を説明する。
図１は実施例に係る基板印刷器の構成を示す概略斜視図であり、図２はマトリックス基板製造装置の構成を示すブロック図であり、図3はマーキングされたプラスチック基板を示す模式的正面図であり、図４から図６は積層パターンを設計してからパターン印刷することを説明する説明図であり、図７はマトリックス基板を用いた放射線検出器を作製する流れを示すフローチャート図であり、図８から図１４はマトリックス基板を用いた放射線検出器の製作過程における模式的正面図であり、図１５はマトリックス基板を用いた放射線検出器の製作過程における模式的縦断面図である。
＜基板印刷器＞
図１に示されるように、基板印刷器１は、半導体材料および絶縁材料並びに金属インクを印刷によりプラスチック基板５の面上に積層するインクジェットノズル３と、プラスチック基板５およびプラスチック基板５に積層された積層パターンを撮像するＣＣＤカメラ７と、インクジェットノズル３およびＣＣＤカメラ７をＸ方向に駆動することができるＸ方向駆動装置３９（図２参照）が設置された支持アーム９と、支持アーム９をＹ方向へレール１１を介して駆動するＹ方向駆動装置４１（図２参照）と、プラスチック基板５を支持する基板支持テーブル（図示省略）とで構成される。ＣＣＤカメラ７とインクジェットノズル３は各々独立してＸ方向の移動ができてもよいし、一緒にＸ方向に移動してもよい。プラスチック基板５は本発明における熱可塑性絶縁基板に相当する。ＣＣＤカメラ７は本発明における撮像手段に相当する。
本実施例ではプラスチック基板５としてポリイミドを採用している。ポリイミドは約２０ｐｐｍ／℃の熱膨張率をもつ。プラスチック基板５上へ有機絶縁材料、有機半導体材料、または金属インクを印刷塗布して積層パターンを形成する場合、有機絶縁材料、有機半導体材料、または金属インクは有機溶媒により溶解または分散されているので、印刷塗布後に有機溶媒を熱処理により揮発させて硬化させなければならない。しかしながら、この熱処理によりプラスチック基板５が熱膨張を起こし、室温まで冷却した後も残留応力により元の形状に戻ることなく膨張または収縮した状態になる。特にプラスチックフィルムからプラスチック基板５を所定の大きさに切断して使用する場合、プラスチックフィルムの延伸方向に膨張または収縮しやすい。本実施例においてはＸ方向がこのプラスチックフィルムの延伸方向にあたる。このプラスチック基板５の膨張または収縮は非常に軽微なものであり、例えば、４０ｃｍ四方のプラスチック基板５において、１０〜３０μｍ程度の膨張または収縮となる。しかしながら、この微小な膨張または収縮が、層間パターンの接続の支障をきたすことになる。
また、プラスチック基板５としては他にもポリフェニレンスルフィド（ＰＰＳ）やポリエーテルスルホン（ＰＥＳ）なども熱膨張率が低く、プラスチック基板５として好ましい材料である。
＜マトリックス基板製造装置＞
図２を参照して、マトリックス基板製造装置１２の構成を説明する。ＸおよびＹ方向に移動するＣＣＤカメラ７により順次撮像されたプラスチック基板５の画像は、モニター１５に映し出されるとともに、ホストコンピュータ１７内の撮像パターンメモリ１９に画像データとして順次格納される。このようにして、プラスチック基板５上の予めマーキングされているアライメントマーク（図３参照）および積層パターンの画像データが全てインクジェット印刷の印刷ドット単位の画像データとして撮像パターンメモリ１９に格納される。
次に、予めプラスチック基板５上のアライメントマークを含む画像データが格納されている基本マークパターンメモリ２１内の画像データと、上述した撮像パターンメモリ１９に格納されている画像データとを比較器２３にて比較する。基本マークパターンメモリ内の画像データは本発明における基本位置パターンに相当するもので、ＣＣＤカメラ７にて撮像された撮像パターンの位置ズレを検出するための位置基準となるものである。撮像パターンメモリ１９内の画像データのアライメントマークと、基本マークパターンメモリ１９内の画像データのアライメントマークとの位置を比較することで各画素ごとのＸ、Ｙ方向のアライメントマークの位置ズレ量を検出する。これによりプレスチック基板５の歪みを検出することができる。ここで、撮像パターンメモリ１９と基本パターンメモリ２１と比較器２３とで積層パターン比較部２５が構成される。
そして、積層パターン比較部２５にて検出された各画素ごとの位置ズレ量は、各画素ごとのアドレスが振り分けられている位置ズレデータメモリ２９に格納される。基本積層パターンメモリ２７内には全ての層の位置ズレの無い基本積層パターンのデータが格納されており、この基本積層パターンと位置ズレデータとを基にプラスチック基板５の歪みに対応して、次に積層する印刷パターンをＣＰＵ３１にて新たに設計する。そして、ＣＰＵ３１にて設計された積層パターンを印刷パターンメモリ３３内に格納する。ここで、基本積層パターンメモリ２７、位置ズレデータメモリ２９、ＣＰＵ３１、印刷パターンメモリ３３とで積層パターン設計部３５が構成される。
印刷パターンメモリ３３内に格納された印刷パターンデータは印刷制御部３６へ送られる。印刷制御部３６では、印刷パターンデータに基づきインクジェットノズル３へ印刷指示するとともに、ステージ制御部３７へ位置信号を送る。この位置信号によりステージ制御部３７がＸ方向駆動装置３９およびＹ方向駆動装置４１を制御することで、インクジェットノズル３の液滴射出と同期して、インクジェットノズル３とプラスチック基板５とのＸ方向およびＹ方向の相対位置が制御され、プラスチック基板５に印刷パターンが印刷塗布される。ここでインクジェットノズル３から射出される液滴（インク）は導線を形成する金属インクまたは有機半導体または有機絶縁体であり、有機溶媒により溶解または分散され溶液状態またはコロイド状態である。
＜積層パターン設計＞
上述した積層パターン設計部３５において設計される積層パターンは、基本積層パターンと位置ズレデータとを基に、拡大または縮小または位置補正の少なくともいずれか１つまたはそれらの組み合せにより設計されるものである。
例えば、図３に示されるようなプラスチック基板５上に、図４に示されるような半導体膜４２および導電体４４が形成されている場合を例にとる。導電体４４は半導体膜４２の右端に重なって積層されており、半導体膜４２の左端に配線４６を積層する工程を以下に説明する。まず、ＣＣＤカメラ７でプラスチック基板５上をスキャンしてプラスチック基板５の画像データを得る。次に、積層パターン比較部２５により４つのドット状のアライメントマークで決められる画素領域ＡからＦにおいて、Ｃ、Ｄ、ＥおよびＦの画素領域がＸ方向へ伸張していることが検出され、位置ズレ量ΔＸ１およびΔＸ２を測定する。ここで、積層パターン設計部３５により次に積層する配線パターンを設計することなく、予め決められている基本積層パターン通りに配線パターンを印刷すれば、図５に示されるように配線４６が印刷される。このように印刷すれば、画素領域Ｆにおいては、既に積層されていたパターンと新たに印刷した配線４６との接続に不具合が生じる。
そこで、図６に示されるように、Ｘ方向への位置ズレ量ΔＸ１およびΔＸ２に対して、それぞれの位置ズレ量の半分の値である（ΔＸ１）／２および（ΔＸ２）／２だけ配線４６をプラスチック基板５の位置ズレの方向へずらした積層パターンをＣＰＵ３１にて設計し、この積層パターンデータにしたがって配線４６を印刷する。このように、各画素領域の伸張に対応して積層パターンの位置修正を行い、最適な積層パターンを印刷することができる。本実施例では、プラスチック基板５の位置ズレ量ΔＸに対して、ΔＸ／２だけ配線の位置補正を行っているが、これに限らず、どれだけの長さを位置補正するかは適宜選択すればよい。
また、プラスチック基板５がＹ方向へ伸張または収縮した場合も、配線４６を位置ズレと対応して、拡大または縮小による補正を行う。
このように、プラスチック基板５の伸張の方向により、位置補正または拡大補正のどちらの補正方法を選択するかは、各形成される素子により設計者が適宜選択すればよい。また、プラスチック基板５が収縮した場合も、位置補正または縮小補正のどちらの補正をするかは、設計者が形成される素子により適宜選択すればよい。
＜放射線検出器製造方法＞
次に、アクティブマトリックス基板を備えた放射線検出器の製造方法について図７〜図１５を参照して説明する。図７は、実施例に係るマトリックス基板製造装置１２により製造されるフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程の流れを示すフローチャートであり、図８〜図１４は、実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す模式的平面図であり、図１５は実施例に係るフラットパネル型Ｘ線検出器（ＦＰＤ）の製造工程を示す模式的縦断面図である。
（ステップＳ１）マーキング
まず、プラスチック基板５上に、図３に示されるように位置合わせ用のアライメントマークをマーキングする。位置合わせ用のアライメントマークとして、本実施例では、十字形のアライメントマークとドット状のアライメントマークの２種類を形成する。十字形のアライメントマークは、撮像パターンメモリ１９内の画像データと基本マークパターンメモリ２１内の画像データとの画像データ同士の位置合わせに使われるもので、プラスチック基板５の熱収縮の影響がほとんど無いプラスチック基板５の内側に形成されている。ドット状のアライメントマークは、各画素領域の伸縮または収縮の距離を測定するのに用いられる。アライメントマークの形成はインクジェット法やナノインプリント、グラビア印刷などの印刷法でもよいし、他の方法により形成してもよい。また、アライメントマークの形状については、十字形やドット状にとらわれず、その他の形状であってもよい。また、図３ではドット状のアライメントマークは各画素の四方にマーキングしていたが、これにとらわれず、適宜マーキングすればよい。
ドット状の位置合わせ用のアライメントマークは、１画素ごとに形成され、各ドットの位置ズレを計測することで、プラスチック基板５の歪みを計測する。また、プラスチック基板５上に形成されたアライメントマークをＣＣＤカメラ７で撮像し、各プラスチック基板５ごとにこの画像データを基本マークパターンメモリ２１に格納してもよいし、もしくは、予め定められた画像データを基本マークパターンメモリ２１に格納してもよい。
（ステップＳ２）ゲート線・ＧＮＤ線形成
図８に示されるように、位置合わせ用のアライメントマークが形成されたプラスチック基板５上にグランド線４３およびゲート線４５を印刷塗布する。この後、乾燥炉（図示省略）にプラスチック基板５が搬送され、配線パターンが熱硬化される。位置合わせ用のアライメントマークをインクジェット法により印刷形成した場合、このゲート線・ＧＮＤ（グランド）線パターンの熱硬化時に熱硬化させてもよいし、ゲート線・ＧＮＤ線パターンの印刷前にアライメントマークを先に熱硬化させてもよい。
（ステップＳ３）絶縁層形成
次に、図９に示されるようにグランド線４３、およびゲート線４５、並びにプラスチック基板５上に絶縁層４７が一様に積層される。インクジェット印刷により積層した後、乾燥炉にて乾燥させる。
（ステップＳ４）ゲートチャンネル・キャリア収集電極形成
そして、図１０に示されるように絶縁層４７を挟んでゲート線４５の所定の対向位置にゲートチャンネル４９を形成する。インクジェット印刷により積層した後、乾燥炉にて乾燥させる。
図１１に示されるように、キャリア収集電極５１はゲートチャンネル４９を挟んで絶縁層４７上に積層形成しつつ、絶縁層４７を挟んでグランド線４３に対向するように積層形成する。インクジェット印刷により積層した後、乾燥炉にて乾燥させる。
（ステップＳ５）データ線形成
次に、データ線を形成する前に、ＣＣＤカメラ７により、プラスチック基板５上のアライメントマークを撮像する。この結果、図１２に示されるようなプラスチック基板５の歪みが計測される。図１２によれば、プラスチック基板５はＸ方向に膨張している。ＣＣＤカメラ７により撮像されたこの画像データと基本マークパターンメモリ２１内の画像データとを比較して各画素ごとの位置ズレを計測して、位置ズレデータメモリ２９に各画素ごとの位置ズレのデータを格納する。基本積層パターンメモリ２７内に格納されているデータ線５３の配線パターンのデータに位置ズレデータを反映させて、印刷パターンをＣＰＵ３１にて設計し、印刷パターンメモリ３３にデータ線５３の印刷パターンデータを格納する。
印刷パターンメモリ３３に格納されているデータにしたがって印刷制御部３６ではステージ制御部３７へ位置信号を送るとともに、インクジェットノズル３へインクの吐出信号を送る。そして、ステージ制御部３７へ送られてきた位置信号を基に、インクジェットノズル３が備えられているＸ方向駆動装置３９およびＹ方向駆動装置４１が駆動され、これと同期してデータ線５３が図１３に示されるように印刷される。その後、プラスチック基板５は乾燥炉に搬入されて金属インクが乾燥され、データ線５３が硬化形成される。
（ステップＳ６）絶縁層形成
図１４に示されるように、データ線５３、キャリア収集電極５１、ゲートチャンネル４９、および絶縁層４７上に絶縁膜５５が積層形成される。この後積層する画素電極５７と接続するためにキャリア収集電極５１上には絶縁膜５５を積層形成しない部分があり、キャリア収集電極５１の周囲を絶縁膜５５で積層形成する。開口部を始めから開けた状態で絶縁膜５５を印刷塗布し、乾燥炉にて乾燥させることにより積層形成する。
（ステップＳ７）画素電極形成
図１５（ａ）に示されるように、キャリア収集電極５１および絶縁膜５５上に画素電極５７を積層する。なお、ゲートチャンネル４９に対向したゲート線４５の一部分と、データ線５３のゲートチャンネル４９側の部分と、ゲートチャンネル４９と、キャリア収集電極５１のゲートチャンネル４９側の部分と、ゲート線４５／データ線５３・ゲートチャンネル４９・キャリア収集電極５１間に介在する絶縁層４７とで、薄膜トランジスタＴｒを構成する。また、キャリア収集電極５１と、グランド線４３と、キャリア収集電極５１／グランド線４３間に介在する絶縁層４７とで、コンデンサＣａを構成する。インクジェット印刷により画素電極５７を積層した後、乾燥炉にて乾燥させる。
（ステップＳ８）絶縁層形成
図１５（ｂ）に示されるように、画素電極５７および絶縁膜５５上に絶縁膜５９を積層する。この後積層する半導体層６１によって生成されたキャリアを画素電極５７に収集するために、半導体層６１に直接に接触すべく画素電極５７の大部分には絶縁膜５９を積層形成せずに、画素電極５７の周囲のみを絶縁膜５９で積層形成する。すなわち、画素電極５７の部分を開口するように絶縁膜５９を積層形成する。この開口部の形成は、インクジェット法により、開口部を始めから開けた状態で絶縁膜５９を印刷塗布し乾燥させることで形成する。
（ステップＳ９）放射線変換層形成
図１５（ｃ）に示されるように、画素電極５７および絶縁膜５９上に半導体層６１を積層形成する。本実施例の場合、半導体層６１としてａ−Ｓｅを積層するので蒸着法を用いる。半導体層１９にどのような半導体を用いるかで積層方法を変えてもよい。
（ステップＳ１０）電圧印加電極形成
図１５（ｄ）に示されるように、電圧印加電極６３を半導体層６１上に積層形成する。この後さらに、保護層（図示省略）を電圧印加電極６３に積層形成することで、キャリア収集電極５１、コンデンサＣａ、薄膜トランジスタＴｒ、データ線５３、および、ゲート線４５で構成されたフラットパネル型Ｘ線検出器の一連の製造を終了する。
これらアクティブマトリックス基板の積層パターンの形成については、インクジェット法に限らず、蒸着法、スピンコート法、電界メッキ法、スパッタリング法などのフォトリソグラフィ法を組み合せてもよい。特に、アクティブマトリックス基板全体に一様に絶縁膜を形成するときなどはインクジェット法よりも有効である。
ゲートチャンネル４９を形成する半導体については、インクジェットノズルにて印刷塗布する場合、ペンタセンなどの有機半導体が候補としてあげられる。しかしそれに限らず、アモルファスシリコン（ａ−Ｓｉ）や酸化物半導体、あるいはカーボンナノチューブなどの無機物であっても良い。半導体層１９を形成する放射線感応型半導体についても、上述したアモルファスセレン以外にも放射線の入射によりキャリアが生成される放射線感応型の物質、あるいは光の入射によりキャリアが生成される光感応型の物質であれば、有機半導体であってもよい。
また、グランド線４３、ゲート線４５、キャリア収集電極５１、およびデータ線５３から構成される積層パターンについて、これら積層パターンの全てを金属インクで形成してもよいし、積層パターンのすくなくとも一部を金属インクで積層形成してもよい。金属インクは銀、金、白金、銅などの金属をナノサイズ（１０−９ｍ程度）の粒子にしたものである。金属インク以外にも、導電性ポリマーの微粒子でもよい。
上記のように構成したアクティブマトリックス基板の製造装置は、印刷描画と熱処理を繰り返してプラスチック基板に歪みが生じても、プラスチック基板の歪みに応じて次に積層する印刷パターンを設計して印刷描画できるアクティブマトリックス基板の製造装置を提供することができる。この結果、層間パターンの位置ズレによりアクティブマトリックス基板が製作できなくなる問題が解消され、アクティブマトリックス基板の製造歩留まりを向上することができる。
この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。
（１）上述した実施例では、データ線５３を印刷塗布する前にだけ印刷パターンを設計したが、これに限らず、プラスチック基板５を加熱処理するごとに、次に積層する印刷パターンの設計を行ってもよい。どの積層パターンを印刷塗布する時に印刷パターンの設計をするかは、適宜決めればよい。
（２）上述した実施例では、基板上のドットパターンは全面にされていたが、図１６に示されるように、撮像パターンメモリ１９内の画像データと基本マークパターンメモリ２１内の画像データとの位置合わせを行うためのアライメントマークよりも外側の領域にある画素ごとに、プラスチック基板６４上にドットパターンをしてもよい。また、プラスチック基板６４のロット特性を測定し、特にプラスチック基板の歪みが生じる部分にだけドットパターンを形成してもよい。また、１画素ごとにドットパターンを形成していたが、複数の画素ごとにドットパターンを形成してもよい。また、積層パターン形成ごとに新たにドットパターンを形成してもよい。
（３）上述した実施例では、プラスチック基板５上に形成されたアライメントマークをプラスチック基板５の歪みを計測する位置基準としたが、基板上の積層パターンそのものを位置基準としてもよい。つまり、基本マークパターンメモリ２１に格納される画像データはプラスチック基板５上に形成されたアライメントマークの位置基準となるものであってもよいし、プラスチック基板５上に形成された積層パターンの位置基準となるものであってもよい。また、基本マークパターンメモリ２１に格納される画像データは、予め格納された画像データであってもよいし、ＣＣＤカメラ７によって撮像された画像データであってもよい。また、ＣＣＤカメラ７によって撮像された画像データを基本マークパターンメモリ２１に格納される画像データとする場合、アライメントマークまたは第１層目の積層パターンであってもよいし、1つ前に積層された積層パターンまたは1つ前に形成されたドットパターンであってもよい。
（４）上述した実施例では、ボトムゲート型の薄膜トランジスタ（ＴＦＴ）を備えたアクティブマトリックス基板であったが、トップゲート型のＴＦＴを備えたアクティブマトリックス基板であってもよい。図１５（ｄ）に示されるように、薄膜トランジスタのゲート（ゲート線４５）をＴＦＴのソース（キャリア収集電極５１）・ドレイン（データ配線５３）よりもプラスチック基板５側に形成したが、ＴＦＴソース・ドレインをＴＦＴゲートよりもプラスチック基板５側に形成してもよい。このような設計に応じて各電極等の形成位置を適宜変更すればよい。本願のマトリックス基板製造装置によりトップゲート型のアクティブマトリックス基板を製造すれば、コンタクトホールを開ける際にも、プラスチック基板５に歪みが生じていても下層にパターニングされている素子との位置関係を確認してからコンタクトホールを開けることができるので有効である。
（５）上述した実施例では、インクジェットノズル３がＸ方向に移動し、インクジェットノズル３を搭載した支持アーム９がＹ方向に移動したが、プラスチック基板５を支持する基板支持テーブルがＸＹ方向に移動してもよい。例えば、図１７に示されるように、プラスチック基板５を支持する基板支持テーブル６５の下部にはＸ方向テーブル駆動装置６６とＹ方向テーブル駆動装置６７が備えられており、支持アーム６８に備えられたインクジェットノズル３およびＣＣＤカメラ７に対してプラスチック基板５が載置された基板支持テーブル６５がＸＹ方向に移動する。また、インクジェットノズル３がＸ方向へ移動し、基板支持テーブルがＹ方向に移動する構成でもよい。
（６）上述した実施例では、マトリックス基板製造装置にてアクティブマトリックス基板を製造したが、パッシブマトリクス基板を製造してもよい。
（７）上述した実施例では、受光デバイスとしての放射線検出器に備わるアクティブマトリックス基板であったが、発光デバイスとしての液晶ディスプレイなどに使われるアクティブマトリックス基板であってもよい。
（８）上述した実施例では、アライメントマークは十字形のものと、ドット状のものであったが、アライメントマークの直近に、基板内での絶対座標位置を示す数字、文字、パターンコードを含むものであってもよいし、さらにはアライメントマーク自身をそれらの数字、文字、パターンコードとするものであってもよい。絶対座標位置を示す記号を入れることで、ＣＣＤによる検索（次のアライメントマークへの移動）が素早くできるようになるという効果が生じる。

Claims (4)

  1. 熱可塑性絶縁基板上に半導体または導電体または絶縁体を積層するマトリックス基板製造装置において、
    前記熱可塑性絶縁基板および前記熱可塑性絶縁基板上に積層された積層パターンを撮像する撮像手段と、
    前記撮像手段により撮像された撮像パターンと前記熱可塑性絶縁基板または前記熱可塑性絶縁基板上に積層された積層パターンの位置基準となる基本位置パターンとを比較し、前記熱可塑性絶縁基板の画素領域ごとの歪みを検出する積層パターン比較部と、
    前記積層パターン比較部より求められた前記熱可塑性絶縁基板の画素領域ごとの歪みに応じて、次に前記熱可塑性絶縁基板上に積層する積層パターンを設計する積層パターン設計部と、
    前記積層パターン設計部より設計された積層パターンの印刷を制御する印刷制御部と、
    前記印刷制御部により送られる印刷信号によりインクを射出するインクジェットノズルと、
    前記印刷制御部より送られる駆動信号により前記インクジェットノズルと前記熱可塑性絶縁基板との相対位置を制御するステージ機構部と
    を備え、
    前記基本位置パターンが、比較される前記撮像パターンよりも過去に前記熱可塑性絶縁基板上に形成された積層パターンである
    ことを特徴とするマトリックス基板製造装置。
  2. 請求項１に記載のマトリックス基板製造装置において、
    前記ステージ機構部は、前記インクジェットノズルを搭載した架台に前記インクジェットノズルがＸ方向に移動可能な機構を設けたＸ方向駆動器と、
    前記架台がＹ方向に移動可能な機構を設けたＹ方向駆動器と
    を備えたことを特徴とするマトリックス基板製造装置。
  3. 請求項１または２に記載のマトリックス基板製造装置において、前記ステージ機構部は、前記熱可塑性絶縁基板をＸＹ方向に駆動するテーブルを備えたことを特徴とするマトリックス基板製造装置。
  4. 請求項１から３いずれか１つに記載のマトリックス基板製造装置において、前記熱可塑性絶縁基板を加熱処理した後ごとに、次に積層する積層パターンの設計を行うことを特徴とするマトリックス基板製造装置。
JP2010509018A 2008-04-25 2008-04-25 マトリックス基板製造装置 Expired - Fee Related JP5218552B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058107 WO2009130791A1 (ja) 2008-04-25 2008-04-25 マトリックス基板製造装置

Publications (2)

Publication Number Publication Date
JPWO2009130791A1 JPWO2009130791A1 (ja) 2011-08-11
JP5218552B2 true JP5218552B2 (ja) 2013-06-26

Family

ID=41216540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010509018A Expired - Fee Related JP5218552B2 (ja) 2008-04-25 2008-04-25 マトリックス基板製造装置

Country Status (2)

Country Link
JP (1) JP5218552B2 (ja)
WO (1) WO2009130791A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131141A (ja) * 2019-02-21 2020-08-31 紀州技研工業株式会社 描画方法および描画装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213212A (ja) * 1996-02-06 1997-08-15 Canon Inc インクジェット液滴付与装置ならびにこれを用いた電子源基板および画像形成装置の製造方法
JP2000251665A (ja) * 1998-02-13 2000-09-14 Canon Inc 膜の形成方法およびそれを用いた電子放出素子の製造方法およびそれを用いた画像形成装置の製造方法
JP2005043424A (ja) * 2003-07-22 2005-02-17 Ricoh Co Ltd パターン形成方法
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2007110048A (ja) * 2005-10-17 2007-04-26 Ricoh Co Ltd インクジェット方式によるパターン形成方法・インクジェット方式によるパターン形成装置・電子素子アレイ・表示素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213212A (ja) * 1996-02-06 1997-08-15 Canon Inc インクジェット液滴付与装置ならびにこれを用いた電子源基板および画像形成装置の製造方法
JP2000251665A (ja) * 1998-02-13 2000-09-14 Canon Inc 膜の形成方法およびそれを用いた電子放出素子の製造方法およびそれを用いた画像形成装置の製造方法
JP2005535147A (ja) * 2002-08-30 2005-11-17 シャープ株式会社 薄膜トランジスタ、液晶表示装置、薄膜トランジスタの製造方法および液晶表示装置の製造方法
JP2005043424A (ja) * 2003-07-22 2005-02-17 Ricoh Co Ltd パターン形成方法
JP2007110048A (ja) * 2005-10-17 2007-04-26 Ricoh Co Ltd インクジェット方式によるパターン形成方法・インクジェット方式によるパターン形成装置・電子素子アレイ・表示素子

Also Published As

Publication number Publication date
WO2009130791A1 (ja) 2009-10-29
JPWO2009130791A1 (ja) 2011-08-11

Similar Documents

Publication Publication Date Title
JP4168934B2 (ja) 半導体デバイスの製造方法
US7765686B2 (en) Multilayer wiring structure and method of manufacturing the same
Street et al. From printed transistors to printed smart systems
JP5478608B2 (ja) オフセット上部画素電極構成
CN1512939A (zh) 喷墨淀积装置和方法
EP2139040A1 (en) Organic transistor array, display device and method of fabricating display device
EP2533103B1 (en) Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method
US9304097B2 (en) Method for aligning patterns on a substrate
JP5978577B2 (ja) 多層配線基板
US9291588B2 (en) System for forming aligned patterns on a substrate
US9228964B2 (en) System for aligning patterns on a substrate
US10580956B2 (en) Method for producing a stack of layers for a matrix thermal sensor
US9291587B2 (en) Method for forming aligned patterns on a substrate
US20100134727A1 (en) Distortion tolerant pixel design
JP5218552B2 (ja) マトリックス基板製造装置
US9274431B2 (en) Alignment structure for registering patterns on a substrate
WO2009139060A1 (ja) 光マトリックスデバイスの製造方法および光マトリックスデバイスの製造装置
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5304897B2 (ja) 光マトリックスデバイスの製造方法
JP2007110048A (ja) インクジェット方式によるパターン形成方法・インクジェット方式によるパターン形成装置・電子素子アレイ・表示素子
JP5073194B2 (ja) フラットパネルディスプレイおよびその作製方法
JP5887881B2 (ja) 配線の形成方法
JP5514545B2 (ja) 歪み許容プロセシング
JP5342862B2 (ja) 光マトリックスデバイスの製造方法
CN102227810A (zh) 光矩阵设备的制造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees