KR20070011143A - 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 - Google Patents

막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 Download PDF

Info

Publication number
KR20070011143A
KR20070011143A KR1020060066922A KR20060066922A KR20070011143A KR 20070011143 A KR20070011143 A KR 20070011143A KR 1020060066922 A KR1020060066922 A KR 1020060066922A KR 20060066922 A KR20060066922 A KR 20060066922A KR 20070011143 A KR20070011143 A KR 20070011143A
Authority
KR
South Korea
Prior art keywords
bank
forming
pattern
film
formation region
Prior art date
Application number
KR1020060066922A
Other languages
English (en)
Other versions
KR100782493B1 (ko
Inventor
도시미츠 히라이
가츠유키 모리야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070011143A publication Critical patent/KR20070011143A/ko
Application granted granted Critical
Publication of KR100782493B1 publication Critical patent/KR100782493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 폭이 상이한 몇 개의 영역을 갖는 패턴 형성 영역에 기능액을 배치하는 경우 등에 있어서, 형성되는 막 패턴 사이에서의 막 두께를 없앤 상기 막 패턴의 형성 방법을 제공하는 것을 과제로 한다.
본 발명의 막 패턴의 형성 방법은 기판(18) 위에 제 1 뱅크층(35)과 제 2 뱅크층(36)을 적층 형성하는 공정과, 상기 제 1 뱅크층(35) 및 제 2 뱅크층(36)을 패터닝함으로써, 제 1 패턴 형성 영역(55)과, 상기 제 1 패턴 형성 영역(55)에 연속되고, 또한 상기 제 1 패턴 형성 영역(55)보다 폭이 넓은 제 2 패턴 형성 영역(56)으로 이루어지는 패턴 형성 영역(13)을 갖는 뱅크(34)를 형성하는 공정을 가지며, 상기 패턴 형성 영역(13)에 면하는 상기 제 1 뱅크층(35)의 측벽(35s)의 접촉각이 물을 함유하는 기능액에 대하여 50° 미만이고, 상기 제 2 뱅크층(36)의 접촉각이 상기 제 1 뱅크층(35)의 접촉각보다 큰 각도인 상기 뱅크(34)를 설치하는 것을 특징으로 한다.
뱅크층, 패턴 형성 영역, 화소 구조, 막 패턴

Description

막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법{METHOD FOR FORMING FILM PATTERN, DEVICE, ELECTRO-OPTICAL DEVICE, ELECTRONIC APPARATUS, AND METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE}
도 1은 본 발명의 액적 토출 장치의 개략 구성을 나타낸 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3의 (a)는 뱅크 구조의 평면도, (b)는 (a)의 측단면도.
도 4의 (a) 내지 (d)는 뱅크 구조를 형성하는 공정을 나타낸 측단면도.
도 5의 (a) 내지 (c)는 배선 패턴의 형성 공정을 설명하기 위한 측단면도.
도 6의 (a) 내지 (c)는 배선 패턴의 형성 공정을 설명하기 위한 측단면도.
도 7은 표시 영역인 1화소를 모식적으로 나타낸 평면도.
도 8의 (a) 내지 (e)는 1화소의 형성 공정을 나타낸 단면도.
도 9는 액정 표시 장치를 대향 기판 측으로부터 본 평면도.
도 10은 도 9의 H-H'선에 따른 액정 표시 장치의 단면도.
도 11은 액정 표시 장치의 등가회로도.
도 12는 유기 EL 장치의 부분 확대 단면도.
도 13은 본 발명의 전자 기기의 구체적인 예를 나타낸 도면.
도 14는 액티브 매트릭스 기판의 일례를 모식적으로 나타낸 단면도.
도 15는 액티브 매트릭스 기판의 다른 예를 모식적으로 나타낸 단면도.
도면의 주요 부분에 대한 부호의 설명
L: 기능액 34: 뱅크
35: 제 1 뱅크층 36: 제 2 뱅크층
35a, 36a: 뱅크층(뱅크 형성 재료) 40: 게이트 배선(막 패턴)
41: 게이트 전극(막 패턴) 42: 소스 배선(막 패턴)
43: 소스 전극(막 패턴) 55: 제 1 패턴 형성 영역
56: 제 2 패턴 형성 영역 250: 화소 구조(디바이스)
600: 휴대 전화(전자 기기)
본 발명은 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의 제조 방법에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 소정 패턴으로 이루어지는 배선 등을 형성하는 방법으로서는, 예를 들어 포토리소그래피법이 널리 이용되고 있다. 이 포토리소그래피법은 진공 장치, 노광 장치 등의 대규모 설비가 필요하게 된다. 그리고, 상기 장치에서는 소정 패턴으로 이루어지는 배선 등을 형성하기 위해, 복잡한 공정을 필요로 하고, 또한 재료 사용 효율도 수% 정도로 그 대부분을 폐기해 야만 하여 제조 비용이 높다는 과제가 있다.
이것에 대하여, 액체 토출 헤드로부터 액체 재료를 액적 형상으로 토출하는 액적 토출법, 소위 잉크젯법을 이용하여 기판 위에 소정 패턴으로 이루어지는 배선 등을 형성하는 방법이 제안되어 있다(예를 들어 특허문헌 1, 특허문헌 2 참조). 이 잉크젯법에서는 패턴용 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후, 열처리나 레이저 조사를 행하여 원하는 패턴을 형성한다. 따라서, 이 방법에 의하면, 포토리소그래피 공정이 불필요해져 프로세스가 대폭으로 간략화되는 동시에, 패턴 위치에 원재료를 직접 배치할 수 있기 때문에, 사용량도 삭감할 수 있다는 이점이 있다.
그런데, 최근 디바이스를 구성하는 회로의 고밀도화가 진행되어, 예를 들어 배선에 대해서도 미세화, 세선화(細線化)가 한층 더 요구되고 있다. 그러나, 상술한 액적 토출법을 이용한 패턴 형성 방법에서는 토출한 액적이 착탄 후에 기판 위에서 확장되기 때문에, 미세한 패턴을 안정적으로 형성하는 것이 곤란했다. 특히 패턴을 도전막으로 할 경우에는, 상술한 액적의 확장에 의해 벌지(bulge)가 생기고, 그것이 단선이나 단락 등의 불량의 발생 원인으로 될 우려가 있었다. 그래서, 폭이 넓은 배선 형성 영역과, 이 배선 형성 영역에 접속하여 형성되는 미세한 배선 형성 영역을 구비한 뱅크 구조를 사용한 기술이 제안되어 있다(예를 들어 특허문헌 3 참조). 이 기술은 폭이 넓은 배선 형성 영역에 기능액을 토출하고, 모세관현상에 의해 미세한 배선 형성 영역에 기능액을 유입시켜 미세한 배선 패턴을 형성하게 되어 있다.
여기서, 미세한 배선 형성 영역의 폭과 기능액이 토출되는 배선 형성 영역의 폭의 차가 커지면, 통상 기능액은 폭이 넓은 배선 형성 영역을 구획하는 뱅크를 따라 흐르기 때문에, 미세한 배선 형성 영역으로의 모세관현상에 의한 기능액의 유입량이 부족하게 된다. 그리하면, 형성된 미세한 배선 패턴의 막 두께는 다른 배선 패턴에 비하여 얇아진다는 문제가 있다.
그래서, 예를 들어 폭이 넓은 배선 형성 영역의 일부분의 폭을 좁히고, 이 배선 형성 영역으로부터 미세한 배선 형성 영역으로의 기능액의 유입량을 증가시킴으로써, 미세한 배선 패턴의 후막화(厚膜化)를 도모하는 방법을 생각할 수 있다.
[특허문헌 1] 일본국 공개특허평11-274671호 공보
[특허문헌 2] 일본국 공개특허2000-216330호 공보
[특허문헌 3] 일본국 공개특허2005-12181호 공보
그러나, 상술한 바와 같이 배선 형성 영역(패턴 형성 영역)의 일부 폭을 좁혀 미세한 배선 형성 영역(제 1 패턴 형성 영역)에 유입되는 기능액의 양을 증가시킬 경우, 기능액의 유입량을 적절히 조절하는 것이 어렵고, 예를 들어 미세한 배선 형성 영역에 기능액이 지나치게 많이 유입되면, 미세한 배선 패턴은 다른 배선 패턴에 비하여 막 두께가 두꺼워져, 미세한 배선 부분과 그 이외의 배선 부분 사이에서 막 두께의 차가 생기게 된다.
그리하면, 예를 들어 이 기술을 게이트 배선과 이것에 연속되는 게이트 전극의 형성에 응용하고자 했을 경우에, 이들 게이트 배선과 게이트 전극 사이에서 막 두께가 상이해짐으로써, 안정된 트랜지스터 특성이 얻어지기 어려워진다.
본 발명은 상기 과제를 감안하여 안출된 것으로서, 폭이 상이한 영역을 갖는 패턴 형성 영역에 기능액을 배치함으로써 막 패턴을 균일하게, 또한 안정적으로 형성할 수 있는 막 패턴 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 막 패턴의 형성 방법은, 상기 과제를 해결하기 위해, 기판 위에 설치된 뱅크에 의해 구획된 패턴 형성 영역에 H2O를 함유하는 기능액을 배치하여 막 패턴을 형성하는 방법에 있어서, 기판 위에 제 1 뱅크 형성 재료를 배치하여 제 1 뱅크층을 형성하는 공정과, 상기 제 1 뱅크층 위에 제 2 뱅크 형성 재료를 배치하여 제 2 뱅크층을 형성하는 공정과, 상기 제 1 뱅크층 및 제 2 뱅크층을 패터닝함으로써, 제 1 패턴 형성 영역과, 상기 제 1 패턴 형성 영역에 연속되고, 또한 상기 제 1 패턴 형성 영역보다 폭이 넓은 제 2 패턴 형성 영역으로 이루어지는 패턴 형성 영역을 갖는 뱅크를 형성하는 공정을 가지며, 상기 패턴 형성 영역에 면하는 상기 제 1 뱅크층 측벽의 상기 기능액에 대한 접촉각이 50° 미만이고, 상기 제 2 뱅크층의 상기 기능액에 대한 접촉각이 상기 제 1 뱅크층의 접촉각보다 큰 각도인 상기 뱅크를 설치하는 것을 특징으로 한다.
이 형성 방법에 의하면, 하층(下層) 측에 배치되는 제 1 뱅크층의 측벽에 대해서 기능액에 대한 접촉각을 50° 미만으로 하고 있음으로써, 패턴 형성 영역 내에 배치된 기능액을 특정 형상으로 습윤 확장시킬 수 있다. 즉, 기능액의 습윤 확 장의 선단(先端) 형상을 패턴 형성 영역의 측벽에 따른 부분이 진행 방향으로 연장된 평면으로부터 보아 오목한 형상으로 할 수 있고, 균일, 또한 신속하게 기능액을 패턴 형성 영역 내에 확장시킬 수 있는 동시에, 모세관현상을 이용한 세부(細部)로의 기능액 공급에 대해서도 신속, 또한 확실하게 행할 수 있게 된다. 이것에 의해, 균일한 막 두께의 막 패턴을 단시간 내에 안정적으로 형성할 수 있다.
본 발명의 막 패턴의 형성 방법에서는, 상기 패턴 형성 영역의 저면부에서의 상기 기능액에 대한 접촉각을 상기 제 1 뱅크층 측벽의 접촉각 이하의 각도로 하는 것이 바람직하다. 이러한 형성 방법에 의해, 패턴 형성 영역의 전면(全面)에 균일하게 기능액을 습윤 확장시킬 수 있어 균일한 막 패턴의 형성에 크게 기여한다. 상기 저면부의 접촉각이 제 1 뱅크층의 측벽에서의 접촉각보다 클 경우에는, 습윤 확장 시의 기능액의 선단 형상이 평면으로부터 보아 볼록한 형상으로 되기 쉬워 균일한 습윤 확장이 얻어지기 어려워진다.
본 발명의 막 패턴의 형성 방법에서는, 상기 제 2 뱅크층의 상기 기능액에 대한 접촉각을 50° 이상으로 하는 것이 바람직하다. 이것에 의해, 상층(上層) 측의 제 2 뱅크층에서 기능액을 양호하게 튕기게 할 수 있고, 제 1 뱅크층과 제 2 뱅크층의 접촉각 차이에 의해 기능액을 패턴 형성 영역 내에 양호하게 가둘 수 있어 정확한 평면 형상의 막 패턴을 용이하게 형성할 수 있게 된다.
본 발명의 막 패턴의 형성 방법에서는, 상기 제 1 뱅크 형성 재료가 탄소 결합 또는 실록산 결합을 주쇄(主鎖)로 하여 이루어지며, 측쇄(側鎖)에 -H, -OH, -(CH2CH2O)nH, -COOH, -COOK, -COONa, -CONH2, -SO3H, -SO3Na, -SO3K, -OSO3H, -OSO3Na, -OSO3K, -PO3H2, -PO3Na2, -PO3K2, -NO2, -NH2, -NH3Cl, -NH3Br, ≡HNCl, ≡NHBr에서 선택되는 1종 이상을 갖는 재료인 것이 바람직하다. 이러한 뱅크 형성 재료를 사용함으로써, 제 1 뱅크층의 접촉각을 50° 미만으로 용이하게 조정할 수 있게 된다.
본 발명의 막 패턴의 형성 방법에서는, 상기 제 1 뱅크 재료가 측쇄의 일부에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료일 수도 있다. 본 발명에서는 제 1 뱅크층 측벽의 접촉각을 50° 미만으로 조정할 수 있으면 되기 때문에, 수계(水系) 기능액에 대한 친화성이 비교적 낮은 것일지라도 사용하는 것이 가능하다. 따라서, 측쇄의 일부에 물과의 친화성이 낮은 유기기가 함유되어 있어도 상관없다.
본 발명의 막 패턴의 형성 방법에서는, 상기 제 2 뱅크 형성 재료가 탄소 결합 또는 실록산 결합을 주쇄로 하여 이루어지며, 측쇄에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료인 것이 바람직하다. 이러한 재료를 사용함으로써, 수계 기능액과의 친화성을 낮게 할 수 있고, 제 2 뱅크층의 접촉각을 높일 수 있다. 이것에 의해, 제 2 뱅크층에 의한 기능액의 가두기를 보다 양호한 것으로 할 수 있다.
본 발명의 막 패턴의 형성 방법에서는, 상기 제 2 뱅크층을 상기 제 1 뱅크층보다 얇게 형성하는 것이 바람직하다. 이러한 형성 방법으로 하면, 보다 많은 기능액을 패턴 형성 영역 내에 배치하는 것이 가능해지며, 비교적 두꺼운 막 패턴일지라도 용이하고 균일하게 형성할 수 있게 된다.
본 발명의 막 패턴의 형성 방법에서는, 상기 패턴 형성 영역에 제 1 기능액을 배치하는 공정과, 상기 패턴 형성 영역 내의 제 1 기능액을 건조시켜 제 1 건조막을 형성하는 공정과, 상기 제 1 건조막 위에 제 2 기능액을 배치하는 공정을 가지며, 상기 제 1 기능액을 건조시켜 이루어지는 제 1 건조막의 막 두께를 상기 제 1 뱅크층의 두께보다 얇게 형성하는 형성 방법으로 할 수도 있다.
즉, 본 발명은 적층 구조의 막 패턴의 형성에도 적합하게 사용할 수 있다. 또한, 본 발명에서는 제 1 뱅크층, 제 2 뱅크층의 접촉각이 각각 조정되어 적층 형성되어 있기 때문에, 종래의 플라스마 처리에 의한 발액성 부여를 행하는 형성 방법과 같이 적층 구조의 막 패턴을 형성할 경우에, 각 층의 형성 공정 사이에 플라스마 처리 등의 발액화 처리를 마련하는 것을 필요로 하지 않아 매우 효율적으로 적층 구조의 막 패턴을 형성할 수 있다.
적층 구조의 막 패턴을 형성할 경우에는, 제 1 건조막의 형성 후, 그 상면에 배치되는 제 2 기능액에 대해서도 양호한 습윤 확장성을 얻기 위해, 제 1 건조막의 두께를 제 1 뱅크층의 두께보다 얇게 하고, 제 2 기능액에 대해서도 제 1 뱅크층의 측벽에 의한 습윤 확장을 조장하는 작용을 이용할 수 있게 하는 것이 바람직하다.
본 발명의 막 패턴의 형성 방법에서는, 상기 패턴 형성 영역에 기능액을 배치하는 공정과, 상기 패턴 형성 영역 내의 기능액을 건조시켜 건조막을 형성하는 공정과, 상기 뱅크와 상기 건조막을 일괄적으로 소성(燒成)하는 공정을 갖는 형성 방법으로 할 수도 있다.
이 형성 방법에 의하면, 뱅크만의 소성 공정을 생략할 수 있기 때문에, 막 패턴 형성 공정에서의 처리 시간 단축을 실현할 수 있어 디바이스의 제조 효율을 높일 수 있다.
본 발명의 막 패턴의 형성 방법에서는, 상기 패턴 형성 영역 내에 복수 층의 건조막을 적층 형성한 후, 상기 건조막과 상기 뱅크를 일괄적으로 소성할 수도 있다.
형성하는 막 패턴이 적층 구조를 갖는 것일 경우에도, 뱅크의 소성과 막 패턴의 소성을 일괄적으로 행할 수 있어 막 패턴 형성 공정의 효율을 높일 수 있다.
본 발명의 디바이스는 상술한 형성 방법을 이용하여 기판 위에 형성된 뱅크와, 상기 뱅크에 의해 둘러싸인 패턴 형성 영역과, 상기 패턴 형성 영역에 형성된 막 패턴을 갖는 것을 특징으로 한다. 이러한 디바이스는 균일한 막 두께의 막 패턴을 구비하는 것이기 때문에, 단선, 단락 등이 생기기 어려워 전기적 특성이 우수한 것으로 된다.
본 발명의 디바이스에서는, 상기 제 2 패턴 형성 영역에 형성된 막 패턴을 게이트 배선으로서, 상기 제 1 패턴 형성 영역에 형성된 막 패턴을 게이트 전극으로서 구비하는 것을 특징으로 한다. 이렇게 하면, 상술한 막 패턴의 형성 방법을 이용함으로써, 게이트 배선과 게이트 전극의 막 두께를 대략 동일하게 할 수 있다. 이것에 의해, 트랜지스터 특성을 안정시킬 수 있고, 이 트랜지스터를 구비한 디바이스는 신뢰성이 높은 것으로 된다.
본 발명의 디바이스에서는, 상기 제 2 패턴 형성 영역에 형성된 막 패턴을 소스 배선으로서, 상기 제 1 패턴 형성 영역에 형성된 막 패턴을 소스 전극으로서 구비하는 것을 특징으로 한다. 이렇게 하면, 상술한 막 패턴의 형성 방법을 이용함으로써, 소스 배선과 소스 전극의 막 두께를 대략 동일하게 할 수 있다. 이것에 의해, 트랜지스터 특성을 안정시킬 수 있고, 이 트랜지스터를 구비한 디바이스는 신뢰성이 높은 것으로 된다.
본 발명의 전기 광학 장치는 상술한 디바이스를 구비한 것을 특징으로 한다.
본 발명의 전기 광학 장치에 의하면, 고밀도의 전기적 특성 등을 갖는 디바이스를 구비하기 때문에, 품질이나 성능의 향상을 도모한 전기 광학 장치를 실현할 수 있다.
여기서, 본 발명에 있어서, 전기 광학 장치는 전계(電界)에 의해 물질의 굴절률이 변화되어 광의 투과율을 변화시키는 전기 광학 효과를 갖는 것 이외에, 전기 에너지를 광학 에너지로 변환시키는 것 등도 포함하여 총칭한다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 전기 광학 물질로서 유기 EL(Electro-Luminescence)을 사용하는 유기 EL 장치, 무기 EL을 사용하는 무기 EL 장치, 전기 광학 물질로서 플라스마용 가스를 사용하는 플라스마 디스플레이 장치 등이 있다. 더 나아가서는, 전기 영동 디스플레이 장치(EPD: Electrophoretic Display), 필드 이미션 디스플레이 장치(FED: 전계 방출 표시 장치: Field Emission Display) 등이 있다.
본 발명의 전자 기기는 상술한 전기 광학 장치를 구비한 것을 특징으로 한다.
본 발명의 전자 기기에 의하면, 품질이나 성능의 향상이 도모된 전기 광학 장치를 구비함으로써, 신뢰성이 높은 것으로 된다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은, 기판 위에 게이트 배선을 형성하는 제 1 공정과, 상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과, 상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과, 상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과, 상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과, 상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 가지며, 상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정에서 상술한 막 패턴의 형성 방법을 이용하는 것을 특징으로 한다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은, 다른 형태로서, 기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1 공정과, 상기 소스 전극 및 드레인 전극 위에 반도체층을 형성하는 제 2 공정과, 상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 3 공정과, 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제 4 공정을 가지며, 상기 제 1 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서 상술한 막 패턴의 형성 방법을 이용하는 것을 특징으로 한다.
또한, 본 발명의 액티브 매트릭스 기판의 제조 방법은, 또 다른 형태로서, 기판 위에 반도체층을 형성하는 제 1 공정과, 상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 2 공정과, 상기 게이트 절연막에 형성한 컨택트 홀을 통하여 상기 반도체층의 소스 영역에 접속되는 소스 전극과, 상기 반도체층의 드레인 영역에 접속되는 드레인 전극을 형성하는 제 3 공정과, 상기 드레인 전극과 접속되는 화소 전극을 형성하는 제 4 공정을 가지며, 상기 제 2 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서 상술한 막 패턴의 형성 방법을 이용하는 것을 특징으로 한다. 이상과 같은 각 제조 방법에 의해, 신뢰성이 높은 액티브 매트릭스 기판을 제조하는 것이 가능해진다.
(제 1 실시예)
이하, 본 발명의 일 실시예에 대해서 도면을 참조하여 설명한다. 또한, 이하에 설명하는 실시예는 본 발명의 일부 형태를 나타내는 것이며, 본 발명을 한정하지는 않는다. 또한, 이하의 설명에 사용되는 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 적절히 변경하고 있다.
(액적 토출 장치)
우선, 본 실시예에 있어서, 막 패턴을 형성하기 위한 액적 토출 장치에 대해서 도 1을 참조하여 설명한다.
도 1은, 본 발명의 막 패턴 형성 방법에 사용되는 장치의 일례로서, 액적 토출법에 의해 기판 위에 액체 재료를 배치하는 액적 토출 장치(잉크젯 장치)(IJ)의 개략 구성을 나타낸 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와, X축 방향 구동축(304)과, Y축 방향 가이드축(305)과, 제어 장치(CONT)와, 스테이지(307)와, 클리닝 기구(308)와, 베이스(309)와, 히터(315)를 구비한다.
스테이지(307)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)가 공급되는 기판(P)을 지지하고, 기준 위치에 고정시키는 고정 기구(도시 생략)를 구비한다. 본 실시예의 경우, 후술하는 기판(18)을 지지하는 것이다.
액적 토출 헤드(301)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시킨다. 복수의 토출 노즐은 액적 토출 헤드(301)의 하면(下面)에 Y축 방향으로 나란히 일정한 간격에 의해 설치되어 있다. 액적 토출 헤드(301)의 토출 노즐로부터는 스테이지(307)에 지지되어 있는 기판(P)에 대하여 상술한 도전성 미립자를 함유하는 잉크(기능액)가 토출된다.
X축 방향 구동축(304)에는 X축 방향 구동 모터(302)가 접속되어 있다. X축 방향 구동 모터(302)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(304)을 회전시킨다. X축 방향 구동축(304)이 회전하면, 액적 토출 헤드(301)는 X축 방향으로 이동한다.
Y축 방향 가이드축(305)은 베이스(309)에 대하여 움직이지 않게 고정되어 있다. 스테이지(307)는 Y축 방향 구동 모터(303)를 구비한다. Y축 방향 구동 모터(303)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(307)를 Y축 방향으로 이동시킨다.
제어 장치(CONT)는 액적 토출 헤드(301)에 액적의 토출 제어용 전압을 공급한다. 또한, X축 방향 구동 모터(302)에 액적 토출 헤드(301)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(303)에 스테이지(307)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(308)는 액적 토출 헤드(301)를 클리닝하는 것이다. 클리닝 기구(308)에는 Y축 방향의 구동 모터(도시 생략)가 구비되어 있다. 이 Y축 방향 구동 모터의 구동에 의해, 클리닝 기구(308)는 Y축 방향 가이드축(305)을 따라 이동한다. 클리닝 기구(308)의 이동도 제어 장치(CONT)에 의해 제어된다.
여기서, 히터(315)는 램프 어닐링에 의해 기판(P)을 열처리하는 수단이며, 기판(P) 위에 도포된 액체 재료에 함유되는 용매의 증발 및 건조를 행한다. 이 히터(315)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(301)와 기판(P)을 지지하는 스테이지(307)를 상대적으로 주사하면서 기판(P)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서 X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서, 액적 토출 헤드(301)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정한 간격에 의해 나란히 설치되어 있다. 또한, 도 1에서는, 액적 토출 헤드(301)는 기판(P)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(301)의 각도를 조정하여 기판(P)의 진행 방향에 대하여 교차시키게 할 수도 있다. 이렇게 하면, 액적 토출 헤드(301)의 각도를 조정함으로써, 노즐 사이의 피치를 조절할 수 있다. 또한, 기판(P)과 노즐면의 거리를 임의로 조절할 수 있게 할 수도 있다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에 있어서, 액체 재료(배선 패턴용 잉크, 기능액)를 수용하는 액체 실(312)에 인접하여 피에조 소자(322)가 설치되어 있다. 액체실(312)에는 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(323)를 통하여 액체 재료가 공급된다.
피에조 소자(322)는 구동 회로(324)에 접속되어 있으며, 이 구동 회로(324)를 통하여 피에조 소자(322)에 전압을 인가하여 피에조 소자(322)를 변형시킴으로써, 액체실(312)이 변형되고, 노즐(325)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(322)의 왜곡량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(322)의 왜곡 속도가 제어된다.
또한, 액체 재료의 토출 원리로서는, 상술한 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식 이외에도, 액체 재료를 가열하여 발생한 기포(bubble)에 의해 액체 재료를 토출시키는 버블 방식 등 공지의 다양한 기술을 적용할 수 있다. 이 중, 상술한 피에조 방식에서는 액체 재료에 열을 가하지 않기 때문에, 재료의 조성(組成) 등에 영향을 주지 않는다는 이점을 갖는다.
여기서, 기능액(L)(도 5 참조)은 도전성 미립자를 분산매에 분산시킨 분산액이나 유기 은 화합물이나 산화 은나노 입자를 용매(분산매)에 분산시킨 용액으로 이루어지는 것이다.
도전성 미립자로서는, 예를 들어 Au, Ag, Cu, Pd, Mn, Cr, Co, In, Sn, ZnBi, Ni 중 어느 하나를 함유하는 금속 미립자 이외에, 이들의 산화물, 합금, 금속간 화합물, 유기염, 유기 금속 화합물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들 도전성 미립자는 분산성을 향상시키기 위해 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1㎚ 이상 O.1㎛ 이하인 것이 바람직하다. O.1㎛보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1㎚보다 작으면, 도전성 미립자에 대한 코팅제의 부피비가 커져 얻어지는 막 중의 유기물 비율이 과다해진다.
분산매로서는, 상기 도전성 미립자를 분산시킬 수 있는 것으로서 응집(凝集)을 일으키지 않는 것이면 특별히 한정되지 않지만, 본 발명에서는 적층 구조의 뱅크에서의 용매와의 친화성 차이를 이용하여 기능액의 패턴 배치를 행하게 되어 있기 때문에, 기능액의 분산매로서는, 수계(水系)의 것(물을 함유하는 것)이 사용된다.
다만, 반드시 물 단체(單體)로 사용할 필요는 없으며, 물 이외의 용매를 함유하고 있을 수도 있다. 첨가 가능한 것으로서는, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, 또한 에틸렌글리콜, 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜모노이소부틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸설폭시드, 시클로헥사논 등을 예시할 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m 이상 0.07N/m 이하의 범 위 내인 것이 바람직하다. 액적 토출법에 의해 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 습윤성이 증대되기 때문에 비행 구부러짐이 생기기 쉬워지고, 0.07N/m을 초과하면 노즐 선단에서의 메니스커스 형상이 안정되지 않기 때문에 토출량이나 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위해, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량 첨가하는 것이 좋다. 노니온계 표면장력 조절제는 액체의 기판에 대한 습윤성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 함유할 수도 있다.
상기 분산액의 점도는 1m㎩·s 이상 50m㎩·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1m㎩·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50m㎩·s보다 클 경우에는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적 토출이 곤란해진다.
(뱅크 구조체)
다음으로, 본 실시예에서 기판 위의 기능액(잉크)을 위치 규제하는 뱅크 구조체에 대해서 도 3의 (a) 및 (b)를 참조하여 설명한다.
도 3의 (a)는 뱅크 구조체의 개략 구성을 나타낸 평면도이다. 또한, 도 3의 (b)는 도 3의 (a)에 나타낸 F-F'선 화살표에서의 상기 뱅크 구조체의 측단면도이 다.
본 실시예의 뱅크 구조체는, 도 3의 (a) 및 (b)에 나타낸 바와 같이, 기판(18) 위에 뱅크(34)가 형성된 구성을 구비한다. 이 뱅크(34)에 의해 구획된 영역이 기능액을 배치하기 위한 영역으로 되는 패턴 형성 영역(13)이다. 본 실시예의 패턴 형성 영역(13)은 후술하는 TFT를 구성하는 게이트 배선, 및 게이트 전극을 형성하기 위한 기판(18) 위에 설치된 영역이다.
상기 패턴 형성 영역(13)은 게이트 배선(막 패턴)에 대응하는 홈 형상의 제 1 패턴 형성 영역(55)과, 이 제 1 패턴 형성 영역(55)에 접속되고, 게이트 전극(막 패턴)에 대응하는 제 2 패턴 형성 영역(56)으로 구성되어 있다. 여기서, 대응한다는 것은, 상기 제 1 패턴 형성 영역(55) 또는 상기 제 2 패턴 형성 영역(56) 내에 배치된 기능액을 경화 처리 등을 실시함으로써, 각각이 게이트 배선 또는 게이트 전극으로 되는 것을 의미한다.
구체적으로는, 도 3의 (a)에 나타낸 바와 같이, 제 1 패턴 형성 영역(55)은 도 3의 (a) 중 Y축 방향으로 연장되어 형성되어 있다. 그리고, 제 2 패턴 형성 영역(56)은 제 1 패턴 형성 영역(55)에 대하여 대략 수직 방향(도 3의 (a) 중 X축 방향)으로 형성되고, 또한 상기 제 1 패턴 형성 영역(55)에 연속(접속)되어 설치된다.
또한, 상기 제 1 패턴 형성 영역(55)의 폭은 상기 제 2 패턴 형성 영역(56)의 폭보다도 넓게 형성되어 있다. 본 실시예에서는, 제 1 패턴 형성 영역(55)의 폭은 상기 액적 토출 장치(IJ)로부터 토출되는 기능액의 비상(飛翔) 직경과 대략 동일하거나, 또는 약간 커지도록 형성되어 있다. 이러한 뱅크 구조를 채용함으로써, 상기 제 1 패턴 형성 영역(55)에 토출한 기능액을 모세관현상을 이용하여 미세한 패턴인 제 2 패턴 형성 영역(56)에 기능액을 유입시킬 수 있게 되어 있다.
또한, 각 패턴 형성 영역(55, 56)에서의 폭은 각 패턴 형성 영역(55, 56)이 연장되는 방향(X, Y)에 대하여 직교하는 방향의 각 패턴 형성 영역(55, 56)의 단부 사이의 길이를 나타낸다. 도 3의 (a)에 나타낸 바와 같이, 상기 제 1 패턴 형성 영역(55)의 폭은 길이 H1, 상기 제 2 패턴 형성 영역(56)의 폭은 길이 H2이다.
한편, 뱅크 구조체의 단면(斷面) 형상(F-F' 단면)은 도 3의 (b)에 나타낸 바와 같은 구성을 갖고 있다. 구체적으로는, 기판(18) 위에 다층 구조의 뱅크(34)를 구비하여 이루어지고, 본 실시예에서는 기판(18) 측으로부터 제 1 뱅크층(35)과 제 2 뱅크층(36)의 2층 구조이다. 그리고, 뱅크(34) 중 상층 측의 제 2 뱅크층(36)이 제 1 뱅크층(35)에 비하여 발액성을 갖는 한편, 하층 측의 제 1 뱅크층(35)은 제 2 뱅크층(36)에 비하여 상대적으로 친액성을 갖고 있다. 이것에 의해, 기능액이 뱅크(34)의 상면에 착탄된 경우에도, 상기 상면은 발액성을 갖기 때문에, 각 패턴 형성 영역(55, 56)(주로 제 1 패턴 형성 영역(55))에 상기 기능액이 유입되어, 패턴 형성 영역(55, 56) 내에서 기능액이 적절히 유동하게 된다.
본 실시예에서는, 제 1 뱅크층(35)은 패턴 형성 영역(55, 56)에 면하는 측벽(35s)에서의 기능액에 대한 접촉각이 50° 미만으로 되는 한편, 제 2 뱅크층(36)은 기능액에 대한 접촉각이 제 1 뱅크층(35)의 접촉각보다 크게 되어 있고, 기능액에 대한 접촉각이 50° 이상으로 되는 것이 바람직하다. 또한, 기능액의 액적이 배치되는 패턴 형성 영역(13)의 저면부(기판(18)의 표면(18a))는 기능액에 대한 접촉각이 상기 제 1 뱅크층(35)의 접촉각 이하의 각도로 되어 있다.
본 실시예에 있어서, 제 1 뱅크층(35) 측벽의 상기 접촉각과 상기 패턴 형성 영역(13)의 저면부에서의 상기 접촉각의 합이 작아지도록 상기 제 1 뱅크층(35)의 접촉각과 상기 저면부의 접촉각이 조정되는 것이 바람직하다. 이러한 구성으로 함으로써, 기능액(L)의 습윤 확장성을 더 개선하는 효과를 얻을 수 있다.
(막 패턴의 형성 방법)
다음으로, 본 실시예에서의 뱅크 구조체의 형성 방법, 및 이 뱅크 구조체에 의해 구획된 패턴 형성 영역(13)에 막 패턴으로서 게이트 배선을 형성하는 방법에 대해서 설명한다.
도 4는 상기 뱅크 구조체의 형성 공정을 차례로 나타낸 측부 단면도이다. 도 4의 (a) 내지 (d)는 도 3의 (a)의 F-F' 화살표에서의 측단면을 따라 제 1 패턴 형성 영역(55) 및 제 2 패턴 형성 영역(56)으로 이루어지는 패턴 형성 영역(13)을 형성하는 공정을 나타낸 도면이다. 또한, 도 5는 도 4의 (a) 내지 (d)에 나타낸 제조 공정에서 형성된 뱅크 구조에 기능액을 배치하여 막 패턴(게이트 배선)을 형성하는 공정을 설명한 단면도이다.
(뱅크재 도포 공정)
우선, 도 4의 (a) 및 (b)에 나타낸 바와 같이, 스핀 코팅법에 의해, 기판(18)의 전면(全面)에 제 1 뱅크 형성 재료를 도포하여 제 1 뱅크층(35a)을 형성하고(건조 조건: 80℃/60초), 또한 제 1 뱅크층(35a) 위에 제 2 뱅크 형성 재료를 도포하여 제 2 뱅크층(36a)을 형성한다(건조 조건: 80℃/60초). 이 경우, 상기 뱅크 형성 재료의 도포 방법으로서, 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등의 각종 방법을 적용할 수 있다.
기판(18)으로서는, 유리, 석영 유리, Si 웨이퍼, 플라스틱 필름, 금속판 등의 각종 재료를 사용할 수 있다. 기판(18)의 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층을 형성할 수도 있다.
제 1 뱅크 형성 재료로서는, 패턴 형성 영역(13) 내에 배치되는 기능액에 대한 접촉각이 50° 미만으로 되는, 상대적으로 기능액에 대한 친화성의 높은 것이 사용된다. 예를 들어 탄소 결합 또는 실록산 결합을 주쇄로 하여 이루어지며, 측쇄에 -H, -OH, -(CH2CH2O)nH, -COOH, -COOK, -COONa, -CONH2, -SO3H, -SO3Na, -SO3K, -OSO3H, -OSO3Na, -OSO3K, -PO3H2, -PO3Na2, -PO3K2, -NO2, -NH2, -NH3Cl(암모늄염), -NH3Br(암모늄염), ≡HNCl(피리디늄염), ≡NHBr(피리디늄염)에서 선택되는 1종 이상을 갖는 재료(고분자 재료)를 사용할 수 있다.
또한, 제 1 뱅크 형성 재료로서는, 상기 재료 이외에, 탄소 결합 또는 실록산 결합을 주쇄로 하여 이루어지며, 측쇄의 일부에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료도 사용할 수 있다.
한편, 제 2 뱅크 형성 재료로서는, 기능액에 대한 접촉각이 제 1 뱅크층(35)보다 큰 뱅크층을 형성할 수 있는, 기능액에 대한 친화성이 상대적으로 낮은 것이 사용된다. 예를 들어 탄소 결합 또는 실록산 결합을 주쇄로 하여 이루어지며, 측 쇄에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료를 사용할 수 있다.
또한, 본 실시예에서는 상기 재료 중 무기질의 실록산 결합을 주쇄로 하는 무기 고분자 재료를 제 1 뱅크 형성 재료, 제 2 뱅크 형성 재료에 대해서 사용한 경우를 설명하는 것으로 한다. 따라서, 건조 조건이나 소성 조건은 무기 재료인 뱅크를 사용하고 있기 때문에 비교적 고온의 조건으로 되어 있지만, 상이한 재료 예를 들어 유기 재료를 사용하여 뱅크(34)를 형성하고 있을 경우에는, 그 내열 온도에 따라 건조 조건, 소성 조건을 적절히 변경할 필요가 있다.
(노광 공정)
다음으로, 도 4의 (c)에 나타낸 바와 같이, 기판(18) 위에 설치된 뱅크층(35a, 36a)에 노광 장치(도시 생략)로부터의 광을 마스크(M)를 통하여 조사함으로써, 제 1 패턴 형성 영역(55), 제 2 패턴 형성 영역(56)을 형성한다. 여기서는, 광이 조사됨으로써 노광된 뱅크층(35a, 36a)은 후술하는 현상 공정에 의해 용해 제거할 수 있게 된다. 그리고, 상술한 바와 같은 패턴 형성 영역(13)을 가진 뱅크 구조를 형성한다.
(현상 공정)
이어서, 상술한 노광 공정 후, 도 4의 (d)에 나타낸 바와 같이, 노광된 뱅크층(35a, 35b)을 예를 들어 불화수소 알칼리 현상액으로 현상 처리하고, 피노광부를 선택적으로 제거한다. 그 후, 소성(300℃/60분)함으로써, 도 4의 (d)에 나타낸 바와 같이, 제 2 패턴 형성 영역(56)과 제 1 패턴 형성 영역(55)을 포함하는 패턴 형성 영역(13)을 본뜨는 뱅크(34)를 기판(18) 위에 형성할 수 있다.
또한, 상기 뱅크(34)는 기능액에 대한 친화성이 상이한 2층의 뱅크층(35, 36)을 적층한 구조이며, 상층 측의 제 2 뱅크층(36) 표면은 기능액에 대하여 상대적으로 발액성을 가진 것으로 되어 있다. 또한, 제 1 뱅크층(35)은 친액성을 가진 재료로 구성되어 있기 때문에, 패턴 형성 영역(13)에 면하는 제 1 뱅크층(35)의 내측면은 친액성으로 되어, 기능액이 확장되기 쉽게 되어 있다.
(기능액 배치 공정)
다음으로, 상술한 공정에 의해 얻어진 뱅크 구조에 의해 형성된 패턴 형성 영역(13)에 상기 액적 토출 장치(IJ)를 사용하여 기능액을 토출 배치하여, 게이트 배선(막 패턴)을 형성하는 공정에 대해서 설명한다. 그런데, 미세 배선 패턴인 제 2 패턴 형성 영역(56)에는 기능액(L)을 직접 배치하는 것이 어렵다. 따라서, 제 2 패턴 형성 영역(56)으로의 기능액(L) 배치를 제 1 패턴 형성 영역(55)에 배치한 기능액(L)을 상술한 바와 같이 모세관현상에 의해 제 2 패턴 형성 영역(56)에 유입시키는 방법에 의해 행하는 것으로 한다.
우선, 도 5의 (a)에 나타낸 바와 같이, 액적 토출 장치(IJ)에 의해, 제 1 패턴 형성 영역(55)에 배선 패턴 형성 재료로서의 기능액(L)을 토출한다. 액적 토출 장치(IJ)에 의해 제 1 패턴 형성 영역(55)에 배치된 기능액(L)은, 도 5의 (b)에 나타낸 바와 같이, 제 1 패턴 형성 영역(55) 내에서 습윤 확장된다. 또한, 뱅크(34)의 상면에 기능액(L)이 배치되어도, 상기 상면은 발액성을 갖기 때문에, 튕겨져 제 1 패턴 형성 영역(55)에 유입된다.
또한, 뱅크(34)의 내측면(제 1 뱅크층(35)의 내측면)은 상면에 비하여 친액 성을 나타내기 때문에, 토출 배치된 기능액(L)이 패턴 형성 영역(13)의 전역(全域)에서 적절히 유동하게 되고, 도 6의 (a) 내지 (c)에 나타낸 바와 같이, 기능액(L)은 제 1 패턴 형성 영역(55)과 제 2 패턴 형성 영역(56) 사이에서 균일하게 확장된다.
본 발명에서는, 상술한 바와 같이, 제 1 뱅크층(35)의 측벽에서 기능액에 대한 접촉각이 50° 미만으로 되어 있음으로써, 도 5의 (b)에 나타낸 바와 같이, 제 1 뱅크층(35)의 측벽을 따라 기능액(L)이 연장되도록 하여 습윤 확장되고, 매우 양호한 습윤 확장성이 얻어지는 것으로 되어 있다. 도 5의 (c)는 비교를 위해 나타낸 도면이며, 제 1 뱅크층(35)의 측벽에서의 접촉각이 50° 이상인 경우의 기능액(L)의 확장 방법을 나타낸다. 도 5의 (b)에 나타낸 본 실시예에 따른 제 1 뱅크층(35) 측벽의 접촉각은 8°이고, 도 5의 (c)에 나타낸 예의 제 1 뱅크층(35) 측벽의 접촉각은 51°이다. 제 1 뱅크층(35) 이외의 부분의 표면 특성은 도 5의 (b) 및 (c)에서 공통이며, 기능액(L)도 동일한 것이다.
도 5의 (b) 및 (c)의 비교로부터 명확히 알 수 있듯이, 제 1 뱅크층(35) 측벽의 접촉각이 50° 미만으로 된 본 실시예의 것에서는, 기능액(L)이 제 1 뱅크층(35) 측벽을 따라 연장되어 넓은 범위로 습윤 확장되는 것에 대하여, 제 1 뱅크층(35) 측벽의 접촉각이 50° 이상으로 된 도 5의 (c)의 예에서는, 기능액(L)은 제 1 패턴 형성 영역(55)의 연장 방향에서 평면으로부터 보아 볼록한 형상을 이루어 습윤 확장되어 도 5의 (b)에 비하여 좁은 영역으로만 확장된다. 또한, 모세관현상을 이용하여 기능액을 확장시키는 제 2 패턴 형성 영역(56)에서는 이러한 차이가 보다 현저하다.
또한, 액적 토출 후, 동일 경과 시간에서의 기능액(L)의 확장 길이 W1, W2는 각각 약 220㎛, 약 80㎛이며, 도 5의 (b)에 나타낸 실시예에 따른 것은 도 5의 (c)의 것에 비하여 2.7배 정도 확장되기 쉽게 되어 있는 것이 본 발명자에 의해 확인되었다.
또한, 상기에서는 도 5의 (b)에 나타낸 구성에서의 제 1 뱅크층(35) 측벽의 접촉각이 8°인 경우에 대해서 설명했지만, 본 발명자의 검증에 의하면, 상기 접촉각이 8°∼44°인 것에 대해서, 도 5의 (b)에 나타낸 기능액(L)의 습윤 확장의 선단 형상이 뱅크 측벽에 따른 평면으로부터 보아 오목한 형상으로 되는 것이 확인되었다. 한편, 상기 접촉각이 50° 이상인 경우에 대해서도 복수 샘플로 검증한 결과, 상기 선단 형상이 평면으로부터 보아 볼록한 형상을 이루어 습윤 확장되고, 접촉각이 50° 미만인 것에 비하여 습윤 확장성이 떨어지는 것이 확인되었다.
(중간 건조 공정)
이어서, 제 1 패턴 형성 영역(55) 및 제 2 패턴 형성 영역(56)에 기능액(L)을 배치한 후, 필요에 따라 건조 처리를 행한다. 이것에 의해, 기능액(L)의 분산매의 제거 및 패턴의 막 두께를 확보할 수 있다. 구체적으로는, 상기 제 1 패턴 형성 영역(55)에 배치된 기능액(L)이 제 1 배선 패턴(40)으로 되고, 상기 제 2 패턴 형성 영역(56)에 배치된 기능액(L)이 제 2 배선 패턴(41)으로 된다.
상기 건조 처리로서는, 예를 들어 기판(18)을 가열하는 통상의 핫플레이트, 전기로, 램프 어닐링 그 이외의 각종 방법에 의해 행하는 것이 가능하다. 여기서, 램프 어닐링에 사용하는 광의 광원으로서는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산 가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은, 일반적으로는 출력 10W 이상 5000W 이하의 범위의 것을 사용할 수 있지만, 본 실시예에서는 10OW 이상 100OW 이하의 범위로 충분하다. 또한, 원하는 막 두께로 하기 위해, 중간 건조 공정 후에 필요에 따라 기능액 배치 공정을 반복할 수도 있다.
(소성 공정)
기능액(L)을 배치한 후, 기능액(L)의 도전성 재료가 예를 들어 유기 은 화합물일 경우, 도전성을 얻기 위해, 열처리를 행하고, 유기 은 화합물의 유기분을 제거하여 은 입자를 잔류시킬 필요가 있다. 이 때문에, 기능액(L)을 배치한 후의 기판에는 열처리나 광처리를 실시하는 것이 바람직하다. 열처리나 광처리는 통상 대기 중에서 실행되지만, 필요에 따라 수소, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 행할 수도 있다. 열처리나 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자나 유기 은 화합물의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재(基材)의 내열 온도 등을 고려하여 적절히 결정된다. 예를 들어 유기 은 화합물의 유기분을 제거하기 위해서는, 약 200℃에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용할 경우에는, 실온 이상 10O℃ 이하에서 행하는 것이 바람직하다.
이상의 공정에 의해 기능액(L)의 도전성 재료(유기 은 화합물)인 은 입자가 잔류되어 도전성막으로 변환됨으로써, 도 6의 (c)에 나타낸 바와 같이, 서로의 막 두께 차가 거의 없는 연속적인 도전막 패턴, 즉, 게이트 배선으로서 기능하는 제 1 배선 패턴(40), 및 게이트 전극으로서 기능하는 제 2 배선 패턴(41)을 얻을 수 있다.
이와 같이, 게이트 배선과 게이트 전극 사이에서의 막 두께 차를 거의 없앰으로써, 트랜지스터 특성을 안정시킬 수 있다.
또한, 제 1 실시예에서는, 뱅크(34)를 소성한 후, 기능액(L)을 패턴 형성 영역(13)에 토출 배치하고, 그 후, 기능액(L)의 건조, 막 패턴의 소성을 행하는 형성 방법으로 하고 있지만, 뱅크(34)의 소성과 막 패턴의 소성을 일괄적으로 행할 수도 있다. 즉, 뱅크(34)를 패턴 형성한 후, 소성을 행하지 않고 기능액(L)의 토출 배치를 행하며, 기능액(L)의 건조가 종료된 후에, 일괄적으로 소성을 행할 수도 있다. 이 경우, 고온으로 가열하기 위해 시간이 걸리는 공정을 생략할 수 있기 때문에, 제조 효율을 높일 수 있다.
(제 2 실시예)
상기 제 1 실시예에서는 형성하는 막 패턴이 단일 재료로 이루어지는 경우에 대해서 설명했지만, 본 발명에 따른 막 패턴의 형성 방법은 형성하는 막 패턴이 복수 종류의 재료의 적층 구조인 경우에도 종래에 비하여 유리한 형성 방법으로 되어 있다. 예를 들어 전기 광학 장치의 화소를 구성하는 게이트 배선에서는 Ag, Cu, Al 등에서 선택되는 1종 또는 2종 이상의 금속 재료를 사용하여 형성된 기체층과, Ni, Ti, W, Mn 등에서 선택되는 1종 또는 2종 이상의 금속 재료를 사용하여 형성된 피복층을 적층하여 이루어지는 2층 구조를 채용하는 경우가 있다. 이러한 2층 구조에 의해, 기체층을 구성하는 Ag이나 Cu, Al의 게이트 절연막으로의 확산을 피복층에 의해 방지하고, 이것에 의해 TFT에 동작 불량이나 이동도 저하 등이 생기는 것을 방지하기 위함이다. 더 나아가서는, 상기 기체층과 기판 사이에 양자의 밀착성을 향상시키기 위한 밀착층(예를 들어 Mn이 사용됨)을 설치하는 경우도 있다.
상기와 같은 적층 구조의 막 패턴을 형성할 때에, 본 발명에 따른 막 패턴의 형성 방법을 이용하면, 제 1 뱅크층(35)과 제 2 뱅크층(36)은 각각을 구성하는 재료에 의해 그 표면에서의 접촉각이 제어된 것으로 되어 있기 때문에, 패턴 형성 영역(13)에 기능액(L)을 토출 배치한 후 가열하고, 기능액(L)을 건조 고화(固化)시킨 후일지라도, 제 1 뱅크층(35) 및 제 2 뱅크층(36) 표면에서의 접촉각이 변화되지는 않는다. 따라서, 상기 예에서 Ag 등으로 이루어지는 기체층을 형성한 후, 뱅크(34)에 대하여 다시 플라스마 처리 등의 표면 처리를 실시하지 않아도, 이어서 Ni 등으로 이루어지는 피복층을 형성할 수 있으며, 피복층을 형성하기 위한 기능액을 패턴 형성 영역 내에 양호하게 가두고, 또한 상기 영역 내에 균일, 또한 신속하게 습윤 확장시키는 것이 가능하다.
또한, 본 실시예와 같이 적층 구조의 막 패턴을 형성할 때에는, 하측 층(상기 예에서는 기체층)은 건조 후의 막 두께가 제 1 뱅크층(35)의 막 두께보다 얇아지도록, 환언하면, 제 1 뱅크층(35)의 막 두께는 하측 층의 막 두께보다 커지도록 형성한다. 하측 층에 의해 제 1 뱅크층(35)의 측벽이 덮이게 되면, 상측 층(상기 예에서는 피복층)을 형성하기 위한 기능액을 토출 배치했을 때의 기능액의 습윤 확 장성이 저하되기 때문이다. 또한, 적층 구조의 막 패턴을 형성할 경우에도, 뱅크(34)의 소성과 막 패턴의 소성을 일괄적으로 행할 수 있다.
[실시예 1]
(디바이스)
다음으로, 본 발명의 막 패턴의 형성 방법에 의해 형성된 막 패턴을 구비하는 디바이스에 대해서 설명한다. 본 실시예에서는, 게이트 배선을 구비하는 화소(디바이스) 및 그 화소의 형성 방법에 대해서 도 7 및 도 8을 참조하여 설명한다.
본 실시예에서는, 상술한 뱅크 구조체 및 막 패턴의 형성 방법을 이용하여 보텀 게이트형 TFT(30)의 게이트 전극, 소스 전극, 드레인 전극 등을 갖는 화소를 형성한다. 또한, 이하의 설명에서는, 상술한 도 5 및 도 6에 나타낸 막 패턴 형성 공정과 동일한 공정에 대한 설명은 생략한다. 또한, 상기 실시예에 나타낸 구성요소와 공통인 구성요소에 대해서는 동일한 부호를 첨부한다.
(화소의 구조)
우선, 상술한 막 패턴의 형성 방법에 의해 형성된 막 패턴을 구비하는 화소(디바이스)의 구조에 대해서 설명한다.
도 7은 본 실시예의 화소 구조(250)를 나타낸 도면이다.
도 7에 나타낸 바와 같이, 화소 구조(250)는 기판 위에 게이트 배선(40)(제 1 배선 패턴)과, 이 게이트 배선(40)으로부터 연장 돌출되어 형성되는 게이트 전극(41)(제 2 배선 패턴)과, 소스 배선(42)과, 이 소스 배선(42)으로부터 연장 돌출되어 형성되는 소스 전극(43)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으 로 접속되는 화소 전극(45)을 구비한다. 게이트 배선(40)은 X축 방향으로 연장되어 형성되고, 소스 배선(42)은 게이트 배선(40)과 교차하여 Y축 방향으로 연장되어 형성된다. 그리고, 게이트 배선(40)과 소스 배선(42)의 교차점 근방에는 스위칭 소자인 TFT가 형성되어 있다. 이 TFT가 온(on) 상태로 됨으로써, TFT에 접속되는 화소 전극(45)에 구동 전류가 공급되게 되어 있다.
여기서, 도 7에 나타낸 바와 같이, 게이트 전극(41)의 폭 H2는 게이트 배선(40)의 폭 H1보다도 좁게 형성되어 있다. 예를 들어 게이트 전극(41)의 폭 H2는 10㎛이고, 게이트 배선(40)의 폭 H1은 20㎛이다. 이 게이트 배선(40) 및 게이트 전극(41)은 상술한 실시예에 의해 형성된 것이다.
또한, 소스 전극(43)의 폭 H5는 소스 배선(42)의 폭 H6보다도 좁게 형성되어 있다. 예를 들어 소스 전극(43)의 폭 H5는 10㎛이고, 소스 배선(42)의 폭 H6은 20㎛이다. 본 실시예에서는 막 패턴 형성 방법을 적용함으로써, 미세 패턴인 소스 전극(43)에 모세관현상에 의해 기능액을 유입시켜 형성하고 있다.
또한, 도 7에 나타낸 바와 같이, 게이트 배선(40)의 일부에는 배선 폭이 다른 영역에 비하여 좁아진 교축부(57)가 설치되어 있다. 그리고, 이 교축부(57) 위로서 게이트 배선(40)과 교차되는 소스 배선(42) 측에도 동일한 교축부가 설치되어 있다. 이와 같이, 게이트 배선(40)과 소스 배선(42)의 교차 부분에서 각각의 배선 폭을 좁게 형성함으로써, 이 교차 부분에서 용량이 축적되는 것을 방지하게 되어 있다.
(화소의 형성 방법)
도 8의 (a) 내지 (e)는 도 7에 나타낸 C-C'선에 따른 화소 구조(250)의 형성 공정을 나타낸 단면도이다.
도 8의 (a)에 나타낸 바와 같이, 상술한 방법에 의해 형성된 게이트 전극(41)을 포함하는 뱅크(34) 면 위에 플라스마 CVD법 등에 의해 게이트 절연막(39)을 성막한다. 여기서, 게이트 절연막(39)은 질화실리콘으로 이루어진다. 다음으로, 게이트 절연막(39) 위에 활성층을 성막한다. 이어서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8의 (a)에 나타낸 바와 같이 소정 형상으로 패터닝하여 비정질 실리콘막(46)을 형성한다.
다음으로, 비정질 실리콘막(46) 위에 컨택트층(47)을 성막한다. 이어서, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8의 (a)에 나타낸 바와 같이 소정 형상으로 패터닝한다. 또한, 컨택트층(47)은 n+형 실리콘막을 원료 가스나 플라스마 조건을 변화시킴으로써 형성한다.
다음으로, 도 8의 (b)에 나타낸 바와 같이, 스핀 코팅법 등에 의해 컨택트층(47) 위를 포함하는 전면(全面)에 뱅크재를 도포한다. 여기서, 뱅크재를 구성하는 재료로서는, 형성 후에 광투과성과 발액성을 구비할 필요가 있기 때문에, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 사용된다. 보다 바람직하게는, 무기 골격을 갖는 폴리실라잔이 소성 공정에서의 내열성, 투과율이라는 점에서 사용된다. 그리고, 이 뱅크재에 발액성을 부여하기 위해 CF4 플라스마 처리 등(불소 성분을 갖는 가스를 사용한 플라스마 처리)을 실시한다. 또한, 이러한 처리 대신에, 뱅크의 소재 자체에 미리 발액 성분(불소기 등)을 충전시켜 두는 것도 바람직하다. 이 경우에는, CF4 플라스마 처리 등을 생략할 수 있다.
다음으로, 1화소 피치의 1/20 내지 1/10로 되는 소스/드레인 전극용 뱅크(34d)를 형성한다. 구체적으로는, 우선, 포토리소그래피 처리에 의해, 게이트 절연막(39)의 상면에 도포한 뱅크 형성재의 소스 전극(43)에 대응하는 위치에 소스 전극용 형성 영역(43a)을 형성하고, 마찬가지로 드레인 전극(44)에 대응하는 위치에 드레인 전극용 형성 영역(44a)을 형성한다.
또한, 소스/드레인 전극을 형성하기 위한 기능액이 수계 용매(분산매)를 함유하는 것일 경우에는, 이 소스/드레인 전극용 뱅크(34d)에 대해서 상술한 실시예에서 설명한 제 1 뱅크층(35)과 제 2 뱅크층(36)의 적층 구조를 갖는 뱅크(34)와 동일한 것을 형성하여 사용할 수 있다. 즉, 소스/드레인 전극을 형성하는 공정에 대해서 본 발명에 따른 막 패턴의 형성 방법을 적용할 수 있다.
기능액에 대한 접촉각이 50° 미만인 제 1 뱅크층(35)과, 상기 접촉각이 제 1 뱅크층(35)보다 큰 제 2 뱅크층(36)을 적층한 구조를 채용함으로써, 기능액을 양호하게 습윤 확장시켜, 균일, 또한 균질의 소스 전극, 드레인 전극을 형성할 수 있게 된다. 특히 소스 전극, 드레인 전극에 대해서 상술한 제 2 실시예에서 설명한 바와 같은 복수 재료의 적층 구조를 채용할 경우에는, 막 패턴의 적층 시에 뱅크의 발액 처리를 다시 행할 필요가 없어지기 때문에, 제조 효율을 향상시킬 수 있다.
다음으로, 소스/드레인 전극용 뱅크(34d)에 형성한 소스 전극용 형성 영역(43a) 및 드레인 전극용 형성 영역(44a)에 기능액(L)을 배치하여 소스 전극(43) 및 드레인 전극(44)을 형성한다. 구체적으로는, 우선, 액적 토출 장치(IJ)에 의해, 소스 배선용 형성 영역에 기능액(L)을 배치한다(도시 생략). 소스 전극용 형성 영역(43a)의 폭 H5는, 도 7에 나타낸 바와 같이, 소스 배선용 홈부의 폭 H6보다도 좁게 형성되어 있다. 이 때문에, 소스 배선용 홈부에 배치된 기능액(L)은 소스 배선에 설치된 교축부에 의해 1차적으로 저지되고, 모세관현상에 의해 소스 전극용 형성 영역(43a)에 유입된다. 이것에 의해, 도 8의 (c)에 나타낸 바와 같이, 소스 전극(43)이 형성된다. 또한, 드레인 전극용 형성 영역에 기능액을 토출하여 드레인 전극(44)을 형성한다(도시 생략).
다음으로, 도 8의 (c)에 나타낸 바와 같이, 소스 전극(43) 및 드레인 전극(44)을 형성한 후, 소스/드레인 전극용 뱅크(34d)를 제거한다. 그리고, 컨택트층(47) 위에 남은 소스 전극(43) 및 드레인 전극(44)의 각각을 마스크로 하여, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 n+형 실리콘막을 에칭한다. 이 에칭 처리에 의해, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 n+형 실리콘막이 제거되고, n+ 실리콘막의 하층에 형성되는 비정질 실리콘막(46)의 일부가 노출된다. 이렇게 하여, 소스 전극(43)의 하층에는 n+ 실리콘으로 이루어지는 소스 영역(32)이 형성되고, 드레인 전극(44)의 하층에는 n+ 실리콘으로 이루어지는 드레인 영역(33)이 형성된다. 그리고, 이들 소스 영역(32) 및 드레인 영역(33)의 하층에는 비정질 실리콘으로 이루어지는 채널 영역(비정질 실리콘막(46))이 형성된다.
이상 설명한 공정에 의해, 보텀 게이트형 TFT(30)를 형성한다.
다음으로, 도 8의 (d)에 나타낸 바와 같이, 소스 전극(43), 드레인 전극(44), 소스 영역(32), 드레인 영역(33), 및 노출된 실리콘층 위에 증착법, 스퍼터링법 등에 의해 패시베이션막(38)(보호막)을 성막한다. 이어서, 포토리소그래피 처리 및 에칭 처리에 의해, 후술하는 화소 전극(45)이 형성되는 게이트 절연막(39) 위의 패시베이션막(38)을 제거한다. 동시에, 화소 전극(45)과 소스 전극(43)을 전기적으로 접속하기 위해, 드레인 전극(44) 위의 패시베이션막(38)에 컨택트 홀(49)을 형성한다.
다음으로, 도 8의 (e)에 나타낸 바와 같이, 화소 전극(45)이 형성되는 게이트 절연막(39)을 포함하는 영역에 뱅크재를 도포한다. 여기서, 뱅크재는 상술한 바와 같이 아크릴 수지, 폴리이미드 수지, 폴리실라잔 등의 재료를 함유하고 있다. 이어서, 이 뱅크재(화소 전극용 뱅크(34e)) 상면에 플라스마 처리 등에 의해 발액 처리를 실시한다. 다음으로, 포토리소그래피 처리에 의해, 화소 전극(45)이 형성되는 영역을 구획하는 화소 전극용 뱅크(34e)를 형성한다.
또한, 이 화소 전극용 뱅크(34e)에 대해서도, 본 발명에 따른 막 패턴의 형성 방법에서 사용하는 적층 구조의 뱅크를 형성할 수도 있다.
다음으로, 잉크젯법, 증착법 등에 의해, 상기 화소 전극용 뱅크(34e)에 의해 구획된 영역에 ITO(Indium Tin 0xide)로 이루어지는 화소 전극(45)을 형성한다. 또한, 화소 전극(45)을 상술한 컨택트 홀(49)에 충전시킴으로써, 화소 전극(45)과 드레인 전극(44)의 전기적 접속이 확보된다. 또한, 본 실시예에서는 화소 전극용 뱅크(34e)의 상면에 발액 처리를 실시하고, 또한 상기 화소 전극용 홈부에 친액 처리를 실시한다. 이 때문에, 화소 전극(45)을 화소 전극용 홈부로부터 비어져 나오지 않게 형성할 수 있다.
이상 설명한 바와 같은 공정에 의해, 도 7에 나타낸 본 실시예의 화소를 형성할 수 있다.
(전기 광학 장치)
다음으로, 상기 뱅크 구조를 사용한 막 패턴의 형성 방법에 의해 형성한 화소(디바이스)를 구비하는 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 대해서 설명한다.
도 9는 본 발명에 따른 액정 표시 장치에 대해서 각 구성요소와 함께 나타낸 대향 기판 측으로부터 본 평면도이다. 도 10은 도 9의 H-H'선에 따른 단면도이다. 도 11은 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에서의 각종 소자, 배선 등의 등가회로도이며, 이하의 설명에 사용한 각 도면에서는 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위해, 각 층이나 각 부재마다 축척을 다르게 한다.
도 9 및 도 10에 있어서, 본 실시예의 액정 표시 장치(전기 광학 장치)(100) 는 짝을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성 밀봉재인 밀봉재(52)에 의해 접합되고, 이 밀봉재(52)에 의해 구획된 영역 내에 액정(50)이 봉입(封入), 유지되어 있다.
밀봉재(52)의 형성 영역의 내측 영역에는 차광성 재료로 이루어지는 주변 구획(53)이 형성되어 있다. 밀봉재(52)의 외측 영역에는 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 한 변에는 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204) 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부 중 적어도 1개소에서는, TFT 어레이 기판(10)과 대향 기판(20) 사이에서 전기적 도통을 취하기 위한 기판간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들어 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자 그룹을 이방성(異方性) 도전막을 통하여 전기적 및 기계적으로 접속하도록 할 수도 있다. 또한, 액정 표시 장치(100)에서는 사용하는 액정(50)의 종류, 즉, TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 표준 백색 모드/표준 흑색 모드의 구별에 따라, 위상차판, 편광판 등이 소정의 방향으로 배치되지만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기 판(20)에서 TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에 예를 들어 적색(R), 녹색(G), 청색(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이러한 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 11에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a)의 각각에는 화소 스위칭용 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입되는 화소 신호(S1, S2, …, Sn)는 이 순서에 의해 선순차로 공급할 수도 있고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여 그룹마다 공급하게 할 수도 있다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있고, 소정의 타이밍에서 주사선(3a)에 펄스식으로 주사 신호(G1, G2, …, Gm)를 이 순서에 의해 선순차로 인가하게 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있고, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2,…, Sn)를 각 화소에 소정의 타이밍에서 기입한다. 이렇게 하여 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는 도 10에 나타낸 대향 기판(20)의 대향 전극(121)과의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 방지하기 위해, 화소 전극(19)과 대향 전극(121) 사이에 형성되는 액정 용량과 병렬로 축적 용량(60)이 부가된다. 예를 들어 화소 전극(19)의 전압은 소스 전압이 인가된 시간보다도 3자릿수나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이것에 의해, 전하의 유 지 특성이 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 12는 상기 뱅크 구조 및 패턴 형성 방법에 의해 형성한 화소를 구비하는 유기 EL 장치의 측단면도이다. 이하, 도 12를 참조하면서 유기 EL 장치의 개략 구성을 설명한다.
도 12에 있어서, 유기 EL 장치(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉 기판(471)으로 구성된 유기 EL 소자(402)에 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(421)는 액티브 소자인 TFT(30)가 기판(411) 위에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬되어 구성된 것이다. 그리고, TFT(30)를 구성하는 게이트 배선(61)이 상술한 실시예의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자 형상으로 형성되어 있고, 뱅크부(441)에 의해 생긴 오목부 개구(開口)(444)에 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광을 이루는 소자와, 녹색의 발광을 이루는 소자와, 청색의 발광을 이루는 소자로 되어 있으며, 이것에 의해 유기 EL 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되고, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라스 마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층하여 밀봉하는 밀봉 공정을 구비한다.
발광 소자 형성 공정은 오목부 개구(444), 즉, 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것이며, 정공 주입층 형성 공정과 발광층 형성 공정을 구비한다. 그리고, 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 위에 토출하는 제 1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제 1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제 2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제 2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상술한 바와 같이 적색, 녹색, 청색의 3색에 대응하는 재료에 의해 3종류의 것이 형성되게 되어 있고, 따라서, 상기 제 2 토출 공정은 3종류의 재료를 각각 토출하기 위해 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에서, 정공 주입층 형성 공정에서의 제 1 토출 공정과 발광층 형성 공정에서의 제 2 토출 공정에서 상기 액적 토출 장치(IJ)를 사용할 수 있다. 따라서, 미세한 막 패턴을 갖는 경우일지라도, 균일한 막 패턴을 얻을 수 있다.
본 발명의 전기 광학 장치에 의하면, 고밀도의 전기적 특성 등을 갖는 디바이스를 구비하기 때문에, 품질이나 성능의 향상을 도모한 전기 광학 장치를 실현할 수 있다.
또한, 본 발명에 따른 전기 광학 장치로서는, 상기 이외에, PDP(플라스마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에 막면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
(전자 기기)
다음으로, 본 발명의 전자 기기의 구체적인 예에 대해서 설명한다.
도 13은 휴대 전화의 일례를 나타낸 사시도이다. 도 13에 있어서, 참조부호 600은 휴대 전화 본체를 나타내고, 601은 상기 실시예의 액정 표시 장치를 구비한 액정 표시부를 나타낸다.
도 13에 나타낸 전자 기기는 상기 실시예의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이기 때문에, 높은 품질이나 성능이 얻어진다.
또한, 본 실시예의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라스마형 표시 장치 등 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
또한, 상술한 전자 기기 이외에도 다양한 전자 기기에 적용할 수 있다. 예를 들어 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링·워크스테이션(EWS), 소형 무선 호출기(pager), 워드프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형 비디오 테이프 리코더, 전자수첩, 전자계산기, 카 네비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 바람직한 실시예예에 대해서 설명했지만, 본 발명이 이러한 예에 한정되지는 않는다. 상술한 예에서 나타낸 각 구성 부재의 다양한 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경할 수 있다.
예를 들어 상기 실시예에서는 포토리소그래피 처리 및 에칭 처리에 의해 원하는 패턴의 뱅크 구조를 형성했다. 이것에 대하여, 상기 형성 방법 대신에, 레이저를 사용하여 패터닝함으로써, 원하는 패턴을 형성하게 할 수도 있다.
또한, 제 1 패턴 형성 영역(55)의 면적이 기능액의 착탄 직경에 비하여 충분히 클 경우, 뱅크(34)를 반드시 발액화할 필요는 없다. 이 경우, 발액화 처리를 실시하지 않아도 패턴 형성 영역(55, 56) 내에 기능액이 적절히 습윤 확장된다.
또한, 상기 본 실시예의 막 패턴의 형성 방법은 도 14나 도 15에 나타낸 바와 같은 액티브 매트릭스 기판의 제조 시에 적용할 수 있다. 구체적으로는, 도 14는 코플래너 구조의 트랜지스터를 구비하는 액티브 매트릭스 기판의 일례를 나타낸 단면 모식도로서, 기판(48) 위에 반도체층(46)이 형성되고, 반도체층(46) 위에는 게이트 절연막(39)을 통하여 게이트 전극(41)이 형성된다. 게이트 전극(41)은 뱅크(34)에 의해 둘러싸여 패턴이 형성되어 이루어지며, 상기 뱅크(34)는 층간 절연층으로서도 기능한다. 그리고, 뱅크(34) 및 게이트 절연막(39)에는 컨택트 홀이 형성되고, 상기 컨택트 홀을 통하여 반도체층(46)의 소스 영역에 접속되는 소스 전극(43)과, 반도체층(46)의 드레인 영역에 접속되는 드레인 전극(44)이 형성되어 있 다. 또한, 드레인 전극(44)에는 화소 전극이 접속된다.
한편, 도 15는 스태거 구조의 트랜지스터를 구비하는 액티브 매트릭스 기판의 일례를 나타낸 단면 모식도로서, 기판(48) 위에 소스 전극(43)과 드레인 전극(44)이 형성되고, 상기 소스 전극(43)과 드레인 전극(44) 위에는 반도체층(46)이 형성된다. 또한, 반도체층(46) 위에는 게이트 절연막(39)을 통하여 게이트 전극(41)이 형성되어 있다. 게이트 전극(41)은 뱅크(34)에 의해 둘러싸여 패턴이 형성되어 이루어지며, 상기 뱅크(34)는 층간 절연층으로서도 기능한다. 또한, 드레인 전극(44)에는 화소 전극이 접속된다.
이상과 같은 액티브 매트릭스 기판의 제조 시에는, 상술한 막 패턴의 형성 방법을 적용할 수 있다. 즉, 예를 들어 뱅크(34)에 의해 둘러싸인 영역에 게이트 전극(41)을 형성할 때에는, 본 발명에 따른 상기 막 패턴의 형성 방법을 채용하면, 신뢰성이 높은 게이트 전극을 형성하는 것이 가능해진다. 또한, 상기 막 패턴의 형성 방법은 게이트 전극의 형성 공정에 한정되지 않아, 예를 들어 소스 전극이나 드레인 전극, 더 나아가서는 화소 전극의 형성 공정에서도 채용할 수 있다.
상술한 바와 같이 본 발명에 의하면, 폭이 상이한 영역을 갖는 패턴 형성 영역에 기능액을 배치함으로써 막 패턴을 균일하게, 또한 안정적으로 형성할 수 있는 막 패턴 형성 방법을 제공할 수 있다.

Claims (18)

  1. 기판 위에 설치된 뱅크에 의해 구획된 패턴 형성 영역에 H2O를 함유하는 기능액을 배치하여 막 패턴을 형성하는 방법에 있어서,
    기판 위에 제 1 뱅크 형성 재료를 배치하여 제 1 뱅크층을 형성하는 공정과,
    상기 제 1 뱅크층 위에 제 2 뱅크 형성 재료를 배치하여 제 2 뱅크층을 형성하는 공정과,
    상기 제 1 뱅크층 및 제 2 뱅크층을 패터닝함으로써, 제 1 패턴 형성 영역과, 상기 제 1 패턴 형성 영역에 연속되고, 또한 상기 제 1 패턴 형성 영역보다 폭이 넓은 제 2 패턴 형성 영역으로 이루어지는 패턴 형성 영역을 갖는 뱅크를 형성하는 공정을 가지며,
    상기 패턴 형성 영역에 면하는 상기 제 1 뱅크층 측벽의 상기 기능액에 대한 접촉각이 50° 미만이고, 상기 제 2 뱅크층의 상기 기능액에 대한 접촉각이 상기 제 1 뱅크층의 접촉각보다 큰 각도인 상기 뱅크를 설치하는 것을 특징으로 하는 막 패턴의 형성 방법.
  2. 제 1 항에 있어서,
    상기 패턴 형성 영역의 저면부(底面部)에서의 상기 기능액에 대한 접촉각을 상기 제 1 뱅크층 측벽의 접촉각 이하의 각도로 하는 것을 특징으로 하는 막 패턴 의 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 뱅크층의 상기 기능액에 대한 접촉각을 50° 이상으로 하는 것을 특징으로 하는 막 패턴의 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 1 뱅크 형성 재료가 탄소 결합 또는 실록산 결합을 주쇄(主鎖)로 하여 이루어지며,
    측쇄(側鎖)에 -H, -OH, -(CH2CH2O)nH, -COOH, -COOK, -COONa, -CONH2, -SO3H, -SO3Na, -SO3K, -OSO3H, -OSO3Na, -OSO3K, -PO3H2, -PO3Na2, -PO3K2, -NO2, -NH2, -NH3Cl, -NH3Br, ≡HNCl, ≡NHBr에서 선택되는 1종 이상을 갖는 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 1 뱅크 재료가 측쇄의 일부에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 2 뱅크 형성 재료가 탄소 결합 또는 실록산 결합을 주쇄로 하여 이루어지며, 측쇄에 알킬기, 알케닐기, 또는 아릴기를 갖는 재료인 것을 특징으로 하는 막 패턴의 형성 방법.
  7. 제 1 항에 있어서,
    상기 제 2 뱅크층을 상기 제 1 뱅크층보다 얇게 형성하는 것을 특징으로 하는 막 패턴의 형성 방법.
  8. 제 1 항에 있어서,
    상기 패턴 형성 영역에 제 1 기능액을 배치하는 공정과,
    상기 패턴 형성 영역 내의 제 1 기능액을 건조시켜 제 1 건조막을 형성하는 공정과,
    상기 제 1 건조막 위에 제 2 기능액을 배치하는 공정을 가지며,
    상기 제 1 기능액을 건조시켜 이루어지는 제 1 건조막의 막 두께를 상기 제 1 뱅크층의 두께보다 얇게 형성하는 것을 특징으로 하는 막 패턴의 형성 방법.
  9. 제 1 항에 있어서,
    상기 패턴 형성 영역에 기능액을 배치하는 공정과,
    상기 패턴 형성 영역 내의 기능액을 건조시켜 건조막을 형성하는 공정과,
    상기 뱅크와 상기 건조막을 일괄적으로 소성(燒成)하는 공정을 갖는 것을 특 징으로 하는 막 패턴의 형성 방법.
  10. 제 9 항에 있어서,
    상기 패턴 형성 영역 내에 복수 층의 건조막을 적층 형성한 후, 상기 건조막과 상기 뱅크를 일괄적으로 소성하는 것을 특징으로 하는 막 패턴의 형성 방법.
  11. 제 1 항에 기재된 형성 방법을 이용하여 기판 위에 형성된 뱅크와, 상기 뱅크에 의해 둘러싸인 패턴 형성 영역과, 상기 패턴 형성 영역에 형성된 막 패턴을 갖는 것을 특징으로 하는 디바이스.
  12. 제 11 항에 있어서,
    상기 제 2 패턴 형성 영역에 형성된 막 패턴을 게이트 배선으로서, 상기 제 1 패턴 형성 영역에 형성된 막 패턴을 게이트 전극으로서 구비하는 것을 특징으로 하는 디바이스.
  13. 제 11 항에 있어서,
    상기 제 2 패턴 형성 영역에 형성된 막 패턴을 소스 배선으로서, 상기 제 1 패턴 형성 영역에 형성된 막 패턴을 소스 전극으로서 구비하는 것을 특징으로 하는 디바이스.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 기재된 디바이스를 구비한 것을 특징으로 하는 전기 광학 장치.
  15. 제 14 항에 기재된 전기 광학 장치를 구비한 것을 특징으로 하는 전자 기기.
  16. 기판 위에 게이트 배선을 형성하는 제 1 공정과,
    상기 게이트 배선 위에 게이트 절연막을 형성하는 제 2 공정과,
    상기 게이트 절연막을 통하여 반도체층을 적층하는 제 3 공정과,
    상기 게이트 절연막 위에 소스 전극 및 드레인 전극을 형성하는 제 4 공정과,
    상기 소스 전극 및 상기 드레인 전극 위에 절연 재료를 배치하는 제 5 공정과,
    상기 절연 재료를 배치한 위에 화소 전극을 형성하는 제 6 공정을 가지며,
    상기 제 1 공정 및 상기 제 4 공정 및 상기 제 6 공정 중 적어도 하나의 공정에서, 제 1 항에 기재된 막 패턴의 형성 방법을 이용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  17. 기판 위에 소스 전극 및 드레인 전극을 형성하는 제 1 공정과,
    상기 소스 전극 및 드레인 전극 위에 반도체층을 형성하는 제 2 공정과,
    상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 3 공정과,
    상기 드레인 전극과 접속되는 화소 전극을 형성하는 제 4 공정을 가지며,
    상기 제 1 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 제 1 항에 기재된 막 패턴의 형성 방법을 이용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
  18. 기판 위에 반도체층을 형성하는 제 1 공정과,
    상기 반도체층 위에 게이트 절연막을 통하여 게이트 전극을 형성하는 제 2 공정과,
    상기 게이트 절연막에 형성된 컨택트 홀을 통하여 상기 반도체층의 소스 영역에 접속되는 소스 전극과, 상기 반도체층의 드레인 영역에 접속되는 드레인 전극을 형성하는 제 3 공정과,
    상기 드레인 전극과 접속되는 화소 전극을 형성하는 제 4 공정을 가지며,
    상기 제 2 공정 및 상기 제 3 공정 및 상기 제 4 공정 중 적어도 하나의 공정에서, 제 1 항에 기재된 막 패턴의 형성 방법을 이용하는 것을 특징으로 하는 액티브 매트릭스 기판의 제조 방법.
KR1020060066922A 2005-07-20 2006-07-18 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법 KR100782493B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00210652 2005-07-20
JP2005210652 2005-07-20
JPJP-P-2006-00080303 2006-03-23
JP2006080303A JP2007053333A (ja) 2005-07-20 2006-03-23 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法

Publications (2)

Publication Number Publication Date
KR20070011143A true KR20070011143A (ko) 2007-01-24
KR100782493B1 KR100782493B1 (ko) 2007-12-05

Family

ID=37679592

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060066922A KR100782493B1 (ko) 2005-07-20 2006-07-18 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법

Country Status (4)

Country Link
US (1) US7691562B2 (ko)
JP (1) JP2007053333A (ko)
KR (1) KR100782493B1 (ko)
TW (1) TWI304378B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100110332A (ko) * 2007-12-19 2010-10-12 캠브리지 디스플레이 테크놀로지 리미티드 전자 디바이스 및 이것의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
JP5007511B2 (ja) * 2006-02-14 2012-08-22 富士通株式会社 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置
JP5140518B2 (ja) * 2008-08-18 2013-02-06 株式会社アルバック 表示装置用パネル、液晶表示装置、配線形成方法
US20120068202A1 (en) * 2009-03-23 2012-03-22 Seiko Epson Corporation Active matrix substrate, method of manufacturing the same and display equipment using active matrix substrate manufactured by the same method
KR20150112288A (ko) * 2014-03-27 2015-10-07 삼성전자주식회사 스트레처블 소자와 그 제조방법 및 스트레처블 소자를 포함하는 전자장치
WO2018198863A1 (ja) * 2017-04-28 2018-11-01 東京エレクトロン株式会社 塗布処理装置、塗布処理方法及び光学膜形成装置
KR102413500B1 (ko) * 2017-05-17 2022-06-24 애플 인크. 측방향 누설이 감소된 유기 발광 다이오드 디스플레이

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US5714222A (en) * 1995-01-23 1998-02-03 Canon Kabushiki Kaisha Optical recording medium and process for producing same
CN100530758C (zh) 1998-03-17 2009-08-19 精工爱普生株式会社 薄膜构图的衬底及其表面处理
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
KR100469109B1 (ko) 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP2005013985A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP4192737B2 (ja) * 2003-07-15 2008-12-10 セイコーエプソン株式会社 層パターン製造方法、配線製造方法、電子機器の製造方法
JP4225238B2 (ja) * 2004-04-21 2009-02-18 セイコーエプソン株式会社 有機ｅｌ装置の製造方法及び有機ｅｌ装置並びに電子機器
KR100671813B1 (ko) * 2004-10-15 2007-01-19 세이코 엡슨 가부시키가이샤 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
US7985677B2 (en) * 2004-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100110332A (ko) * 2007-12-19 2010-10-12 캠브리지 디스플레이 테크놀로지 리미티드 전자 디바이스 및 이것의 제조 방법

Also Published As

Publication number Publication date
KR100782493B1 (ko) 2007-12-05
US20070020834A1 (en) 2007-01-25
TW200709942A (en) 2007-03-16
US7691562B2 (en) 2010-04-06
TWI304378B (en) 2008-12-21
JP2007053333A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
KR100782492B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100620881B1 (ko) 패턴 형성 방법, 디바이스의 제조 방법, 및 액티브 매트릭스 기판의 제조 방법
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100864649B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
KR100926472B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
KR100753954B1 (ko) 배선 패턴의 형성 방법, 디바이스의 제조 방법, 및디바이스
JP2005012173A (ja) 膜パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、並びに電子機器
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100671813B1 (ko) 박막 패턴 형성 방법, 반도체 장치, 전기 광학 장치, 및전자 기기
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2006108148A (ja) パターン形成構造、パターン形成方法、デバイス及び電気光学装置、電子機器
KR20060089660A (ko) 막 패턴의 형성 방법, 장치 및 그 제조 방법, 전기 광학장치, 및 전자기기
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP2005013985A (ja) 膜パターン形成方法、デバイス及びその製造方法、電気光学装置、並びに電子機器、アクティブマトリクス基板の製造方法、アクティブマトリクス基板
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4075929B2 (ja) パターン形成方法
JP2008098550A (ja) 膜パターンの形成方法
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101126

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee